JPWO2011108703A1 - 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法 - Google Patents

多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法 Download PDF

Info

Publication number
JPWO2011108703A1
JPWO2011108703A1 JP2012503286A JP2012503286A JPWO2011108703A1 JP WO2011108703 A1 JPWO2011108703 A1 JP WO2011108703A1 JP 2012503286 A JP2012503286 A JP 2012503286A JP 2012503286 A JP2012503286 A JP 2012503286A JP WO2011108703 A1 JPWO2011108703 A1 JP WO2011108703A1
Authority
JP
Japan
Prior art keywords
single crystal
crystal substrate
multilayer film
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012503286A
Other languages
English (en)
Other versions
JP5674759B2 (ja
Inventor
英雄 会田
英雄 会田
奈津子 青田
奈津子 青田
仁志 星野
仁志 星野
健次 古田
健次 古田
友三郎 浜元
友三郎 浜元
慶司 本庄
慶司 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namiki Precision Jewel Co Ltd
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Namiki Precision Jewel Co Ltd
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namiki Precision Jewel Co Ltd, Disco Corp, Adamant Namiki Precision Jewel Co Ltd filed Critical Namiki Precision Jewel Co Ltd
Priority to JP2012503286A priority Critical patent/JP5674759B2/ja
Publication of JPWO2011108703A1 publication Critical patent/JPWO2011108703A1/ja
Application granted granted Critical
Publication of JP5674759B2 publication Critical patent/JP5674759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laser Beam Processing (AREA)

Abstract

多層膜の成膜により生じた反りを矯正すること。単結晶基板２０と、単結晶基板２０の片面に形成された２つ以上の層を有しかつ圧縮応力を有する多層膜３０とを含み、単結晶基板２０をその厚み方向において２等分して得られる２つの領域２０Ｕ、２０Ｄのうち、少なくとも単結晶基板２０の多層膜３０が形成された面側と反対側の面側の領域２０Ｄ内に、熱変性層２２が設けられている多層膜付き単結晶基板、その製造方法および当該製造方法を用いた素子製造方法。

Description

本発明は、多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法に関するものである。
窒化ガリウムに代表される窒化物半導体は、バンドギャップが広く、青色系の発光が可能であることから、ＬＥＤ（発光ダイオード）やＬＤ（半導体レーザ）等に広く用いられている。近年は、更なる発光効率アップや高輝度化への取り組みが盛んに行われている。
一般的な窒化物半導体発光素子構造は、サファイア基板上に、ＧａＮより成るバッファ層、ｎ型ＧａＮより成るｎ型コンタクト層、ｎ型ＡｌＧａＮより成るｎ型クラッド層、ｎ型ＩｎＧａＮより成る活性層、ｐ型ＡｌＧａＮよりなるｐ型クラッド層、ｐ型ＧａＮより成るｐ型コンタクト層が順に積層されたダブルヘテロ構造を有している。活性層は、ＩｎｘＧａ１−ｘＮ（０≦Ｘ≦１）よりなる井戸層のみの単一量子井戸（ＳＱＷ：Ｓｉｎｇｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造もしくは、ＩｎｘＧａ１−ｘＮ（０≦Ｘ≦１）よりなる井戸層と、ＩｎｙＧａ１−ｙＮ（０≦ｙ≦１、ｙ＜ｘ）よりなる障壁層との多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）のＩｎを含む構成となっている（特許文献１参照）。
サファイア基板上に上述した多層膜を形成すると、多層膜とサファイアとの熱膨張係数差及び格子定数差に起因して、成膜後のサファイア基板に反りが発生することが知られている。たとえば、非特許文献１には、サファイア基板上に、ＡｌＮバッファ層とＧａＮ層とをエピタキシャル成長させ、成膜により発生する熱応力がＧａＮ層膜厚に依存してどのように緩和されるかを調べた結果が開示されている。この非特許文献１では、膜厚が厚くなるに従って基板の反りが大きくなり、それに伴って界面欠陥（Ｉｎｔｅｒｆｅｒｅｎｃｅ Ｄｅｆｅｃｔｓ）、マイクロクラック（Ｍｉｃｒｏｃｒａｃｋｓ）や転位（Ｄｉｓｌｏｃａｔｉｏｎ）、マクロクラック（Ｍａｃｒｏｃｒａｃｋｓ）が発生することで応力を緩和するということが明らかにされている。
また、非特許文献２のＦｉｇ．４には、サファイア基板上にＧａＮ系ＬＥＤ構造をエピタキシャル成長させる工程を通して発生する基板の反りを、Ｉｎ−ｓｉｔｕ観察する解析手法が開示されている。これによると、一連の成膜工程において、成膜物質、成膜温度、膜厚の変化によりサファイア基板の曲率が大きく変化することが示されている。さらに、活性層であるＩｎＧａＮ層の成長段階でサファイア基板の曲率がほぼ０となるような成膜工程とすることによって、基板面内における発光波長を均一化することが明らかにされている。
以上に説明したように、一連の成膜工程を通してサファイア基板の反りが大きく変化し、窒化物半導体膜の品質や発光波長の均一性に影響を与えることが知られている。なお、実際には、基板との熱膨張係数差を利用して、ＩｎＧａＮ系活性層において基板曲率がほぼ０となるように、サファイア基板の反り形状及び反り量が設定されることが多い。このような背景から、サファイア基板の形状及び反り量を制御するために、様々な研磨加工技術が検討されている（特許文献２等参照）。
一方で、サファイア基板上に窒化物半導体が積層された発光素子を分割する際に、８０〜９０μｍ程度の厚みを有するサファイア基板の内部に、パルスレーザを集光し、発光素子の分割予定ラインに対応する変質領域を形成する技術が知られている（特許文献３）。特許文献３に開示される技術は、サファイア基板にレーザ光線を照射して個々の発光素子に分割しても発光素子の輝度低下を抑制し得るサファイア基板の加工方法であり、発光素子の分割を目的としている。
特許第３２５０４３８号公報 特開２００６−３４７７７６号公報 特開２００８−６４９２号公報
Jpn.J. Appl. Phys. Vol. 32 (1993) pp. 1528-1533 J. Cryst. Growth, Vol.272, Issues 1-4, (2004), pp.94-99
以上に説明したように、発光素子などの各種素子を作製するために、サファイア基板などの単結晶基板上に、素子の構成に応じた多層膜を成膜すると、成膜後の基板（多層膜付き単結晶基板）は、通常は、反ってしまう。一方、素子を製造する上では、多層膜付き単結晶基板に対して、通常は、さらに種々の後工程が実施される。しかしながら、多層膜付き基板が反った状態で、後工程を実施する場合、素子の品質ばらつきや歩留まり低下などを招いていた。
たとえば、後工程において多層膜をパターニング処理しようとした場合、以下に説明する問題が発生する。すなわち、多層膜をパターニング処理する場合、フォトマスクを用いて、多層膜上に形成されたレジストを露光することになる。この際、多層膜付き単結晶基板は反った状態である。それゆえ、単結晶基板の中央部に位置する多層膜の表面に対して露光のために照射される光の焦点を合わせると、単結晶基板の端部近傍に位置する多層膜の表面では、焦点がぼけることになる。この場合、多層膜の面内において露光ムラが生じるため、後工程を経て製造される素子の品質ばらつきや、歩留まりの低下を招くことになる。
また、後工程において、多層膜付き単結晶基板の多層膜が形成された面と反対側の面を研磨（バックラップ処理）しようとした場合、多層膜付き単結晶基板の多層膜が形成された面を平坦な研磨盤に貼り付けて固定する必要がある。しかし、この場合、多層膜付き単結晶基板が反っていると、バックラップ処理する面を平坦にするために、貼り付け時に、多層膜付き単結晶基板に対して大きな圧力を加えて貼り付け処理を行う必要がある。しかしながら、反りが大きいほど、大きな圧力を加えなければならなくなるため、結果として、多層膜付き基板にクラックが生じ易くなり、歩留まりの低下を招くことになる。なお、このような問題の発生を回避するために、より厚みのある単結晶基板を用いることも考えられる。しかしながら、この方法では、バックラップ処理に必要な研磨量が増大し、研磨時間がより長時間となるため、生産性が低下し実用性に欠ける。
上述した事情を考慮すれば、多層膜付き単結晶基板は、出来る限り平坦な状態となるように、後工程実施前において、多層膜の成膜により生じた反りが矯正されていることが好ましいといえる。
本発明は、上記事情に鑑みてなされたものであり、多層膜の成膜により生じた反りが矯正された多層膜付き単結晶基板、その製造方法、および、当該製造方法を利用した素子製造方法を提供することを課題とする。
上記課題は以下の本発明により達成される。すなわち、
本発明の多層膜付き単結晶基板は、単結晶基板と、該単結晶基板の片面に形成された２つ以上の層を有する多層膜と、を含み、単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも単結晶基板の多層膜が形成された面側と反対側の面側の領域内に、熱変性層が設けられていることを特徴とする。
本発明の多層膜付き単結晶基板の一実施態様は、熱変性層が、単結晶基板に対するレーザ照射により形成されることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、熱変性層が、多層膜と平行に設けられていることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、単結晶基板の厚み方向の相対位置を、多層膜が設けられた側の面を０％と仮定し、多層膜が設けられた面と反対側の面を１００％とし仮定した際に、熱変性層が、単結晶基板の厚み方向の５０％を超え９５％以下の範囲内に設けられていることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、熱変性層が、単結晶基板の平面方向に対して、
ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状、
ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
ｉｉｉ）同心円状、
ｉｖ）単結晶基板の中心点に対して略点対称に形成された形状、
ｖ）単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
ｖｉ）ストライプ形状、ならびに、
ｖｉｉ）らせん形状
から選択される少なくともいずれか１つのパターン形状で設けられていることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、複数個の同一形状および同一サイズの多角形を規則的に配置した形状が、格子形状であることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、格子形状を成すパターンを構成するラインのピッチが、５０μｍ〜２０００μｍの範囲内であることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、単結晶基板の厚み方向の相対位置を、多層膜が設けられた側の面を０％と仮定し、多層膜が設けられた面と反対側の面を１００％とし仮定した際に、第２の熱変性層が、単結晶基板の厚み方向の０％以上５０％未満の範囲内に設けられていることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、単結晶基板の材質が、サファイアであることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、単結晶基板の直径が５０ｍｍ以上３００ｍｍ以下であることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、単結晶基板の厚みが０．０５ｍｍ以上５．０ｍｍ以下であることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、多層膜を構成する少なくともいずれか１層が、窒化物半導体結晶層であることが好ましい。
本発明の多層膜付き単結晶基板の他の実施態様は、多層膜に対して、少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される素子が作製できることが好ましい。
本発明の多層膜付き単結晶基板の製造方法は、片面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜が形成された単結晶基板の多層膜が形成された面側と反対側の面側から、レーザを照射することにより、単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも単結晶基板の多層膜が形成された面側と反対側の面側の領域内に、熱変性層を形成する多層膜成膜後熱変性層形成工程を、少なくとも経ることにより、多層膜付き単結晶基板を製造することを特徴とする。
本発明の多層膜付き単結晶基板の製造方法の一実施態様は、レーザの照射が、下記Ａ〜Ｂに示す少なくともいずれか１つに記載の照射条件を満たすように実施されることが好ましい。
＜照射条件Ａ＞
・レーザ波長：２００ｎｍ〜３５０ｎｍ
・パルス幅：ナノ秒オーダー
＜照射条件Ｂ＞
・レーザ波長：３５０ｎｍ〜２０００ｎｍ
・パルス幅：フェムト秒オーダー〜ピコ秒オーダー
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、熱変性層が、多層膜と平行となるように形成されることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、単結晶基板の厚み方向の相対位置を、多層膜が設けられた側の面を０％と仮定し、多層膜が設けられた面と反対側の面を１００％と仮定した際に、熱変性層が、単結晶基板の厚み方向の５０％を超え９５％以下の範囲内に位置するように形成されることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、
熱変性層が、単結晶基板の平面方向に対して、
ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状、
ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
ｉｉｉ）同心円状、
ｉｖ）単結晶基板の中心点に対して略点対称に形成された形状、
ｖ）単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
ｖｉ）ストライプ形状、ならびに、
ｖｉｉ）らせん形状
から選択される少なくともいずれか１つのパターン形状を描くように形成されることを特徴とすることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、複数個の同一形状および同一サイズの多角形を規則的に配置した形状が、格子形状であることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、格子形状を成すパターンを構成するラインのピッチが、５０μｍ〜２０００μｍの範囲内であることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、
（１）単結晶基板の片面側からレーザを照射することにより、
単結晶基板の厚み方向の相対位置を、レーザが照射される側の面を０％と仮定し、レーザが照射される側の面と反対側の面を１００％と仮定した際に、
熱変性層が、単結晶基板の厚み方向の０％以上５０％未満の範囲内に位置するように形成する多層膜成膜前熱変性層形成工程と、
（２）熱変性層が形成された単結晶基板のレーザが照射された側の面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜を形成する多層膜形成工程と、
（３）多層膜成膜後熱変性層形成工程と、
を、この順に少なくとも経ることにより、多層膜付き単結晶基板を製造することが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、単結晶基板の材質が、サファイアであることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、単結晶基板の直径が５０ｍｍ以上３００ｍｍ以下であることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、単結晶基板の厚みが０．０５ｍｍ以上５．０ｍｍ以下であることが好ましい。
本発明の多層膜付き単結晶基板の製造方法の他の実施態様は、多層膜を構成する少なくともいずれか１層が、窒化物半導体結晶層であることが好ましい。
本発明の素子製造方法は、片面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜が形成された単結晶基板の多層膜が形成された面側と反対側の面側から、レーザを照射することにより、単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも単結晶基板の多層膜が形成された面側と反対側の面側の領域内に、熱変性層を形成する多層膜成膜後熱変性層形成工程を、少なくとも経ることにより、多層膜付き単結晶基板を製造し、さらに、当該多層膜付き単結晶基板の多層膜に対して、少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択されるいずれか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、素子部分と当該素子部分に略対応するサイズを有する単結晶基板とを含む素子を製造することを特徴とする。
以上に説明したように本発明によれば、多層膜の成膜により生じた反りが矯正された多層膜付き単結晶基板、その製造方法、および、当該製造方法を利用した素子製造方法を提供することができる。
本実施形態の多層膜付き単結晶基板の製造方法の一例を示す模式説明図である。 図１に示すものと対応関係にある本実施形態の多層膜付き単結晶基板の製造方法の一例を示す模式説明図である。 単結晶基板の平面方向に対する熱変性層の配置パターン形状の一例を示す平面図である。ここで、図３（ａ）は、複数本のラインを基板のオリフラ面に対して垂直に形成したストライプ形状を示す平面図であり、図３（ｂ）は、複数本のラインを基板のオリフラ面に対して水平に形成したストライプ形状を示す平面図であり、図３（ｃ）は、図３（ａ）および図３（ｂ）に示す配置パターン形状を組み合わせた格子形状を示す平面図であり、図３（ｄ）は、同一サイズの複数の正六角形を、正六角形の６つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状を示す平面図であり、図３（ｅ）は、同心円形状を示す平面図である。 本実施形態の多層膜付き単結晶基板の製造方法の他の例を示す模式説明図である。 本実施形態の多層膜付き単結晶基板の他の例を示す模式断面図である。 多層膜形成工程の一例を示す模式説明図である。ここで、図６（ａ）は成膜開始前の状態を示す図であり、図６（ｂ）は低温バッファ層を形成した後の状態を示す図であり、図６（ｃ）はｎ−ＧａＮ層を形成した後の状態を示す図であり、図６（ｄ）は多重量子井戸構造を有するＩｎＧａＮ系活性層を形成した後の状態を示す図である。 多層膜形成工程における単結晶基板の反り挙動の一例を示すグラフである。 円形状基板の曲率から基板の反り量を計算する方法を説明する模式説明図である。 本実施形態の素子製造方法の一例を示す模式説明図である。ここで、図９（ａ）は素子部分形成工程を示す図であり、図９（ｂ）は研磨工程を示す図であり、図９（ｃ）は分割予定ライン形成工程を示す図であり、図９（ｄ）は分割工程を示す図である。 表２に示す実施例Ａ１〜実施例Ａ５の実験条件において、多層膜成膜後に同等のそり量を有する多層膜付き単結晶基板について、レーザ照射によって生じた反り量を示すグラフである。 第１の熱変性層形成位置であるサファイア基板の厚み方向に対する、前記サファイア基板の曲率変化量の関係について評価した結果を示すグラフである。
１０ レーザ処理前膜付き基板
１０Ａ ２回目のレーザ処理前膜付き基板
１２ レーザ処理後膜付き基板（多層膜付き単結晶基板）
１２Ａ ２回目のレーザ処理後膜付き基板（多層膜付き単結晶基板）
２０ 単結晶基板
２０Ａ 研磨後の単結晶基板
２０Ｄ 非成膜面側領域
２０Ｕ 成膜面側領域
２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ 熱変性層（第１の熱変性層）
２４ 非成膜面
２４Ａ 研磨後の非成膜面
２６ 成膜面
２８、２８Ａ、２８Ｂ、２８Ｃ、２８Ｄ 第２の熱変性層
３０ 多層膜
３２ 素子部分
４０ レーザ照射装置
５０ サファイア基板（単結晶基板）
５２ 成膜面
５４ 非成膜面
６０ 低温バッファ層
６２ ｎ−ＧａＮ層
６４ ＩｎＧａＮ系活性層
７０ 多層膜
８０ 研磨盤
９０ 分割予定ライン
１００ 素子
（多層膜付き単結晶基板およびその製造方法）
本実施形態の多層膜付き単結晶基板は、単結晶基板と、単結晶基板の片面に形成された２つ以上の層を有し、かつ、熱変性層形成前に圧縮応力を有する多層膜と、を含み、単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも単結晶基板の多層膜が形成された面側と反対側の面側の領域内に、熱変性層が設けられていることを特徴とする。
本実施形態の多層膜付き単結晶基板では、単結晶基板の片面に圧縮応力を有する多層膜が設けられている。それゆえ、この圧縮応力を解放するために、多層膜には、単結晶基板の平面方向に対して伸びようとする力が常に作用する。従って、通常であれば、多層膜付き単結晶基板は、多層膜が設けられた側に凸を成すように大きく反ってしまうことになる。
しかしながら、本実施形態の多層膜付き単結晶基板においては、単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも単結晶基板の多層膜が形成された面側と反対側の面側の領域内に、熱変性層が設けられている。このため、単結晶基板をその厚み方向において２等分するラインの多層膜が設けられた側の領域内おいて、多層膜中の圧縮応力を解放する力（単結晶基板の平面方向に広がろうとする力）が、単結晶基板の多層膜が形成された面側と反対側の面側の領域内において、熱変性層に起因して生じる単結晶基板の平面方向に広がろうとする力により相殺される。その結果、多層膜の成膜に起因して生じる反りが矯正される。この場合、この反りが矯正されることで単結晶基板ができるだけ平坦な状態に近づくことが基本的に望ましいが、多層膜の成膜に起因して生じた反りの向きは同じままで、反りの程度が多少小さくなっているだけでもよく、あるいは、多層膜の成膜に起因して生じた反りの向きを反転させて逆向きに反らせるように、多層膜の成膜に起因して生じた反りを矯正してもよい。なお、多層膜の形成に起因する反りが矯正されることで単結晶基板が略平坦な状態に近づいた場合、従来の多層膜付き単結晶基板を用いる場合と比較して、本実施形態の多層膜付き単結晶基板を用いて、後工程を実施して素子を作製するときは、素子の品質ばらつきを抑制したり、歩留まりを向上させることがより容易となる。
なお、「熱変性層」は、単結晶基板の一部の領域を局所的に加熱することにより形成される層である。この熱変性層は、単結晶基板をその厚み方向において２等分するラインで分割される２つの領域のうちの一方の領域内に、この熱変性層を形成した場合に、当該一方の領域側に凸を成すように単結晶基板を反らす作用を有する。このことから、熱変性層も、多層膜と同様に圧縮応力を有しているものと推定される。
この熱変性層の形成方法としては特に限定されるものではないが、通常は、単結晶基板に対してレーザ照射する方法が用いられる。この場合、レーザ照射された領域に存在する原子の多光子吸収により、当該領域が局所的に加熱され、周囲の領域に対して結晶構造や結晶性の変化などの何がしかの変性が生じることで、熱変性層が形成される。すなわち、本実施形態の多層膜付き単結晶基板は、片面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜が形成された単結晶基板の多層膜が形成された面側と反対側の面側から、レーザを照射することにより、単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも単結晶基板の多層膜が形成された面側と反対側の面側の領域内に、熱変性層を形成する多層膜成膜後熱変性層形成工程を、少なくとも経ることにより製造することができる。
−レーザ照射条件−
なお、レーザの照射は、熱変性層が形成できるのであれば、如何様な照射条件で実施してもよいが、一般には、短い時間幅の中にエネルギーを集中させることが出来るため、高いピーク出力が得ることができるという点で、断続的にレーザ光を出すパルスレーザを用いて、下記１）および２）に示す範囲内で実施することが好ましい。
１）レーザ波長：２００ｎｍ〜５０００ｎｍ
２）パルス幅：フェムト秒オーダー〜ナノ秒オーダー（１ｆｓ〜１０００ｎｓ）
ここで、レーザ波長やパルス幅は、レーザ照射の対象となる単結晶基板の材質に起因する光透過性／光吸収性や、単結晶基板内に形成される熱変性層のサイズ・パターン精度、実用上利用可能なレーザ装置などを考慮して適宜選択される。しかしながら、レーザ照射に際しては、特に下記Ａ〜Ｂに示す照射条件を選択することが好ましい。
＜照射条件Ａ＞
・レーザ波長：２００ｎｍ〜３５０ｎｍ
・パルス幅：ナノ秒オーダー（１ｎｓ〜１０００ｎｓ）。なお、より好ましくは、１０ｎｓ〜１５ｎｓ。
＜照射条件Ｂ＞
・レーザ波長：３５０ｎｍ〜２０００ｎｍ
・パルス幅：フェムト秒オーダー〜ピコ秒オーダー（１ｆｓ〜１０００ｐｓ）。なお、より好ましくは、２００ｆｓ〜８００ｆｓ。
なお、照射条件Ａは、照射条件Ｂよりも、レーザ波長がより短波長域のレーザを利用する。このため、レーザ波長およびパルス幅以外のその他の条件を同一として、レーザ照射を実施した場合、照射条件Ｂよりも、照射条件Ａの方が、同程度の反り矯正効果を得るために必要なレーザ加工時間を短縮できる。また、使用するレーザの波長は、レーザ照射の対象となる単結晶基板の吸収端波長よりも長波長域の波長を選択することが好適である。
ここで、単結晶基板がサファイア基板である場合は、上記照射条件Ａ、Ｂを利用できる。この場合、レーザ波長およびパルス幅以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・繰り返し周波数：５０ｋＨｚ〜５００ｋＨｚ
・レーザパワー：０．０５Ｗ〜０．８Ｗ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ（より好ましくは２μｍ前後）
・試料ステージの走査速度：１００ｍｍ／ｓ〜１０００ｍｍ／ｓ
また、単結晶基板が、Ｓｉ基板の場合は、上記照射条件Ｂが利用できる。この場合、レーザ波長以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：５０ｎｓ〜２００ｎｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：３μＪ〜１２μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
また、単結晶基板が、ＧａＡｓ基板の場合は、上記照射条件Ｂが利用できる。この場合、レーザ波長以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：３０ｎｓ〜８０ｎｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：８μＪ〜２０μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
また、単結晶基板が、水晶基板の場合は、上記照射条件Ｂが利用できる。この場合、レーザ波長以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：２００ｆｓ〜８００ｆｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：３μＪ〜６μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
なお、表１に、Ｓｉ基板、ＧａＡｓ基板および水晶基板に対して熱変性層を形成する場合のレーザ照射条件の一例を示す。また、レーザ照射する場合、単結晶基板のレーザ照射される側の面は鏡面状態（表面粗さＲａで１ｎｍ以下程度）であることが特に好ましい。レーザ照射される面を鏡面状態とするためには、たとえば、鏡面研磨を実施することができる。
−多層膜成膜後熱変性層形成工程の具体例−
次に、多層膜成膜後熱変性層形成工程の具体例を図面を用いて説明する。図１および図２は本実施形態の多層膜付き単結晶基板の製造方法の一例を示す模式説明図であり、具体的には、多層膜成膜後熱変性層形成工程の一例を説明する模式説明図である。ここで、図１は、多層膜成膜後熱変性層形成工程の実施前後での多層膜付き単結晶基板の反りの状態を示す模式断面図であり、図１の上段は、多層膜成膜後熱変性層形成工程を実施する前の多層膜付き単結晶基板を表し、図１の下段は、多層膜成膜後熱変性層形成工程を実施した後の多層膜付き単結晶基板を表すものである。また、図２は多層膜成膜後熱変性層形成工程を実施している最中の状態、すなわち、単結晶基板の多層膜が形成されていない側の面からレーザを照射している状態を示す模式断面図である。なお、図１および図２中、多層膜を構成する各層については記載を省略してある。
図１の上段に示すように、多層膜成膜後熱変性層形成工程を実施する前の多層膜付き単結晶基板（レーザ処理前膜付き基板）１０は、単結晶基板２０と、この片面に形成された多層膜３０とを有している。そして、レーザ処理前膜付き基板１０は、多層膜３０が設けられた面側に凸を成すように反っている。これに対して、図１の下段に示す多層膜成膜後熱変性層形成工程を実施した後の多層膜付き単結晶基板（レーザ処理後膜付き基板１２）は、図１の上段に示す反りが矯正され、略平坦な状態により近づいている。そして、単結晶基板２０をその厚み方向において、一点鎖線Ｌにより２等分して得られる２つの領域２０Ｕ、２０Ｄのうち、少なくとも単結晶基板２０の多層膜３０が形成された面側と反対側の面側の領域（非成膜面側領域）２０Ｄ内に、一定の厚みを有する複数の熱変性層２２が、単結晶基板２０の平面方向に対して等間隔に形成されている。
ここで、多層膜成膜後熱変性層形成工程は、図２に一例を示すように、レーザ処理前膜付き基板１０を、多層膜３０が設けられた側の面が下面側となるように不図示の試料ステージに固定した状態で実施される。なお、固定は、たとえば、真空吸着などにより、レーザ処理前膜付き基板１０の反りを矯正できるように実施することが好ましい。反りが大きすぎて真空吸着ができない場合には、レーザ処理前膜付き意基板１０表面の形状をモニタリングして、レーザ照射領域をレーザ処理前膜付き基板１０表面と平行にすることができる。そして、試料ステージに固定されたレーザ処理前膜付き基板１０の多層膜が設けられた側の面と反対側の面（非成膜面）２４側から、レーザ照射装置４０によりレーザを照射する。この際、単結晶基板２０の非成膜面側領域２０Ｄ内にレーザを集光させると共に、レーザ照射装置４０とレーザ処理前膜付き基板１０とを水平方向に相対的に移動させることで、熱変性層２２を形成する。ここで、レーザのスポットサイズ、レーザパワー、パルス幅などを適宜選択することで、単結晶基板２０の平面方向や厚み方向に対する熱変性層２２のサイズや変性度合などを制御できる。また、レーザ処理前膜付き基板１０に対するレーザ照射装置４０の相対的な移動速度（たとえば試料ステージが移動可能な場合は、試料ステージの走査速度）、レーザの繰り返し周波数を適宜選択することにより、単結晶基板２０の平面方向に対する個々の熱変性層２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ間の間隔を制御することができる。
−熱変性層の配置パターン−
なお、本実施形態の多層膜付き単結晶基板では、図１に例示したように、少なくとも非成膜面側領域２０Ｄ内に熱変性層２２を設ければ、多層膜３０の圧縮応力に起因する単結晶基板２０の反りを矯正できる。しかしながら、熱変性層２２が、単結晶基板２０の厚み方向や平面方向に対して、偏った位置に設けられたり、不規則に配置されたり、非対称的に配置されたりすると、多層膜３０に起因して発生する反りを矯正することが困難となったり、あるいは、レーザ処理後膜付き基板１２の形状が歪んでしまう場合がある。
上述した問題の発生を回避するためには、単結晶基板２０の厚み方向については、熱変性層２２は、多層膜３０と平行に設けられていることが好ましい。なお、この場合、単結晶基板２０の厚み方向の相対位置を、多層膜３０が設けられた側の面を０％と仮定し、多層膜３０が設けられた面と反対側の面（非成膜面２４）を１００％とし仮定した際に、熱変性層２２が、単結晶基板２０の厚み方向の５０％を超え９５％以下の範囲内に設けられていることが好ましく７０％以上９５％以下の範囲内に設けられていることがより好ましい。単結晶基板２０の厚み方向に対して熱変性層２２を上記数値範囲内に設けることにより、多層膜３０の圧縮応力に起因する単結晶基板２０の反りをより効果的に矯正して、レーザ処理後膜付き基板１２の変形も抑制できる。なお、単結晶基板２０の厚み方向に対する熱変性層２２の存在位置は、個々の熱変性層２２Ａ、２２Ｂ、２２Ｃ、２２Ｄが、全て同じ位置に存在することが好ましいが、異なる位置に存在していてもよい。この場合は、単結晶基板２０の平面方向に対する個々の熱変性層２２Ａ、２２Ｂ、２２Ｃ、２２Ｄの配置位置も考慮の上、レーザ処理後膜付き基板１２の形状が歪んだり、熱変性層２２を設けたことに起因する反りの矯正効果を著しく損失しないように、個々の熱変性層２２Ａ、２２Ｂ、２２Ｃ、２２Ｄを、単結晶基板２０の厚み方向に対して異なる位置に配置してもよい。また、単結晶基板２０の厚み方向に対する熱変性層２２の長さは、レーザのスポットサイズ、照射エネルギー（レーザパワー／繰り返し周波数）、パルス幅に依存して決定され、通常は、数μｍ〜数十μｍの範囲内である。
また、上述した問題の発生を回避するためには、単結晶基板２０の平面方向については、熱変性層２２は、以下に示されるパターン形状で設けられることが好ましい。すなわち、熱変性層２２は、単結晶基板２０の平面方向に対して、下記ｉ）〜ｖｉｉ）から選択される少なくともいずれか１つのパターン形状で設けられていることが好ましい。この場合、多層膜３０の圧縮応力に起因する単結晶基板２０の反りをより効果的に矯正して、その変形も抑制できる。
ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状
ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状
ｉｉｉ）同心円状
ｉｖ）単結晶基板の中心点に対して略点対称に形成された形状
ｖ）単結晶基板の中心点を通じる直線に対して略線対称に形成された形状
ｖｉ）ストライプ形状
ｖｉｉ）らせん形状
なお、上記ｉ）〜ｖｉｉ）に示されるパターン形状のうち、多層膜３０の圧縮応力に起因する単結晶基板２０の反りをより均一に矯正でき、形状の歪みもより小さくできる観点からは、ｉ）〜ｉｖ）に示されるパターン形状がより好ましい。
また、熱変性層２２の形成に際して、レーザ走査、すなわち、レーザ処理前膜付き基板１０に対するレーザ照射装置４０の相対的な移動が、他のパターン形状と比べて比較的単純でレーザ加工が容易となる観点からは、パターン形状は、ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状であることが好ましい。さらに、ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状としては、複数個の同一形状および同一サイズの四角形を個々の四角形を構成する４辺が隣接する四角形のいずれか１辺と互いに重なり合うように規則的に配置した形状、すなわち、格子形状であることが特に好ましい。この場合、レーザ走査が縦方向および横方向の２方向のみでよく、レーザ加工がより容易となる上に、レーザ処理後膜付き基板１２の反り量制御や形状制御の設計もより容易となる。
ここで、格子形状を成すパターンを構成するラインのピッチは、５０μｍ〜２０００μｍの範囲内であることが好ましく、１００μｍ〜１０００μｍの範囲内であることがより好ましい。ピッチを５０μｍ以上とすることにより、レーザ加工に要する時間が必要以上に増大するのを抑制でき、また、ピッチを２０００μｍ以下とすることにより、多層膜３０の圧縮応力に起因する単結晶基板２０の反りをより確実に矯正できる。
図３は、単結晶基板の平面方向に対する熱変性層の配置パターン形状の一例を示す平面図であり、具体的には、単結晶基板２０の平面形状がオリフラ面を有する円形状である場合における熱変性層２２の配置パターン形状の一例を示したものである。熱変性層２２の配置パターン形状は、図３に示すように、たとえば、複数本のラインを基板のオリフラ面に対して垂直又は平行に形成したストライプ形状（図３（ａ）、図３（ｂ））、それら両方を組み合わせた格子形状（図３（ｃ））などが挙げられる。また、この他の配置パターン形状として、同一サイズの複数の正六角形を、正六角形の６つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状（図３（ｄ））、同心円形状（図３（ｅ））なども挙げられる。なお、図３（ａ）に示す幅Ｗは、ライン間のピッチを意味する。
なお、多層膜３０の圧縮応力に起因して発生する反りの程度は、多層膜３０の層構成や膜厚などにより決定される圧縮応力や、単結晶基板２０の厚みや材質などにより決定される剛性等により様々である。しかしながら、この反りの程度に応じて、以上に説明した、ｉ）熱変性層２２の単結晶基板２０の厚み方向における長さ、ｉｉ）単結晶基板２０の厚み方向における熱変性層２２の配置位置、および、ｉｉｉ）単結晶基板２０の平面方向における熱変性層２２の配置パターン形状を適宜選択して組み合わせることで、レーザ処理前膜付き基板１０に対して、レーザ処理後膜付き基板１２において多層膜３０に起因する反りを矯正できるのみならず、レーザ処理後膜付き基板１２を略平坦状とすることもできる。
−多層膜成膜前の熱変性層の形成−
本実施形態の多層膜付き単結晶基板の製造方法では、基本的に、多層膜３０の成膜を終えた後に、レーザ照射によって単結晶基板２０内に熱変性層２２を形成することで、多層膜３０の成膜に起因する基板１２の反りを矯正している。それゆえ、このレーザ処理後膜付き基板１２を用いて後工程を実施した際の反りに起因する品質ばらつきや歩留まり低下などの弊害を抑制できる。よって、多層膜３０の成膜プロセス中において、単結晶基板２０が、如何様に反ったとしても、後工程への悪影響は非常に小さい。このことは、後工程との関係で、ｉ）多層膜３０の成膜プロセスの自由度、すなわち、採用可能な成膜方法・成膜条件の選択肢をより大きくすることができるという第一のメリット、および、ｉｉ）多層膜３０成膜後の反りの発生や、反りの大きさを考慮することなく多層膜３０の層構成を選択できるという第二のメリットをもたらす。
本実施形態の多層膜付き単結晶基板は、（１）単結晶基板の片面側からレーザを照射することにより、単結晶基板の厚み方向の相対位置を、レーザが照射される側の面を０％と仮定し、レーザが照射される側の面と反対側の面を１００％とし仮定した際に、熱変性層が、単結晶基板の厚み方向の０％以上５０％未満の範囲内に位置するように形成する多層膜成膜前熱変性層形成工程と、（２）熱変性層が形成された単結晶基板のレーザが照射された側の面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜を形成する多層膜形成工程と、（３）多層膜成膜後熱変性層形成工程とを、この順に少なくとも経ることにより、製造することができる。なお、以下の説明において、多層膜成膜前熱変性層形成工程により形成される熱変性層を「第２の熱変性層」と称し、多層膜成膜後熱変性層形成工程により形成される熱変性層を「第１の熱変性層」と称す場合がある。
上述したように多層膜形成工程の実施前に、単結晶基板内に予め第２の熱変性層を形成する多層膜成膜前熱変性層形成工程をする。なお、多層膜成膜前熱変性層形成工程において形成される第２の熱変性層は、単結晶基板の厚み方向の０％以上５０％未満の範囲内に位置するように形成されることが必要である。上記以外の範囲に第２の熱変性層を形成した場合、多層膜成膜後熱変性層形成工程において形成される第１の熱変性層を形成する領域が、単結晶基板の厚み方向において制限されるため、多層膜３０の成膜後における単結晶基板２０の反りの矯正が困難となる場合があるためである。
多層膜成膜前熱変性層形成工程において形成される第２の熱変性層は、上述したように単結晶基板の厚み方向の０％以上５０％未満の範囲内に位置するように形成されることが必要であるが、その下限値は３％以上であることが好ましい。単結晶基板の厚み方向の０％近傍、すなわち、多層膜が成膜される成膜面の近傍に第２の熱変性層が形成された場合、成膜面に露出する結晶面に変化が生じ易くなる。このため、特に、多層膜３０を構成する各層のうち、成膜面と直接接触する層（最下層）が、結晶性の膜である場合は、成膜面に露出する結晶面の変化の影響を受けて、最下層の結晶構造や結晶性に変化が生じ易くなる。また、最下層上に連続して他の結晶性の層を順次積層する場合においても、これらの他の結晶性の層は、下地である最下層の結晶構造や結晶性の影響を受けて変化しやすくなる。それゆえ、単結晶基板の成膜面本来の結晶面を利用して最下層を結晶成長させようとする場合、これが阻害されることになる。しかしながら、下限値を３％以上とすることにより、第２の熱変性層の形成による成膜面に露出する結晶面の変化を抑制できるため、上述した問題の発生を回避することができる。なお、第２の熱変性層は、単結晶基板の厚み方向に対して、より好ましくは５％以上３０％以下の範囲内に位置するように形成される。
また、第２の熱変性層は、単結晶基板をその厚み方向に対して２等分するラインに対して、多層膜が設けられた側に設けられるため、単結晶基板の反りの発生という点では、多層膜と同様に作用する。すなわち、第２の熱変性層は、多層膜成膜直後における単結晶基板の多層膜が設けられた側に凸を成すように反ることを促進する。たとえば、単結晶基板の厚み方向に対して、この単結晶基板を２等分するラインを基準として線対称となる位置に第１の熱変性層および第２の熱変性層が設けられ、単結晶基板の厚み方向における第１の熱変性層の長さと第２の熱変性層の長さとが同一で、かつ、単結晶基板の平面方向における第１の熱変性層および第２の熱変性層の配置パターン形状も相似形である場合を仮定する。この場合、単結晶基板の反りの向き・反り量は、単純に２つの熱変性層の総面積の差に依存することになるため、単結晶基板の平面方向における第２の熱変性層の総面積が、第１の熱変性層の総面積よりも小さくなるように、単結晶基板内に第２の熱変性層を形成すればよい。
なお、以上に説明した点を除けば、第２の熱変性層を形成する際のレーザ照射条件およびレーザ加工の方法、ならびに、第２の熱変性層の単結晶基板の平面方向における配置パターン形状は、第１の熱変性層の場合と同様に適宜選択することができる。
図４は、本実施形態の多層膜付き単結晶基板の製造方法の他の例を示す模式説明図であり、具体的には、なんらのレーザ加工および成膜処理がなされていない単結晶基板に対して、多層膜成膜前熱変性層形成工程、多層膜形成工程および多層膜成膜後熱変性層形成工程をこの順に実施して多層膜付き単結晶基板を作製する場合について説明する図である。また、図５は、本実施形態の多層膜付き単結晶基板の他の例を示す模式断面図であり、具体的には図４に示す製造プロセスを実施した後に、図２に示す製造プロセスを実施することにより得られた多層膜付き単結晶基板の断面構造の一例を示す図である。ここで、図４および図５中、図１および図２に示すものと同様の機能・構成を有するものについては同様の符号が付してある。
ここで、図４の上段に示すように、多層膜成膜前熱変性層形成工程の実施に際しては、何らのレーザ加工および成膜処理がなされていない略平坦な状態の単結晶基板２０を、非成膜面２４が下面側となるように不図示の試料ステージに固定した状態で実施される。そして、試料ステージに固定された単結晶基板２０に対して、非成膜面２４と反対側の面（成膜面２６）側から、レーザ照射装置４０によりレーザを照射する。この際、単結晶基板２０をその厚み方向に２等分する図中１点鎖線で示されるラインの非成膜面側領域２０Ｄと反対側の領域（成膜面側領域２０Ｕ）内にレーザを集光させると共に、レーザ照射装置４０と単結晶基板２０とを水平方向に相対的に移動させる。これにより、図４の中段に示されるように、単結晶基板２０の成膜面側領域２０Ｕ内に第２の熱変性層２８が形成される。なお、多層膜成膜前熱変性層形成工程を終えた後の単結晶基板２０は、第２の熱変性層２８が成膜面側領域２０Ｕ内に形成されたことにより、多層膜成膜前熱変性層形成工程実施前と比較して、成膜面２６側に若干凸を成すように反ることになる。ここで、レーザのスポットサイズ、レーザパワー、パルス幅などを適宜選択することで、単結晶基板２０の平面方向や厚み方向に対する第２の熱変性層２８のサイズや変性度合などを制御できる。また、単結晶基板２０に対するレーザ照射装置４０の相対的な移動速度（たとえば試料ステージが移動可能な場合は、試料ステージの走査速度）、レーザの繰り返し周波数を適宜選択することにより、単結晶基板２０の平面方向に対する個々の第２の熱変性層２８Ａ、２８Ｂ、２８Ｃ、２８Ｄ間の間隔を制御することができる。
次に、第２の熱変性層２８が形成された単結晶基板２０の成膜面２６側に、多層膜３０を形成する多層膜形成工程を実施する。これにより、図４の下段に示すように、第２の熱変性層２８が形成された単結晶基板２０の成膜面２６側に多層膜３０が形成された２回目のレーザ処理前膜付き基板１０Ａを得ることができる。この多層膜形成工程の実施に際しては、第２の熱変性層２８が形成されることで、多層膜形成工程の実施中における単結晶基板２０の反り挙動の任意の過程において、単結晶基板２０の反りを零に設定ことが可能となる。なお、２回目のレーザ処理前膜付き基板１０Ａは、多層膜３０の有する圧縮応力の影響により、成膜面２６側に凸を成すように反ることになる。
多層膜形成工程を終えた後は、レーザ処理前膜付き基板１０の代わりに、２回目のレーザ処理前膜付き基板１０Ａを用いることを除いて、図２に例示したものと同様にして、多層膜成膜前熱変性層形成工程を実施する。これにより、単結晶基板２０の非成膜面側領域２０Ｄ内に第１の熱変性層２２がさらに形成され、図５に例示するような、単結晶基板２０内に第１の熱変性層２２および第２の熱変性層２８が形成された多層膜３０付きの単結晶基板（２回目レーザ処理後膜付き基板１２Ａ）を得ることができる。この２回目レーザ処理後膜付き基板１２Ａにおいては、単結晶基板２０の非成膜面側領域２０Ｄ内に形成された第１の熱変性層２２により、多層膜３０の有する圧縮応力の影響により成膜面２６側に凸を成すように反る力が相殺される。なお、図５に示す例では、単結晶基板２０をその厚み方向に２等分するラインＬを基準として、単結晶基板２０の厚み方向に対して線対称な位置に、単結晶基板２０の厚み方向の長さが同一である第１の熱変性層２２および第２の熱変性層２８が設けられている。また、単結晶基板２０の平面方向に対する第１の熱変性層２２および第２の熱変性層２８の配置パターンは同一とされているが、単結晶基板２０の平面方向における第１の熱変性層２２の総面積は第２の熱変性層２８の総面積よりも大きくなるように設定されている。
−単結晶基板−
本実施形態の多層膜付き単結晶基板の作製に用いられる単結晶基板２０を構成する材質としては、レーザ照射により熱変性層２２、２８の形成が可能な公知の単結晶材料であればいずれも利用できるが、たとえば、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶、ＳｉＣなどが挙げられる。なお、本実施形態の多層膜付き単結晶基板は、単結晶材料からなる基板を利用するものである。しかしながら、このような基板の代わりに、多結晶材料からなる基板（たとえば石英基板）や、非晶質材料からなる基板（たとえばガラス基板）を用いても、多層膜に起因する反りの発生が矯正された平坦な多層膜付き基板を得ることもできる。
また、単結晶基板２０は、通常、少なくとも片面が鏡面研磨されたものが用いられる。この場合、多層膜３０は、鏡面研磨された面側に形成される。なお、必要に応じて両面が鏡面研磨された単結晶基板２０を用いてもよい。この場合、任意にいずれか一方の面を成膜面２６として利用できる。また、本実施形態の多層膜付き単結晶基板の作製に用いられる単結晶基板２０としては、基板の製造および入手容易性の観点から、レーザ加工などによる何らの熱変性層やイオン打ち込みなどによる何らの組成変性層も形成されておらず、かつ、何らの膜も成膜されていない状態では、通常、その反り量はほぼゼロ、すなわち略平坦なものが用いられる。
単結晶基板２０の平面方向の形状は特に限定されるものではなく、たとえば、方形などでもよいが、公知の各種素子の製造ラインでの適用が容易であるという観点からは、円形状であることが好ましく、特にオリフラ面が設けられた円形状であることが好ましい。
単結晶基板２０の形状が円形状またはオリフラ面が設けられた円形状である場合、単結晶基板２０の直径は５０ｍｍ以上であることが好ましく、７５ｍｍ以上であることがより好ましく、１００ｍｍ以上であることが更に好ましい。直径を５０ｍｍ以上とした場合、多層膜３０の成膜中および成膜後に単結晶基板２０が反った際に、直径の増大と共に単結晶基板２０を平坦な面に静置したと仮定した際の鉛直方向に対する単結晶基板２０の中央部付近と端部付近との高低差（反り量）が大きくなる。しかしながら、多層膜３０の成膜後に第１の熱変性層２２を形成すれば、このような大きな反りを矯正して、反り量を容易に小さくすることができるので、後工程への悪影響を小さくすることができる。これに加えて多層膜３０の成膜前に第２の熱変性層２８を形成する。また、上述した理由から、本実施形態の多層膜付き単結晶基板を製造する場合、従来と比較して、単結晶基板２０の直径が大きいほど多層膜３０の成膜後の反りをより効果的に抑制できることになる。なお、直径の上限値は特に限定されるものではないが、実用上の観点からは３００ｍｍ以下が好ましい。
また、単結晶基板２０の厚みは、５．０ｍｍ以下であることが好ましく、３．０ｍｍ以下であることが好ましく、２．０ｍｍ以下であることがより好ましい。厚みを５．０ｍｍ以下とした場合、厚みが薄いため単結晶基板２０の剛性が低下し、変形しやすくなる。この場合、多層膜３０の成膜後においては、単結晶基板２０の反り量が増大しやすくなる。しかしながら、多層膜３０の成膜後に第１の熱変性層２２を形成すれば、このような大きな反りを矯正して、反り量を容易に小さくできるので、後工程への悪影響を小さくすることができる。さらに、以上に説明した事情から、後工程において非成膜面２４側の研磨により、単結晶基板２０を所定の厚みとなるまで研磨する必要がある場合には、後工程への悪影響が増大しない範囲で、研磨代がより小さくなるように厚みのより薄い単結晶基板２０を用いて多層膜３０を形成することができる。この場合、後工程での研磨に要する時間を短縮でき、後工程における生産性を向上させることができる。
厚みの下限値は特に限定されるものではないが、熱変性層２２、２８を形成できる領域を確保する観点から０．０５ｍｍ以上であることが好ましく、０．１ｍｍ以上であることが好ましい。なお、単結晶基板２０の形状が、円形状またはオリフラ面が設けられた円形状である場合、直径が５０ｍｍ以上１００ｍｍ以下のときは、厚みは０．３ｍｍ以上であることが好ましく、直径が１００ｍｍを超えるときは、厚みは０．５ｍｍ以上が好ましい。
−多層膜−
本願明細書において「多層膜」とは、２つ以上の層を含み、かつ、熱変性層形成前（即ち、多層膜成膜後熱変性層形成工程前）に圧縮応力を有するものである。これに加えて、この多層膜を構成する各層が基板の平面方向に対して同一の膜厚を有する連続した層から構成された最表層の膜を貫通する段差を持たない膜を意味する。多層膜３０の層構成、ならびに、多層膜３０を構成する各層の膜厚、材料および結晶性／非結晶性は、本実施形態の多層膜付き単結晶基板を用いて更に後加工することにより作製される素子の種類や、素子を製造する際に適用する製造プロセスに応じて適宜選択される。
しかしながら、多層膜３０を構成する少なくともいずれか１層が、結晶性の層であることが好ましい。また、単結晶基板２０の成膜面２６に露出する結晶面を利用してエキタピシャル成長させることができるという観点からは、多層膜３０を構成する各層のうち、少なくとも単結晶基板２０の成膜面２６に直接接触する層が結晶性の層であることが好ましく、多層膜３０を構成する全ての層が結晶性の層であってもよい。なお、エキタピシャル成長とは、同一組成または混晶を含むホモエキタピシャル成長、ヘテロエキタピシャル成長を含む。また、多層膜３０を構成する各層の材料も、作製する素子に応じて適宜選択されるが、単結晶基板２０がサファイア基板などの無機材料で構成されることを考慮すると、各層を構成する材料も、金属材料、金属酸化物材料、無機半導体材料などの無機材料とすることが好ましく、全ての層がこれらの無機材料から構成されることが望ましい。ただし、ＭＯＣＶＤ法を成膜法として用いた場合、層の無機材料中に有機金属由来の有機物を含有することがある。
多層膜３０を構成する各層の具体例としては、たとえば、面発光レーザなどに用いる発光素子、光センサや太陽電池などに用いる受光素子、電子回路などに用いる半導体素子などの各種の窒化物半導体を利用した素子の製造に適したものとして、ＧａＮ系、ＡｌＧａＮ系、ＩｎＧａＮ系などの窒化物半導体結晶層を挙げることができる。なお、この場合、単結晶基板２０として、サファイア基板を用いることが好適である。また、多層膜３０の層構成の具体例としては、たとえば、素子として窒化物半導体を利用した発光素子を作製するのであれば、単結晶基板２０としてサファイア基板を用い、このサファイア基板側から、（１）ＧａＮより成るバッファ層、ｎ型ＧａＮより成るｎ型コンタクト層、ｎ型ＡｌＧａＮより成るｎ型クラッド層、ｎ型ＩｎＧａＮより成る活性層、ｐ型ＡｌＧａＮよりなるｐ型クラッド層、ｐ型ＧａＮより成るｐ型コンタクト層をこの順に積層した層構成を採用することができる。
多層膜３０の膜厚としては、作製する素子に応じて適宜選択され、一般的に、多層膜３０の膜厚が大きくなるほど多層膜３０の成膜後における単結晶基板２０の反り量も増大する。従来であれば、素子の品質ばらつきや歩留まりへの影響が顕著となってくる上に、多層膜３０の成膜中の反り挙動もより大きくなりやすい。また、この場合、多層膜３０には、反りに起因する脆性破壊によりクラックが発生しやすくなる。しかしながら、単結晶基板２０内に、多層膜３０の成膜後に第１の熱変性層２２を形成することで多層膜３０の成膜に起因して生じた反りを矯正することで反り量を小さくすることができる。なお、多層膜３０の膜厚の上限は特に限定されるものではない。また、多層膜の層数は２層以上であればよく、作製する素子の種類に応じて層数が適宜選択できる。
多層膜３０の成膜方法としては特に限定されず、公知の成膜方法が利用でき、多層膜３０を構成する各層毎に異なる成膜方法および／または成膜条件を採用して成膜することもできる。成膜法としてはメッキ法などの液相成膜法も挙げられるが、スパッタリング法やＣＶＤ法（Chemical Vapor Deposition）などの気相成膜法を用いることが好ましい。なお、発光素子などの作製を目的として窒化物半導体結晶層などの半導体結晶層を成膜する場合、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition）、ＨＶＰＥ法（Hydride vapor phase epitaxy）、ＭＢＥ法（Molecular
Beam Epitaxy）などの気相成膜法を利用することがより好ましい。なお、単結晶基板２０の多層膜３０が成膜される側の面は、鏡面状態（表面粗さＲａで１ｎｍ以下程度）であることが特に好ましい。多層膜３０が形成される面を鏡面状態とするためには、たとえば、鏡面研磨を実施することができる。
−多層膜成膜時の単結晶基板の反り（曲率）の制御−
本実施形態の多層膜付き単結晶基板の製造方法では、多層膜３０の成膜後に単結晶基板２０内に第１の熱変性層２２を形成することで、多層膜３０の成膜後に生じる単結晶基板２０の反りを矯正できる。このため、従来と比べて、本実施形態の多層膜付き単結晶基板の製造方法では、多層膜３０の成膜が終了した後の反りの発生を考慮することなく、多層膜形成工程を実施でき、多層膜３０の成膜プロセスの自由度が大きい。この観点からは、多層膜形成工程において、単結晶基板２０が如何様に反った状態となることも許容されるといえる。しかしながら、多層膜３０を構成する各層の成膜に際して、単結晶基板２０が大きく反った状態にある場合、基板面内における膜厚ばらつきや膜質ばらつきが発生する。そしてこのような基板面内におけるばらつきは、一般的には、単結晶基板２０の反りに比例して大きくなる傾向にある。そして、上記の基板面内におけるばらつきが増大すると、本実施形態の多層膜付き単結晶基板を後加工して得られる素子の品質ばらつきの増大や、歩留まりの低下を招くことになる。以上に説明した事情を考慮すれば、多層膜形成工程においては、多層膜３０を構成する各層のうち、少なくともいずれか１層の成膜中における単結晶基板２０の多層膜３０が形成される面の曲率が、±３０ｋｍ−１の範囲内であることが好ましく、±２０ｋｍ−１の範囲内であることがより好ましい。
なお、上記に示す曲率範囲は、多層膜３０を構成する全ての層で満たされていることが理想的である。しかし、一般的に多層膜３０を成膜する過程において、単結晶基板２０は複雑な反り挙動を示すため、多層膜３０を構成する全ての層において、上記に示す曲率範囲を満たすことは事実上、困難である。この点を考慮すれば、上記に示す曲率範囲は、多層膜３０を構成する各層のうち、単結晶基板２０の反りが大きくなった場合に素子の品質ばらつきや歩留まりに最も大きく影響する層（最重要層）において満たされるようにすることが特に好ましい。このような最重要層は、素子の種類や、素子の種類に応じた多層膜３０の構成により様々である。なお、最重要層の一例としては、素子が窒化物半導体を用いた発光素子である場合、多層膜３０を構成する各層のうち、少なくとも１層が、発光層として機能することが可能な窒化物半導体結晶層が挙げられる。
多層膜３０を構成する各層のうち、少なくともいずれか１層の成膜中における単結晶基板２０の多層膜３０が形成される面の曲率を上記範囲内に制御する方法としては、特に限定されず、たとえば、１）多層膜３０を構成する各層の成膜方法・成膜条件を変更する方法、２）単結晶基板２０のサイズを変更する方法、３）単結晶基板２０の厚みを変更する方法、４）多層膜３０の成膜前に、単結晶基板２０内に第２の熱変性層２８を形成する方法などが挙げられる。しかしながら、素子の量産を考慮した場合、上記１）〜上記３）に示す方法いずれも、素子の性能や、素子の生産性・歩留まりにも大きく影響するため、大幅な変更は実用上困難な場合が多い。このため、これら１）〜３）に示す方法を採用しても曲率を上記範囲内に制御することが困難となる場合もある。以上に説明した事情を考慮すると、曲率を上記範囲内に制御する方法としては、４）多層膜３０の成膜前に、単結晶基板２０内に第２の熱変性層２８を形成する方法を採用することが最も好ましい。この理由は以下の通りである。すなわち、当該方法は、第２の熱変性層２８の単結晶基板２０内における形成位置・形成領域の大きさを適宜選択することで、多層膜３０の成膜プロセスに合わせて、多層膜３０を成膜する前の単結晶基板２０の反りの程度（曲率）や、剛性を容易に制御できる。このため、当該方法は、素子の性能や、素子の生産性・歩留まりに悪影響を与えることなく、単結晶基板２０の曲率の制御することが容易であるためである。
−多層膜形成工程の具体例−
次に、多層膜３０を成膜する場合の具体例として、単結晶基板２０としてサファイア基板を用い、このサファイア基板の片面に、エピタキシャル成長により窒化物半導体層を複数層積層して多層膜３０を形成する場合を図面を用いて説明する。図６は、多層膜形成工程の一例を示す模式説明図であり、具体的には、サファイア基板上に窒化物半導体層等を積層することで多層膜を形成するプロセスを示した図である。ここで、図６（ａ）は成膜開始前の状態を示す図であり、図６（ｂ）は低温バッファ層を形成した後の状態を示す図であり、図６（ｃ）はｎ−ＧａＮ層を形成した後の状態を示す図であり、図６（ｄ）は多重量子井戸構造を有するＩｎＧａＮ系活性層を形成した後の状態を示す図である。なお、図中、多層膜成膜中および多層膜成膜後のサファイア基板の反りの有無や反りの程度、第１の熱変性層、ならびに、必要に応じて設けられる第２の熱変性層については記載を省略してある。
まず、サファイア基板５０（単結晶基板２０）の成膜面５２側を成膜開始前にサーマルクリーニングする（図６（ａ））。次に、成膜面５２上に、低温バッファ層６０（図６（ｂ））、ｎ−ＧａＮ層６２（図６（ｃ））、多重量子井戸構造を有するＩｎＧａＮ系活性層６４（図６（ｄ））をこの順に成長させる。これによりサファイア基板５０の片面に３層からなる多層膜７０（多層膜３０）が形成される。なお、この後、所定の後加工を行うことでＬＥＤチップなどの発光素子を得ることができる。なお、多層膜７０を構成する各層は、たとえばＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法等を利用して形成できる。
次に、多層膜形成工程における単結晶基板２０の反り挙動について説明する。図７は、多層膜形成工程における単結晶基板の反り挙動の一例を示すグラフであり、具体的には図６に示す多層膜７０を成膜中のサファイア基板の反り挙動を示したグラフである。ここで、図７中、横軸は時間を表し、縦軸は成膜面５２におけるサファイア基板５０の曲率を表す。なお、縦軸の正の方向が成膜面５２側が凸を成すようにサファイア基板５０が反っている状態を意味し、縦軸の負の方向が成膜面５２側が凹を成すようにサファイア基板５０が反っている状態を意味する。
なお、図７に例示したような多層膜形成工程の実施中におけるサファイア基板５０の反り挙動は、非特許文献２に開示されるＩｎ−ｓｉｔｕ観察方法を利用することで把握することができる。また、図７の縦軸として例示する基板の曲率からは、基板の反り量を計算することができる。図８は円形状基板の曲率から基板の反り量を計算する方法を説明する模式説明図である。図８においては、基板の曲率半径をＲ、曲率１／Ｒを有する基板の反り量Ｘ、基板の直径を近似的にＤとして示した。これらの値の関係性として、三平方の定理を用いることで,（1/R）2＝（（1/R）-X）2＋（D/2）2と示すことができる。この式から、基板の直径が５０ｍｍの場合は、０．３２２×曲率（ｋｍ−１）、基板の直径が１００ｍｍの場合は、１．２５０×曲率（ｋｍ−１）としてそり量（um）を求めることができる。
図７に示される反り挙動の変化を示す３つのスペクトルのうち、スペクトルＡは、第２の熱変性層が形成されていないサファイア基板５０を用いて多層膜７０を形成した場合の反り挙動の変化を示したものある。また、スペクトルＢおよびスペクトルＣは、サファイア基板５０に対して予め第２の熱変性層を形成したことを除いては、スペクトルＡの測定と同じ条件で多層膜７０を形成した場合の反り挙動の変化を示したものである。なお、スペクトルＢおよびスペクトルＣの違いは、スペクトルＢの測定に用いたサファイア基板５０単体の曲率（図７中では、相対値で＋５０ｋｍ−１程度）よりも、スペクトルＣの測定に用いたサファイア基板５０単体の曲率（図７中では、相対値で＋１５０ｋｍ−１程度）がより大きくなるように、サファイア基板５０内に第２の熱変性層を形成したことに起因するものである。すなわち、スペクトルＡの測定に用いたサファイア基板５０よりも、スペクトルＢの測定に用いた第２の熱変性層が予め形成されたサファイア基板５０の方が、この第２の熱変性層を設けたことにより剛性が向上していると言える。
なお、図７に示す例では、スペクトルＢの測定に用いたサファイア基板５０内に設けられた第２の熱変性層と、スペクトルＣの測定に用いたサファイア基板５０内に設けられた第２の熱変性層とは、共に、サファイア基板５０の厚み方向に対して成膜面５２側から同じ深さ位置に設けられ、かつ、サファイア基板５０の平面方向における第２の熱変性層は格子状パターンで設けられている。しかし、格子状パターンを構成するラインのピッチを異なるものとすることで、サファイア基板５０の平面方向における第２の熱変性層の総面積は、スペクトルＢの測定に用いたサファイア基板５０よりも、スペクトルＣの測定に用いたサファイア基板５０の方がより大きくしてある。このため、スペクトルＢの測定に用いたサファイア基板５０よりも、スペクトルＣの測定に用いたサファイア基板５０の方が、曲率が大きくなっている。
また、図７の横軸に沿って（ａ）〜（ｅ）として示される区間は、多層膜形成工程において順次実施される各プロセスに対応している。ここで、プロセス（ａ）は、サファイア基板５０の成膜面５２をサーマルクリーニングするプロセスに対応し、プロセス（ｂ）は、低温バッファ層６０を形成するプロセスに対応し、プロセス（ｃ）は、ｎ−ＧａＮ層６２を形成するプロセスに対応し、プロセス（ｄ）は、ＩｎＧａＮ系活性層６４を形成するプロセスに対応し、プロセス（ｅ）はクールダウンするプロセスに対応している。
次に、図７に示されるスペクトルＡの反り挙動の変化を説明する。まず、（ａ）成膜面５２のサーマルクリーニングプロセスでは、サファイア基板５０の成膜面５２と非成膜面５４との温度差により、成膜面５２が凹面を成そうとする方向（図７中の縦軸におけるマイナス側）に反り、曲率が大きく変化する。次に、（ｂ）低温バッファ層６０を形成するプロセスでは、サファイア基板５０の温度が、（ａ）成膜面５２のサーマルクリーニングプロセスを実施中の温度よりも降下し、通常は、５００〜６００℃程度の温度に維持される。このため、成膜面５２が凸面を成そうとする方向（図７中の縦軸におけるプラス側）に反り、曲率の絶対値は小さくなる。
次に、（ｃ）ｎ−ＧａＮ層６２を形成するプロセスでは、サファイア基板５０の温度を再び１０００℃程度まで上昇させて、ｎ−ＧａＮ層６２を形成する。このプロセスでは、窒化ガリウムとサファイアの格子定数差に起因して、成膜面５２が凹面を成そうとする方向に反り、曲率の絶対値は増大する。さらに成膜が進行し、膜厚が大きくなるほど曲率の絶対値が増大する。このため、膜厚および膜品質の基板面内における均一性は著しく悪化する。なお、膜の基板面内における均一性を、成膜条件のみによって大幅に改善することは、成膜する膜の組成・膜厚に変更が無い限り、技術的には極めて困難である。また、スペクトルＡのプロセス（ｃ）に例示されるように、基板の反りが増大した場合、窒化物半導体結晶層の内部に応力が発生する。そして、この応力を緩和するために窒化物半導体結晶層内で転位が発生し膜品質が悪化することが問題とされている。
次に、（ｄ）ＩｎＧａＮ系活性層６４を形成するプロセスでは、サファイア基板５０の温度を７００〜８００℃程度に下降させて、ＩｎＧａＮ系活性層６４を形成する。ここで、図６（ｄ）に示す多層膜７０付きのサファイア基板５０を用いて、所定の後加工を行うことにより、ＬＥＤチップなどの発光素子を製造する場合、ＩｎＧａＮ系活性層６４の膜厚およびＩｎＧａＮ系活性層６４中のＩｎ組成の均一性が、発光波長の面内均一性に影響し、ひいては、発光素子の製造歩留まりにも影響する。ＩｎＧａＮ系活性層６４の膜厚およびＩｎＧａＮ系活性層６４中のＩｎ組成の均一性は成膜温度に影響を受ける。このため、（ｄ）ＩｎＧａＮ系活性層６４を形成するプロセスでは、基板面内の温度均一性を向上させるために、成膜中のサファイア基板５０の曲率はできるだけ０に近づけることが望ましい。なお、スペクトルＡとして示す例では、プロセス（ｄ）における曲率はほぼ０近傍に維持されている。
次に、多層膜７０が形成されたサファイア基板５０を、（ｅ）クールダウンするプロセスでは、多層膜７０とサファイア基板５０との熱膨張係数差により、サファイア基板５０が成膜面５２側に凸を成す方向に反り、曲率の絶対値も増大する。また、常温近傍に冷却される過程で多層膜７０中には圧縮応力が生じるため、これを解放するために、クールダウン終了後もサファイア基板５０が成膜面５２側に凸を成すように反った状態が維持される。しかしながら、このような反りは、多層膜成膜後熱変性層形成工程を実施することで矯正することができ、さらに、第１の熱変性層２２の配置パターンを最適化することで、曲率を０近傍とすることもできる。この場合、ＬＥＤチップ等の発光素子を得るために、パターニング処理やバックラップ処理などの各種の後工程を実施しても、反りに起因する発光素子の品質ばらつきや歩留まり低下を確実に抑制することができる。
（素子製造方法）
以上に説明した製造プロセスを経て作製された本実施形態の多層膜付き単結晶基板に対して、さらに各種の後工程を実施することにより素子を作製することができる。この場合、後工程において、多層膜３０に対して、少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択されるいずれか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、素子部分と当該素子部分に略対応するサイズを有する単結晶基板とを含む素子を製造することができる。ここで、多層膜３０の層構成は、最終的に作製する素子の種類に応じて適宜選択される。また、素子の製造に際して、後工程として、素子部分形成工程以外に、研磨工程、分割予定ライン形成工程および分割工程をこの順に実施してもよい。
この場合、本実施形態の多層膜付き単結晶基板を用いた素子製造方法は、具体的には以下の（１）〜（４）に示す工程を少なくとも順次実施することで、素子部分と当該素子部分に略対応するサイズを有する単結晶基板とを含む素子を作製することができる。
（１）本実施形態の多層膜付き単結晶基板の多層膜をパターニングして個々の素子部分を形成する素子部分形成工程
（２）素子部分が片面に形成された素子部分付き単結晶基板の素子部分が形成されていない面を、少なくとも、多層膜成膜後熱変性層形成工程において形成された第１の熱変性層が除去されるまで研磨する研磨工程
（３）研磨工程において研磨された面側から、個々の素子部分の境界ラインに沿って、レーザを照射することで分割予定ラインを形成する分割予定ライン形成工程
（４）分割予定ライン形成工程において形成された分割予定ラインに沿って外力を加えることで、素子部分付きの単結晶基板を素子部分単位で分割する分割工程
ここで、（３）分割予定ライン形成工程、および、（４）分割工程を実施する場合、特許文献３に記載の技術を利用することができる。
なお、第１の熱変性層を格子状パターンに形成した場合、研磨工程において第１の熱変性層が完全に除去されない程度に研磨した上で、単結晶基板内に残留している第１の熱変性層を分割予定ラインとして利用することで分割工程を実施することも原理的には可能である。しかしながら、多層膜が個々の素子部分に個別化された後でないと、素子部分の存在位置を確認した上でレーザ照射のための位置合わせを行うことができない。このため、個々の素子部分を作製する前に、分割予定ラインの機能も兼ねる熱変性層を形成する上記の方法では、個々の素子部分に対応させて正確に分割予定ラインを形成することが困難である。すなわち、上記の方法では、分割予定ラインは隣接する２つの素子部分間の境界線からずれてしまう可能性が大きくなるため、実用性に欠けやすい。このため、レーザ照射により形成された熱変性層を利用して分割工程を実施する場合、上記（１）〜（４）に示す工程をこの順に実施することが特に好ましいといえる。
また、分割予定ライン形成工程を実施する場合、レーザの照射条件としては、既述した照射条件Ｂを選択することが特に望ましい。レーザ波長が紫外域の照射条件Ａでは、レーザ波長に起因するレーザのエネルギーが大きいために、形成される分割予定ラインの幅が太く、その太さもラインの長さ方向に対してばらつきやすくなる。このため、分割工程において、直線的かつ正確な分割が困難となる場合があるためである。
図９は、本実施形態の素子製造方法の一例を示す模式説明図であり、具体的には図１の下段に示すレーザ処理後膜付き基板１２を用いて、（１）素子部分形成工程（図９（ａ））、（２）研磨工程（図９（ｂ））、（３）分割予定ライン形成工程（図９（ｃ））、および（４）分割工程（図９（ｄ））をこの順に実施した場合の一例を示したものである。なお、図中、図１に示すものと同様の機能・構成を有するものには同じ符号が付してあり、また、単結晶基板２０の反りの有無やその程度については記載を省略してある。
まず、図１の下段に示すレーザ処理後膜付き基板１２の多層膜３０に対してパターニング処理を行うことで、多層膜３０を個別化して複数の素子部分３２を形成する。ここで、パターニング処理は、たとえば以下のように実施できる。まず、多層膜３０上にレジスト膜を形成後、フォトマスクを用いてこのレジスト膜を露光後に現像することでパターニングしてレジスト膜を部分的に除去する。その後、レジスト膜が除去された部分の多層膜３０をエッチングにより除去することで素子部分３２を形成する（図９（ａ））。次に、素子部分３２が形成された面と平坦な研磨盤８０とを貼り合わせることで、研磨盤８０上に素子部分３２が形成された単結晶基板２０を固定し、非成膜面２４側を研磨する。この研磨は、少なくとも第１の熱変性層２２が完全に除去されるまで実施する（図９（ｂ））。その後、研磨後の非成膜面２４Ａ側からレーザ照射することにより、分割予定ライン９０を形成する。この分割予定ライン９０は、研磨後の単結晶基板２０Ａの平面方向に対して、隣接する２つの素子部分３２間に形成される（図９（ｃ））。最後に、この分割予定ライン９０に沿って外力を加えることで、個々の素子部分３２毎に単結晶基板２０を分割し、複数の素子１００を得る（図９（ｄ））。
なお、非成膜面２４の研磨（バックラップ処理）を容易とし、かつ、歩留まりを確保する観点から、図９（ａ）に示す素子部分３２が形成された単結晶基板２０の反りは、基本的には小さければ小さい程好ましい。
この理由は、以下の通りである。まず、図９（ａ）に示す素子部分３２付きの単結晶基板２０において、レーザ処理による反りの矯正が行われていないと仮定する。この場合、素子部分３２付きの単結晶基板２０は大きく反った状態になる。そして、この反った状態の素子部分３２付きの単結晶基板２０を、液状化したワックスを用いて研磨盤８０に貼り付けても、研磨盤８０に固定された素子部分３２付きの単結晶基板２０の非成膜面２４の外縁側が著しく反り上がったり、あるいは、非成膜面２４が大きくうねったりすることになる。この場合、バックラップ処理する際に、単結晶基板２０の面内における研磨量にばらつきが生じ易くなる。このような現象は、図１の上段に示すようなレーザ処理による反りの矯正が全く行われないレーザ処理前膜付き基板１０を用いた場合に一般的に見られる。
しかしながら、全く反りの無い素子部分３２付きの単結晶基板２０を研磨盤８０に貼り付けた場合には、貼り合わせ後の素子部分３２付きの単結晶基板２０と研磨盤８０との界面に存在する固化したワックス層中に気泡が残り易くなる。その結果、反った素子部分３２付き単結晶基板２０を用いた場合程に顕著では無いものの、研磨盤８０に固定された素子部分３２付きの単結晶基板２０の非成膜面２４がうねり易くなる。なお、固化したワックス層中に気泡が残留する理由は、以下の通りであると推定される。
まず、素子部分３２付き単結晶基板２０の非成膜面２４が凹みを成すように大きく反っている場合、貼り付けに際して単結晶基板２０と研磨盤８０との間に存在する液状のワックスは、貼り合わせ界面の中央部から外縁部側へと押し出されるように流動することになる。素子部分３２付き単結晶基板２０を研磨盤８０に貼り付けて固定する際に、素子部分３２付き単結晶基板２０の反りが平坦化されるように、素子部分３２付き単結晶基板２０の非成膜面２４の全面に対して押圧力が加えられるためである。この場合、貼り付けに際して貼り合わせ界面に巻き込まれた気泡は液状のワックスの流動と共に、貼り合わせ界面の外縁部側へと容易に移動できる。それゆえ、貼り合わせ界面においてワックスが固化した後に、この固化したワックス層中に気泡が残留し難い。
しかしながら、全く反りの無い素子部分３２付きの単結晶基板２０を研磨盤８０に貼り付けた場合には、貼り合わせを開始してから、液状のワックスが固化して貼り合わせが完了するまでの全期間において、貼り合わせ界面全面に均一な押圧力が加わることになる。このため、貼り合わせ界面に存在する液状のワックスの平面方向に対する流動性は、低くなる。したがって、貼り付けに際して貼り合わせ界面に巻き込まれた気泡は、貼り合わせ界面の中央部側から外縁部側へと移動することが困難となる。それゆえ、貼り合わせ界面においてワックスが固化した後に、この固化したワックス層中に気泡が残留し易い。
以上の点を考慮すれば、素子部分３２付きの単結晶基板２０は、全く反りが無い状態よりも、非成膜面２４が凹みを成すように僅かに反っている状態であることが好ましい。この場合、反り矯正のためにレーザ処理を施していないが故に、非成膜面２４が凹みを成すように大きく反っている状態に起因する問題点、および、非成膜面２４が全く平坦面である状態に起因する問題点の双方を解消できる。すなわち、非成膜面２４の大きな反りに起因して、貼り合わせ後に、非成膜面２４の外縁側が著しく反り上がったり、あるいは、非成膜面２４が大きくうねるという問題点、および、気泡が固化したワックス層中に残留することにより非成膜面２４がうねり易くなるという問題点の双方を解消できる。
この場合、素子部分３２付きの単結晶基板２０の非成膜面２４が凹みを成すように僅かに反っているため、貼り合わせに際して、非成膜面２４を平坦化することが極めて容易である。これに加えて、貼り合わせに際して、単結晶基板２０と研磨盤８０との間に存在する液状のワックスは、貼り合わせ界面の中央部から外縁部側へと押し出されるように流動することになる。このため、貼り合わせに際して、貼り合わせ界面に巻き込まれた気泡が、貼り合わせ後に固化したワックス層中に残留し難しい。
ここで、素子部分３２付きの単結晶基板２０の非成膜面２４が凹みを成すように僅かに反っている状態とするためには、第１の熱変性層２２を形成する際のレーザ照射条件や、必要に応じて設けられる第２の熱変性層２８を形成する際のレーザ照射条件を適宜選択することで容易に実現することができる。
以下に、本発明を実施例を挙げて説明するが、本発明は以下の実施例にのみ限定されるものではない。以下に、サファイア基板に多層膜を形成した後、レーザ照射により第１の熱変性層を形成した場合（１回レーザ照射の実施例）と、レーザ照射により第２の熱変性層を形成したサファイア基板に多層膜を形成した後、レーザ照射により第１の熱変性層を形成した場合（２回レーザ照射の実施例）とに大別して実施例を説明する。
＜＜１回レーザ照射の実施例＞＞
（評価用サンプルの作製）
評価用サンプルとして図６（ｄ）に示すものと同様のサファイア基板５０の片面に３層構成の多層膜７０が形成されたものを以下の手順で作製した。まず、サファイア基板５０の成膜面５２に多層膜７０を形成した後、非成膜面５４側からのレーザ照射により格子状パターンで第１の熱変性層２２を形成して得られた多層膜付きサファイア基板を作製した。この際、多層膜成膜後におけるレーザ照射前後での反り量および成膜面側から見た反りの方向、ならびに、レーザ照射時のライン間のピッチに対するレーザ照射前後での反り量の変化量の関係について評価した。以下に、テスト条件および評価結果の詳細を説明する。
−サファイア基板−
サファイア基板５０としては、オリフラ面付きの円形状のサファイア基板（直径：４インチ（１００ｍｍ）、厚み：６５０μｍ）を用いた。なお、このサファイア基板は、片面が鏡面研磨されたものであり、多層膜７０はこの鏡面研磨された面を成膜面５２として形成される。また、何らの成膜処理やレーザ照射処理を行わない状態でのこのサファイア基板５０の反り量は、±３０μｍの範囲内である。
−多層膜の層構成および成膜条件−
サファイア基板５０の成膜面５２には、３層構成の多層膜７０を形成した。なお、具体的な成膜条件は以下の通りであり、以下に示す（１）〜（５）の順にプロセスを実施した。
（１）サーマルクリーニング
サファイア基板５０をＭＯＣＶＤ装置内に配置した後、成膜面５２のサーマルクリーニングを、基板温度１１００℃にて約１２０秒間実施した。
（２）低温バッファ層６０の形成
成膜時の基板温度を５３０℃とし、成膜レート０．１６ｎｍ／ｓにて膜厚が３０ｎｍとなるまで低温バッファ層６０を形成した。
（３）ｎ−ＧａＮ層６２の形成
成膜時の基板温度を１０５０℃とし、成膜レート２０００ｎｍ／ｓにて膜厚が３５００ｎｍとなるまでｎ−ＧａＮ層６２を形成した。
（４）ＩｎＧａＮ系活性層６４の形成
成膜時の基板温度を７５０℃とし、成膜レート１０ｎｍ／ｓにて、膜厚が４０８ｎｍとなるまでＩｎＧａＮ系活性層６４を形成した。
（５）クールダウン
片面に低温バッファ層６０、ｎ−ＧａＮ層６２およびＩｎＧａＮ系活性層６４をこの順に形成したサファイア基板５０を常温近傍まで冷却した。
−第１の熱変性層形成条件−
まず、多層膜７０が形成された単結晶基板５０の非成膜面５４を鏡面研磨した。次に、平坦な試料ステージ上に、多層膜７０が形成された面を下面側として、真空吸着によりサファイア基板５０を固定した。この状態で、サファイア基板５０の多層膜７０が形成されていない非成膜面５４側から、以下の照射条件にてレーザ照射を行うことで第１の熱変性層２２を形成した。なお、レーザ照射に際しては、試料ステージの縦方向の走査方向がサファイア基板５０のオリフラと一致するように、試料ステージ上にサファイア基板５０を固定した。そして、レーザ照射装置に対して、試料ステージを縦方向および横方向に走査し、サファイア基板の平面方向に対して格子状パターンとなるように第１の熱変性層２２を形成した。ここで、試料ステージの走査速度を変えることにより格子状パターンのライン間ピッチを変化させたサンプルも作製した。
・レーザ波長：１０４５ｎｍ
・パルス幅：５００ｆｓ
・繰り返し周波数：１００ｋＨｚ
・スポットサイズ：１．６〜３．５μｍ
・レーザパワー：０．３Ｗ
・試料ステージ走査速度：４００ｍｍ／ｓ（ライン間のピッチに応じて左記範囲内で適宜選択）
（評価結果）
−反り量および反りの方向の評価−
表２に、多層膜成膜後におけるレーザ照射前後での反り量および成膜面側から見た反りの方向について評価した結果を、上記に示した以外のレーザ照射条件と共に示す。表２に示されるように多層膜７０の成膜により反り量が７０μｍ前後まで増大したが、レーザ照射によりサファイア基板５０内に第１の熱変性層２２を形成することにより、多層膜７０の成膜に起因する反りが矯正され、反り量は５μｍ前後まで減少することが判った。
−レーザ照射前後での反り量の変化量−
また、図１０に、表２に示す実施例Ａ１〜実施例Ａ５の実験条件において、ライン間のピッチのみを変えた場合の多層膜成膜後におけるレーザ照射前後での反り量の変化量（μｍ、レーザ照射前の反り量−レーザ照射後の反り量）を示す。図１０から明らかなように、ライン間のピッチを小さくすることにより、すなわち、サファイア基板５０の平面方向における第１の熱変性層２２の形成領域をより大きくすることにより、レーザ照射前後での反り量の変化量は増大することが判った。このことから、多層膜成膜後のサファイア基板５０の反り量が如何様な値であっても、サファイア基板５０の平面方向における第１の熱変性層２２の形成領域を適宜選択するなどにより、多層膜７０の成膜に起因して生じる反り量を所望量だけ相殺できることが判った。よって、図１０に示す結果からは、たとえば、多層膜成膜後の反り量が１００μｍ前後である場合において、この多層膜７０の成膜に起因して生じた反りをレーザ照射によりサファイア基板５０をほぼ平坦な状態となるまで矯正したい場合には、ライン間のピッチを１５０μｍに設定してレーザ照射すればよいと言える。
（評価方法）
表２および図１０に示す反り量については、リニアゲージで測定した。なお、反り量はレーザ干渉計でも検証・確認した。また、表２に示す成膜面側から見た反りの方向はレーザ干渉計により測定した。
＜＜２回レーザ照射の実施例＞＞
（評価用サンプルの作製）
評価用サンプルとして図６（ｄ）に示すものと同様のサファイア基板５０の片面に３層構成の多層膜７０が形成されたものを以下の手順で作製した。まず、サファイア基板５０の成膜面５２側からのレーザ照射により格子状パターンで第２の熱変性層２８を形成し、次に、成膜面５２に多層膜７０を形成し、その後、非成膜面５４側からのレーザ照射により格子状パターンで第１の熱変性層２２を形成して得られた多層膜付きサファイア基板を作製した。この際、多層膜成膜前におけるレーザ照射前後での反り量および成膜面側から見た反りの方向と、多層膜成膜後におけるレーザ照射前後での反り量および成膜面側から見た反りの方向と、多層膜成膜後におけるレーザ照射時のライン間のピッチに対するレーザ照射前後での反り量変化の関係と、多層膜成膜中におけるサファイア基板の曲率の最大値と最小値との差とについて評価した。以下に、テスト条件および評価結果の詳細を説明する。
−サファイア基板−
サファイア基板５０としては、オリフラ面付きの円形状のサファイア基板（直径：２インチ（５０．８ｍｍ）、厚み：４３０μｍ）を用いた。なお、このサファイア基板５０は、片面が鏡面研磨されたものであり、多層膜７０はこの鏡面研磨された面を成膜面５２として形成される。また、何らの成膜処理やレーザ照射処理を行わない状態でのこのサファイア基板５０の反り量は、±１０μｍの範囲内である。
−第２の熱変性層形成条件−
第２の熱変性層２８の形成は、平坦な試料ステージ上に、成膜面５２が上面となるようにサファイア基板５０を配置し、真空吸着によりサファイア基板５０を固定した状態で、成膜面５２側から、以下の照射条件にてレーザ照射を行うことで実施した。なお、レーザ照射に際しては、試料ステージの縦方向の走査方向がサファイア基板５０のオリフラと一致するように、試料ステージ上にサファイア基板５０を固定した。そして、レーザ照射装置に対して、試料ステージを縦方向および横方向に走査し、サファイア基板５０の平面方向に対して格子状パターンとなるように第２の熱変性層２８を形成した。ここで、ライン間ピッチは、試料ステージの走査速度を変えることで変化させた。
・レーザ波長：１０４５ｎｍ
・パルス幅：５００ｆｓ
・繰り返し周波数：１００ｋＨｚ
・スポットサイズ：１．６〜３．５μｍ
・レーザパワー：０．３Ｗ
・試料ステージ走査速度：４００ｍｍ／ｓ（ライン間のピッチに応じて左記範囲内で適宜選択）
−多層膜の層構成および成膜条件−
第２の熱変性層２８の形成が形成されたサファイア基板５０の成膜面５２には、３層構成の多層膜７０を形成した。なお、具体的な成膜条件は以下の通りであり、以下に示す（１）〜（５）の順にプロセスを実施した。
（１）サーマルクリーニング
サファイア基板５０をＭＯＣＶＤ装置内に配置した後、成膜面５２のサーマルクリーニングを、基板温度１１００℃にて約１２０秒間実施した。
（２）低温バッファ層６０の形成
成膜時の基板温度を５３０℃とし、成膜レート０．１６ｎｍ／ｓにて膜厚が３０ｎｍとなるまで低温バッファ層６０を形成した。
（３）ｎ−ＧａＮ層６２の形成
成膜時の基板温度を１０５０℃とし、成膜レート２０００ｎｍ／ｓにて膜厚が３５００ｎｍとなるまでｎ−ＧａＮ層６２を形成した。
（４）ＩｎＧａＮ系活性層６４の形成
成膜時の基板温度を７５０℃とし、成膜レート１０ｎｍ／ｓにて、膜厚が４０８ｎｍとなるまでＩｎＧａＮ系活性層６４を形成した。
（５）クールダウン
片面に低温バッファ層６０、ｎ−ＧａＮ層６２およびＩｎＧａＮ系活性層６４をこの順に形成したサファイア基板５０を常温近傍まで冷却した。
−第１の熱変性層形成条件−
まず、多層膜７０が形成された単結晶基板５０の非成膜面５４を鏡面研磨した。次に、平坦な試料ステージ上に、多層膜７０が形成された面を下面側として、真空吸着によりサファイア基板５０を固定した。この状態で、サファイア基板５０の多層膜７０が形成されていない非成膜面５４側から、以下の照射条件にてレーザ照射を行うこと第１の熱変性層２２を形成した。なお、レーザ照射に際しては、試料ステージの縦方向の走査方向がサファイア基板５０のオリフラと一致するように、試料ステージ上にサファイア基板５０を固定した。そして、レーザ照射装置に対して、試料ステージを縦方向および横方向に走査し、サファイア基板５０の平面方向に対して格子状パターンとなるように第１の熱変性層２２を形成した。ここで、試料ステージの走査速度を変えることにより格子状パターンのライン間ピッチを変化させたサンプルも作製した。
・レーザ波長：１０４５ｎｍ
・パルス幅：５００ｆｓ
・繰り返し周波数：１００ｋＨｚ
・スポットサイズ：１．６〜３．５μｍ
・レーザパワー：０．３Ｗ
・試料ステージ走査速度：４００ｍｍ／ｓ（ライン間のピッチに応じて左記範囲内で適宜選択）
（評価結果）
−反り量および反りの方向の評価−
表３に、多層膜成膜前におけるレーザ照射前後での反り量および成膜面５２側から見た反りの方向と、多層膜成膜後におけるレーザ照射前後での反り量および成膜面側から見た反りの方向と、について評価した結果を示す。表３に示すようにいずれの実施例においても、多層膜成膜前における１回目のレーザ照射により反り量が増大し、この反り量を基準として多層膜成膜後にはさらに反り量が増大した。しかし、多層膜成膜後における２回目のレーザ照射後の反り量は、多層膜成膜前における１回目のレーザ照射前の反り量よりは大きいものの多層膜成膜前における１回目のレーザ照射後の反り量よりも小さくなった。この結果からは、多層膜成膜後における２回目のレーザ照射によって、多層膜の成膜に起因して生じた反りを完全に相殺した上で、さらに、多層膜成膜前における１回目のレーザ照射に起因して生じた反りもある程度相殺できたことが判った。
−多層膜成膜中における曲率の最大値と最小値との差−
表４に、表３に示した実施例Ｂ１〜Ｂ４および比較例Ｂ１の多層膜成膜中におけるサファイア基板の曲率の最大値と最小値との差の測定結果を示す。表４に示すように、比較例Ｂ１に対していずれの実施例も多層膜成膜中における反り挙動が抑制されていることが判った。さらに、実施例Ｂ１〜Ｂ４に示すように１回目のレーザ照射時のライン間のピッチを小さくするに伴い、多層膜成膜中における反り挙動がより一層抑制されることが判った。
（評価方法）
表３に示す反り量については、リニアゲージで測定した。なお、反り量はレーザ干渉計でも検証・確認した。また、表３に示す成膜面５２側から見た反りの方向はレーザ干渉計により測定した。また、表４に示す多層膜成膜中の曲率の最大値および最小値は、（１）サーマルクリーニング開始直後〜（５）クールダウン終了までの期間において、非特許文献２に開示されるＩｎ−ｓｉｔｕ観察方法を利用して測定した。
＜＜１回レーザ照射、単結晶基板厚み方向における曲率変化量の実施例＞＞
（評価用サンプルの作製）
評価用サンプルとして図６（ｄ）に示すものと同様のサファイア基板５０の片面に３層構成の多層膜７０が形成されたものを以下の手順で作製した。まず、サファイア基板５０の成膜面５２に多層膜７０を形成した後、非成膜面５４側からのレーザ照射により格子状パターンで第１の熱変性層２２を形成して得られた多層膜付きサファイア基板を作製した。この際、熱変性層２２形成位置であるサファイア基板５０の厚み方向に対する、前記サファイア基板５０の曲率変化量の関係について評価した。以下に、テスト条件および評価結果の詳細を説明する。
−サファイア基板−
サファイア基板５０としては、オリフラ面付きの円形状のサファイア基板（直径：４インチ（１００ｍｍ）、厚み：６５０μｍ）を用いた。なお、このサファイア基板は、片面が鏡面研磨されたものであり、多層膜７０はこの鏡面研磨された面を成膜面５２として形成される。また、何らの成膜処理やレーザ照射処理を行わない状態でのこのサファイア基板５０の反り量は、±３０μｍの範囲内である。
−多層膜の層構成および成膜条件−
サファイア基板５０の成膜面５２には、３層構成の多層膜７０を形成した。なお、具体的な成膜条件は以下の通りであり、以下に示す（１）〜（５）の順にプロセスを実施した。
（１）サーマルクリーニング
サファイア基板５０をＭＯＣＶＤ装置内に配置した後、成膜面５２のサーマルクリーニングを、基板温度１１００℃にて約１２０秒間実施した。
（２）低温バッファ層６０の形成
成膜時の基板温度を５３０℃とし、成膜レート０．１６ｎｍ／ｓにて膜厚が３０ｎｍとなるまで低温バッファ層６０を形成した。
（３）ｎ−ＧａＮ層６２の形成
成膜時の基板温度を１０５０℃とし、成膜レート２０００ｎｍ／ｓにて膜厚が３５００ｎｍとなるまでｎ−ＧａＮ層６２を形成した。
（４）ＩｎＧａＮ系活性層６４の形成
成膜時の基板温度を７５０℃とし、成膜レート１０ｎｍ／ｓにて、膜厚が４０８ｎｍとなるまでＩｎＧａＮ系活性層６４を形成した。
（５）クールダウン
片面に低温バッファ層６０、ｎ−ＧａＮ層６２およびＩｎＧａＮ系活性層６４をこの順に形成したサファイア基板５０を常温近傍まで冷却した。
−第１の熱変性層形成条件−
まず、多層膜７０が形成された単結晶基板５０の非成膜面５４を鏡面研磨した。次に、平坦な試料ステージ上に、多層膜７０が形成された面を下面側として、真空吸着によりサファイア基板５０を固定した。この状態で、サファイア基板５０の多層膜７０が形成されていない非成膜面５４側から、以下の照射条件にてレーザ照射を行うことで第１の熱変性層２２を形成した。なお、レーザ照射に際しては、試料ステージの縦方向の走査方向がサファイア基板５０のオリフラと一致するように、試料ステージ上にサファイア基板５０を固定した。そして、レーザ照射装置に対して、試料ステージを縦方向および横方向に走査し、サファイア基板の平面方向に対して格子状パターンとなるように第１の熱変性層２２を形成した。ここで、格子状パターンのライン間ピッチは５００μｍとした。
・レーザ波長：１０４５ｎｍ
・パルス幅：５００ｆｓ
・繰り返し周波数：１００ｋＨｚ
・スポットサイズ：１．６〜３．５μｍ
・レーザパワー：０．３Ｗ
・試料ステージ走査速度：４００ｍｍ／ｓ（ライン間のピッチに応じて左記範囲内で適宜選択）
（評価結果）
−サファイア基板の厚み方向に対する、前記サファイア基板の曲率変化量の評価−
図１１に、サファイア基板５０の厚み方向に対する、前記サファイア基板５０の曲率変化量について評価した結果を示す。図１１に示されるように第１の熱変性層２２の形成位置が８０％を超えたあたりから、急激にサファイア基板５０の曲率変化量が増大していることが判った。
（評価方法）
図１１に示す曲率変化量については、リニアゲージで測定した。 なお、曲率変化量はレーザ干渉計でも検証・確認した。
＜＜多層膜付き単結晶基板の研磨盤に対する貼り合わせ評価＞＞
（評価用サンプルの作製）
評価用サンプルとして図６（ｄ）に示すものと同様のサファイア基板５０の片面に３層構成の多層膜７０が形成されたものを以下の手順で作製した。まず、サファイア基板５０の成膜面５２に多層膜７０を形成した後、非成膜面５４側からのレーザ照射により格子状パターンで第１の熱変性層２２を形成して得られた多層膜付きサファイア基板を作製した。この際、多層膜成膜後におけるレーザ照射前後での反り量および成膜面側から見た反りの方向、ならびに、レーザ照射時のライン間のピッチに対するレーザ照射前後での反り量の変化量の関係について評価した。以下に、テスト条件および評価結果の詳細を説明する。
−サファイア基板−
サファイア基板５０としては、オリフラ面付きの円形状のサファイア基板（直径：４インチ（１００ｍｍ）、厚み：６５０μｍ）を用いた。なお、このサファイア基板は、片面が鏡面研磨されたものであり、多層膜７０はこの鏡面研磨された面を成膜面５２として形成される。また、何らの成膜処理やレーザ照射処理を行わない状態でのこのサファイア基板５０の反り量は、±３０μｍの範囲内である。
−多層膜の層構成および成膜条件−
サファイア基板５０の成膜面５２には、３層構成の多層膜７０を形成した。なお、具体的な成膜条件は以下の通りであり、以下に示す（１）〜（５）の順にプロセスを実施した。
（１）サーマルクリーニング
サファイア基板５０をＭＯＣＶＤ装置内に配置した後、成膜面５２のサーマルクリーニングを、基板温度１１００℃にて約１２０秒間実施した。
（２）低温バッファ層６０の形成
成膜時の基板温度を５３０℃とし、成膜レート０．１６ｎｍ／ｓにて膜厚が３０ｎｍとなるまで低温バッファ層６０を形成した。
（３）ｎ−ＧａＮ層６２の形成
成膜時の基板温度を１０５０℃とし、成膜レート２０００ｎｍ／ｓにて膜厚が３５００ｎｍとなるまでｎ−ＧａＮ層６２を形成した。
（４）ＩｎＧａＮ系活性層６４の形成
成膜時の基板温度を７５０℃とし、成膜レート１０ｎｍ／ｓにて、膜厚が４０８ｎｍとなるまでＩｎＧａＮ系活性層６４を形成した。
（５）クールダウン
片面に低温バッファ層６０、ｎ−ＧａＮ層６２およびＩｎＧａＮ系活性層６４をこの順に形成したサファイア基板５０を常温近傍まで冷却した。
−第１の熱変性層形成条件−
まず、多層膜７０が形成された単結晶基板５０の非成膜面５４を鏡面研磨した。次に、平坦な試料ステージ上に、多層膜７０が形成された面を下面側として、真空吸着によりサファイア基板５０を固定した。この状態で、サファイア基板５０の多層膜７０が形成されていない非成膜面５４側から、以下の照射条件にてレーザ照射を行うことで第１の熱変性層２２を形成した。なお、レーザ照射に際しては、試料ステージの縦方向の走査方向がサファイア基板５０のオリフラと一致するように、試料ステージ上にサファイア基板５０を固定した。そして、レーザ照射装置に対して、試料ステージを縦方向および横方向に走査し、サファイア基板の平面方向に対して格子状パターンとなるように第１の熱変性層２２を形成した。ここで、試料ステージの走査速度を変えることにより格子状パターンのライン間ピッチを変化させたサンプルも作製した。
・レーザ波長：１０４５ｎｍ
・パルス幅：５００ｆｓ
・繰り返し周波数：１００ｋＨｚ
・スポットサイズ：１．６〜３．５μｍ
・レーザパワー：０．３Ｗ
・試料ステージ走査速度：４００ｍｍ／ｓ（ライン間のピッチに応じて左記範囲内で適宜選択）
−評価用サンプルの仕様−
表５に、評価に用いた多層膜７０付き単結晶基板（サンプルＣ１〜サンプルＣ５）のレーザ照射前後の反り量および非成膜面５４側から見た反りの方向、ならびに、多層膜成膜後のレーザ照射条件の概略を示す。表５から明らかなように、レーザ処理を行ったサンプルＣ１〜サンプルＣ４は、レーザ処理を行っていないサンプルＣ５に対して反り量がより小さくなっており、多層膜７０の成膜に起因する反りが矯正されていることが判った。なお、表５に示す反り量については、リニアゲージで測定した。この反り量は、レーザ干渉計でも検証・確認した。また、表５に示す非成膜面５４側から見た反りの方向はレーザ干渉計により測定した。
−研磨盤への貼り付け−
各サンプルについては、多層膜７０のパターニング処理を省略して、多層膜７０が設けられた面を研磨盤に貼り付けた。ここで、研磨盤８０としては、直径１４０ｍｍ、厚み ２０ｍｍの両面が平坦なアルミナ盤を用いた。リニアゲージおよびレーザ干渉計で測定したこの研磨盤の両面の反り量は、いすれの測定方法でも各々±１．５μｍ以下である。
次に、この研磨盤８０の片面全面に、加熱して液状にしたワックス（融点：約１２０度）を薄く均一に塗布した後、研磨盤８０上に、サンプルを配置して貼り合わせた後、さらに、このサンプル上に、重しとしてもう一枚の研磨盤８０を配置した。続いて、重しとして用いた研磨盤８０を介して、貼り合わせ界面の全面に対して２０ｋｇの荷重を均一に印加した。そして、この状態で、自然冷却によりワックスを固化させることで、研磨盤８０上に、サンプル（多層膜付き単結晶基板）を貼り付けた。
（評価結果）
研磨盤８０上に貼り付けられたサンプルについては、このサンプルの非成膜面５４について、オリフラ面と水平な方向の反り量および非成膜面５４側から見た反りの向き、ならびに、オリフラ面と直交する方向の反り量および非成膜面５４側から見た反りの向き、を評価した。また、貼り合わせ界面を、研磨盤８０側から目視観察することにより、貼り合わせ界面に気泡が存在するか否かを評価した。結果を表６に示す。
表６から明らかなように、実施例Ｃ１〜実施例Ｃ４のいずれにおいても、研磨盤８０に貼り合わせた後の反り量は１０μｍ以下となり、比較例Ｃ１の反り量よりも小さくなっていることが確認された。また、貼り合わせ前の反り量を４０μｍ程度以下に制御した実施例Ｃ１および実施例Ｃ２に対して、貼り合わせ前の反り量を４０μｍ〜５５μｍ程度に制御した実施例Ｃ３および実施例Ｃ４では、貼り合わせ界面に気泡の発生も確認されなかった。さらに、実施例Ｃ４に対して貼り合わせ前の反り量をより小さくした実施例Ｃ３では、貼り合わせ後の反り量も実施例Ｃ１および実施例Ｃ２と同程度に小さくすることができた。以上のことから、貼り合わせ後の反り量の抑制および貼り合わせ界面における気泡の発生防止の両立という観点では、貼り合わせ前の反りについては、レーザ照射処理によってほぼ完全に平坦化するよりも、多少、反った状態としておくことが好ましいと言える。
（評価方法）
表６に示す反り量については、リニアゲージで測定した。なお、反り量は、レーザ干渉計でも検証・確認した。また、表６に示す非成膜面５４側から見た反りの方向はレーザ干渉計により測定した。
サファイア基板上に上述した多層膜を形成すると、多層膜とサファイアとの熱膨張係数差及び格子定数差に起因して、成膜後のサファイア基板に反りが発生することが知られている。たとえば、非特許文献１には、サファイア基板上に、ＡｌＮバッファ層とＧａＮ層とをエピタキシャル成長させ、成膜により発生する熱応力がＧａＮ層膜厚に依存してどのように緩和されるかを調べた結果が開示されている。この非特許文献１では、膜厚が厚くなるに従って基板の反りが大きくなり、それに伴って界面欠陥（Ｉｎｔｅｒｆａｃｅ Ｄｅｆｅｃｔｓ）、マイクロクラック（Ｍｉｃｒｏｃｒａｃｋｓ）や転位（Ｄｉｓｌｏｃａｔｉｏｎ）、マクロクラック（Ｍａｃｒｏｃｒａｃｋｓ）が発生することで応力を緩和するということが明らかにされている。
また、後工程において、多層膜付き単結晶基板の多層膜が形成された面と反対側の面を研磨（バックラップ処理）しようとした場合、多層膜付き単結晶基板の多層膜が形成された面を平坦な研磨盤に貼り付けて固定する必要がある。しかし、この場合、多層膜付き単結晶基板が反っていると、バックラップ処理する面を平坦にするために、貼り付け時に、多層膜付き単結晶基板に対して大きな圧力を加えて貼り付け処理を行う必要がある。しかしながら、反りが大きいほど、大きな圧力を加えなければならなくなるため、結果として、多層膜付き単結晶基板にクラックが生じ易くなり、歩留まりの低下を招くことになる。なお、このような問題の発生を回避するために、より厚みのある単結晶基板を用いることも考えられる。しかしながら、この方法では、バックラップ処理に必要な研磨量が増大し、研磨時間がより長時間となるため、生産性が低下し実用性に欠ける。
ここで、多層膜成膜後熱変性層形成工程は、図２に一例を示すように、レーザ処理前膜付き基板１０を、多層膜３０が設けられた側の面が下面側となるように不図示の試料ステージに固定した状態で実施される。なお、固定は、たとえば、真空吸着などにより、レーザ処理前膜付き基板１０の反りを矯正できるように実施することが好ましい。反りが大きすぎて真空吸着ができない場合には、レーザ処理前膜付き基板１０表面の形状をモニタリングして、レーザ照射領域をレーザ処理前膜付き基板１０表面と平行にすることができる。そして、試料ステージに固定されたレーザ処理前膜付き基板１０の多層膜が設けられた側の面と反対側の面（非成膜面）２４側から、レーザ照射装置４０によりレーザを照射する。この際、単結晶基板２０の非成膜面側領域２０Ｄ内にレーザを集光させると共に、レーザ照射装置４０とレーザ処理前膜付き基板１０とを水平方向に相対的に移動させることで、熱変性層２２を形成する。ここで、レーザのスポットサイズ、レーザパワー、パルス幅などを適宜選択することで、単結晶基板２０の平面方向や厚み方向に対する熱変性層２２のサイズや変性度合などを制御できる。また、レーザ処理前膜付き基板１０に対するレーザ照射装置４０の相対的な移動速度（たとえば試料ステージが移動可能な場合は、試料ステージの走査速度）、レーザの繰り返し周波数を適宜選択することにより、単結晶基板２０の平面方向に対する個々の熱変性層２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ間の間隔を制御することができる。
−多層膜成膜前の熱変性層の形成−
本実施形態の多層膜付き単結晶基板の製造方法では、基本的に、多層膜３０の成膜を終えた後に、レーザ照射によって単結晶基板２０内に熱変性層２２を形成することで、多層膜３０の成膜に起因するレーザ処理後膜付き基板１２の反りを矯正している。それゆえ、このレーザ処理後膜付き基板１２を用いて後工程を実施した際の反りに起因する品質ばらつきや歩留まり低下などの弊害を抑制できる。よって、多層膜３０の成膜プロセス中において、単結晶基板２０が、如何様に反ったとしても、後工程への悪影響は非常に小さい。このことは、後工程との関係で、ｉ）多層膜３０の成膜プロセスの自由度、すなわち、採用可能な成膜方法・成膜条件の選択肢をより大きくすることができるという第一のメリット、および、ｉｉ）多層膜３０成膜後の反りの発生や、反りの大きさを考慮することなく多層膜３０の層構成を選択できるという第二のメリットをもたらす。
多層膜形成工程を終えた後は、レーザ処理前膜付き基板１０の代わりに、２回目のレーザ処理前膜付き基板１０Ａを用いることを除いて、図２に例示したものと同様にして、多層膜成膜後熱変性層形成工程を実施する。これにより、単結晶基板２０の非成膜面側領域２０Ｄ内に第１の熱変性層２２がさらに形成され、図５に例示するような、単結晶基板２０内に第１の熱変性層２２および第２の熱変性層２８が形成された多層膜３０付きの単結晶基板（２回目レーザ処理後膜付き基板１２Ａ）を得ることができる。この２回目レーザ処理後膜付き基板１２Ａにおいては、単結晶基板２０の非成膜面側領域２０Ｄ内に形成された第１の熱変性層２２により、多層膜３０の有する圧縮応力の影響により成膜面２６側に凸を成すように反る力が相殺される。なお、図５に示す例では、単結晶基板２０をその厚み方向に２等分するラインＬを基準として、単結晶基板２０の厚み方向に対して線対称な位置に、単結晶基板２０の厚み方向の長さが同一である第１の熱変性層２２および第２の熱変性層２８が設けられている。また、単結晶基板２０の平面方向に対する第１の熱変性層２２および第２の熱変性層２８の配置パターンは同一とされているが、単結晶基板２０の平面方向における第１の熱変性層２２の総面積は第２の熱変性層２８の総面積よりも大きくなるように設定されている。
−単結晶基板−
本実施形態の多層膜付き単結晶基板の作製に用いられる単結晶基板２０を構成する材質としては、レーザ照射により熱変性層２２、２８の形成が可能な公知の単結晶材料であればいずれも利用できるが、たとえば、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶、ＳｉＣなどが挙げられる。なお、本実施形態の多層膜付き単結晶基板は、単結晶材料からなる基板を利用するものである。しかしながら、このような基板の代わりに、多結晶材料からなる基板（たとえば石英基板）や、非晶質材料からなる基板（たとえばガラス基板）を用いても、多層膜に起因する反りが矯正された平坦な多層膜付き基板を得ることもできる。
しかしながら、多層膜３０を構成する少なくともいずれか１層が、結晶性の層であることが好ましい。また、単結晶基板２０の成膜面２６に露出する結晶面を利用してエキタピシャル成長させることができるという観点からは、多層膜３０を構成する各層のうち、少なくとも単結晶基板２０の成膜面２６に直接接触する層が結晶性の層であることが好ましく、多層膜３０を構成する全ての層が結晶性の層であってもよい。なお、エキタピシャル成長とは、同一組成または混晶を含むホモエキタピシャル成長、ヘテロエキタピシャル成長を含む。また、多層膜３０を構成する各層の材料も、作製する素子に応じて適宜選択されるが、単結晶基板２０がサファイアなどの無機材料で構成されることを考慮すると、各層を構成する材料も、金属材料、金属酸化物材料、無機半導体材料などの無機材料とすることが好ましく、全ての層がこれらの無機材料から構成されることが望ましい。ただし、ＭＯＣＶＤ法を成膜法として用いた場合、層の無機材料中に有機金属由来の有機物を含有することがある。
まず、素子部分３２付き単結晶基板２０の非成膜面２４が凹みを成すように大きく反っている場合、貼り付けに際して素子部分３２付き単結晶基板２０と研磨盤８０との間に存在する液状のワックスは、貼り合わせ界面の中央部から外縁部側へと押し出されるように流動することになる。素子部分３２付き単結晶基板２０を研磨盤８０に貼り付けて固定する際に、素子部分３２付き単結晶基板２０の反りが平坦化されるように、素子部分３２付き単結晶基板２０の非成膜面２４の全面に対して押圧力が加えられるためである。この場合、貼り付けに際して貼り合わせ界面に巻き込まれた気泡は液状のワックスの流動と共に、貼り合わせ界面の外縁部側へと容易に移動できる。それゆえ、貼り合わせ界面においてワックスが固化した後に、この固化したワックス層中に気泡が残留し難い。
この場合、素子部分３２付きの単結晶基板２０の非成膜面２４が凹みを成すように僅かに反っているため、貼り合わせに際して、非成膜面２４を平坦化することが極めて容易である。これに加えて、貼り合わせに際して、素子部分３２付き単結晶基板２０と研磨盤８０との間に存在する液状のワックスは、貼り合わせ界面の中央部から外縁部側へと押し出されるように流動することになる。このため、貼り合わせに際して、貼り合わせ界面に巻き込まれた気泡が、貼り合わせ後に固化したワックス層中に残留し難しい。
−多層膜の層構成および成膜条件−
第２の熱変性層２８が形成されたサファイア基板５０の成膜面５２には、３層構成の多層膜７０を形成した。なお、具体的な成膜条件は以下の通りであり、以下に示す（１）〜（５）の順にプロセスを実施した。
（１）サーマルクリーニング
サファイア基板５０をＭＯＣＶＤ装置内に配置した後、成膜面５２のサーマルクリーニングを、基板温度１１００℃にて約１２０秒間実施した。
（２）低温バッファ層６０の形成
成膜時の基板温度を５３０℃とし、成膜レート０．１６ｎｍ／ｓにて膜厚が３０ｎｍとなるまで低温バッファ層６０を形成した。
（３）ｎ−ＧａＮ層６２の形成
成膜時の基板温度を１０５０℃とし、成膜レート２０００ｎｍ／ｓにて膜厚が３５００ｎｍとなるまでｎ−ＧａＮ層６２を形成した。
（４）ＩｎＧａＮ系活性層６４の形成
成膜時の基板温度を７５０℃とし、成膜レート１０ｎｍ／ｓにて、膜厚が４０８ｎｍとなるまでＩｎＧａＮ系活性層６４を形成した。
（５）クールダウン
片面に低温バッファ層６０、ｎ−ＧａＮ層６２およびＩｎＧａＮ系活性層６４をこの順に形成したサファイア基板５０を常温近傍まで冷却した。
＜＜１回レーザ照射、単結晶基板厚み方向における曲率変化量の実施例＞＞
（評価用サンプルの作製）
評価用サンプルとして図６（ｄ）に示すものと同様のサファイア基板５０の片面に３層構成の多層膜７０が形成されたものを以下の手順で作製した。まず、サファイア基板５０の成膜面５２に多層膜７０を形成した後、非成膜面５４側からのレーザ照射により格子状パターンで第１の熱変性層２２を形成して得られた多層膜付きサファイア基板を作製した。この際、第１の熱変性層２２形成位置であるサファイア基板５０の厚み方向に対する、前記サファイア基板５０の曲率変化量の関係について評価した。以下に、テスト条件および評価結果の詳細を説明する。

Claims (26)

  1. 単結晶基板と、
    該単結晶基板の片面に形成された２つ以上の層を有する多層膜と、を含み、
    上記単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも上記単結晶基板の上記多層膜が形成された面側と反対側の面側の領域内に、熱変性層が設けられていることを特徴とする多層膜付き単結晶基板。
  2. 請求項１に記載の多層膜付き単結晶基板において
    前記熱変性層が、前記単結晶基板に対するレーザ照射により形成されたことを特徴とする多層膜付き単結晶基板。
  3. 請求項１または請求項２に記載の多層膜付き単結晶基板において、
    前記熱変性層が、前記多層膜と平行に設けられていることを特徴とする多層膜付き単結晶基板。
  4. 請求項１〜３のいずれか１つに記載の多層膜付き単結晶基板において、
    前記単結晶基板の厚み方向の相対位置を、前記多層膜が設けられた側の面を０％と仮定し、前記多層膜が設けられた面と反対側の面を１００％とし仮定した際に、
    前記熱変性層が、前記単結晶基板の厚み方向の５０％を超え９５％以下の範囲内に設けられていることを特徴とする多層膜付き単結晶基板。
  5. 請求項１〜４のいずれか１つに記載の多層膜付き単結晶基板において、
    前記熱変性層が、前記単結晶基板の平面方向に対して、
    ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状、
    ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
    ｉｉｉ）同心円状、
    ｉｖ）前記単結晶基板の中心点に対して略点対称に形成された形状、
    ｖ）前記単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
    ｖｉ）ストライプ形状、ならびに、
    ｖｉｉ）らせん形状
    から選択される少なくともいずれか１つのパターン形状で設けられていることを特徴とすることを特徴とする多層膜付き単結晶基板。
  6. 請求項５に記載の多層膜付き単結晶基板において、
    前記複数個の同一形状および同一サイズの多角形を規則的に配置した形状が、格子形状であることを特徴とする多層膜付き単結晶基板。
  7. 請求項６に記載の多層膜付き単結晶基板において、
    前記格子形状を成すパターンを構成するラインのピッチが、５０μｍ〜２０００μｍの範囲内であることを特徴とする多層膜付き単結晶基板。
  8. 請求項１〜７のいずれか１つに記載の多層膜付き単結晶基板において、
    前記単結晶基板の厚み方向の相対位置を、前記多層膜が設けられた側の面を０％と仮定し、前記多層膜が設けられた面と反対側の面を１００％とし仮定した際に、
    第２の熱変性層が、前記単結晶基板の厚み方向の０％以上５０％未満の範囲内に設けられていることを特徴とする多層膜付き単結晶基板。
  9. 請求項１〜８のいずれか１つに記載の多層膜付き単結晶基板において、
    前記単結晶基板の材質が、サファイアであることを特徴とする多層膜付き単結晶基板。
  10. 請求項１〜９のいずれか１つに記載の多層膜付き単結晶基板において、
    前記単結晶基板の直径が５０ｍｍ以上３００ｍｍ以下であることを特徴とする多層膜付き単結晶基板。
  11. 請求項１〜１０のいずれか１つに記載の多層膜付き単結晶基板において、
    前記単結晶基板の厚みが０．０５ｍｍ以上５．０ｍｍ以下であることを特徴とする多層膜付き単結晶基板。
  12. 請求項１〜１１のいずれか１つに記載の多層膜付き単結晶基板において、
    前記多層膜を構成する少なくともいずれか１層が、窒化物半導体結晶層であることを特徴とする多層膜付き単結晶基板。
  13. 請求項１〜１２のいずれか１つに記載の多層膜付き単結晶基板において、
    前記多層膜に対して、少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択される素子が作製できることを特徴とする多層膜付き単結晶基板。
  14. 片面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜が形成された単結晶基板の上記多層膜が形成された面側と反対側の面側から、レーザを照射することにより、 上記単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも上記単結晶基板の上記多層膜が形成された面側と反対側の面側の領域内に、熱変性層を形成する多層膜成膜後熱変性層形成工程を、少なくとも経ることにより、多層膜付き単結晶基板を製造することを特徴とする多層膜付き単結晶基板の製造方法。
  15. 請求項１４に記載の多層膜付き単結晶基板の製造方法において、
    前記レーザの照射が、下記Ａ〜Ｂに示す少なくともいずれか１つに記載の照射条件を満たすように実施されることを特徴とする多層膜付き単結晶基板の製造方法。
    ＜照射条件Ａ＞
    ・レーザ波長：２００ｎｍ〜３５０ｎｍ
    ・パルス幅：ナノ秒オーダー
    ＜照射条件Ｂ＞
    ・レーザ波長：３５０ｎｍ〜２０００ｎｍ
    ・パルス幅：フェムト秒オーダー〜ピコ秒オーダー
  16. 請求項１４または請求項１５に記載の多層膜付き単結晶基板の製造方法において、
    前記熱変性層が、前記多層膜と平行となるように形成されることを特徴とする多層膜付き単結晶基板の製造方法。
  17. 請求項１４〜１６のいずれか１つに記載の多層膜付き単結晶基板の製造方法において、
    前記単結晶基板の厚み方向の相対位置を、前記多層膜が設けられた側の面を０％と仮定し、前記多層膜が設けられた面と反対側の面を１００％と仮定した際に、
    前記熱変性層が、前記単結晶基板の厚み方向の５０％を超え９５％以下の範囲内に位置するように形成されることを特徴とする多層膜付き単結晶基板の製造方法。
  18. 請求項１４〜１７のいずれか１つに記載の多層膜付き単結晶基板の製造方法において、
    前記熱変性層が、前記単結晶基板の平面方向に対して、
    ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状、
    ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
    ｉｉｉ）同心円状、
    ｉｖ）前記単結晶基板の中心点に対して略点対称に形成された形状、
    ｖ）前記単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
    ｖｉ）ストライプ形状、ならびに、
    ｖｉｉ）らせん形状
    から選択される少なくともいずれか１つのパターン形状を描くように形成されることを特徴とすることを特徴とする多層膜付き単結晶基板の製造方法。
  19. 請求項１８に記載の多層膜付き単結晶基板の製造方法において、
    前記複数個の同一形状および同一サイズの多角形を規則的に配置した形状が、格子形状であることを特徴とする多層膜付き単結晶基板の製造方法。
  20. 請求項１９に記載の多層膜付き単結晶基板の製造方法において、
    前記格子形状を成すパターンを構成するラインのピッチが、５０μｍ〜２０００μｍの範囲内であることを特徴とする多層膜付き単結晶基板の製造方法。
  21. 請求項１４〜２０のいずれか１つに記載の多層膜付き単結晶基板の製造方法において、
    （１）単結晶基板の片面側からレーザを照射することにより、
    単結晶基板の厚み方向の相対位置を、上記レーザが照射される側の面を０％と仮定し、上記レーザが照射される側の面と反対側の面を１００％と仮定した際に、
    熱変性層が、上記単結晶基板の厚み方向の０％以上５０％未満の範囲内に位置するように形成する多層膜成膜前熱変性層形成工程と、
    （２）上記熱変性層が形成された単結晶基板の上記レーザが照射された側の面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜を形成する多層膜形成工程と、
    （３）前記多層膜成膜後熱変性層形成工程と、
    を、この順に少なくとも経ることにより、多層膜付き単結晶基板を製造することを特徴とする多層膜付き単結晶基板の製造方法。
  22. 請求項１４〜２１のいずれか１つに記載の多層膜付き単結晶基板の製造方法において、
    前記単結晶基板の材質が、サファイアであることを特徴とする多層膜付き単結晶基板の製造方法。
  23. 請求項１４〜２２のいずれか１つに記載の多層膜付き単結晶基板の製造方法において、
    前記単結晶基板の直径が５０ｍｍ以上３００ｍｍ以下であることを特徴とする多層膜付き単結晶基板の製造方法。
  24. 請求項１４〜２３のいずれか１つに記載の多層膜付き単結晶基板の製造方法において、
    前記単結晶基板の厚みが０．０５ｍｍ以上５．０ｍｍ以下であることを特徴とする多層膜付き単結晶基板の製造方法。
  25. 請求項１４〜２４のいずれか１つに記載の多層膜付き単結晶基板の製造方法において、
    前記多層膜を構成する少なくともいずれか１層が、窒化物半導体結晶層であることを特徴とする多層膜付き単結晶基板の製造方法。
  26. 片面に、２つ以上の層を有し、かつ、圧縮応力を有する多層膜が形成された単結晶基板の上記多層膜が形成された面側と反対側の面側から、レーザを照射することにより、上記単結晶基板をその厚み方向において２等分して得られる２つの領域のうち、少なくとも上記単結晶基板の上記多層膜が形成された面側と反対側の面側の領域内に、熱変性層を形成する多層膜成膜後熱変性層形成工程を、少なくとも経ることにより、多層膜付き単結晶基板を製造し、
    さらに、当該多層膜付き単結晶基板の上記多層膜に対して、少なくともパターニング処理を施すことにより、発光素子、光発電素子、半導体素子から選択されるいずれか１つの素子として機能する素子部分を作製する素子部分形成工程を少なくとも経て、上記素子部分と当該素子部分に略対応するサイズを有する単結晶基板とを含む素子を製造することを特徴とする素子製造方法。
JP2012503286A 2010-03-05 2011-03-04 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法 Active JP5674759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012503286A JP5674759B2 (ja) 2010-03-05 2011-03-04 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010049858 2010-03-05
JP2010049858 2010-03-05
JP2012503286A JP5674759B2 (ja) 2010-03-05 2011-03-04 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
PCT/JP2011/055066 WO2011108703A1 (ja) 2010-03-05 2011-03-04 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法

Publications (2)

Publication Number Publication Date
JPWO2011108703A1 true JPWO2011108703A1 (ja) 2013-06-27
JP5674759B2 JP5674759B2 (ja) 2015-02-25

Family

ID=44542347

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010207186A Withdrawn JP2011201759A (ja) 2010-03-05 2010-09-15 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
JP2012503286A Active JP5674759B2 (ja) 2010-03-05 2011-03-04 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010207186A Withdrawn JP2011201759A (ja) 2010-03-05 2010-09-15 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法

Country Status (7)

Country Link
US (1) US20130082358A1 (ja)
EP (1) EP2544219A4 (ja)
JP (2) JP2011201759A (ja)
KR (1) KR101495581B1 (ja)
CN (1) CN102770940B (ja)
TW (1) TWI550690B (ja)
WO (1) WO2011108703A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143766A (ja) * 2015-02-02 2016-08-08 株式会社ディスコ 単結晶部材の加工方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
WO2011108706A1 (ja) * 2010-03-05 2011-09-09 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
US9718249B2 (en) 2012-11-16 2017-08-01 Apple Inc. Laminated aluminum oxide cover component
KR20150115740A (ko) * 2013-02-08 2015-10-14 나미키 세이미츠 호오세키 가부시키가이샤 GaN 기판 및 GaN 기판의 제조 방법
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
DE102013004558B4 (de) * 2013-03-18 2018-04-05 Apple Inc. Verfahren zur Herstellung einer oberflächenverspannten Saphirscheibe, oberflächenverspannte Saphirscheibe und elektrisches Gerät mit einer transparenten Abdeckung
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
JP6281537B2 (ja) * 2015-08-07 2018-02-21 信越半導体株式会社 半導体ウェーハの製造方法
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
US10205303B1 (en) * 2017-10-18 2019-02-12 Lumentum Operations Llc Vertical-cavity surface-emitting laser thin wafer bowing control
JP2020047617A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 基板処理装置、半導体装置の製造方法、および被加工基板
US11269374B2 (en) 2019-09-11 2022-03-08 Apple Inc. Electronic device with a cover assembly having an adhesion layer
CN112054099A (zh) * 2020-09-09 2020-12-08 福建晶安光电有限公司 一种衬底的回收工艺
US20220336226A1 (en) * 2021-04-15 2022-10-20 Tokyo Electron Limited Method of correcting wafer bow using a direct write stress film
CN115803882A (zh) 2021-06-30 2023-03-14 长江存储科技有限责任公司 三维存储器装置及其形成方法
WO2023272638A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023272592A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023028729A1 (en) * 2021-08-30 2023-03-09 Yangtze Memory Technologies Co., Ltd. Wafer stress control and semiconductor structure
CN117882180A (zh) * 2021-11-02 2024-04-12 Ev 集团 E·索尔纳有限责任公司 用于补偿变形的方法及装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2661040A1 (fr) * 1990-04-13 1991-10-18 Thomson Csf Procede d'adaptation entre deux materiaux semiconducteurs cristallises, et dispositif semiconducteur.
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
JP3462370B2 (ja) * 1997-07-17 2003-11-05 三菱電線工業株式会社 ＧａＮ系結晶成長用基板およびその用途
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2002192371A (ja) * 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法及びレーザ加工装置
JP3985462B2 (ja) * 2001-04-26 2007-10-03 日亜化学工業株式会社 窒化物半導体基板、及びそれを用いた窒化物半導体素子の製造方法
JP4050534B2 (ja) * 2002-03-12 2008-02-20 浜松ホトニクス株式会社 レーザ加工方法
US7034330B2 (en) * 2002-10-22 2006-04-25 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor device, production method thereof and light-emitting diode
KR100952015B1 (ko) * 2002-12-10 2010-04-08 엘지이노텍 주식회사 반도체 소자 제조방법
CN100362710C (zh) * 2003-01-14 2008-01-16 松下电器产业株式会社 氮化物半导体元件及其制造方法和氮化物半导体基板的制造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US8134223B2 (en) * 2003-05-08 2012-03-13 Sumitomo Electric Industries, Ltd. III-V compound crystal and semiconductor electronic circuit element
JP2005012203A (ja) * 2003-05-29 2005-01-13 Hamamatsu Photonics Kk レーザ加工方法
US7026261B2 (en) * 2003-06-16 2006-04-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
ES2523432T3 (es) * 2003-07-18 2014-11-25 Hamamatsu Photonics K.K. Chip semiconductor cortado
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
WO2005071720A1 (en) * 2004-01-26 2005-08-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
JP4536407B2 (ja) * 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
JP4917257B2 (ja) * 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
JP2006173520A (ja) * 2004-12-20 2006-06-29 Canon Inc レーザ割断方法および該方法により割断可能な被割断部材
JP2006196558A (ja) * 2005-01-12 2006-07-27 Namiki Precision Jewel Co Ltd 窒化物半導体基板の製造方法
JP2006245062A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2006347776A (ja) 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2007087973A (ja) * 2005-09-16 2007-04-05 Rohm Co Ltd 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
JP2007165850A (ja) * 2005-11-16 2007-06-28 Denso Corp ウェハおよびウェハの分断方法
JP2007142000A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
KR100735532B1 (ko) * 2006-03-21 2007-07-04 삼성전자주식회사 기판 내에 팽창부를 포함하는 포토마스크 및 포토마스크의표면 평탄화 방법
JP2007317935A (ja) * 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP4909657B2 (ja) * 2006-06-30 2012-04-04 株式会社ディスコ サファイア基板の加工方法
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
EP1875983B1 (en) * 2006-07-03 2013-09-11 Hamamatsu Photonics K.K. Laser processing method and chip
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
JP4402708B2 (ja) * 2007-08-03 2010-01-20 浜松ホトニクス株式会社 レーザ加工方法、レーザ加工装置及びその製造方法
JP5184927B2 (ja) * 2008-03-21 2013-04-17 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US20090278287A1 (en) * 2008-05-12 2009-11-12 Yun Wang Substrate processing with reduced warpage and/or controlled strain
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
EP2394775B1 (en) * 2009-02-09 2019-04-03 Hamamatsu Photonics K.K. Workpiece cutting method
JP5446325B2 (ja) * 2009-03-03 2014-03-19 豊田合成株式会社 レーザ加工方法および化合物半導体発光素子の製造方法
KR101769158B1 (ko) * 2009-04-07 2017-08-17 하마마츠 포토닉스 가부시키가이샤 레이저 가공 장치 및 레이저 가공 방법
JP5476063B2 (ja) * 2009-07-28 2014-04-23 浜松ホトニクス株式会社 加工対象物切断方法
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
WO2011108706A1 (ja) * 2010-03-05 2011-09-09 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
JP5370262B2 (ja) * 2010-05-18 2013-12-18 豊田合成株式会社 半導体発光チップおよび基板の加工方法
JP2012000636A (ja) * 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
WO2011158672A1 (ja) * 2010-06-16 2011-12-22 昭和電工株式会社 レーザ加工方法
JP5480169B2 (ja) * 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
JP2013042119A (ja) * 2011-07-21 2013-02-28 Hamamatsu Photonics Kk 発光素子の製造方法
CN104247053B (zh) * 2012-03-23 2017-03-08 夏普株式会社 半导体发光元件、半导体发光元件的制造方法、半导体发光装置及基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143766A (ja) * 2015-02-02 2016-08-08 株式会社ディスコ 単結晶部材の加工方法

Also Published As

Publication number Publication date
WO2011108703A1 (ja) 2011-09-09
TW201203324A (en) 2012-01-16
KR20120120383A (ko) 2012-11-01
KR101495581B1 (ko) 2015-02-25
JP2011201759A (ja) 2011-10-13
EP2544219A1 (en) 2013-01-09
JP5674759B2 (ja) 2015-02-25
EP2544219A4 (en) 2015-06-03
US20130082358A1 (en) 2013-04-04
CN102770940B (zh) 2016-01-20
CN102770940A (zh) 2012-11-07
TWI550690B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
JP5674759B2 (ja) 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
JP5732684B2 (ja) 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
JP5802943B2 (ja) エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
TWI525664B (zh) A crystalline film, a device, and a method for producing a crystalline film or device
JP6060348B2 (ja) 結晶性膜付き単結晶基板の製造方法、及び素子製造方法
US9455229B2 (en) Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
US20160265140A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
JP6405767B2 (ja) 窒化ガリウム基板
JP2007049180A (ja) Ｉｉｉ族窒化物半導体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250