JPWO2009110632A1

JPWO2009110632A1 - ＳｉＧｅフォトダイオード

Info

Publication number: JPWO2009110632A1
Application number: JP2010501996A
Authority: JP
Inventors: 藤方　潤一; 潤一藤方; 徹辰巳; 田邊　顕人; 顕人田邊; 淳牛田; 大典岡本; 研一西
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-03-07
Filing date: 2009-03-09
Publication date: 2011-07-14
Anticipated expiration: 2029-03-09
Also published as: US20110012221A1; WO2009110632A1; US8269303B2; JP5232981B2

Abstract

ＳｉとＧｅとの格子不整合が４％程度あり、Ｓｉ層上にＧｅ層を成長させた際に貫通転位が導入され、ｐ−ｉ−ｎ接合においてリーク電流の発生原因となる。これにより、受光感度が低下すると共に、素子の信頼性も劣化する。また、Ｓｉ導波路との接続では、ＳｉとＧｅとの屈折率差に起因する反射損失やメタル電極による吸収損失も課題である。前記の課題を解決するため、本発明では、縦型ｐｉｎ−ＳｉＧｅフォトダイオードにおいて、Ｓｉ層の一部に溝を形成して埋め込まれた構造からなり、溝下部にｐ型あるいはｎ型にドーピングされた層が形成され、さらにその上に矩形あるいは逆テーパ形状のｉ−ＳｉＧｅが、下部および側壁にｉ−Ｓｉ層およびＳｉＧｅバッファ層を積層した上に形成されている。また、Ｓｉ導波路との光接続部は、ｉ−Ｓｉ層とＳｉＧｅバッファ層の積層構成によりインピーダンス整合がなされ、上部メタル層を離し、ｐｏｌｙ−Ｓｉブリッジ構造により電気的接続されている。

Description

本発明は、情報処理および通信分野において利用される、赤外領域を含む光の信号を高速に電気信号に変換するフォトダイオードに関する。特には、１．３μｍ帯から１．５５μｍ帯の光の信号を高速に電気信号に変換するＳｉＧｅフォトダイオードに関する。

光検出器をシリコン電子技術によりモノリシック集積回路化することは、コストおよび歩留まりの観点から非常に魅力的である。ＣＭＯＳ回路と同じチップ上にモノリシック集積回路化されたシリコンあるいはゲルマニウムからなる受光器は、ＣＭＯＳ回路またはＧａＡｓ回路に接合されたＩｎＧａＡｓフォトダイオードのようなハイブリッド受光器に対する１つの魅力的な代替物である。モノリシック集積回路化された受光器は、標準的シリコンプロセスを用いて製造することが出来、ハイブリッド設計よりも低コストで製造出来ることが期待される。

光信号を電気信号に高速変換する手段として、フォトダイオードが多く用いられる。その代表的なものはｐｉｎ型フォトダイオードである。ｐｉｎ型フォトダイオードは、真性半導体のｉ層をｐ型半導体のｐ層およびｎ型半導体のｎ層で挟んだ構造となっている。動作時には、このダイオードのｐ層とｎ層との間に、バイアス電源から供給される逆バイアス電圧Ｖ_Ｒを印加することによって、高抵抗のｉ層のほぼ全域を、電荷キャリアの空乏層とする。空乏化されたｉ層中には、電界が存在している。

その際、ｉ層を構成する半導体の禁制帯幅Ｅｇよりも大きなエネルギーを有するフォトンが、該ｉ層に入射され、吸収されると、電子・正孔対が生成される。空乏化されたｉ層中に存在する電界によって、生成された電子と正孔は加速され、電子は、ｎ層の方向に、正孔はｐ層の方向にドリフトする。その際、電子と正孔が遭遇すると、再び、電子・正孔対を形成して、再結合を起し消滅する。空乏化されたｉ層中における、残留自由キャリア濃度ｎ_ｉ、ｐ_ｉは、ｎ_ｉ≒０、ｐ_ｉ≒０であるため、残留自由キャリアとの再結合に起因する、光吸収により生成するキャリアの濃度ｎ_ｐｈ、ｐ_ｐｈの減少は無視できる。光吸収により生成する電子が、ｎ層に達すると、「光電流」として、フォトダイオードから出力される。出力される「光電流」量は、該ｉ層中において吸収され、電子・正孔対を生成させたフォトンの量；「フォトン吸収量」に相当している。出力される「光電流」量Ｉ_ｐｈは、負荷抵抗Ｒ_ｌｏａｄで電圧に変換され、信号電圧Ｖ_{ｓｉｇｎａｌ}（＝Ｉ_ｐｈ・Ｒ_ｌｏａｄ）として、検出される。

このｐｉｎ型フォトダイオードによる光電変換の応答速度を制限する要因の主なものは、負荷抵抗Ｒ_ｌｏａｄと空乏層が作る電気容量Ｃの積（Ｒ_ｌｏａｄ・Ｃ）で決まる回路時定数と、空乏層を電子および正孔が通過するのに要するキャリア走行時間である。

一方、非常に高速で、かつ長距離の光ファイバー通信を行うためには、波長１．３μｍ帯から１．５５μｍ帯に感度のある受光器が必要である。従来は、ＩｎＧａＡｓ等の化合物系を用いた受光器が用いられていたが、１．３μｍ帯から１．５５μｍ帯に感度を持つＳｉＧｅあるいはＧｅを光吸収層に用いることで、シリコンプロセスを適用可能な、低コストな受光器が実現可能になってきた。

ｐ−ｉ−ｎ型Ｇｅフォトダイオードの作製工程では、例えば、ＳｉＯ_２をマスクとして、高濃度のドーピングを行ったＳｉ層上にＧｅ層を選択的にエピタキシャル成長させ、さらに上部電極層を積層して成膜し、メサ構造を作製する。あるいは、平面基板上に電極となる高濃度ドーピング層を形成した後、Ｇｅ層をエピタキシャル成長させ、さらに上部電極層を積層して成膜し、エッチングによりメサ構造を形成している。

非特許文献１に記載のｐｉｎ型Ｇｅフォトダイオードにおいては、Ｓｉ上にバッファ層を介して、ｐ^＋−Ｇｅ／ｉ−Ｇｅ／ｎ^＋−Ｇｅ層の三層構成を積層した後、ＣＦ_４ガスを用いた反応性エッチングにより、メサ構造を作製している。このメサ構造の側端面を被覆する、ＳｉＯ_２からなる保護膜をプラズマＣＶＤ法により形成することにより、側端面の表面を流れる暗電流（表面リーク電流：Ｉ_{ｓｕｒｆａｃｅ−ｌｅａｋ}）を抑制している。ｉ−Ｇｅ層の膜厚ｄ_ｉ＝１μｍ、メサ径ｒ_ｍｅｓａ＝５μｍ、負荷抵抗Ｒ_ｌｏａｄ＝５０Ω、印加電圧Ｖ_Ｒ＝−２Ｖの場合、波長λ＝１．５５μｍの光信号に対して、３ｄＢ周波数ｆ_３ｄｍ＝３９ＧＨｚ程度の高速応答が報告されている。

非特許文献２に記載のｐｉｎ型Ｇｅフォトダイオードは、リブ型Ｓｉ導波路上に形成された導波路結合型Ｇｅフォトダイオードである。その作製工程では、Ｓｉ導波路表面にＳｉＯ_２膜を成膜し、パターニングして選択成長用マスクを作製し、ｉ−Ｇｅ層をｐ^＋型Ｓｉ導波路の一部に選択的に成長している。リブ型Ｓｉ導波路を導波する光は、積層されているｉ−Ｇｅ層によって、高効率に吸収される。選択成長したＧｅ層を平坦化するためにＣＭＰ処理を行い、膜厚０．８μｍとしている。その後、Ｇｅ層の表面にＰをイオン注入し、ｎ^＋Ｇｅ層を形成し、ｐ^＋−Ｓｉ／ｉ−Ｇｅ／ｎ^＋−Ｇｅ構造の導波路結合型Ｇｅフォトダイオードとしている。

非特許文献３に記載のｐｉｎ型Ｇｅフォトダイオードにおいては、Ｓｉ基板裏面にＣ５４−ＴｉＳｉ_２層を形成することにより、基板表面のＧｅ層に引張り歪を導入し、Ｇｅ層の直接遷移のバンドギャップＥｇ（Γ）を小さくすることにより、波長多重光通信に利用される波長帯であるＣバンド（波長１５２８−１５６０ｎｍ）およびＬバンド（波長１５６１−１６２０ｎｍ）において、従来デバイスであるＩｎＧａＡｓ系フォトダイオードと同等の光感度を得ている。

特許文献１には、フォトディテクタの光吸収層であるＳｉ／ＳｉＧｅ超格子層を、基板に側壁酸化膜で囲まれて形成した凹部に選択エピタキシャル成長により形成した構造が開示されている。

さらに、特許文献２には、Ｓｉ層を導波路として、光ファイバーからの光を導波路内に導き、さらにＳｉ層に凹部を形成して、Ｓｉ／ＳｉＧｅ超格子層を形成したフォトディテクタが開示されている。

特許文献３には、上記Ｓｉ層の凹部の側壁を酸化して、底部にエピタキシャル成長したＳｉ／ＳｉＧｅ超格子層のファセットによる段差の影響を低減する、膜厚に関するクレームが開示されている。
M. Oehme, J. Werner, E. Kasper, M. Jutzi, and M. Berroth, "High bandwidth Ge p-i-n photodetector integrated on Si", Applied Physics Letters Vol.89, 07117 （2006） (第０７１１１７−１頁、Ｆｉｇ．１) T. Yin, R. Cohen, M. M. Morse, G. Sarid, Y. Chetrit, D. Rubin, and M. J. Paniccia, "31GHz Ge n-i-p waveguide photodetectors on Silicon-on-Insulator substrate", Optics Express Vol.15, 13965, (2007) （第１３９６７頁、Ｆｉｇ．１） J. Liu, D. D. Cannon, K. Wada, Y. Ishikawa, S. Jongthammanurak, D. T. Danielson, J. Michel, and L. C. Kimerling, "Tensile strained Ge p-i-n photodetectors on Si platform for C and L band telecommunications", Applied Physics Letters Vol.87, 011110, (2005) （第０１１１１０−１頁、Ｆｉｇ．１，第０１１１１０−２頁、Ｆｉｇ．２）特開平１０−２７０７４６号公報（第５頁、図１）特開平９−２０５２２２号公報（第７頁、図２）特開平１０−１６３５１５号公報（第７頁、図１）

Ｇｅ層を光吸収層として使用するＧｅフォトダイオードは、下記の課題を有している。まず、基板であるＳｉ層とＧｅ層との格子不整合が４％程度あり、Ｓｉ上にＧｅ層を成長させた際、貫通転位が導入される。貫通転位に付随するトラップ準位が再結合中心として機能し、その結果、ｐ−ｉ−ｎ接合において、貫通転位を介するリーク電流が発生する。これにより、受光感度が低下する。さらに、素子の信頼性も低下することになる。

また、近年、このミスフィット転位の発生を抑制し、Ｓｉ上のＧｅエピタキシャル層における転位密度を低減する方法が提案されている。まず、Ｓｉ上に、Ｓｉ_ｘＧｅ_１−ｘからなるバッファ層を形成し、Ｓｉ_ｘＧｅ_１−ｘバッファ層上にＧｅ層を成長させることにより、格子不整合の影響を緩和させる手法が提案されている。また、Ｇｅ層を成長後、熱処理工程を行うことにより、成長時に導入された貫通転位の密度を低減する手法も提案されている。

しかしながら、メサ構造のＧｅフォトダイオードにおいて、メサ径ｒ_ｍｅｓａを低減すると、ｐ−ｉ−ｎ接合内部に存在する貫通転位とは別に、Ｇｅ層の側面のファセットにおける表面欠陥の影響が顕在化する。すなわち、高速応答を目的とし、メサ径ｒ_ｍｅｓａの小さな、ｐ−ｉ−ｎ型Ｇｅフォトダイオードを構成した際、Ｇｅ層の側壁面におけるリーク電流が無視できないという課題がある。

引張り歪みが無い場合、Ｇｅの直接遷移のバンドギャップＥｇ（Γ）は０．８１ｅＶ程度であり、波長λ＝１．３μｍでの光吸収係数ε（Ｇｅ：λ＝１．３μｍ）と比較すると、波長λ＝１．５５μｍ帯での光吸収係数ε（Ｇｅ：λ＝１．５５μｍ）が小さい。光通信に利用する光信号の波長λとして、１．３μｍ帯に代えて、１．５５μｍ帯を用いる場合、光吸収層のＧｅ層に引張り歪を導入して、重い正孔と軽い正孔に対する価電子帯のＥｖ（Γ）の縮退を解き、直接遷移のバンドギャップＥｇ（Γ）を低減させることで、１．５５μｍ帯における光感度特性を向上させる手法も報告されている。具体的には、Ｓｉ基板上に、低温成長Ｇｅバッファ層を介して、Ｇｅ層をエピタキシャル成長すると、Ｓｉの熱膨張係数β_ＳｉとＧｅの熱膨張係数β_Ｇｅの差違（β_Ｇｅ−β_Ｓｉ）に起因して、成長温度から冷却することで、Ｇｅ層に引張り歪を導入する手法である。導入される引張り歪は、ＳｉとＧｅの熱膨張係数の差違（β_Ｇｅ−β_Ｓｉ）と、成長温度と室温の温度差ΔＴに依存しており、その歪み量σ_{ｔｅｎｓｉｌｅ}（ΔＴ）は、限定された範囲となる。従って、メサ構造のＧｅあるいはＳｉＧｅフォトダイオードで利用される、膜厚ｄ_ｉの厚い光吸収層のＧｅ層あるいはＳｉＧｅ層に対して、導入可能な歪み量σ_{ｔｅｎｓｉｌｅ}（ΔＴ）は、限定される。

一方、１．３μｍ帯から１．５５μｍ帯の光信号を対象とする、Ｓｉ導波路を基本としたＳｉフォトニクスの急速な進展により、光導波路結合型のＧｅフォトダイオードの開発が活発に進められている。その報告の多くは、Ｓｉ導波路表面の一部にＧｅ層を選択的にエピタキシャル成長させる構造を採用している。すなわち、Ｓｉ導波路とＧｅ光吸収層と間の光結合に、「エバネッセント結合」を利用する構造である。この構造では、Ｓｉ導波路表面に選択成長されるＧｅ層に、ｐ^＋−Ｇｅ／ｉ−Ｇｅ／ｎ^＋−Ｇｅ層の三層構成を採用すると、下部電極層として、Ｓｉ導波路と接して、高濃度ドーピングＧｅ層（例えば、ｐ^＋−Ｇｅ層）が形成される。その際、高濃度ドーピングＧｅ層（例えば、ｐ^＋−Ｇｅ層）中での光吸収で生成される少数キャリア（例えば、電子）は、多数キャリア（例えば、正孔）との再結合によって、消失する。「エバネッセント結合」では、Ｓｉ導波路とＧｅ層との界面に対して、平行な方向に進行する光信号は、前記下部電極層中での光吸収を受けるため、光吸収層のｉ−Ｇｅ層に達する光信号は低減するという、「光吸収損失」が発生することが問題となる。

本発明は、上記の課題を解決するものである。本発明の目的は、Ｓｉ基板上に形成されるＳｉ導波路に対する、高効率の光結合を達成する上で、好適な構造を有する、Ｓｉ基板上に形成可能なＳｉ_１−ｘＧｅ_ｘ層を光吸収層として採用するｐ−ｉ−ｎ型ＳｉＧｅフォトダイオードを提供することにある。具体的には、ｐ−ｉ−ｎ接合の面積サイズＳ_{ｐｉｎ-ｊｕｎｃｔｉｏｎ}を小さくする際、貫通転位に起因するリーク電流（Ｉ_{ｄｉｓｌｏｃａｔｉｏｎ−ｌｅａｋ}）、ｐ−ｉ−ｎ接合の側壁面に起因するリーク電流（Ｉ_{ｓｕｒｆａｃｅ−ｌｅａｋ}）の影響を改善でき、さらに、Ｓｉ光導波路と高効率に光結合させることが可能であり、その結果、高い受光感度と高速性をともに具えている、ｐ−ｉ−ｎ型ＳｉＧｅフォトダイオードのデバイス構造を提供することにある。

本発明にかかるＳｉＧｅフォトダイオードは、上下にｐあるいはｎ型ドーピングされた電極層が形成され、前記電極層の間にＳｉ_ｘＧｅ_１−ｘ半導体吸収層を形成したｐ−ｉ−ｎ型フォトダイオードである。その構造上の特徴は、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層がＳｉ層の一部に溝を形成して埋め込まれた構造からなり、溝下部にｐあるいはｎ型にドーピングされた下部電極層が形成され、さらに、その上に矩形あるいは逆テーパ形状からなる前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層が、下部および側壁にＳｉ真性半導体層およびＳｉＧｅバッファ層を積層した上に形成されている点である。

すなわち、本発明にかかるＳｉＧｅフォトダイオードは、
Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層と、その上部に設ける上部電極層および下部に設ける下部電極層とで構成されるｐ−ｉ−ｎ型フォトダイオードであって、
該ｐ−ｉ−ｎ型フォトダイオードは、
Ｓｉ層の一部に形成される溝中に、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層が埋め込まれた構造を有し、
溝下部に形成された、ｐ型あるいはｎ型にドーピングされた下部電極層と、
溝下部および側壁に形成された、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造と、
該積層構造の上の形成された、矩形形状あるいは逆テーパ形状からなる前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層と、
溝上部に形成された、ｎ型あるいはｐ型にドーピングされた上部電極層とを具えている
ことを特徴とするＳｉＧｅフォトダイオードである。

その際、前記上部電極層は、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の上部面上に形成され、
前記上部電極層の面積サイズＳ_{upper-electrode layer}と、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の下部面の面積サイズＳ_{bottom surface}を、Ｓ_{bottom surface}＞Ｓ_{upper-electrode layer}の関係を満たすように選択していることが望ましい。

さらに、本発明にかかるＳｉＧｅフォトダイオードでは、
該ｐ−ｉ−ｎ型フォトダイオードは、Ｓｉ導波路と光接続されており、
前記Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造を介して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層は、Ｓｉ導波路と光接続する際、
該光接続部位におけるインピーダンス整合がなされている形態を選択することが好ましい。

その際、前記上部電極層は、上部メタル電極層と電気的に接続されており、
前記上部電極層と上部メタル電極層の電気的な接続は、多結晶Ｓｉからなるブリッジ構造により達成されている構造を採用することが好ましい。

例えば、前記多結晶Ｓｉからなるブリッジ構造は、多結晶Ｓｉブリッジアレイにより構成されており、
該多結晶Ｓｉブリッジアレイは、複数の多結晶Ｓｉブリッジが周期的に配置される構造を有しており、
該周期的な構造により、波長領域の選択がなされている構造とすることも可能である。

一方、本発明にかかるＳｉＧｅフォトダイオードを利用することで、下記の光配線システム、あるいは、光インタコネクションモジュールを構成することが可能である。

すなわち、本発明にかかる光配線システムは、
上記の構成を有する本発明にかかるＳｉＧｅフォトダイオードを受光部に備えるＬＳＩ上の光配線システムでる。

また、本発明にかかる光インタコネクションモジュールは、
上記の構成を有する本発明にかかるＳｉＧｅフォトダイオードが形成されたＳｉ基板と、前記Ｓｉ基板上に前記フォトダイオードとモノリシックに形成されたＬＳＩ電子回路とを具える光インタコネクションモジュールである。

本発明にかかるＳｉＧｅフォトダイオードでは、Ｓｉ層の一部に形成される溝中に、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層が埋め込まれた構造を採用し、溝下部および側壁に形成された、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造を設け、該積層構造の上に、矩形形状あるいは逆テーパ形状からなる前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層を形成している。そのため、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の側壁面は、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造で被覆されており、この側壁面が起因するリーク電流の影響が改善されている。また、ＳｉＧｅバッファ層を利用することによって、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層中の貫通転位密度を低減させる効果も得られている。例えば、前記Ｓｉ層が、Ｓｉ光導波路を構成する際、Ｓｉ光導波路とＳｉ_ｘＧｅ_１−ｘ半導体吸収層との光結合は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の側壁面において、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造を介在させた、ｂｕｔｔ接続による形態となる。その際、ＳｉＧｅバッファ層の膜厚を調整して、ｉ−Ｓｉ／ＳｉＧｅ／Ｓｉ_ｘＧｅ_１−ｘからなる界面において、界面での反射率を低減することにより、光導波路と高効率に結合する状態とすることが可能である。以上の利点を活用すると、ｐｉｎ接合の面積サイズＳ_ｐｉｎを低減し、負荷抵抗Ｒ_ｌｏａｄと空乏層が作る電気容量Ｃの積（Ｒ_ｌｏａｄ・Ｃ）で決まる回路時定数を低減し、また、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の膜厚ｄ_ｉを相対的に薄くし、キャリア走行時間を低減した際にも、光吸収を行う光導波路方向の長さＬ_ｉは、膜厚ｄ_ｉと独立に選択できるため、受光感度を高く保つことが可能である。従って、Ｓｉ光導波路と高効率に結合したフォトダイオード構造を実現し、高速でかつＳｉ基板上の他の素子と集積化可能なＳｉＧｅフォトダイオードが実現される。

図１は、本発明の第一の形態にかかるＳｉＧｅフォトダイオードの構造の一例を模式的に示す断面図であり、該第一の形態の一例では、Ｓｉ層の一部に溝を形成してＳｉ_１−ｘＧｅ_ｘ半導体吸収層を形成し、下部および側壁にＳｉ真性半導体層およびＳｉＧｅバッファ層を形成している。図２は、本発明の第二の形態にかかるＳｉＧｅフォトダイオードの構造の一例を模式的に示す断面図であり、該第二の形態の一例では、Ｓｉ導波路の一部に溝を形成してＳｉ_１−ｘＧｅ_ｘ半導体吸収層を形成し、下部および側壁にＳｉ真性半導体層およびＳｉＧｅバッファ層を形成している。図３は、本発明の第三の形態にかかるＳｉＧｅフォトダイオードの構造の一例を模式的に示す断面図であり、該第三の形態の一例では、Ｓｉ導波路の一部に溝を形成してＳｉ_１−ｘＧｅ_ｘ半導体吸収層を形成し、下部および側壁にＳｉ真性半導体層およびＳｉＧｅバッファ層を形成し、さらに、上部に電極を引き出すために多結晶Ｓｉからなるブリッジ構造を形成している。図４は、本発明の第一の実施形態のＳｉＧｅフォトダイオードの構造を模式的に示す断面図であり、該第一の実施形態では、Ｓｉ層の一部に溝を形成してＳｉ_１−ｘＧｅ_ｘ半導体吸収層を形成し、下部および側壁にＳｉ真性半導体層およびＳｉＧｅバッファ層を形成している。図５は、本発明の第一の実施形態のＳｉＧｅフォトダイオードにおける受信感度スペクトルの測定例を示す。図６は、本発明の第二の実施形態のＳｉＧｅフォトダイオードの構造を模式的に示す断面図であり、該第二の実施形態では、Ｓｉ導波路の一部に溝を形成してＳｉ_１−ｘＧｅ_ｘ半導体吸収層を形成し、下部および側壁にＳｉ真性半導体層およびＳｉＧｅバッファ層を形成している。図７は、本発明の第三の実施形態のＳｉＧｅフォトダイオードの構造を模式的に示す断面図であり、該第三の実施形態では、Ｓｉ導波路の一部に溝を形成してＳｉ_１−ｘＧｅ_ｘ半導体吸収層を形成し、下部および側壁にＳｉ真性半導体層およびＳｉＧｅバッファ層を形成し、さらに、上部に電極を引き出すために多結晶Ｓｉからなるブリッジ構造を形成している。図８−１は、本発明の第三の実施形態のＳｉＧｅフォトダイオードの製造工程を示す断面図であり、工程（ａ）、（ｂ）、（ｃ）、（ｄ）を示す。図８−２は、本発明の第三の実施形態のＳｉＧｅフォトダイオードの製造工程を示す断面図であり、工程（ｅ）、（ｆ）、（ｇ）を示す。図８−３は、本発明の第三の実施形態のＳｉＧｅフォトダイオードの製造工程を示す断面図であり、工程（ｈ）、（ｉ）を示す。図９は、本発明にかかるＳｉＧｅフォトダイオードを搭載した４０Ｇｂｐｓ伝送用光受信モジュールの構成の一例を模式的に示す図である。図１０は、本発明にかかるＳｉＧｅフォトダイオードを搭載したＬＳＩチップ間インターコネクトの構成の一例を模式的に示す図である。

符号の説明

１Ｓｉ基板
２溝部
３ｎ型あるいはｐ型下部電極層
４ｉ−Ｓｉ層
５ＳｉＧｅバッファ層
６ＳｉＧｅ光吸収層
７ｐ型あるいはｎ型上部電極層
８上部電極規定ＳｉＯ_２膜
９ＳｉＯ_２保護膜
１０上クラッド層
１１埋め込み酸化層
１２Ｓｉ支持基板
１３Ｓｉ導波路コア層
１４多結晶Ｓｉブリッジ
１５メタル電極層
１６ＳＯＩ層
１７ＳｉＮ_ｘマスク
１８ＳｉＯ_２酸化層
１９ｎ^＋ドープ層
２０電極規定ＳｉＯ_２マスク
２１光ファイバー
２２信号光
２３本発明にかかるフォトダイオード
２４モジュール筐体
２５電気配線
２６プリアンプＩＣ
２７チップキャリア
２８ＶＣＳＥＬ光源
２９光源および変調用電気配線ビア
３０フォトダイオード用電気配線ビア
３１ＬＳＩパーケージ
３２光源変調用電気配線層
３３フォトダイオード用電気配線層
３４光信号出力ファイバー
３５光信号入力ファイバー
３６ＬＳＩ搭載ボード
３７凹面鏡
３８フォトダイオード／光源搭載ボード

以下に、本発明にかかるＳｉＧｅフォトダイオードにおける、好ましい形態について説明する。

本発明のＳｉＧｅフォトダイオードの基本構造は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層と、その上部に設ける上部電極層および下部に設ける下部電極層とで構成されるｐ−ｉ−ｎ型フォトダイオードである。その際、Ｓｉ層の一部に形成される溝中に、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層が埋め込まれた構造を採用している。この構造を達成するため、
溝下部に形成された、ｐ型あるいはｎ型にドーピングされた下部電極層と、
溝下部および側壁に形成された、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造と、
該積層構造の上の形成された、矩形形状あるいは逆テーパ形状からなる前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層と、
溝上部に形成された、ｎ型あるいはｐ型にドーピングされた上部電極層とを具えている構造を選択している。

上記の構造を採用するため、上部電極層、あるいは、下部電極層の面方向から、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層への光の入射を行う面入射型のｐ−ｉ−ｎ型フォトダイオードではなく、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の側壁面から光の入射を行う、側面入射型のｐ−ｉ−ｎ型フォトダイオードとして使用する。

すなわち、Ｓｉ層中を伝播する光信号を、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の底面と側壁面を被覆するように形成されているＳｉ真性半導体層およびＳｉＧｅバッファ層の積層構造を透過させ、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層中に入射させる。その際、入射された光信号は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層中をこの層と平行な方向に伝播しながら、吸収される。一方、光吸収にともなって生成する光キャリアは、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の上下に配置する上部電極層、下部電極層に向かい走行する。そのため、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の膜厚ｄ_ｉを１μｍ以下に選択することで、応答速度を高くても、受光感度を保持することが可能となっている。

特には、溝中に、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層を埋め込まれた構造に形成する際、溝下部および側壁に形成された、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造を下地層として、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層を成長する際、ＳｉＧｅバッファ層の表面にＳｉ_ｘＧｅ_１−ｘシード層を形成する。そのＳｉ_ｘＧｅ_１−ｘシード層に引き続き成長されるＳｉ_ｘＧｅ_１−ｘ半導体層は、結晶欠陥、あるは、転位の低減がなされている。

溝部分の上面には、その側壁面（外周）に沿って、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造の端面が露呈し、また、Ｓｉ_ｘＧｅ_１−ｘシード層の端面も露呈している。前記上部電極層は、溝部分の上面に露呈している前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の上部面上に形成されるが、その際、その側壁面（外周）に沿って、露呈しているＳｉ_ｘＧｅ_１−ｘシード層の端面には直接接しないことが望ましい。その条件として、前記上部電極層の面積サイズＳ_{upper-electrode layer}と、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の下部面の面積サイズＳ_{bottom surface}を、Ｓ_{bottom surface}＞Ｓ_{upper-electrode layer}の関係を満たすように選択している。すなわち、上部電極層が、溝部分の側壁面（外周）に沿って、露呈しているＳｉ_ｘＧｅ_１−ｘシード層の端面領域よりも内側に存在するＳｉ_ｘＧｅ_１−ｘ半導体層とのみ接する形態とすることがより好ましい。

本発明にかかるＳｉＧｅフォトダイオードは、側面入射型のｐ−ｉ−ｎ型フォトダイオードとして使用するため、該ｐ−ｉ−ｎ型フォトダイオードは、Ｓｉ導波路と光接続されている形態がより好ましい。その際、前記Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造を介して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層を、Ｓｉ導波路と光接続する際、該光接続部位におけるインピーダンス整合がなされていることが望ましい。

例えば、Ｓｉ導波路は、そのＳｉ導波路コア部の周囲にクラッド層を設ける構成とされる。本発明にかかるＳｉＧｅフォトダイオードは、Ｓｉ導波路コア部の一部に溝を形成して、その溝部に埋め込む構造とされる。その場合、上クラッド層として機能する光透過性絶縁体膜、例えば、ＳｉＯ_２膜は、保護膜としても利用される。

上部電極層は、上部メタル電極層と電気的に接続されており、この上部メタル電極層に対して、電気配線が連結される形状で使用される。本発明にかかるＳｉＧｅフォトダイオードの上部電極層をも被覆するように、光透過性絶縁体膜、例えば、ＳｉＯ_２膜を、保護膜として形成する際には、前記上部電極層と上部メタル電極層の電気的な接続は、多結晶Ｓｉからなるブリッジ構造により達成されている構造とすることができる。

例えば、前記多結晶Ｓｉからなるブリッジ構造は、多結晶Ｓｉブリッジアレイにより構成されており、該多結晶Ｓｉブリッジアレイは、複数の多結晶Ｓｉブリッジが周期的に配置される構造を有しており、該周期的な構造により、波長領域の選択がなされている構造とすることも可能である。

本発明にかかるＳｉＧｅフォトダイオードは、上記するように、Ｓｉ層中に溝を形成して、その溝中に埋め込む構造に作製されている。従って、他の半導体素子が作製されているＳｉ基板の一部に、本発明にかかるＳｉＧｅフォトダイオードの作製に利用されるＳｉ層を配置することも可能である。この特徴を利用すると、本発明にかかるＳｉＧｅフォトダイオードを受光部に備えるＬＳＩ上の光配線システムを構成することが可能である。あるいは、本発明にかかるＳｉＧｅフォトダイオードが形成されたＳｉ基板と、前記Ｓｉ基板上に前記フォトダイオードとモノリシックに形成されたＬＳＩ電子回路とを具える光インタコネクションモジュールを構成することも可能である。

本発明にかかるＳｉＧｅフォトダイオードは、Ｓｉ層中に溝を形成して、その溝中に埋め込む構造に作製されており、望ましくは、前記Ｓｉ層中を伝播する光信号を受光する、側面入射型のｐ−ｉ−ｎ型フォトダイオードとして利用される。換言するならば、本発明にかかるＳｉＧｅフォトダイオードは、前記Ｓｉ層中を伝播して、光信号がＳｉ_１−ｘＧｅ_ｘ半導体吸収層へ入射されるまでの間に、Ｓｉ層の吸収によって、光信号の減衰が生じることのない波長帯で使用することが望ましい。従って、Ｓｉの禁制帯幅Ｅｇ（Ｓｉ）よりも小さなフォトンエネルギーを有する波長の光の受光に利用することが望ましい。すなわち、本発明にかかるＳｉＧｅフォトダイオードは、１．３μｍ帯、ならびに、１．５５μｍ帯などの近赤外線領域の光信号の受光に利用することが好ましい。

その際、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の組成は、使用する光波長に応じて設計される。具体的には、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層における直接遷移のバンドギャップＥｇ（Γ）が、受光する光のエネルギーより小さくなるように、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の組成を選択することが好ましい。例えば、波長１５５０ｎｍの光信号の受光に利用する際には、純Ｇｅに近い組成、すなわち、Ｇｅ組成（１−ｘ）を、１−ｘ≧０．７の範囲、好ましくは、１−ｘ≧０．９の範囲、より好ましくは、１−ｘ≧０．９５の範囲とすることが望ましい。

Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層は、ｐ−ｉ−ｎ型フォトダイオード中のｉ層として使用されるため、残留する不純物濃度は、真性キャリア濃度ｎ_ｉ＝２．４０×１０^１３ｃｍ^−３を基準として、その１０倍以下であることがより好ましい。従って、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層は、ノンドープであることが好ましい。少なくとも、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層中の残留不純物濃度は、１×１０^１６ｃｍ^−３以下の低濃度であることが好ましい。

以下に、本発明にかかるＳｉＧｅフォトダイオードの構造について、より具体的に説明する。

図１は、本発明の第一の形態にかかるＳｉＧｅフォトダイオードの構造を模式的に示す断面図である。この第一の形態では、溝を形成するＳｉ層として、Ｓｉ基板１を採用している。

Ｓｉ基板１の上面の一部に溝部２が形成されている。この溝下部には、下部電極層として、ｎ型あるいはｐ型にドーピングされた下部電極層３が形成されている。溝部２の下部および側壁を覆うように、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造を設けている。この積層構造、すなわち、ＳｉＧｅバッファ層５の上に、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６が形成されている。このＳｉ_ｘＧｅ_１−ｘ半導体吸収層６は、溝を埋め込むように形成されており、その形状は、溝部２の形状に依存して、矩形あるいは逆テーパ形状に選択している。溝部２の上部には、溝を埋め込む形状に形成されたＳｉ_ｘＧｅ_１−ｘ半導体吸収層６の表面に、上部電極層として、ｐ型あるいはｎ型にドーピングされた下部電極層４が形成されている。

その際、上部電極層は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面上に形成されているが、該上部電極層の面積サイズＳ_{upper-electrode layer}は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面の面積サイズＳ_{top surface}よりも狭く設定されている。Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の形状は、矩形あるいは逆テーパ形状に選択しているため、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面の面積サイズＳ_{top surface}と、下部面の面積サイズＳ_{bottom surface}は、Ｓ_{top surface}≧Ｓ_{bottom surface}の条件を満たしている。

図１に示す本発明の第一の形態にかかるＳｉＧｅフォトダイオードでは、上部電極層の面積サイズＳ_{upper-electrode layer}は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面の面積サイズＳ_{top surface}、下部面の面積サイズＳ_{bottom surface}に対して、Ｓ_{top surface}≧Ｓ_{bottom surface}＞Ｓ_{upper-electrode layer}の条件を満たすように、選択されている。この上部電極層の平面形状と面積サイズを設定するように、溝上部には、上部電極規定ＳｉＯ_２膜８を設けている。この上部電極規定ＳｉＯ_２膜８は、上部電極層の平面形状に沿って、その周囲を取り囲む形状となっている。また、上部電極規定ＳｉＯ_２膜８は、溝上部に露呈している、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面を被覆するように形成されている。その結果、溝上部においては、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面は、上部電極規定ＳｉＯ_２膜８と上部電極層により覆われた状態となっている。

前記溝が設けられているＳｉ基板１の上面は、溝部２の上部を除き、ＳｉＯ_２保護膜９により被覆されている。

上部電極層と下部電極層は、互いに異なる導電型の電極層の組み合わせ、すなわち、ｐ型電極層とｎ型電極層の組み合わせ、あるいは、ｎ型電極層とｐ型電極層の組み合わせとなっている。一方、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６は、ｉ−Ｓｉ_ｘＧｅ_１−ｘ半導体で構成されている。従って、この溝部２中に埋め込まれた構造のダイオードは、ｐ−ｉ−ｎ型フォトダイオードに構成されている。上部電極層と下部電極層の間に、逆方向バイアス電圧Ｖ_Ｒを印加すると、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６中で生成したフォトキャリア、電子と正孔は、それぞれ、ｎ型電極層とｐ型電極層に向かってドリフトする。

下部電極層に達したキャリアは、Ｓｉ基板１を介して、例えば、Ｓｉ基板１の裏面に設ける下部メタル電極を経由して、外部の電気配線へと取り出される。従って、下部電極層の導電性とＳｉ基板１の導電性は同じ導電性に選択される。

従って、下部電極層がｎ型電極層である場合、Ｓｉ基板１にｎ型導電性のＳｉ基板を採用する。下部電極層がｐ型電極層である場合、Ｓｉ基板１にｐ型導電性のＳｉ基板を採用する。

例えば、下部電極層がｎ型電極層である場合、下部電極層中のドナー濃度Ｎ_{Ｄlower-electrode layer}は、少なくとも、Ｎ_{Ｄlower-electrode layer}≧２×１０^１７ｃｍ^−３、好ましくは、Ｎ_{Ｄlower-electrode layer}≧５×１０^１７ｃｍ^−３の範囲に選択することが望ましい。その際、Ｓｉ基板１にｎ型導電性のＳｉ基板を採用するが、そのドナー濃度Ｎ_{ＤSi layer}は、1/50・Ｎ_{Ｄlower-electrode layer}≧Ｎ_{ＤSi layer}の範囲に選択することが望ましい。例えば、Ｎ_{Ｄlower-electrode layer}≧５×１０^１７ｃｍ^−３の範囲に選択する際、ドナー濃度Ｎ_{ＤSi layer}は、１×１０^１５ｃｍ^−３〜１×１０^１６ｃｍ^−３の範囲に選択することが好ましい。

溝部２とする凹部の形成は、エッチングマスクを利用して、該マスクの開口部に露呈するＳｉ基板１の表面をエッチングする方法を用いて行う。

溝部２の形状を矩形とする際、該マスクの開口部のパターン形状を保存し、均一なエッチング深さが達成されるエッチング方法を選択することが好ましい。すなわち、凹部の側壁面方向にも、相当のエッチングが進む、等方性エッチング法ではなく、凹部の側壁面方向へのエッチングは実質的に進行しない、高い異方性を有するエッチング法を利用することが好ましい。例えば、反応性イオンエッチング法を利用することができる。

溝部２の下部に形成される、下部電極層は、溝部２とする凹部を形成した後、その底部に露呈するＳｉ基板１にＮ^＋ドーピングあるいはＰ^＋ドーピングを行うことで形成する。溝部２の側壁面にはドーピングが生じないドーピング手法を採用する必要があるため、通常、イオン注入法を利用する。イオン注入後、注入された不純物の活性化処理を行う際、溝部２の側壁面、ならびに底面を薄い酸化膜で被覆・保護して加熱処理を行う。その目的では、膜厚の薄い、熱酸化膜や、水蒸気酸化膜を、凹部の底面と側壁面上に形成した上で、イオン注入と活性化アニールを実施することが好ましい。活性化アニールを終了した後、被覆・保護に利用した、熱酸化膜や、水蒸気酸化膜を選択的にエッチンクすると、清浄なＳｉ表面が、側壁面にも表出している溝部２となる。

清浄なＳｉ表面が、底面のみでなく、側壁面にも表出している状態で、そのＳｉ表面にｉ−Ｓｉ層およびＳｉＧｅバッファ層を成長させる。その際、側壁面にも均一な成長を行う必要があり、例えば、ＵＨＶ−ＣＶＤ法を利用することが好ましい。

凹部の形成に利用したエッチングマスクを、この溝部２中への成長時の選択成長用マスクとしても利用することが望ましい。例えば、ＳｉＮ_ｘ膜を利用するエッチングマスクを利用することが好ましい。

ＳｉＧｅバッファ層のＳｉ組成ｘ_{ｂｕｆｆｅｒ}は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層のＳｉ組成ｘに対して、１＞ｘ_{ｂｕｆｆｅｒ}＞ｘの範囲、例えば、（１＋ｘ）／２程度に選択することが望ましい。１−ｘ≧０．７０とする場合、ＳｉＧｅバッファ層のＳｉ組成ｘ_{ｂｕｆｆｅｒ}は、０．５程度に選択することが好ましい。

本発明の構造においては、溝部２の底部と側壁面全体を被覆するように、ｉ−Ｓｉ層およびＳｉＧｅバッファ層が積層して形成されている。従って、溝部の底部だけではなく、側壁面からもＳｉ_ｘＧｅ_１−ｘ半導体吸収層が成長することになり、ＳｉＯ_２膜をマスクとして成長させた場合のファセット側面の露出を抑制出来、リーク電流の少ない接合構造が可能となる。

本発明の構造においては、さらに、上部電極層の接合サイズは、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の端部と上部電極層が重ならないように、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層下部の大きさよりも小さく設定している。この構造を選択すると、転位密度が比較的高い側壁面のＳｉＧｅバッファ層の層面に沿って電界が印加される状況は回避されるため、この側壁面のＳｉＧｅバッファ層中に存在する転位に起因するリーク電流を低減することが可能となる。

図２は、本発明の第二の形態にかかるＳｉＧｅフォトダイオードの構造を模式的に示す断面図である。この第二の形態では、溝を形成するＳｉ層として、Ｓｉ導波路を構成しているＳｉ導波路コア層１３を採用している。

このＳｉ導波路は、Ｓｉ支持基板１２上に作製されている、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）を利用して作製されている。従って、ＳＯＩ構造を構成する下層の絶縁膜、すなわち、酸化膜の上に形成されているＳｉ層を利用している。下層の絶縁膜、すなわち、酸化膜は、Ｓｉ導波路では、Ｓｉ導波路コア層１３の下部に設ける下クラッド層として使用されている。同時に、本発明の第二の形態にかかるＳｉＧｅフォトダイオードにおいては、埋め込み酸化層１１として利用されている。

また、Ｓｉ層の表面を覆うように形成されるＳｉＯ_２保護膜９は、Ｓｉ導波路では、Ｓｉ導波路コア層１３を覆うように設ける上クラッド層１０として利用されている。

Ｓｉ導波路中を伝播する光信号のモードフィールドのピークは、Ｓｉ導波路コア層１３の層内に位置する。従って、本発明の第二の形態にかかるＳｉＧｅフォトダイオードは、Ｓｉ導波路中とＳｉ_ｘＧｅ_１−ｘ半導体吸収層がｂｕｔｔ接続された状態となっており、高効率な受光感度特性を得ることが可能となる。

その際、Ｓｉ導波路コア層１３とＳｉ_ｘＧｅ_１−ｘ半導体吸収層との界面には、ｉ−Ｓｉ層とＳｉＧｅバッファ層からなる積層構造は挿入されている。ｉ−Ｓｉ層４とＳｉＧｅバッファ層５の界面、ならびに、ＳｉＧｅバッファ層５とＳｉ_ｘＧｅ_１−ｘ半導体吸収層の界面では、屈折率の変化があり、それぞれの界面において、反射が生じる。ｉ−Ｓｉ層とＳｉＧｅバッファ層との膜厚構成をそれぞれの光学的なインピーダンス整合が行われるように最適化することにより、界面での反射率を低減させることも可能である。すなわち、光導波路とＳｉ_ｘＧｅ_１−ｘ半導体吸収層との光結合効率をさらに改善することも可能となる。

下部電極層に達したキャリアは、Ｓｉ導波路コア層１３を介して、例えば、Ｓｉ導波路コア層１３の端部に設ける下部メタル電極を経由して、外部の電気配線へと取り出される。従って、下部電極層の導電性とＳｉ導波路コア層１３の導電性は同じ導電性に選択される。

従って、下部電極層がｎ型電極層である場合、Ｓｉ導波路コア層１３にｎ型導電性のＳｉ層を採用する。下部電極層がｐ型電極層である場合、Ｓｉ導波路コア層１３にｐ型導電性のＳｉ層を採用する。

例えば、下部電極層がｎ型電極層である場合、下部電極層中のドナー濃度Ｎ_{Ｄlower-electrode layer}は、少なくとも、Ｎ_{Ｄlower-electrode layer}≧２×１０^１７ｃｍ^−３、好ましくは、Ｎ_{Ｄlower-electrode layer}≧５×１０^１７ｃｍ^−３の範囲に選択することが望ましい。その際、Ｓｉ導波路コア層１３にｎ型導電性のＳｉ層を採用するが、そのドナー濃度Ｎ_{ＤSi layer}は、1/50・Ｎ_{Ｄlower-electrode layer}≧Ｎ_{ＤSi layer}の範囲に選択することが望ましい。例えば、Ｎ_{Ｄlower-electrode layer}≧５×１０^１７ｃｍ^−３の範囲に選択する際、ドナー濃度Ｎ_{ＤSi layer}は、１×１０^１５ｃｍ^−３〜１×１０^１６ｃｍ^−３の範囲に選択することが好ましい。

図３は、本発明の第三の形態にかかるＳｉＧｅフォトダイオードの構造を模式的に示す断面図である。この第三の形態でも、溝を形成するＳｉ層として、Ｓｉ導波路を構成しているＳｉ導波路コア層１３を採用している。

図２に例示する第二の形態の構造では、Ｓｉ導波路を構成する、下クラッド層（埋め込み酸化層１１）の膜厚ｄ_{ｌｏｗｅｒ−ｃｌａｄ}と、上クラッド層１０（ＳｉＯ_２保護膜９）膜厚ｄ_{ｕｐｐｅｒ−ｃｌａｄ}とに相当の差違がある。そのため、Ｓｉ導波路中を伝播する光信号のモードフィールドのピークは、Ｓｉ導波路コア層１３の層の中心から相当に偏った状態となっている。

それに対して、図３に例示する第三の形態の構造では、Ｓｉ導波路を構成する、下クラッド層（埋め込み酸化層１１）の膜厚ｄ_{ｌｏｗｅｒ−ｃｌａｄ}に対して、上クラッド層１０（ＳｉＯ_２保護膜９）膜厚ｄ_{ｕｐｐｅｒ−ｃｌａｄ}を適正に選択することで、Ｓｉ導波路中を伝播する光信号のモードフィールドのピークを調整している。すなわち、Ｓｉ導波路中を伝播する光信号のモードフィールドのピークを、Ｓｉ導波路コア層１３に設ける溝部２中に形成されＳｉ_ｘＧｅ_１−ｘ半導体吸収層の中心位置と一致させるように調整を行っている。

上クラッド層１０（ＳｉＯ_２保護膜９）膜厚ｄ_{ｕｐｐｅｒ−ｃｌａｄ}を相対的に厚く選択するため、上部電極層と、上クラッド層１０の表面に設ける上部メタル電極との間を多結晶Ｓｉからなるブリッジ構造により接続する構造を採用している。

多結晶ＳｉとＳｉＯ_２保護膜９との間には屈折率差はあるが、上部メタル電極を上部電極層の上面に直接形成する場合と比較すると、ＳｉＧｅフォトダイオードの上面を覆う上クラッド層１０の実効的な屈折率の変化は少なくなっている。従って、ＳｉＧｅフォトダイオードの形成される領域を伝播する光信号のモードフィールドのピーク位置の偏移を抑制できる。すなわち、ＳｉＧｅフォトダイオードを通過する間も、Ｓｉ導波路中を伝播する光信号のモードフィールドのピークと、Ｓｉ導波路コア層１３に設ける溝部２中に形成されＳｉ_ｘＧｅ_１−ｘ半導体吸収層の中心位置は実質的に一致した状態に保持される。その結果、受光効率をさらに改善することが可能となる。

また、上クラッド層１０中に形成されるブリッジ構造を、多結晶Ｓｉからなるブリッジ複数で構成される構造とし、各ブリッジを周期的に並べるアレイ構造とすることも可能である。その場合、多結晶ＳｉとＳｉＯ_２保護膜９との間には屈折率差はあるため、このブリッジアレイ構造に因って、実効的屈折率は周期的に変化する領域が形成される。この実効的屈折率は周期的に変化する領域は、グレーティングとして機能させることが可能である。このグレーティングとしての機能を利用することで、受光感度を持つ波長領域を制御することも可能となる。

以下に、具体例を示し、本発明をより詳しく説明する。これらの具体例は、本発明にかかる最良の実施形態の一例ではあるものの、本発明はこれら具体例により限定を受けるものではない。

（第一の実施形態）
本発明の第一の形態にかかるＳｉＧｅフォトダイオードについて、具体例として、図４に示す構造を有する第一の実施形態のＳｉＧｅフォトダイオードを挙げて、詳しく説明する。

図４は、第一の実施形態のＳｉＧｅフォトダイオードの構成を模式的に示す断面図である。ＳｉＧｅフォトダイオードは、Ｓｉ層の一部に設けられて溝中に埋め込む形態で作製されている。この第一の実施形態では、Ｓｉ層として、Ｓｉ基板１が利用されている。

図４に示す第一の実施形態のＳｉＧｅフォトダイオードでは、上部電極層の面積サイズＳ_{upper-electrode layer}は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面の面積サイズＳ_{top surface}、下部面の面積サイズＳ_{bottom surface}に対して、Ｓ_{top surface}≧Ｓ_{bottom surface}＞Ｓ_{upper-electrode layer}の条件を満たすように、選択されている。この上部電極層の平面形状と面積サイズを設定するように、溝上部には、上部電極規定ＳｉＯ_２膜８を設けている。この上部電極規定ＳｉＯ_２膜８は、上部電極層の平面形状に沿って、その周囲を取り囲む形状となっている。また、上部電極規定ＳｉＯ_２膜８は、溝上部に露呈している、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面を被覆するように形成されている。その結果、溝上部においては、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面は、上部電極規定ＳｉＯ_２膜８と上部電極層により覆われた状態となっている。

図４に示す第一の実施形態のＳｉＧｅフォトダイオードの具体例として、上部電極層と下部電極層を、ｐ型上部電極層とｎ型下部電極層の組み合わせに選択した、ｐ−ｉ−ｎ型ＳｉＧｅフォトダイオードの構成例（実施態様）を以下に説明する。

本実施態様のＳｉＧｅフォトダイオードでは、Ｓｉ層に溝部２を形成している。この溝部２の形状は、溝部２の上部開口部の形状は、矩形に、また、その縦断面の形状は、矩形に選択している。溝部２の上部開口部は、長さＬ_ｔｏｐ＝１０μｍ、幅Ｗ_ｔｏｐ＝４．５μｍとし、溝部２の深さｄ_{ｔｒｅｎｃｈ}＝２００ｎｍとしている。従って、溝部２の底部の形状も、長さＬ_{ｂｏｔｔｏｍ}＝１０μｍ、幅Ｗ_{ｂｏｔｔｏｍ}＝４．５μｍの矩形となっている。

Ｓｉ層に溝部２を形成した後、該溝部２の底部をｎ^＋ドーピングを行って、ｎ^＋−Ｓｉ層を形成している。該ｎ^＋−Ｓｉ層には、ドナーとして、Ｐがドーピングされ、そのドナー濃度はＮ_{Ｄ−ｂｏｔｔｏｍ}＝５×１０^１８ｃｍ^−３に選択されている。該ｎ^＋−Ｓｉ層の膜厚ｄ_{lower-electrode layer}は、ｄ_{lower-electrode layer}＝１００ｎｍに選択されている。このｎ^＋−Ｓｉ層をｎ型下部電極層として利用している。

次いで、ｎ^＋−Ｓｉ層の上、ならびに、溝部２の側壁面上に、ＵＨＶ−ＣＶＤ法により、ｉ−Ｓｉ層およびＳｉ_０．５Ｇｅ_０．５バッファ層を積層して形成している。ｉ−Ｓｉ層の膜厚ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}は、１０〜５０ｎｍ程度に、Ｓｉ_０．５Ｇｅ_０．５バッファ層の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}は、１０〜５０ｎｍ程度に、それぞれ選択されている。ＵＨＶ−ＣＶＤ法による、ｉ−Ｓｉ層およびＳｉ_０．５Ｇｅ_０．５バッファ層の形成では、Ｓｉ、Ｇｅのソースガスとして、Ｓｉ_２Ｈ_６およびＧｅＨ_４を用いている。また、成長時の圧力は、０．１Ｐａ、基板温度は、５００℃を選択している。

続いて、Ｓｉ_０．５Ｇｅ_０．５バッファ層の上に、基板温度を３００℃程度に選択し、シード層に利用される低温成長Ｇｅ層を積層している。Ｇｅシード層の膜厚ｄ_{Ｇｅ−ｓｅｅｄ}は、３０ｎｍに選択している。このＧｅシード層上に、基板温度を５５０℃程度として、Ｇｅ層を積層している。このＧｅ層の膜厚ｄ _Ｇｅは、２００ｎｍ−５００ｎｍ程度に選択している。最後に、Ｇｅ層の上に、最後にｉ−Ｓｉ層を積層している。該ｉ−Ｓｉ層の膜厚ｄ_{ｉ−Ｓｉ-ｔｏｐ}は、５０ｎｍに選択している。

このｉ−Ｓｉ層の上表面に、ＳｉＯ_２マスクパターンを形成し、イオン注入法により、アクセプタとして、Ｂをドーピングして、ｐ^＋Ｓｉ層としている。ｐ^＋Ｓｉ層中のアクセプタ濃度はＮ_{Ａ−ｔｏｐ}＝１×１０^２０ｃｍ^−３に選択されている。このｐ^＋Ｓｉ層をｐ型上部電極層として利用している。その際、ＳｉＯ_２マスクパターンの開口部の形状は、長さＬ_{ｍａｓｋ−ｏｐｅｎｉｎｇ}＝９μｍ、幅Ｗ_{ｍａｓｋ−ｏｐｅｎｉｎｇ}＝４μｍの矩形とすることで、ｐ^＋Ｓｉ層の形状は、長さＬ_{upper-electrodelayer}＝９μｍ、幅Ｗ_{upper-electrodelayer}＝４μｍの矩形形状としている。ｐ^＋Ｓｉ層の膜厚ｄ_{upper-electrode layer}は、ｄ_{upper-electrode layer}＝５０ｎｍとなっている。

Ｇｅシード層とＧｅ層が、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層として機能する。従って、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の膜厚ｄ_ｉは、ｄ_ｉ＝ｄ_Ｇｅ＋ｄ_{Ｇｅ−ｓｅｅｄ}に相当している。このＳｉ_ｘＧｅ_１−ｘ半導体吸収層の下部の形状は、長さＬ_{ｉ−ｂｏｔｔｏｍ}、幅Ｗ_{ｉ−ｂｏｔｔｏｍ}の矩形形状である。長さＬ_{ｉ−ｂｏｔｔｏｍ}は、Ｌ_{ｉ−ｂｏｔｔｏｍ}≒Ｌ_{ｂｏｔｔｏｍ}−２（ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}＋ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}）であり、幅Ｗ_{ｉ−ｂｏｔｔｏｍ}は、Ｗ_{ｉ−ｂｏｔｔｏｍ}≒Ｗ_{ｂｏｔｔｏｍ}−２（ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}＋ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}）である。

従って、ｐ^＋Ｓｉ層からなる上部電極層の面積サイズＳ_{upper-electrode layer}は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の下部面積サイズＳ_{bottom surface}より小さくなるように選択されている。

本実施態様のＳｉＧｅフォトダイオードでは、ｐ^＋Ｓｉ層からなる上部電極層に対して、電気的接続する上部メタル電極層として、Ｔｉ／Ａｌ層（膜厚５０ｎｍ／２００ｎｍ）を設けている。一方、ｎ^＋Ｓｉ層からなる下部電極層に対して、Ｓｉ層を介して、電気的接続する下部メタル電極層として、Ｔｉ／Ａｌ層（膜厚５０ｎｍ／２００ｎｍ）を設けている。上部メタル電極層は、上部電極層表面に直接設けている。一方、下部メタル電極層は、Ｓｉ層として利用するＳｉ基板１の溝部２に隣接して設けている。この下部メタル電極層を設ける部位は、コンタクト抵抗を低減するため、Ｓｉ基板１の一部をｎ^＋Ｓｉとしている。動作時には、上部メタル電極層と下部メタル電極層を、バイアス電源に接続して、逆方向バイアス電圧Ｖ_Ｒを印加する。

本実施態様のＳｉＧｅフォトダイオードにおいては、逆方向バイアス電圧Ｖ_Ｒとして、Ｖ_Ｒ＝−１Ｖを印加した際、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の全領域は空乏化する。その際、実効的なｐｉｎ接合断面積サイズＳ_{ｐｉｎ−ｊｕｎｃｔｉｏｎ}は、Ｓ_{ｐｉｎ−ｊｕｎｃｔｉｏｎ}≒Ｓ_{bottom surface}と見做すことができる。

本実施態様のＳｉＧｅフォトダイオードにおいて、Ｖ_Ｒ＝−１Ｖを印加時の暗電流Ｉ_ｄａｒｋを測定した場合、測定される暗電流密度（Ｉ_ｄａｒｋ／Ｓ_{ｐｉｎ−ｊｕｎｃｔｉｏｎ}）は、１００μＡ／ｃｍ^２以下の範囲である。従って、良好な接合特性を示すｐｉｎ型ＳｉＧｅフォトダイオードである。

上述するように、溝部２の底部に加えて、その側壁面上にも、ｉ−Ｓｉ層４およびＳｉＧｅバッファ層５を積層した積層構造を設け、さらに、Ｇｅシード層をその上に積層している。その結果、底部に加えて、その側壁面に積層されているＧｅシード層から、Ｇｅ層の成長が進行する。すなわち、溝部２中に形成されているＳｉ_ｘＧｅ_１−ｘ半導体吸収層の側壁面は、ｉ−Ｓｉ層４およびＳｉＧｅバッファ層５を積層した積層構造によって被覆された状態で、埋め込まれた構造となっている。

ＳｉＯ_２膜を選択成長マスクとして、Ｓｉ_ｘＧｅ_１−ｘ半導体を選択成長させる場合、ファセット側面が露出する状態となる。このファセット側面が露出する状態は、表面リーク電流の要因となるが、本実施態様のＳｉＧｅフォトダイオードにおいて、ファセット側面の露出を回避できている。その結果、表面リーク電流の少ないｐｉｎ接合の形成が可能となっている。

なお、溝部２中への埋め込み成長工程を終えた後、成長されているＧｅ層に、５５０〜７００℃程度の温度でアニール処理を施すと、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層中に存在する転位密度が顕著に改善される。かかるアニール処理として、温度９００℃、３０分間の条件を選択した際、作製される本実施態様のＳｉＧｅフォトダイオードでは、Ｖ_Ｒ＝−１Ｖを印加時、測定される暗電流密度（Ｉ_ｄａｒｋ／Ｓ_{ｐｉｎ−ｊｕｎｃｔｉｏｎ}）は、５０μＡ／ｃｍ^２以下の範囲である。従って、前記アニール処理を施すことにより、暗電流密度（Ｉ_ｄａｒｋ／Ｓ_{ｐｉｎ−ｊｕｎｃｔｉｏｎ}）の低減が達成されている。

本発明にかかる第一の実施形態のＳｉＧｅフォトダイオードでは、図４に示すように、溝部２を形成するＳｉ層として、Ｓｉ基板を採用している。

溝部２を形成するＳｉ層として、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）など、絶縁膜上に形成されているＳｉ層を採用することも可能である。その際、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）などを作製する支持基板として、比抵抗５００〜１０００Ωｃｍ程度の高抵抗基板を用いることが可能である。支持基板として、高抵抗基板を用いた、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）などのＳｉ層を採用することにより、電極パッドにおける寄生電気容量が低減できる。この寄生電気容量の低減によって、作製されるｐ−ｉ−ｎ型ＳｉＧｅフォトダイオードの周波数帯域ｆ_３ｄｍを、４０ＧＨｚ程度まで広くすることが可能となる。

図５は、本発明の第一の実施形態のＳｉＧｅフォトダイオードの受信感度スペクトルの測定例を示したものである。Ｓｉ層中に設ける溝部２中に埋め込む構造で形成されるＳｉ_ｘＧｅ_１−ｘ半導体吸収層は、その側壁部および底部においてＳｉ層と隣接している。従って、Ｓｉ_ｘＧｅ_１−ｘ半導体の熱膨張係数β_{ＳｉｘＧｅ１−ｘ}と、Ｓｉとの熱膨張係数β_Ｓｉの違い（β_{ＳｉｘＧｅ１−ｘ}−β_Ｓｉ）による歪導入が効果的に行われる。Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層中に導入される、引張り歪σ_{ｔｅｎｓｉｌｅ}に因って、直接遷移のバンドギャップＥｇ（Γ）が低減され、１５５０ｎｍ帯においても、十分に高い受光感度が達成されている。

図５に示す測定例は、本発明の第一の実施形態のＳｉＧｅフォトダイオードを、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層として、Ｓｉ_ｘＧｅ_１−ｘのＧｅ組成１−ｘ＝０．９、膜厚ｄ_ｉ＝２００ｎｍ、底部のサイズは、長さＬ_{ｉ−ｂｏｔｔｏｍ}＝１０μｍ、幅Ｗ_{ｉ−ｂｏｔｔｏｍ}＝４．５μｍの構成とし、Ｖ_Ｒ＝−１Ｖを印加して測定した結果である。なお、ＳｉＧｅフォトダイオードに対する光入射は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層に対して、側面方向からなされている。入射光の波長λ＝１５５０ｎｍ（フォトンエネルギー：０．８０１ｅＶ）における、受光感度は、１．１Ａ／Ｗ程度である。量子効率ηに換算すると、９０％近い効率である。

（第二の実施形態）
本発明の第二の形態にかかるＳｉＧｅフォトダイオードについて、具体例として、図６に示す構造を有する第二の実施形態のＳｉＧｅフォトダイオードを挙げて、詳しく説明する。

図６は、第二の実施形態のＳｉＧｅフォトダイオードの構成を模式的に示す断面図である。第二の実施形態のＳｉＧｅフォトダイオードは、ＳＯＩ基板を用いて形成されたＳｉ導波路の一部に設けられる溝中に埋め込む形態で作製されている。Ｓｉ導波路に対して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層はｂｕｔｔ接続され、高効率な受光感度特性を得ることが可能となる。この第二の実施形態では、Ｓｉ層として、ＳＯＩ構造を利用して作製されるＳｉ導波路のＳｉ導波路コア層１３を利用されている。

Ｓｉ導波路コア層１３の上面の一部に溝部２が形成されている。この溝下部には、下部電極層として、ｎ型あるいはｐ型にドーピングされた下部電極層３が形成されている。溝部２の下部および側壁を覆うように、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造を設けている。この積層構造、すなわち、ＳｉＧｅバッファ層５の上に、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６が形成されている。このＳｉ_ｘＧｅ_１−ｘ半導体吸収層６は、溝を埋め込むように形成されており、その形状は、溝部２の形状に依存して、矩形あるいは逆テーパ形状に選択している。溝部２の上部には、溝を埋め込む形状に形成されたＳｉ_ｘＧｅ_１−ｘ半導体吸収層６の表面に、上部電極層として、ｐ型あるいはｎ型にドーピングされた下部電極層４が形成されている。

図６に示す第二の実施形態のＳｉＧｅフォトダイオードでは、上部電極層の面積サイズＳ_{upper-electrode layer}は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面の面積サイズＳ_{top surface}、下部面の面積サイズＳ_{bottom surface}に対して、Ｓ_{top surface}≧Ｓ_{bottom surface}＞Ｓ_{upper-electrode layer}の条件を満たすように、選択されている。この上部電極層の平面形状と面積サイズを設定するように、溝上部には、上部電極規定ＳｉＯ_２膜８を設けている。この上部電極規定ＳｉＯ_２膜８は、上部電極層の平面形状に沿って、その周囲を取り囲む形状となっている。また、上部電極規定ＳｉＯ_２膜８は、溝上部に露呈している、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面を被覆するように形成されている。その結果、溝上部においては、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面は、上部電極規定ＳｉＯ_２膜８と上部電極層により覆われた状態となっている。

前記溝部２が設けられているＳｉ導波路コア層１３の上面は、溝部２の上部を除き、ＳｉＯ_２保護膜９により被覆されている。ＳｉＯ_２保護膜９は、Ｓｉ導波路コア層１３の両側面をも被覆している。

ＳＯＩ構造を構成する下層の絶縁体層は、Ｓｉ酸化層であり、Ｓｉ導波路の下クラッド層に利用されている。一方、第二の実施形態のＳｉＧｅフォトダイオード部分では、下部電極層の下層に設ける、埋め込み酸化層１１として機能している。埋め込み酸化層１１の膜厚ｄ_{ｌｏｗｅｒ−ｃｌａｄ}は、ｄ_{ｌｏｗｅｒ−ｃｌａｄ}≧０．５μｍの範囲に選択することが好ましい。すなわち、Ｓｉ導波路コア層１３とＳｉ支持基板１２との間の電気的な分離と、光学的な分離を図る必要があり、前記の範囲に選択することが好ましい。

Ｓｉ導波路コア層１３は、厚さｄ_{ｓｉ-ｃｏｒｅ}、幅Ｗ_{ｓｉ-ｃｏｒｅ}のコア部サイズに選択されている。Ｓｉ導波路コア層１３の一部に形成する溝部２のサイズは、コア部サイズに対応するように選択される。この溝部２の形状は、溝部２の上部開口部の形状は、矩形に、また、その縦断面の形状は、矩形に選択している。溝部２の上部開口部は、長さＬ_ｔｏｐ、幅Ｗ_ｔｏｐとすると、幅Ｗ_ｔｏｐは、コア部の幅Ｗ_{ｓｉ-ｃｏｒｅ}に対して、Ｗ_ｔｏｐ＜Ｗ_{ｓｉ-ｃｏｒｅ}の条件を満たす必要がある。溝部２は、コア部の幅に対して、その中央部に位置するように、その配置を選択することが望ましい。また、幅Ｗ_ｔｏｐとコア部の幅Ｗ_{ｓｉ-ｃｏｒｅ}の差（Ｗ_{ｓｉ-ｃｏｒｅ}−Ｗ_ｔｏｐ）は、（Ｗ_{ｓｉ-ｃｏｒｅ}−Ｗ_ｔｏｐ）≧０．１μｍの条件を満足することが好ましい。

溝部３の下部に設ける下部電極層の厚さをｄ_{lower-electrode layer}、溝部２の深さをｄ_{ｔｒｅｎｃｈ}とすると、（ｄ_{ｔｒｅｎｃｈ}＋ｄ_{lower-electrode layer}）は、（ｄ_{ｔｒｅｎｃｈ}＋ｄ_{lower-electrode layer}）≦ｄ_{ｓｉ-ｃｏｒｅ}の条件を満たす必要がある。好ましくは、（ｄ_{ｔｒｅｎｃｈ}＋ｄ_{lower-electrode layer}）＝ｄ_{ｓｉ-ｃｏｒｅ}の条件を満たすように選択する。

Ｓｉ導波路は、チャネル型あるいはリブ型のいずれも選択することが可能である。例えば、リブ型を採用する場合には、コア部の厚さｄ_{ｓｉ-ｃｏｒｅ}と、リブの裾部の厚さｄ_ｔａｉｌの差違（ｄ_{ｓｉ-ｃｏｒｅ}−ｄ_ｔａｉｌ）に相当するエッチング加工が施される。溝部２の深さｄ_{ｔｒｅｎｃｈ}を、ｄ_{ｔｒｅｎｃｈ}＝（ｄ_{ｓｉ-ｃｏｒｅ}−ｄ_ｔａｉｌ）に選択する場合、リブ型導波路を形成するエッチンク工程と、溝部２を形成するエッチング工程とを同時に実施することも可能である。

Ｓｉ導波路コア層１３の上面を被覆しているＳｉＯ_２保護膜９は、その膜厚によっては、上クラッド層としての機能を発揮する。しかし、溝部２の上面を被覆しない構成である第二の実施形態では、ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}は、２μｍ≧ｄ_{sio2-passivation}≧０．１μｍの範囲に選択している。すなわち、溝部２の上面をレジストマスクで保護し、ＳｉＯ_２保護膜９の堆積を防止する手法が適用可能な範囲に選択している。

Ｓｉ導波路に対して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層はｂｕｔｔ接続されるが、Ｓｉ導波路コア層１３中を伝播する光は、溝部２の側壁面に形成されるｉ−Ｓｉ層４とＳｉＧｅバッファ層５を介して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層に入射される。ｉ−Ｓｉ層４とＳｉＧｅバッファ層５の界面、ならびに、ＳｉＧｅバッファ層５とＳｉ_ｘＧｅ_１−ｘ半導体吸収層の界面では、屈折率の変化があり、それぞれの界面において、反射が生じる。ｉ−Ｓｉ層４の膜厚ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}と、ＳｉＧｅバッファ層５の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}を、それぞれの界面において、光学的なインピーダンス整合が行われるように最適化することにより、この界面での反射率を低減することが可能である。

例えば、入射光の真空中における波長λ_０に対して、ＳｉＧｅバッファ層５の比屈折率をｎ_ＳｉＧｅとする際、ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}・ｎ_ＳｉＧｅ≒1/4・λ_０の条件を満たすように、ＳｉＧｅバッファ層５の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}を選択することが好ましい。なお、ｉ−Ｓｉ層４の比屈折率ｎ_ｉ−Ｓｉは、Ｓｉ導波路コア層１３の比屈折率ｎ_{Ｓｉ−ｃｏｒｅ}と実質的に等しい。従って、ｉ−Ｓｉ層４とＳｉ導波路コア層１３の界面では、反射は生じない。

Ｓｉ導波路コア層１３中に埋め込むように形成されているＳｉ_ｘＧｅ_１−ｘ半導体吸収層は、Ｓｉ導波路コア層１３中に設けられた光吸収性の内部コア領域となる。内部コア領域であるＳｉ_ｘＧｅ_１−ｘ半導体吸収層を取り囲むように、ＳｉＧｅバッファ層５／ｉ−Ｓｉ層４／Ｓｉ導波路コア層１３からなる外部コア領域が形成されている状態となっている。この領域を伝播する光のモードフィールドの形状、光強度分布を最適化することで、光結合効率を向上することが可能である。例えば、溝部２の底面側においては、Ｓｉ_1-xＧｅ_ｘ半導体吸収層の内部コア領域の下層に、ＳｉＧｅバッファ層５／ｉ−Ｓｉ層４／下部電極層３からなる外部コア領域、さらに、下クラッド層の埋め込み酸化層１１が存在する。ｉ−Ｓｉ層４の膜厚ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}と、下部電極層３の膜厚ｄ_{lower-electrode layer}の合計（ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}＋ｄ_{lower-electrode layer}）を最適化することが望ましい。
ｉ−Ｓｉ層４は、Ｓｉ_1-xＧｅ_ｘ半導体吸収層を導波路コアとした導波路におけるクラッドとして捉えることが可能であり、下部電極層３の膜厚と合せて膜厚を最適化することが望ましい。

ｉ−Ｓｉ層４の膜厚ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}と、ＳｉＧｅバッファ層５の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}を最適化することで、Ｓｉ導波路コア層１３とＳｉ_ｘＧｅ_１−ｘ半導体吸収層との光結合効率をさらに改善することが可能であり、１ｄＢ以下の結合損失を達成することが可能である。

（第三の実施形態）
本発明の第三の形態にかかるＳｉＧｅフォトダイオードについて、具体例として、図７に示す構造を有する第三の実施形態のＳｉＧｅフォトダイオードを挙げて、詳しく説明する。

図７は、第三の実施形態のＳｉＧｅフォトダイオードの構成を模式的に示す断面図である。第三の実施形態のＳｉＧｅフォトダイオードは、ＳＯＩ基板を用いて形成されたＳｉ導波路の一部に設けられる溝中に埋め込む形態で作製されている。Ｓｉ導波路に対して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層はｂｕｔｔ接続され、高効率な受光感度特性を得ることが可能となる。この第三の実施形態では、Ｓｉ層として、ＳＯＩ構造を利用して作製されるＳｉ導波路のＳｉ導波路コア層１３を利用されている。

第三の実施形態のＳｉＧｅフォトダイオードにおいては、Ｓｉ導波路コア層１３の上面は、溝部２の上部を含め、ＳｉＯ_２保護膜９により被覆されている。その際、上部電極層に対するメタル電極層１５は、ＳｉＯ_２保護膜９の表面に設け、上部電極層とメタル電極１５との間の電気的接続は、多結晶Ｓｉからなるブリッジ１４によりなされている。

図７に示す第三の実施形態のＳｉＧｅフォトダイオードでも、上部電極層の面積サイズＳ_{upper-electrode layer}は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面の面積サイズＳ_{top surface}、下部面の面積サイズＳ_{bottom surface}に対して、Ｓ_{top surface}≧Ｓ_{bottom surface}＞Ｓ_{upper-electrode layer}の条件を満たすように、選択されている。この上部電極層の平面形状と面積サイズを設定するように、溝上部には、上部電極規定ＳｉＯ_２膜８を設けている。この上部電極規定ＳｉＯ_２膜８は、上部電極層の平面形状に沿って、その周囲を取り囲む形状となっている。また、上部電極規定ＳｉＯ_２膜８は、溝上部に露呈している、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面を被覆するように形成されている。その結果、溝上部においては、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層６の上部表面、Ｓｉ真性半導体層４およびＳｉＧｅバッファ層５を積層した積層構造の端面は、上部電極規定ＳｉＯ_２膜８と上部電極層により覆われた状態となっている。

前記溝部２が設けられているＳｉ導波路コア層１３の上面は、溝部２の上部を含め、ＳｉＯ_２保護膜９により被覆されている。ＳｉＯ_２保護膜９は、Ｓｉ導波路コア層１３の両側面をも被覆している。

ＳｉＯ_２保護膜９は、Ｓｉ導波路コア層１３の上面ならびに両側面を被覆している。

Ｓｉ導波路コア層１３の上面を被覆しているＳｉＯ_２保護膜９は、その膜厚によっては、上クラッド層としての機能を発揮する。ＳｉＯ_２保護膜９を上クラッド層として利用する第三の実施形態では、ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}は、２μｍ≧ｄ_{sio2-passivation}≧０．１μｍの範囲に選択することが好ましい。

ＳｉＯ_２保護膜９を上クラッド層として利用することにより、Ｓｉ導波路コア層１３中を伝播する光のモードフィールドは、そのピーク位置を、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の中心と一致させることが可能となる。

上記の第二の実施形態においては、ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}が薄いため、Ｓｉ導波路コア層１３中を伝播する光のモードフィールドは、そのピーク位置は、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の中心ではなく、Ｓｉ導波路コア層１３の上面側に偏っている。それに対して、第三の実施形態では、ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}が増すことで、Ｓｉ導波路コア層１３中を伝播する光のモードフィールドのピーク位置の上面側への偏りを低減し、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の中心に近づけることが可能となっている。

従って、Ｓｉ導波路コア層１３に対して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層はｂｕｔｔ接続する際、その光結合効率の更なる改善が可能である。ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}の最適化を図ると、９５％の光結合効率を達成することも可能である。

その際、上部電極層に対するメタル電極層１５は、ＳｉＯ_２保護膜９の表面に設け、上部電極層とメタル電極１５との間の電気的接続は、多結晶Ｓｉからなるブリッジ１４によりなされている。この多結晶Ｓｉからなるブリッジ１４は、ＳｉＯ_２保護膜９を貫通するホールを形成し、その内部にｐ型ドーピングされた多結晶ＳｉをＣＶＤ法により埋め込むように堆積することで作製される。多結晶Ｓｉからなるブリッジ１４を複数設け、各ブリッジ１４の配置間隔を周期的にすることも可能である。その際、ＳｉＯ_２保護膜９中に、周期的に配置されるブリッジ１４に起因して、実効的屈折率が周期的に変化する構造が導入される。実効的屈折率が周期的に変化する構造は、屈折率グレーティングとして機能させることが可能である。すなわち、該Ｓｉ導波路中を伝播する光中、特定の波長領域を選択するグレーティングとして機能させることが可能である。その結果、第三の実施形態のＳｉＧｅフォトダイオードにおいて、該グレーティング機能により選択される特定の波長領域の光に対応して、その受光感度にも波長依存性が付加される。

図７に示す第三の実施形態のＳｉＧｅフォトダイオードの具体例として、上部電極層と下部電極層を、ｐ型上部電極層とｎ型下部電極層の組み合わせに選択している、ｐ−ｉ−ｎ型ＳｉＧｅフォトダイオードの構成例（実施態様）と、その作製工程を以下に説明する。

図８−１、８−２，８−３は、第三の実施形態のＳｉＧｅフォトダイオードの作製工程の一例を示す断面図である。図に示す具体例では、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層として、Ｇｅ層を採用する事例によって、その工程を説明する。

図８−１中の工程（ａ）に示すように、Ｓｉ支持基板１２上に作製されたＳＯＩ層１６をＳｉ層として利用する。その際、ＳＯＩ構造の形成に利用される絶縁層、すなわち、Ｓｉ酸化膜は、埋め込み酸化層１１として利用される。この事例で使用される該ＳＯＩ層１６は、ｎ型ドーピングしたＳｉ層である。該Ｓｉ層の抵抗率は、１〜１０Ω・ｃｍ程度とし、ドーピングされているドナー濃度は、１０^１５〜１０^１６ｃｍ^−３程度である。

ＳｉＧｅフォトダイオードを作製する領域は、Ｓｉ導波路のＳｉ導波路コア層１３にパターニング加工される。Ｓｉ導波路コア層１３を構成する部分では、ＳＯＩ層１６の膜厚は、Ｓｉ導波路コア層１３の厚さｄ_{ｓｉ-ｃｏｒｅ}とされている。

この事例では、Ｓｉ導波路コア層１３の形状は、厚さｄ_{ｓｉ-ｃｏｒｅ}＝０．３μｍ（３００ｎｍ）、幅Ｗ_{ｓｉ-ｃｏｒｅ}＝０．５μｍに選択されている。その際、該フォトダイオードを形成する受光部は、導波路幅をテーパ状に除々に広げて、十分広い導波路幅とした領域に設けている。

Ｓｉ導波路の光伝送路では、幅Ｗ_{ｓｉ-ｃｏｒｅ}＝０．５μｍのＳｉ導波路コア層１３を採用しており、導波光の電場フィールドは、コア層からクラッド部に染み出した状態となっている。一方、フォトダイオードを形成する受光部では、コア層の幅を広げることにより、クラッド部へ染み出す比率を相対的に抑制し、電極などによる吸収損失などの影響を軽減している。また、受光部における光散乱を低減するため、導波路幅をテーパ状に除々に広げた領域に該フォトダイオードを配置している。

ＳＯＩ層１６の結晶方位は、その面方位は（１００）となっている。その際、この事例では、溝部２の作製部位における、Ｓｉ導波路コア層１３の光伝播方向は、＜０１１＞方向に選択されている。作製する溝部２の平面形状は矩形とし、その長さＬの方向は、光伝播方向に、その幅Ｗの方向は、それと直交するＳｉ導波路コア層１３の幅方向と一致させている。

工程（ｂ）は、Ｓｉ導波路コア層１３に利用される、ＳＯＩ層１６の一部に凹部を形成する工程である。

ＳＯＩ層１６の表面にＳｉＮ_ｘ膜を形成し、溝部２の作製部位に開口部を設けたＳｉＮ_ｘマスク１７を作製する。該ＳｉＮ_ｘマスク１７をエッチンクマスクとして、反応性エッチングにより、ＳＯＩ層１６の一部をエッチング除去する。前記開口部から、深さｄ_etchingをエッチングし、凹部を形成する。ＳｉＮ_ｘマスク１７の開口部は、例えば、長さＬ_{etching-ｍａｓｋ}＝１０μｍ、幅Ｗ_{etching-ｍａｓｋ}＝４．５μｍの矩形とする。凹部の深さｄ_etchingは、ｄ_etching＝２００ｎｍに選択されている。

反応性エッチングでは、反応性ガスとして、Ｃ_４Ｆ_８およびＳＦ_６ガスを混合して使用している。また、ＳｉＮ_ｘ膜の形成には、例えば、ＰＥ−ＣＶＤ法を利用し、堆積されるＳｉＮ_ｘ膜の膜厚ｄ_ＳｉＮｘは、ｄ_ＳｉＮｘ＝１００ｎｍに選択している。

さらに、露出しているＳＯＩ層１６の表面に、１０００℃で１４分程度の水蒸気中熱処理を施す。この水蒸気酸化処理により、エッチングで形成された凹部の底部および側壁面に、膜厚２０ｎｍ程度のＳｉＯ_２酸化膜１８が形成される。

工程（ｃ）は、溝部２の下部に設けるｎ型下部電極層を作製する工程である。

ＳｉＯ_２酸化膜１８で表面を被覆保護した凹部の底面に、Ｐ（リン）を１×１０^１８／ｃｍ^−３程度イオン注入（加速電圧１０ｋｅＶ）する。このイオン注入領域は、例えば、長さＬ_{ｎ−ｉｍｐｌａｎｔ}＝９．５μｍ、幅Ｗ_{ｎ−ｉｍｐｌａｎｔ}＝４μｍの矩形とする。また、イオン注入の深さｄ_{ｎ−ｉｍｐｌａｎｔ}は、１００ｎｍ程度となっている。その際、凹部の側壁面へのイオン注入の阻止は、ＳｉＯ_２層を利用して行っている。

注入されたＰの活性化は、ＳｉＯ_２酸化膜１８を保護膜とし利用し、ランプ加熱などのRapid Thermal Annealing法を利用し、８００℃、１分間程度の熱処理により行っている。活性化処理によって、イオン注入領域に、ｎ^＋ドープ層１９が作製される。このｎ^＋ドープ層１９の厚さｄ_{lower-electrode layer}は、１００ｎｍ程度となっている。

工程（ｄ）は、ＳｉＯ_２酸化膜１８を除去し、溝部２を作製する工程である。

活性化処理後、ＳｉＯ_２酸化膜１８をＢＨＦ（バッファードフッ酸）により、エッチング除去する。

その結果、下部にｎ型下部電極層が作製されている溝部２が作製される。この事例では、作製される溝部２は、その深さｄ_{ｔｒｅｎｃｈ}は、２００ｎｍ程度となっている。また、溝部２の横断面の形状も、矩形であり、溝部２の上部開口部は、長さＬ_ｔｏｐ＝１０μｍ、幅Ｗ_ｔｏｐ＝４．５μｍ、底部は、長さＬ_{ｂｏｔｔｏｍ}＝１０μｍ、幅Ｗ_{ｂｏｔｔｏｍ}＝４．５μｍに選択されている。従って、溝部２は、矩形形状となっている。

工程（ｅ）は、溝部２の底部と側壁面を被覆するように、ｉ−Ｓｉ層４とＳｉＧｅバッファ層５からなる積層構造を形成する工程である。

この事例では、ＳｉＧｅバッファ層５として、Ｓｉ_０．５Ｇｅ_０．５バッファ層を採用している。

まず、溝部２の底部と側壁面上に、ソースガスとしてＳｉ_２Ｈ_６を用いて、基板温度５００℃で、ＵＨＶ−ＣＶＤ法により、ｉ−Ｓｉ層４を２０ｎｍ程度形成する。引き続き、基板温度を４００℃から５５０℃として、ソースガスとして、Ｓｉ_２Ｈ_６およびＧｅＨ_４を用いて、ＵＨＶ−ＣＶＤ法により、Ｓｉ_０．５Ｇｅ_０．５バッファ層を積層する。積層されるＳｉ_０．５Ｇｅ_０．５バッファ層の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}は、１０ｎｍ以上とする。

この事例では、Ｓｉ_０．５Ｇｅ_０．５バッファ層の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}は、Ｓｉ導波路コア層１３からＧｅ光吸収層１８へと光入射がなされる際、ｉ−Ｓｉ層４とＳｉＧｅバッファ層５の界面、ＳｉＧｅバッファ層５とＧｅ光吸収層１８の界面を通過する。ＳｉＧｅバッファ層５の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}は、これらの界面において、光学的なインピーダンス整合が行われるように調整されている。

ｉ−Ｓｉの比屈折率ｎ_ｉ−Ｓｉは、ｎ_ｉ−Ｓｉ＝３．４５、Ｓｉ_０．５Ｇｅ_０．５バッファ層の比屈折率ｎ_{ＳｉＧｅ−ｂｕｆｆｅｒ}は、ｎ_{ＳｉＧｅ−ｂｕｆｆｅｒ}＝３．７５である。その際、入射光の真空中における波長λ_０＝１５５０ｎｍとする際、ＳｉＧｅバッファ層５の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}は、１０〜１００ｎｍに選択している。なお、ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}・ｎ_ＳｉＧｅ≒1/4・λ_０の条件は、ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}≒１００ｎｍに相当する。

工程（ｆ）は、ｉ−Ｓｉ層４とＳｉＧｅバッファ層５からなる積層構造上に、Ｇｅ層を成長し、Ｇｅ光吸収層１８を形成する工程である。

まず、Ｓｉ_０．５Ｇｅ_０．５バッファ層上に、基板温度を３００℃から３７０℃として、ソースガスとしてＧｅＨ_４を用いて、ＵＨＶ−ＣＶＤ法により、Ｇｅシード層を成長させる。その際、Ｇｅシード層の膜厚ｄ_{Ｇｅ−ｓｅｅｄ}は、数十ｎｍ程度とする。引き続き、Ｇｅシード層上に、基板温度を５５０℃から６５０℃として、ソースガスとしてＧｅＨ_４を用いて、ＵＨＶ−ＣＶＤ法により、Ｇｅ層を成長させる。その際、Ｇｅ層の膜厚ｄ_Ｇｅは、百数十ｎｍ程度に選択している。

従って、溝部２中に埋め込む構造に作製されるＧｅ光吸収層１８の膜厚ｄ_ｉは、（ｄ_{Ｇｅ−ｓｅｅｄ}＋ｄ_Ｇｅ）に相当し、１９０ｎｍ程度となる。その際、溝部２の底面上に堆積されている、ｉ−Ｓｉ層４の膜厚ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}、ＳｉＧｅバッファ層５の膜厚ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}、Ｇｅ光吸収層１８の膜厚ｄ_ｉの合計（ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}＋ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}＋ｄ_ｉ）は、２００ｎｍ程度となる。すなわち、溝部２の深さｄ_{ｔｒｅｎｃｈ}と合計膜厚（ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}＋ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}＋ｄ_ｉ）は、ｄ_{ｔｒｅｎｃｈ}≒（ｄ_{ｉ−Ｓｉ-ｂｏｔｔｏｍ}＋ｄ_{ＳｉＧｅ−ｂｕｆｆｅｒ}＋ｄ_ｉ）となっている。その結果、Ｇｅ光吸収層１８の表面は、ＳｉＮ_ｘマスク１７の下面と同じ水準に達する。

Ｇｅ光吸収層１８の底部のサイズは、長さＬ_{ｉ−ｂｏｔｔｏｍ}＝１０μｍ、幅Ｗ_{ｉ−ｂｏｔｔｏｍ}＝４．５μｍ、一方、溝部２の表面側に露呈するサイズは、長さＬ_{ｉ−ｔｏｐ}＝１０μｍ、幅Ｗ_{ｉ−ｔｏｐ}＝４．５μｍとなっている。

工程（ｇ）は、Ｇｅ光吸収層１８の表面に、上部電極層の作製に利用するｉ−Ｓｉ層１９を形成する工程である。

Ｇｅ光吸収層１８の表面上に、基板温度を６００℃として、ソースガスとしてＳｉ_２Ｈ_６を用いて、ＵＨＶ−ＣＶＤ法により、ｉ−Ｓｉ層１９を成長させる。その際、ｉ−Ｓｉ層１９の膜厚ｄ_{ｉ−Ｓｉ−ｔｏｐ}は、５０ｎｍ程度に選択している。

その後、ＳＯＩ層１６の表面を被覆していたＳｉＮ_ｘマスク１７を除去する。約１３０℃の熱リン酸中に、約１時間置くことにより、ＳｉＮ_ｘ膜を選択的にエッチング除去している。

工程（ｈ）は、ｉ−Ｓｉ層１９を利用して、ｐ型上部電極層を形成する工程である。

まず、ＳＯＩ層１６の上面を被覆するように、プラズマＣＶＤ法によりＳｉＯ_２膜を堆積する。このＳｉＯ_２膜の膜厚は、１００ｎｍ程度に選択している。このＳｉＯ_２膜に、ｉ−Ｓｉ層１９の上面となる位置に開口部を設け、イオン注入用のマスクパターンである、電極規定ＳｉＯ_２マスク２０を作製する。該電極規定ＳｉＯ_２マスク２０に設ける開口部サイズは、Ｇｅ光吸収層１８の底部サイズよりも小さくする。この事例では、開口部のサイズは、長さＬ_{ｍａｓｋ−ｏｐｅｎｉｎｇ}＝９．２μｍ、幅Ｗ_{ｍａｓｋ−ｏｐｅｎｉｎｇ}＝３．８μｍに選択している。開口部を形成するパターニングでは、所望のパターンのレジストマスクを用いて、ＳｉＯ_２膜をＢＨＦ処理して、エッチングする。

該開口部に露呈しているｉ−Ｓｉ層１９の上面に、Ｂ（ボロン）を１×１０^２０／ｃｍ^−３程度イオン注入する。このイオン注入領域は、長さＬ_{ｐ−ｉｍｐｌａｎｔ}＝３．８μｍ、幅Ｗ_{ｐ−ｉｍｐｌａｎｔ}＝９．２μｍの矩形となる。また、イオン注入の深さｄ_{ｐ−ｉｍｐｌａｎｔ}は、１００ｎｍ程度となっている。

注入されたＢの活性化は、ランプ加熱などのRapid Thermal Annealing法を利用し、８００℃、１分間程度の熱処理により行っている。活性化処理によって、ｐ−Ｓｉ層１９が作製される。ｐ−Ｓｉ層１９の厚さは、ｄ_{upper-electrode layer}５０ｎｍ程度となっている。作製されたｐ−Ｓｉ層１９を、ｐ型上部電極層として利用する。

その後、電極規定ＳｉＯ_２マスク２０については、溝部２の表面を被覆している部分を残して、ＳＯＩ層１６の上面を被覆している部分をエッチング除去する。

工程（ｉ）は、Ｓｉ導波路コア層１３を被覆するＳｉＯ_２保護膜９の形成と、該ＳｉＯ_２保護膜９の上面に形成されるメタル電極層１５とｐ−Ｓｉ層１９とを電気的に接続する多結晶Ｓｉブリッジ１４を作製する工程である。

パターニングされ、Ｓｉ導波路コア層１３の形状とされているＳＯＩ層１６を被覆するように、ＣＶＤ法により、ＳｉＯ_２保護膜９を形成する。該ＳｉＯ_２保護膜９は、電極規定ＳｉＯ_２マスク２０による段差を覆い隠すに十分な膜厚とされている。ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}は、１〜２μｍに選択されている。

ｐ−Ｓｉ層１９の上部となる位置に、ＳｉＯ_２保護膜９の上面から、ｐ−Ｓｉ層１９の表面に達するホールを作製する。このホールを埋め込むように、ｐ型ドーピングされたｐｏｌｙ−ＳｉをＣＶＤ法により形成する。形成されたｐ型ｐｏｌｙ−Ｓｉは、多結晶Ｓｉブリッジ１４として使用される。ＳｉＯ_２保護膜９の上面に、Ｔｉ／Ａｌ（１μｍ）層を形成して、多結晶Ｓｉブリッジ１４に対するメタル電極層１５とする。

結果的に、ｐ−Ｓｉ層１９は、多結晶Ｓｉブリッジ１４を介して、メタル電極層１５と電気的に接続される。

作製される多結晶Ｓｉブリッジ１４のサイズは、横断面は、長さＬ_{ｂｒｉｄｇｅ}＝０．２μｍ、幅Ｗ_{ｂｒｉｄｇｅ}＝３．５μｍの矩形に選択され、その高さＨ_{ｂｒｉｄｇｅ}は、ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}と等しくなる。

一方、Ｓｉ導波路コア層１３となるＳＯＩ層１６の下層には、埋め込み酸化膜１１が、上層には、ＳｉＯ_２保護膜９が設けられている。Ｓｉ導波路の領域では、埋め込み酸化膜１１は、下クラッド層として、また、ＳｉＯ_２保護膜９は上クラッド層として機能する。Ｓｉ導波路コア層１３の厚さｄ_{ｓｉ-ｃｏｒｅ}＝０．３μｍ、埋め込み酸化膜１１の膜厚ｄ_{ｌｏｗｅｒ−ｃｌａｄ}＝１μｍ、ＳｉＯ_２保護膜９の膜厚ｄ_{sio2-passivation}＝１μｍに選択する際、Ｓｉ導波路コア層１３中を伝播する光のモードフィールドは、そのピーク位置は、Ｓｉ導波路コア層１３のほぼ中央に位置する。従って、Ｓｉ導波路コア層１３の上面から、０．１５μｍ程度に位置する。

この時、光接続における損失を低減するために、ＳｉＧｅ光吸収層６の形状を逆テーパ形状とすることにより、接続部における段差を改善することが可能となる。

ＳｉＧｅ光吸収層６の形状を逆テーパ形状とする際、その側壁面の傾斜角θ_{ｔａｐｅｒ}は、９０゜＞θ_{ｔａｐｅｒ}≧１５゜の範囲に選択することが好ましい。ＳｉＧｅ光吸収層６の形状を逆テーパ形状とする際には、溝部２の形状も対応させて、逆テーパ形状とする。

ＳｉＧｅ光吸収層６について、その膜厚ｄ_ｉ＝２００ｎｍ、底部サイズを長さＬ_{ｉ−ｂｏｔｔｏｍ}＝８μｍ、幅Ｗ_{ｉ−ｂｏｔｔｏｍ}＝４μｍとする場合、矩形の形状から、θ_{ｔａｐｅｒ}＝約７５゜の逆テーパ形状に変更すると、約１０％程度の光接続効率の向上が見込まれる。

（第四の実施形態）
図９は、本発明のｐｉｎ型ＳｉＧｅフォトダイオードを搭載した、４０Ｇｂｐｓ（ギガビット毎秒）伝送用光受信モジュールを示す。

図中において、フォトダイオードは、ＳＯＩ基板上に形成されたＳｉ導波路中にＳｉＧｅ膜を選択的にエピタキシャル成長させた基板を用い、ＰＩＮ接合が形成されている。フォトダイオードは、チップキャリア３８上に搭載され、光ファイバー３７およびレンズにより光結合が、また後段のプリアンプＩＣ３７に電気接続がなされている。

通常４０Ｇｂｐｓ光受信モジュールでは、モジュール中に搭載されるフォトダイオードには、側面入射導波路型が多く用いられている。その理由は、半導体面に光を入射する面入射型では電荷キャリア走行時間を減らすために吸収層を薄くすると、高い量子効率が得られないためである。また、側面入射導波路型は、吸収層の面内方向で光を吸収することにより、電荷キャリア走行時間が短いままで高い量子効率が得られる。

上記の構成のＳｉＧｅフォトダイオードでは、Ｓｉ半導体ＣＭＯＳプロセスが適用できるので、光伝送用受信モジュールの低コスト化が可能になる。図９に示した、上記の構成のＳｉＧｅフォトダイオードを利用している４０Ｇｂｐｓ光受信モジュールでは、波長１．５５μｍ伝送において、最小受信感度−１２ｄＢｍが得られ、通常の側面入射導波路型化合物フォトダイオードを搭載した４０Ｇｂｐｓ受信モジュールと、特性的にも遜色の無いレベルが実現できることが確認された。

（第五の実施形態）
図１０は、本発明のフォトダイオードを搭載したＬＳＩチップ間光インターコネクト構成を示す。

図中において、光信号入力ファイバー２８からの光信号は、凹面鏡３０により本発明による導波路結合型フォトダイオード２０の端面に照射される。

同様の構成を有する光インターコネクトにおいて、波長１３００ｎｍの光を用いる場合、フォトダイオードの半導体材料はＳｉＧｅである。ＳｉＧｅ製のフォトダイオードは、Ｓｉ導波路コア層を伝送される光パワーを、ポリＳｉブリッジアレイにより波数マッチングして光結合させることにより、光電流を発生することで、フォトダイオード配線層２６を通してＬＳＩに光信号に対応した電流を流す。また、導波路端面をテーパ形状に囲うことにより、凹面鏡とフォトダイオードの位置に関する結合トレランスは、±１μｍ以上にとることが可能である。

フォトダイオード配線層２６は、ＬＳＩのフォトダイオード配線用ビア２３に電気的に接続される。ここで、光信号の入力には、光ファイバーの代わりに平面光導波路など良く知られた他の光導波手段を用いることもできる。また、集光手段としては、凹面鏡のかわりに、凸レンズなどの集光機構を用いることもできる。また、フォトダイオードの直後のフォトダイオード配線層の途中に電気信号増幅のためのプリアンプを置くこともできる。

ＬＳＩからの電気信号は、光源および変調用電気信号ビア２２から光源および変調用電気配線層２５を通って、電気変調機構を備えたＶＣＳＥＬ（面発光レーザ）光源２１により光信号に変換される。光信号は、凹面鏡３０で反射されて光信号出力ファイバー２７に送られる。電気変調機構を備えたＶＣＳＥＬ光源２１は、電気により光を変調する周知の他の機構、例えば、外部光源からの光を電気光学効果または熱光学効果により変調するマッハツエンダー型の変調器により置き換えることができる。

ここで、通常のＬＳＩチップ間インターコネクトでは、２０ＧＨｚ以上の高速動作を目的とする場合、中に搭載されるフォトダイオードは、応答高速化のためＩｎＰ基板上に成長させたＩｎＧａＡｓ等の化合物半導体材料などが用いられる。化合物半導体は、Ｓｉ半導体素子の製造プロセスとの整合性が悪く、コストが高くなるという欠点があった。

これに対し、本発明によるフォトダイオードは、ＳｉＧｅを用いるため、Ｓｉ製のフォトダイオードと同様に、Ｓｉ基板を利用して、ＣＭＯＳ製造技術を利用することが可能であり、製造コストを引き下げることができる。また、実際、図１０に例示する本発明による光インターコネクトでは、２０−４０ＧＨｚの高速光電気変換動作が確認された。

以上、実施形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施形態（及び実施例）に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２００８年３月７日に出願された日本出願特願２００８−５７９６１を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明にかかるフォトダイオードは、情報処理および通信分野において利用される、赤外領域を含む光の信号を高速に電気信号に変換するフォトダイオードとして利用可能である。特には、本発明にかかるフォトダイオードは、１．３μｍ帯から１．５５μｍ帯の光の信号を高速に電気信号に変換するＳｉＧｅフォトダイオードとして、好適に利用できる。

Claims

Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層と、その上部に設ける上部電極層および下部に設ける下部電極層とで構成されるｐ−ｉ−ｎ型フォトダイオードであって、
該ｐ−ｉ−ｎ型フォトダイオードは、
Ｓｉ層の一部に形成される溝中に、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層が埋め込まれた構造を有し、
溝下部に形成された、ｐ型あるいはｎ型にドーピングされた下部電極層と、
溝下部および側壁に形成された、Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造と、
該積層構造の上の形成された、矩形形状あるいは逆テーパ形状からなる前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層と、
溝上部に形成された、ｎ型あるいはｐ型にドーピングされた上部電極層とを具えている
ことを特徴とするＳｉＧｅフォトダイオード。
前記上部電極層は、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の上部面上に形成され、
前記上部電極層の面積サイズＳ_{upper-electrode layer}と、前記Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層の下部面の面積サイズＳ_{bottom surface}を、Ｓ_{bottom surface}＞Ｓ_{upper-electrode layer}の関係を満たすように選択している
ことを特徴とする請求項１に記載のＳｉＧｅフォトダイオード。
該ｐ−ｉ−ｎ型フォトダイオードは、Ｓｉ導波路と光接続されており、
前記Ｓｉ真性半導体層およびＳｉＧｅバッファ層の積層構造を介して、Ｓｉ_ｘＧｅ_１−ｘ半導体吸収層は、Ｓｉ導波路と光接続する際、
該光接続部位におけるインピーダンス整合がなされている
ことを特徴とする請求項１に記載のＳｉＧｅフォトダイオード。
前記上部電極層は、上部メタル電極層と電気的に接続されており、
前記上部電極層と上部メタル電極層の電気的な接続は、多結晶Ｓｉからなるブリッジ構造により達成されている
ことを特徴とする請求項１−３のいずれか一項に記載のＳｉＧｅフォトダイオード。
前記多結晶Ｓｉからなるブリッジ構造は、多結晶Ｓｉブリッジアレイにより構成されており、
該多結晶Ｓｉブリッジアレイは、複数の多結晶Ｓｉブリッジが周期的に配置される構造を有しており、
該周期的な構造により、波長領域の選択がなされている
ことを特徴とする請求項４に記載のＳｉＧｅフォトダイオード。
請求項１〜５のいずれか一項に記載のＳｉＧｅフォトダイオードを受光部に具えるＬＳＩ上の光配線システム。
請求項１〜５のいずれか一項に記載のＳｉＧｅフォトダイオードが形成されたＳｉ基板と、前記Ｓｉ基板上に前記フォトダイオードとモノリシックに形成されたＬＳＩ電子回路とを具える光インタコネクションモジュール。