CN101666919B - 一种具有刻蚀容差的硅狭缝波导电极 - Google Patents

一种具有刻蚀容差的硅狭缝波导电极 Download PDF

Info

Publication number
CN101666919B
CN101666919B CN200910152944XA CN200910152944A CN101666919B CN 101666919 B CN101666919 B CN 101666919B CN 200910152944X A CN200910152944X A CN 200910152944XA CN 200910152944 A CN200910152944 A CN 200910152944A CN 101666919 B CN101666919 B CN 101666919B
Authority
CN
China
Prior art keywords
silicon
waveguide
slit
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910152944XA
Other languages
English (en)
Other versions
CN101666919A (zh
Inventor
杨建义
肖司淼
江晓清
郝寅雷
周强
李锡华
王明华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN200910152944XA priority Critical patent/CN101666919B/zh
Publication of CN101666919A publication Critical patent/CN101666919A/zh
Application granted granted Critical
Publication of CN101666919B publication Critical patent/CN101666919B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

本发明公开了一种具有刻蚀容差的硅狭缝波导电极。在绝缘体上的硅材料的顶层硅中部设有硅狭缝波导,包括一侧硅波导、狭缝、另一侧硅波导、以及狭缝底部刻蚀残留的本征硅I或狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅。狭缝中填充同时作为上包层的电光材料。它的一侧硅波导以及与之相连的加上负电压的P型掺杂的硅平板,另一侧硅波导以及与之相连的加上正电压的N型掺杂的硅平板,共同构成了硅狭缝波导的电极。本发明利用硅材料的PN结和PIN结反偏耗尽的特性,通过在狭缝波导的两侧电极部分分别进行N型和P型掺杂,并施加反偏电压形成结区耗尽,在物理上阻断了左右电极之间的导电性,从而能够允许狭缝的刻蚀有残留,增大了刻蚀工艺的容差。

Description

一种具有刻蚀容差的硅狭缝波导电极
技术领域
本发明涉及光波导电极,特别是涉及一种具有刻蚀容差的硅狭缝波导电极。
背景技术
硅基光子技术是实现低成本、高密度的光通信和光互连的重要技术手段之一。然而由于间接带隙的限制,制约了硅材料本身的高速电光调制。目前常用的解决办法是通过载流子注入带来的色散效应,实现对硅材料的间接电光调制,它的速度仅能达到纳秒量级。
2004年提出的硅狭缝波导引入了新的导波概念。它通过一种由两个距离很近的亚微米硅波导及其中间的狭缝组成的整体结构,把光限制在低折射率的狭缝内部,并在狭缝中填充电光材料等具有特殊性能的物质。两侧距离很近的硅波导掺杂直接充当电极,利用大电场强度下电光材料的直接电光效应补充硅材料本身的不足。电光材料的调制速度可达皮秒量级。
目前已有报道的硅狭缝波导的电极,有:在硅波导外侧增加深刻蚀而成的很薄的硅平板作为引出电极,和直接在硅波导侧面刻出等高的梳状引出电极这两种结构,但均采用了对两侧电极进行同类型掺杂(同为N型或同为P型)的方案。这就要求电极中间的狭缝必须刻蚀到绝缘的二氧化硅掩埋层,以防止两侧电极的相互导通。在实际制作中,带来很大的工艺难度。
发明内容
为了增大实际刻蚀工艺的容差,本发明的目的在于提供一种具有刻蚀容差的硅狭缝波导电极,在结合硅材料的PN结和PIN结的物理特性的基础上,利用反偏耗尽特性,阻断了两侧电极之间的导电性,降低了电极中间狭缝的刻蚀工艺难度,并能与标准的CMOS工艺很好的兼容。
本发明的目的是通过以下技术方案实现的:
在二氧化硅掩埋层上层中部设有硅狭缝波导,硅狭缝波导的电极一侧设有加上负电压的P型掺杂的硅,硅狭缝波导的电极另一侧设有加上正电压的N型掺杂的硅;硅狭缝波导由一侧硅波导、狭缝、另一侧硅波导,以及狭缝底部刻蚀残留的本征硅I或狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅构成,硅狭缝波导的狭缝中填充同时作为上包层的电光材料,电极一侧的P型掺杂的硅在结构上分为两部分:紧邻狭缝处为一侧硅波导,一侧硅波导的另一侧依次连接P型轻掺杂的硅平板以及P型重掺杂的硅平板;电极另一侧的N型掺杂的硅在结构上也分为两部分:紧邻狭缝处为另一侧硅波导,另一侧硅波导的另一侧依次连接N型轻掺杂的硅平板以及N型重掺杂的硅平板。
所述硅狭缝波导的电极的掺杂浓度分为两种:狭缝的一侧硅波导、一侧硅波导相连的P型轻掺杂的硅平板,另一侧硅波导、另一侧硅波导相连的N型轻掺杂的硅平板均为<1018cm-3轻掺杂;外侧P型重掺杂的硅平板和N型重掺杂的硅平板为>1020cm-3重掺杂。
所述硅狭缝波导的电极一侧的P型掺杂的硅,其掺杂离子是P型离子;另一侧的N型掺杂的硅,其掺杂离子是N型离子。
所述狭缝底部刻蚀残留的本征硅I或狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅的高度等于零到硅平板高度之间的任意高度。
所述负电压加在P型重掺杂的硅平板上,与P型重掺杂的硅平板相连的P型轻掺杂的硅平板和一侧硅波导由于电荷迁移具有负电;正电压加在N型重掺杂的硅平板上,与N型重掺杂的硅平板相连的N型轻掺杂的硅平板和另一侧硅波导由于电荷迁移具有正电。
本发明具有的有益效果是:
本发明利用硅材料的PN结和PIN结反偏耗尽的特性,通过在狭缝波导的两侧电极部分分别进行N型和P型掺杂,并施加反偏电压形成结区耗尽,在物理上阻断了左右电极之间的导电性,从而能够允许狭缝的刻蚀有残留,增大了刻蚀工艺的容差。且与CMOS平面工艺完全兼容。
附图说明
图1是基于PIN原理的硅狭缝波导及电极的俯视图。
图2是基于PIN原理的硅狭缝波导及电极的剖面图。
图3是基于PN结原理的硅狭缝波导及电极的俯视图。
图4是基于PN结原理的硅狭缝波导及电极的剖面图。
图中:1、硅狭缝波导,2、电极,3、P型掺杂的硅,4、N型掺杂的硅,5、绝缘体上的硅材料,6、顶层硅,7、一侧硅波导,8、另一侧硅波导,9、狭缝,10、狭缝底部刻蚀残留的本征硅I,11、狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅,12、上包层,13、P型轻掺杂的硅平板,14、P型重掺杂的硅平板,15、N型轻掺杂的硅平板,16、N型重掺杂的硅平板,17、衬底硅,18、二氧化硅掩埋层。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1-图4所示,本发明的绝缘体上的硅材料5是由顶层硅6、二氧化硅掩埋层18和衬底硅17组成。在二氧化硅掩埋层18上层中部设有硅狭缝波导1,硅狭缝波导1的电极2一侧设有加上负电压的P型掺杂的硅3,硅狭缝波导1的电极2另一侧设有加上正电压的N型掺杂的硅4;硅狭缝波导1由一侧硅波导7、狭缝9、另一侧硅波导8,以及狭缝底部刻蚀残留的本征硅I10(如图1、图2所示)或狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅11(如图3、图4所示)构成,硅狭缝波导1的狭缝9中填充同时作为上包层12的电光材料,电极2一侧的P型掺杂的硅3在结构上分为两部分:紧邻狭缝9处为一侧硅波导7,一侧硅波导7的另一侧依次连接P型轻掺杂的硅平板13以及P型重掺杂的硅平板14;电极2另一侧的N型掺杂的硅4在结构上也分为两部分:紧邻狭缝9处为另一侧硅波导8,另一侧硅波导8的另一侧依次连接N型轻掺杂的硅平板15以及N型重掺杂的硅平板16。硅狭缝波导1的电极2一侧的P型掺杂的硅3和另一侧的N型掺杂的硅4,是可以互换的。
所述硅狭缝波导1的电极2的掺杂浓度分为两种:狭缝9的一侧硅波导7、一侧硅波导7相连的P型轻掺杂的硅平板13,另一侧硅波导8、另一侧硅波导8相连的N型轻掺杂的硅平板15均为<1018cm-3轻掺杂;外侧P型重掺杂的硅平板14和N型重掺杂的硅平板16为>1020cm-3重掺杂。
所述硅狭缝波导1的电极2一侧的P型掺杂的硅3,其掺杂离子是P型离子,如硼离子;另一侧的N型掺杂的硅4,其掺杂离子是N型离子,如磷离子。
狭缝底部刻蚀残留的本征硅10或狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅11的高度等于零到硅平板高度之间的任意高度。
负电压加在P型重掺杂的硅平板14上,与P型重掺杂的硅平板14相连的P型轻掺杂的硅平板13和一侧硅波导7由于电荷迁移具有负电;正电压加在N型重掺杂的硅平板16上,与N型重掺杂的硅平板16相连的N型轻掺杂的硅平板15和另一侧硅波导8由于电荷迁移具有正电。
参照图1、图2所示的基于PIN原理的硅狭缝波导及电极。本实施例特别针对于狭缝底部刻蚀残留的硅没有被掺杂的情况,即:狭缝底部刻蚀残留的硅为本征硅I。此时狭缝一侧P型掺杂的波导、另一侧N型掺杂的波导、以及狭缝底部刻蚀残留的本征硅共同构成一个PIN结的结构。当施加反向偏压时,PIN结区不导通,整个结构构成一个电容器。只要当反偏电压引起的电场强度小于硅材料的击穿场强时,即可正常工作。整个过程与掺杂浓度无关。例如当狭缝间距为100nm时,可以工作的电压范围为>-6V。
参照图3、图4所示的基于PN结原理的硅狭缝波导及电极。本实施例特别针对于狭缝底部刻蚀残留的硅被掺杂的情况,可以完全掺P型离子、完全掺N型离子,或一部分掺入P型离子同时一部分掺入N型离子。由于载流子的扩散和迁移,一般实验中以第三种情况较为普遍。此时狭缝左侧P型波导、右侧N型波导、以及狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅共同构成一个PN结的结构,并在P型和N型交界的区域天然形成一个有一定势垒宽度的内建电场,在这个势垒宽度内,载流子被耗尽而不导电。当施加反向偏压时,势垒区宽度进一步增大,整个结构构成一个电容器。当反偏电压引起的电场强度小于硅材料的击穿场强时,即可正常工作。例如当狭缝间距为100nm,N型硅的轻掺杂的浓度为1017cm-3,P型硅的的轻掺杂浓度为6×1017cm-3时,可以工作的电压范围为>-12.8V。

Claims (5)

1.一种具有刻蚀容差的硅狭缝波导电极,其特征在于:在二氧化硅掩埋层(18)上层中部设有硅狭缝波导(1),硅狭缝波导(1)的电极(2)一侧设有加上负电压的P型掺杂的硅(3),硅狭缝波导(1)的电极(2)另一侧设有加上正电压的N型掺杂的硅(4);硅狭缝波导(1)由一侧硅波导(7)、狭缝(9)、另一侧硅波导(8),以及狭缝底部刻蚀残留的本征硅I(10)或狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅(11)构成,硅狭缝波导(1)的狭缝(9)中填充同时作为上包层(12)的电光材料,电极(2)一侧的P型掺杂的硅(3)在结构上分为两部分:紧邻狭缝(9)处为一侧硅波导(7),一侧硅波导(7)的另一侧依次连接P型轻掺杂的硅平板(13)以及P型重掺杂的硅平板(14);电极(2)另一侧的N型掺杂的硅(4)在结构上也分为两部分:紧邻狭缝(9)处为另一侧硅波导(8),另一侧硅波导(8)的另一侧依次连接N型轻掺杂的硅平板(15)以及N型重掺杂的硅平板(16)。
2.根据权利要求1所述的一种具有刻蚀容差的硅狭缝波导电极,其特征在于:所述硅狭缝波导(1)的电极(2)的掺杂浓度分为两种:狭缝(9)的一侧硅波导(7)、一侧硅波导(7)相连的P型轻掺杂的硅平板(13),另一侧硅波导(8)、另一侧硅波导(8)相连的N型轻掺杂的硅平板(15)均为<1018cm-3轻掺杂;外侧P型重掺杂的硅平板(14)和N型重掺杂的硅平板(16)为>1020cm-3重掺杂。
3.根据权利要求1所述的一种具有刻蚀容差的硅狭缝波导电极,其特征在于:所述硅狭缝波导(1)的电极(2)一侧的P型掺杂的硅(3),其掺杂离子是P型离子;另一侧的N型掺杂的硅(4),其掺杂离子是N型离子。
4.根据权利要求1所述的一种具有刻蚀容差的硅狭缝波导电极,其特征在于:所述狭缝底部刻蚀残留的本征硅(10)或狭缝底部刻蚀残留的P型掺杂的硅或N型掺杂的硅(11)的高度等于零到硅平板高度之间的任意高度。
5.根据权利要求1所述的一种具有刻蚀容差的硅狭缝波导电极,其特征在于:所述负电压加在P型重掺杂的硅平板(14)上,与P型重掺杂的硅平板(14)相连的P型轻掺杂的硅平板(13)和一侧硅波导(7)由于电荷迁移具有负电;正电压加在N型重掺杂的硅平板(16)上,与N型重掺杂的硅平板(16)相连的N型轻掺杂的硅平板(15)和另一侧硅波导(8)由于电荷迁移具有正电。
CN200910152944XA 2009-09-21 2009-09-21 一种具有刻蚀容差的硅狭缝波导电极 Expired - Fee Related CN101666919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910152944XA CN101666919B (zh) 2009-09-21 2009-09-21 一种具有刻蚀容差的硅狭缝波导电极

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910152944XA CN101666919B (zh) 2009-09-21 2009-09-21 一种具有刻蚀容差的硅狭缝波导电极

Publications (2)

Publication Number Publication Date
CN101666919A CN101666919A (zh) 2010-03-10
CN101666919B true CN101666919B (zh) 2012-06-27

Family

ID=41803607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910152944XA Expired - Fee Related CN101666919B (zh) 2009-09-21 2009-09-21 一种具有刻蚀容差的硅狭缝波导电极

Country Status (1)

Country Link
CN (1) CN101666919B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226252B (zh) * 2013-05-06 2016-05-18 中国科学院半导体研究所 一种提高耗尽型硅基电光调制器调制效率的掺杂结构
CN103257124B (zh) * 2013-05-16 2016-05-25 成都谱视科技有限公司 基于soi的狭缝光波导光栅fp腔光学生化传感芯片
CN113471325A (zh) * 2021-07-06 2021-10-01 中国科学院半导体研究所 一种具有非对称结的硅基探测器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507660A (zh) * 2001-03-02 2004-06-23 �����Ҹ��ݴ�ѧ 单片光电集成电路的调制掺杂闸流管和互补晶体管组合
CN1754263A (zh) * 2003-02-26 2006-03-29 西门子公司 半导体二极管、电子元件、电压耦合变换器和控制方法
CN101135748A (zh) * 2006-08-30 2008-03-05 中国科学院半导体研究所 三电容mos硅基高速高调制效率电光调制器
CN101261223A (zh) * 2008-04-15 2008-09-10 浙江大学 基于狭缝波导的光微环谐振传感器及其制作方法
WO2009110632A1 (ja) * 2008-03-07 2009-09-11 日本電気株式会社 SiGeフォトダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507660A (zh) * 2001-03-02 2004-06-23 �����Ҹ��ݴ�ѧ 单片光电集成电路的调制掺杂闸流管和互补晶体管组合
CN1754263A (zh) * 2003-02-26 2006-03-29 西门子公司 半导体二极管、电子元件、电压耦合变换器和控制方法
CN101135748A (zh) * 2006-08-30 2008-03-05 中国科学院半导体研究所 三电容mos硅基高速高调制效率电光调制器
WO2009110632A1 (ja) * 2008-03-07 2009-09-11 日本電気株式会社 SiGeフォトダイオード
CN101261223A (zh) * 2008-04-15 2008-09-10 浙江大学 基于狭缝波导的光微环谐振传感器及其制作方法

Also Published As

Publication number Publication date
CN101666919A (zh) 2010-03-10

Similar Documents

Publication Publication Date Title
US9329415B2 (en) Method for forming an optical modulator
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
CN103887173B (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
CN104347689B (zh) 双沟槽‑栅极绝缘栅双极晶体管结构
CN109698230A (zh) 具有dV/dt可控性的IGBT
CN102569298B (zh) 包括二极管的半导体器件
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN107799587A (zh) 一种逆阻型igbt及其制造方法
CN103579346A (zh) 用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法
CN102623513A (zh) 用于快速开关的带有可控注入效率的二极管结构
CN103022140A (zh) 横向晶体管及其制造方法
CN102832216A (zh) 包括绝缘栅双极晶体管和二极管的半导体设备
KR20120026318A (ko) 광전 소자 및 그를 구비한 마흐-젠더 광변조기
CN104091828B (zh) 一种半导体器件及用于制作高雪崩能量ldmos器件的方法
CN102130150A (zh) 半导体器件结终端结构
CN102683427A (zh) 半导体器件及其制造方法
CN106571394A (zh) 功率器件及其制造方法
CN102789979A (zh) 肖特基二极管及其形成方法
CN102969245A (zh) 一种逆导型集成门极换流晶闸管制作方法
CN101666919B (zh) 一种具有刻蚀容差的硅狭缝波导电极
CN105097905A (zh) 绝缘栅双极晶体管
CN104638024A (zh) 一种基于soi的横向恒流二极管及其制造方法
CN107634094A (zh) 一种绝缘栅双极性晶体管结构及其制造方法
CN106992208B (zh) 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法
CN101523606B (zh) 高击穿电压二极管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20130921