CN1754263A - 半导体二极管、电子元件、电压耦合变换器和控制方法 - Google Patents
半导体二极管、电子元件、电压耦合变换器和控制方法 Download PDFInfo
- Publication number
- CN1754263A CN1754263A CNA2004800052034A CN200480005203A CN1754263A CN 1754263 A CN1754263 A CN 1754263A CN A2004800052034 A CNA2004800052034 A CN A2004800052034A CN 200480005203 A CN200480005203 A CN 200480005203A CN 1754263 A CN1754263 A CN 1754263A
- Authority
- CN
- China
- Prior art keywords
- semiconductor diode
- area
- conductor
- state
- high power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 260
- 238000000034 method Methods 0.000 title claims description 60
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 238000012163 sequencing technique Methods 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 5
- 230000009466 transformation Effects 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000002262 irrigation Effects 0.000 claims description 2
- 238000003973 irrigation Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 abstract description 10
- 230000002123 temporal effect Effects 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 3
- 239000002800 charge carrier Substances 0.000 description 12
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 206010010219 Compulsions Diseases 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- -1 this.Anode 2 Chemical compound 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体二极管、电子元件以及电压耦合变换器。按照本发明，具有至少一个p－n结的半导体二极管(9)可以在第一状态和第二状态之间进行转换，所述pn结位于p掺杂的区域(6)和n掺杂的区域(7)之间，其中，第二状态与第一状态相比具有更大的导通电阻以及更小的存储电荷，而该p－n结可以在第一状态和第二状态下分别以至少一种可以预定的截止能力截止。此外，半导体二极管还具有阴极(3)、阳极(2)和门极(5)，该门极和氧化层(4)一起构成MOS结构。由此得到一种MOS受控二极管，其中导通状态向截止状态的过渡被简化，并因此与控制脉冲的时间顺序的关系不是严格的。
Description
技术领域
本发明涉及一种半导体二极管、电子元件以及电压耦合变换器。本发明还涉及一种用于电压耦合变换器的控制方法。
背景技术
借助于变换器将确定电压、频率和相数的交流系统变换成另一个电压、频率和必要时相数的交流系统。电压耦合变换器(Spannungszwischenkreis-umrichter)用于进行双重变换方法的变换。输入的交流首先被整流。直流电压在级间耦合电路被平滑，并且在反相换流器中变换成另一个电压和频率的交流。此外，还可以将变换器用于对其中电压在时间上规则变化的系统进行变换，而不会出现电压过零点。
在大功率电子线路的电压耦合变换器中，作为元件使用了有源半导体开关(可开关的大功率半导体，例如，MOSFET(金属氧化半导体场效应晶体管)、IGBT(绝缘栅极双极性晶体管)、双极性晶体管、GTO(Gate Turn OffThyristor，选通关断可控硅)、IGCT(Integrated Gate Commutated Thyristor，集成栅极整流可控硅))以及空转二极管。空转二极管是这样的二极管，其在大功率电子线路的电路中用于在将电感中存储的电能或者电荷进行关断或者变换的过程中提供释放能量或者电荷的电流路径。
可开关的大功率半导体的接通速度，在电压耦合变换器中受到空转二极管所需要的直到其可以接收电压的时间的限制。该时间又受到由于最终载流子速度造成的状态延迟的限制。这点特别出现在电流和电压的变化极其快速的时候。该状态延迟尤其产生于下列情况：二极管在电流导通阶段中载流子过载，该载流子在相位变化(即截止方向的变换)以及与此相关的整流(即电流方向的变换)中必须在二极管能够接收电压之前首先被清除。这种在二极管转换中待清除的载流子被称为存储电荷，而二极管有关的特性被称为反向恢复特性。
因此，在电压耦合变换器中空转二极管的反向恢复特性受到了限制，特别是清除存储电荷所需的时间、也就是有源半导体开关允许的接通速度受到了限制。在二极管可以接收电压之前，必须清除存储电荷。这点产生了在二极管以及在半导体开关中的损耗功率。
通过有源半导体开关足够慢的接通速度可以保证空转二极管的可靠运行。在设计变换器的大小时必须考虑所形成的损耗功率。这点导致了更大的冷却开销，或者导致大功率半导体更大的芯片面积，或者限制了变换器的运行频率。
迄今为止，在电压耦合变换器中采用基于硅的PIN二极管以及(在较小电压下的)肖特基二极管。
独立于并且不针对电压耦合变换器，由Schrder(Schrder，Dierk：“Elektrische Antriebe 3-Leistungselektronische Bauelemente”，Springer出版社，柏林，1996，第373至377页)公开了不同类型的MOS(金属氧化半导体)受控二极管(MCD)。公开了各种类型的MCD。在所有描述的MCD中借助于MOS控制头(即一个通过半导体材料绝缘设置的门电极)在元件的两种状态之间进行转换。这些状态的特征如下：
状态1：较小的导通电阻，高的存储电荷、截止能力
状态2：较高的导通电阻，较小或无存储电荷，没有或者仅仅有很低的截止能力
在状态1中，所有描述的MCD与具有高掺杂p区域的PIN二极管的特性一致，即元件在导通状态下导电良好。此外，其具有截止能力，只不过必须在从导通方向过渡到截止方向时清除高的存储电荷。
在状态2中，所描述的MCD根据不同的实施方式与一个接通的MOSFET或者肖特基二极管的特性一致，也就是说，在导通状态下具有比在状态1中更差的导通能力，由于肖特基结而不具有或者仅仅具有极小的截止能力，不过，没有或者仅仅有极少在电流方向改变时必须被清除的存储电荷。
所有所描述的MCD是这样构造的，即通过施加一个门电压而由n或p导电的通道来桥接一个p或n掺杂的半导体区域。因此，MCD的转换影响到该导电的通道的建立和撤销。由此，在状态2中通过一个另外的电流通路“绕过”该p-n结。因此，在状态2中p-n结不具有截止能力。于是，MCD的状态2的特征在于没有截止能力，或者如同肖特基二极管的特性一样仅仅有很低的截止能力。
因为状态1具有很小的导通电阻，在导通状态下应该设置到该状态。在截止状态下MCD仅仅可以处于状态1，因为状态2没有或者仅仅有很低的截止能力，所以不能接收或只能接收很小的电压。不过，在电流方向改变时，即在从导通状态向截止状态过渡时，MCD应该处于状态2，因为该状态与状态1相反不具有或者仅仅有很少的存储电荷。因此，为了获得MCD的最佳特性，在电流方向变换时，即在从导通状态向截止状态过渡时，MCD应该首先处于状态1然后转换到状态2，仅仅实现电流方向的改变，随后转换到状态1，以实现截止。
在该由Schrder描述的MCD中的缺点是，上述用于优化MCD从导通状态向截止状态过渡的方法是非常费事的，并且对于控制脉冲的时间顺序的反应是严格的。
发明内容
因此，本发明要解决的技术问题是，提供一种新的半导体二极管，其中可以在不同导通电阻和不同存储电荷的状态之间进行转换，而从导通状态向截止状态的优化过渡被简化，并因此与控制脉冲的时间顺序的关系不是严格的。本发明要解决的技术问题还有，将该半导体二极管集成在电子元件中。
此外，还要提供一种电压耦合变换器，其中减小了在整流过程中要从空转二极管清除的存储电荷并因此减小了开关损耗能量，以实现电压耦合变换器的较高的接通速度。此外，本发明的技术问题还在于，提供一种用于这种电压耦合变换器的控制方法。
按照本发明，上述关于半导体二极管的技术问题是通过权利要求1或权利要求5的特征而解决的，优选的实施方式和扩展在从属于权利要求1或权利要求5的权利要求中给出。
关于将半导体二极管集成在电子元件中的技术问题，是通过引用权利要求5至23的权利要求24的特征而解决的，优选的实施方式和扩展在从属于权利要求24的权利要求中给出。
涉及电压耦合变换器的部分的技术问题，是通过引用权利要求1至23的权利要求33的特征而解决的，优选的实施方式和扩展在从属于权利要求33的权利要求中给出。
涉及控制方法的部分的技术问题，是通过引用权利要求33至43的权利要求44的特征而解决的，优选的实施方式和扩展在从属于权利要求44的权利要求中给出。
根据权利要求1，关于半导体二极管的本发明是基于这样的思路，即，提供一种具有至少一个p-n结的半导体二极管，其可以在第一状态和第二状态之间进行转换，其中，
-第二状态与第一状态相比具有更大的导通电阻，
-第二状态与第一状态相比具有更小的存储电荷，
-该p-n结可以既在第一状态又在第二状态下截止，分别具有至少一种可以预定的截止能力。
按照本发明实现的优点尤其在于，在一个可以在不同导通电阻和不同存储电荷的状态之间进行转换的二极管中，半导体二极管从导通状态向截止状态的优化过渡被简化，并因此与控制脉冲的时间顺序的关系不是严格的。该优点的基础在于，按照本发明的半导体二极管具有一个p-n结，该p-n结在两种状态下都是可以截止的，并且具有至少一种对于每种状态都预定的截止能力，因此在截止情况下半导体二极管在两种状态中均被截止。在此，截止能力被理解为，二极管在截止情况下(即，在二极管的截止方向上施加电压)可以接收电压，并且最大只能流通极其微小的截止电流。截止能力的大小可以通过在截止情况下的击穿电压来定义。
按照一种扩展，半导体二极管的截止能力的特征在于，在截止情况下在半导体二极管的第一和第二状态下的击穿电压至少为100V，优选地至少为1000V。
在本发明的一种适当的实施方式中，以在截止情况下的击穿电压为特征的所述截止能力在半导体二极管的第一和第二状态下处于相同的数量级，也就是说，舍入到下一个十的幂会导致相同的结果。
在本发明的一种优选的实施方式中，半导体二极管包括：门电极和第一电极，其中，通过改变在门电极和第一电极之间施加的电压而实现在半导体二极管的第一状态和第二状态之间的转换。
根据权利要求5，本发明的思路还在于提供一种半导体二极管，其包括：
-预定给第一区域的传导类型，
-具有与第一区域相反设置的传导类型的第二区域，
-在第一区域和第二区域之间构成的p-n结，
-与第一区域直接电连接(即尤其是与其构成欧姆接触)的第一电极，
-与第二区域直接电连接(即尤其是与其构成欧姆接触)的第二电极，
-通过第一区域和/或第二区域的绝缘层分开设置在p-n结和/或第一区域的区域中的门电极，
-其中，通过将电压施加在第一电极和门电极之间，可以改变、即提高或降低在第一区域中的多数载流子浓度。
在此，在第一区域中预定的传导类型被理解为，由p掺杂或者n掺杂的半导体材料组成第一区域。在第二区域中相反设置的传导类型意味着，第二区域与第一区域相反地进行掺杂，也就是说，如果第一区域p掺杂则第二区域n掺杂，反之亦然。
第一电极、第二电极和门电极可以由金属制成。
门电极、绝缘层以及第一和第二区域的半导体材料构成一种MIS(金属绝缘半导体)触点。因为在门电极和第一电极之间施加的电压控制了在第一区域中的多数载流子浓度，因此该MIS触点也被称为MIS控制头。由此，共同涉及一种受MIS控制的二极管。除了在第一区域中通过MIS控制头对多数载流子浓度进行控制之外，还自动地同时设置了在第二区域中的载流子浓度。
根据本发明的受MIS控制的半导体二极管尤其具有在权利要求1中给出的状态，因此可以被视为根据权利要求1至4中任一项的半导体二极管的优选的实施方式。这些状态可以如下地标志出：
第一状态：较小的导通电阻，高的存储电荷、截止能力
第二状态：较高的导通电阻，极小的存储电荷、截止能力
在此，相对量“较小”或“极小”以及“较高”或“高的”分别表示在另一种状态中的相同特征。
与由现有技术公开的MOS控制二极管的区别尤其在于，按照本发明的二极管在第二状态(该状态否则的话要与按照现有技术的状态2对应)中具有一个带有截止能力的p-n结。因此，在电流方向改变时(即在从导通状态向截止状态过渡时)，为了获得受MIS控制的二极管的最佳特性，按照本发明的受MIS控制的二极管首先如同按照现有技术的MOS控制二极管一样处于第一状态(现有技术中的状态1)，然后转换到第二状态(现有技术中的状态2)。这样实现了电流方向的改变。不过，此时去掉了在按照现有技术的状态1中的立刻转换，因为与现有技术不同，按照本发明的受MIS控制的二极管在第二状态中也具有一个带有截止能力的p-n结，因此在第二状态中也实现了截止。由此，简化了半导体二极管从导通状态向截止状态的优化过渡并因此与控制脉冲的时间顺序的关系不是严格的。
尽管所有由Schrder描述的MOS控制二极管这样构成，即与状态1不同，通过建立导电的通道以及以此为条件在p-n结上开启电流路径来确定状态2，而按照本发明的受MIS控制的半导体二极管则通过在第一区域中的不同多数载流子浓度来定义该状态。在这种情况下，p-n结不是由一个替代的电流路径“绕过”。由此，二极管在两种状态下均具备p-n结的截止能力。
根据按照本发明的半导体二极管的一种扩展，门电极既不覆盖直到第一电极的第一区域，也不覆盖直到第二电极的第二区域。
在本发明的一种优选的实施方式中，半导体二极管的第一区域和/或第二区域是作为层构成的。
此外，也可以将门电极与第一区域和/或第二区域之间的绝缘层作为氧化层构成。由此，半导体二极管的MIS触点在这种具体的扩展中是MOS触点。
根据本发明的一种实施方式，第一区域由邻接第一电极的第一部分区域以及邻接第二区域并与其构成p-n结的第二部分区域组成，其中，在第一部分区域中的掺杂比在第二部分区域中的掺杂更高。此外，在这种情况下还可以将门电极仅仅设置在第一区域的第一部分区域的范围中。
根据本发明半导体二极管的另一种扩展，第二区域由邻接第一区域并与其构成p-n结的第一部分区域以及邻接第二电极的第二部分区域构成，其中，在第一部分区域中的掺杂比在第二部分区域中的掺杂更低。为得到所要求的抗击穿能量，这种结构在大功率电子电路的元件中是常见的。按照一种适当的实施方式，第二区域的第一部分区域和/或第二部分区域是作为层构成的。
在本发明的第一实施方式变形中，在第一区域中的掺杂比在第二区域的第二部分区域中的掺杂更低。
在该第一实施方式变形的扩展中，第二区域的第二部分区域在第二电极和该第二区域的第一部分区域之间的范围内，利用其电荷类型与该第二区域的电荷类型相反的岛而实现。
在本发明的第二实施方式变形中，在第一区域中的掺杂比在第二区域的第二部分区域中的掺杂更高。
在该半导体二极管的一种扩展中，第一区域是n掺杂的区域。第二区域则是p掺杂。因此，在将第二区域分成两部分的情况下，第一部分区域是p负掺杂的部分区域，而第二部分区域是p正掺杂的部分区域。在第一区域n掺杂的情况下第一电极是阴极，第二电极是阳极。
在该半导体二极管的一种替代的扩展中，所述第一区域是p掺杂的区域。第二区域则是n掺杂。因此，在将第二区域分成两部分的情况下，第一部分区域是n负掺杂的部分区域，而第二部分区域是n正掺杂的部分区域。在第一区域p掺杂的情况下第一电极是阳极，第二电极是阴极。因此，在门电极和第一电极之间施加的电压可以记为门-阳极电压uGA。
如果观察在第一区域p掺杂情况下的上述第一实施方式变形，则这种半导体二极管在没有施加门-阳极电压的条件下处于上面定义的第二状态中，也就是说，与第一状态相应该半导体二极管表现为高的导通电阻和极小的存储电荷。合适的是，将掺杂特性和载流子寿命这样设置，使得二极管在这种状态下具有一种柔和的反向恢复特性，即尾电流的衰减相对平缓地进行。通过施加负的门-阳极电压将提高在p掺杂的第一区域中的空穴浓度，随后二极管处于第一状态，也就是说，与第二状态相应该二极管具有低的导通电阻和高的存储电荷。由此，二极管状态之间的转换通过接通以及断开负的门-阳极电压而实现。
如果观察在第一区域p掺杂情况下的上述第一实施方式变形的扩展，则第二区域的第二部分区域与第一部分区域相比具有高的n掺杂。这种高n掺杂的第二部分区域用p岛实现。这点具有这样的优点，即，在半导体二极管从第一状态向第二状态的过渡中将在第二区域的极低n掺杂的第一部分区域中的空穴迅速清除。
如果观察在第一区域p掺杂情况下的上述第二实施方式变形，则在第一区域中的p掺杂大于在第二区域的第二部分区域中的n掺杂。在没有施加门-阳极电压的条件下半导体二极管处于上面定义的第一状态中，该状态相对于第二状态表现为小的导通电阻和高的存储电荷。通过施加正的门-阳极电压将降低在p掺杂的第一区域中的空穴浓度，随后二极管具有高的导通电阻和极小的存储电荷，由此其处于第二状态。
第一区域的n掺杂带来类似的结论，只不过交换相应的传导类型的给定(n或p)。
在一种适当的技术上的扩展中，本发明的半导体二极管是按照平面结构实现的。在一种特别优选的替代实施方式中二极管是按照沟渠结构(作为沟道元件(Trench-Element))或者按照MESA结构实现的。
按照本发明的半导体二极管的第一区域和/或第二区域可以是基于硅或者碳化硅SiC或者砷化镓GaAs制成的。门电极与第一区域和/或第二区域之间的绝缘层是由氧化硅构成的。
在本发明的一种扩展中，为半导体二极管设置了用于在第一电极和门电极之间施加电压的控制装置。这种控制装置使得可以通过对所施加的电压进行控制而将半导体二极管在第一和第二状态之间进行受控的转换。
按照权利要求24，本发明关于电子元件基于这样的考虑，即提供一种具有至少一个芯片的电子元件，该芯片包括多个根据本发明的半导体二极管作为单元。该芯片被称为第一类型的芯片。
按照根据本发明的电子元件的一个优选的实施方式，在模块外壳中集成了至少一个第一类型的芯片以及至少一个包括多个可开关大功率半导体作为单元的芯片。具有多个可开关大功率半导体的芯片被称为第二类型的芯片。
在需要时，可以在模块外壳中并行连接两个或多个第一类型的芯片。作为替换或者额外地，也可以在模块外壳中将一个或多个第一类型的芯片与一个或多个第二类型的芯片错接成为单一开关和/或半桥(相位)和/或多个相位。
在带有模块外壳的电子元件的一种优选的实施方式中，第一类型芯片的每个半导体二极管的门连接，分别与该二极管所属的、第二类型芯片的可开关大功率半导体的门连接分开地从所述模块外壳中引出，并且分别具有一个接触位置。
按照带有模块外壳的电子元件的一种替代的实施方式，第一类型芯片的每个半导体二极管的门连接，与该二极管所属的、第二类型芯片的可开关大功率半导体的门连接在所述模块外壳内部连接，使得为用户(即对外)仅仅给出一个接触位置。
在一种扩展中，在带有模块外壳的电子元件中为可开关大功率半导体设置了辅助发射极连接以及辅助阴极连接和/或辅助阳极连接以及辅助集电极连接。于是优选的是这样一种结构，其中可开关大功率半导体的辅助发射极连接以及辅助阴极连接与属于该可开关大功率半导体的半导体二极管的辅助阳极连接相连接。
在此，辅助连接被理解为这样的连接，其中与大功率连接不同仅仅流动较小的控制电流。
在带有模块外壳的电子元件的另一种优选的实施方式中，除了所述一个或多个第一类型的芯片以及一个或多个第二类型的芯片之外，还在模块外壳中集成了用于第一类型芯片的半导体二极管和/或第二类型芯片的可开关大功率半导体的控制电路或者部分控制电路。
按照权利要求33，本发明关于电压耦合变换器基于这样的考虑，即提供一种电压耦合变换器，其具有至少一个根据本发明的半导体二极管和至少一个大功率半导体。在此，作为半导体二极管可以采用每个所述实施方式变形和扩展。
按照本发明的半导体二极管的使用提供了这样的优点，即，通过在第一和第二状态之间的转换可以有针对性地充分利用对应于电压耦合变换器的不同开关阶段的相应状态的优点。
在按照本发明的电压耦合变换器的一种扩展中，这样错接半导体二极管，使得每个所述半导体二极管作为空转二极管分配给可开关的大功率半导体。
这种组合提供了这样的优点，即由此减小了在整流过程中由空转二极管清除到可开关大功率半导体上的存储电荷以及在相应控制半导体二极管状态时的开关能耗。这点导致变换器损失功率减小，并因此允许极小的大功率半导体面积以及极小的冷却开销。
在一种优选的实施方式中，电压耦合变换器具有至少一个用于对输出交流系统进行变换的子系统，该输出交流系统包括两个本发明的半导体二极管和两个可开关的大功率半导体。
在此，可开关的大功率半导体可以是MOSFET和/或IGBT和/或双极性晶体管和/或GTO和/或IGCT。
按照本发明的电压耦合变换器可以是两点变换器或者三点变换器或者多点变换器。相位的数目分别是任意的。
在一种特别优选的扩展中，将可开关的大功率半导体串联连接。在这种情况下，受MIS控制的二极管的减小的存储电荷简化了大功率半导体之间的电压对称。
通常，可开关大功率半导体以及所属的空转二极管需要一个控制电路。在本发明的电压耦合变换器的一种适当的实施方式中，将大功率半导体的控制功能以及所属的半导体二极管的控制功能集成在一个公共的控制电路中。这种控制功能的集成可以为一个或多个可开关大功率半导体实现。
此外，所述公共控制电路的特征体现在公共的电压供电。按照一种扩展，所述公共的电压供电通过交流电压源、随后的变压器和随后的整流而实现。
作为替换或者附加地，所述公共控制电路的特征还可以体现在公共的控制信号传递。按照一种扩展，所述公共的控制信号传递可以通过光电耦合器和/或光波导体和/或脉冲发送器(即用于信号传输的小型变压器)而实现。
按照权利要求44，本发明关于用于按照本发明的电压耦合变换器的控制方法基于这样的考虑，即，按照时间顺序依次确定对可开关大功率半导体以及所属的根据本发明的半导体二极管的控制。这意味着，对半导体二极管在第一和第二状态之间的转换，与所属的可开关大功率半导体的接通以及断开具有确定的时间关系。此外，如果在电压耦合变换器中具有多个可开关大功率半导体和半导体二极管则依次确定所有元件的开关过程。
在该控制方法的第一实施方式中，对半导体二极管在第一状态和第二状态之间的转换，与所属的可开关大功率半导体的断开和/或接通具有时间关系。
在控制方法的第一实施方式的一种优选的扩展中，
-在电压耦合变换器中具有第一可开关大功率半导体和第二可开关大功率半导体，以及第一可开关大功率半导体所属的根据本发明的第一半导体二极管和第二可开关大功率半导体所属的根据本发明的第二半导体二极管，
-首先接通第一可开关大功率半导体、断开第二可开关大功率半导体，第一半导体二极管处于第一状态而第二半导体二极管处于第二状态，
-在第一时刻将第一半导体二极管从第一状态转换到第二状态，
-在第二时刻断开第一可开关大功率半导体，
-在第三时刻接通第二可开关大功率半导体，
-在第四时刻将第二半导体二极管从第二状态转换到第一状态。
因此，在实施了该控制方法的第一实施方式之后，第一可开关大功率半导体断开，第二可开关大功率半导体接通，第一半导体二极管处于第二状态，而第二半导体二极管处于第一状态。
在控制方法的该第一实施方式中，按照单个步骤的时间顺序，第一时刻在第二时刻之前，或者第二时刻在第一时刻之前。
在控制方法的第一实施方式的第一变形中，按照单个步骤的时间顺序，第三时刻在第四时刻之前，或者第四时刻在第三时刻之前。此外，在该第一变形中，按照单个步骤的时间顺序，第一时刻和第二时刻在第三时刻和第四时刻之前，也就是第一和第二时刻中较迟的时刻在第三和第四时刻较早中的时刻之前。在控制方法的第一实施方式的该第一变形中，半导体二极管在第一状态中的截止能力不是强迫地必需的，也就是说，控制方法的该变形也可以利用其它类型的半导体二极管来实现。
在控制方法的第一实施方式的第二变形中，按照单个步骤的时间顺序，第四时刻在第二时刻之前。
在控制方法的第二实施方式中，对半导体二极管在第一状态和第二状态之间的转换，与所属的可开关大功率半导体的断开具有时间关系。在该第二实施方式的条件下，二极管在接通所属可开关大功率半导体时的转换不是必须的。
在控制方法的第二实施方式的优选扩展中，
-在电压耦合变换器中具有第一可开关大功率半导体和第二可开关大功率半导体，以及第一可开关大功率半导体所属的根据本发明的第一半导体二极管和第二可开关大功率半导体所属的根据本发明的第二半导体二极管，
-首先接通第一可开关大功率半导体、断开第二可开关大功率半导体，第一半导体二极管处于第一状态而第二半导体二极管处于第二状态，
-在第一时刻将第一半导体二极管从第一状态转换到第二状态，
-在第二时刻断开第一可开关大功率半导体，
-在第三时刻接通第二可开关大功率半导体，
-在第四时刻将第一半导体二极管从第二状态转换到第一状态。
因此，在实施了该控制方法的第二实施方式之后，第一可开关大功率半导体断开，第二可开关大功率半导体接通，第一半导体二极管如开始那样处于第一状态。第二半导体二极管在整个控制方法中保持不变地处于第一状态。
在控制方法的第二实施方式的第一变形中，按照单个步骤的时间顺序，第一时刻和第二时刻在第三时刻之前，而第三时刻在第四时刻之前。在此，按照单个步骤的时间顺序，第一时刻可以在第二时刻之前，或者第二时刻可以在第一时刻之前。
在控制方法的第二实施方式的第二变形中，按照单个步骤的时间顺序，第一时刻在第二时刻之前。此外，在该第二变形中，按照单个步骤的时间顺序，第四时刻在第三时刻之前。如果第一可开关大功率半导体是流通电流的，则按照单个步骤的时间顺序，还有第四时刻在第二时刻之前。在控制方法的第二实施方式的第二变形中，半导体二极管在第二状态中的截止能力不是强迫地必需的，也就是说，控制方法的该变形也可以利用其它类型的半导体二极管来实现。
在控制方法的第一以及第二实施方式的优选扩展中，紧接在从第一可开关大功率半导体向第二可开关大功率半导体的转换之后的从第二可开关大功率半导体向第一可开关大功率半导体的反向转换，对应于从第一可开关大功率半导体向第二可开关大功率半导体的转换过程而进行。这样，在对单个步骤的描述中只需分别用第二可开关大功率半导体来替代第一可开关大功率半导体和反过来，以及用第二半导体二极管来替代第一半导体二极管和反过来。
附图说明
下面借助于优选实施方式进一步解释本发明。其中参考附图。图中：
图1表示在第一常规二极管中的载流子分布与按照本发明的半导体二极管的一种实施方式中载流子分布的对比，
图2表示作为沟道元件实现的、按照本发明的半导体二极管的一种具体的实施方式，
图3表示带有可开关大功率半导体和按照本发明的半导体二极管的电压耦合变换器的一种实施方式的电路图，
图4表示按照第一实施方式的控制方法的开关顺序，
图5表示按照第二实施方式的控制方法的开关顺序。
具体实施方式
图1示意地示出了在常规的PIN二极管(即具有结构：p区域-本征层(“内部层”，这里为n负掺杂)-n区域)的导通状态下载流子分布n，p，以及在未施加门-阳极电压uGA(uGA＝0V)的状态和在施加负的门-阳极电压uGA(uGA＜0V)的状态下，根据上述第一实施方式变形在第一区域6进行p掺杂情况下(即，具有与n负掺杂区域8相比低的p掺杂的第一区域6)的、按照本发明的三层半导体二极管的导通状态载流子分布n，p。在此，p掺杂的区域6是第一区域。n负掺杂的区域7是第二区域7、8的第一部分区域，而n正掺杂的区域8是第二区域7、8的第二部分区域。
在图1的下部区域示出了穿过二极管10的适应性断面。p掺杂的区域6位于二极管10的该断面图的左侧区域中。该p掺杂区域在这里示出的第一实施方式变形中相对于n正掺杂的区域8来说掺杂较低。在该p掺杂的区域6上邻接一个与其它区域相比已经n负掺杂的区域7。“n负”表示，该区域相对于n正掺杂的区域8来说掺杂较低。n正掺杂的区域8在右侧与n负掺杂的区域7邻接。
在该通过二极管10的适应性断面之上，图1中按照x-y图的形式示出了载流子分布n，p。在此，x轴表示在下面示意地描绘的二极管10中的位置，而在y轴上可以读出载流子浓度n，p的大小。
在x-y图中示出了三条载流子分布。用K1表示的曲线再现了在常规PIN二极管中的载流子分布；用K2表示的曲线再现了在未施加门-阳极电压uGA(uGA＝0V)的条件下在一种按照本发明的、三层的、按照第一实施方式变形在第一区域6进行p掺杂的半导体二极管中的载流子分布；而用K3表示的曲线再现了在施加负的门-阳极电压uGA(uGA＜0V)的条件下按照本发明的同一二极管中的载流子分布。负的门-阳极电压意味着，二极管的门极相对于二极管的阳极极性为负。
在示出的例子中，按照本发明的半导体二极管在负的门-阳极电压uGA(uGA＜0V)的条件下具有与常规PIN二极管相同的导通电阻(参见曲线K1和K3)。不过在未施加门-阳极电压uGA(uGA＝0V)的条件下，在整个n负掺杂的区域7中本发明的半导体二极管的载流子浓度n，p明显低于常规的二极管在n负掺杂的区域7中的载流子浓度n，p。这点在图1中由曲线K1与曲线K2的比较示出。因此，在本发明的二极管中的存储电荷相对于常规PIN二极管明显地减少了。
图1还示出了，通过在本发明的二极管中施加门-阳极电压，不仅可以设置在p区域6中的多数载流子浓度(没有示出)，而且可以设置在n负掺杂的区域7的阳极一侧的载流子浓度n，p。这点由曲线K2与曲线K3的比较示出。在此，n负掺杂的区域7的阳极一侧是与p掺杂的区域6邻接的一侧，在图1中是n负掺杂的区域7的左侧。在n负掺杂的区域7的右侧(即阴极一侧)上的载流子浓度在本发明的两种状态之下(即，uGA＝0V和uGA＜0V)基本上大小相同。n负掺杂的区域7中的一个区域越靠近左侧(即靠近阳极一侧)，则在本发明的二极管的两种状态(即，uGA＝0V和uGA＜0V)之间的载流子浓度n，p的差别越大。在uGA＜0V的条件下，在n负掺杂的区域7的阳极一侧的载流子浓度n，p明显大于在uGA＝0V下的载流子浓度n，p。其在n负掺杂的区域7的阳极一侧甚至明显高于常规PIN二极管的载流子浓度n，p。
自然地，在具有p掺杂的第一区域6的本发明的半导体二极管的另一个实施方式中，也可以设置其它载流子分布。不过特征总是在于，通过施加门-阳极电压可以设置在n负掺杂的区域7阳极一侧上的载流子浓度。
因此，通过调整门-阳极电压，除了改变在p掺杂的区域6中的多数载流子浓度并因此影响存储电荷的主要目的之外，还改变了在n负掺杂区域7的阳极一侧区域中的载流子浓度。由此，同样影响了二极管的存储电荷，并且是类似于在p掺杂的区域中的影响，即，在p掺杂的区域6中的存储电荷的减少同样导致在n负掺杂的区域7中的存储电荷的减少，反之亦然。
图2示出了通过本发明的二极管9的单元的可能实施方式的一个原理性截面。在所示实施方式中二极管9作为沟道元件实现。所示出的本发明的二极管9由p掺杂的区域6、与其邻接的n负掺杂的区域7以及在n负掺杂的区域7与p掺杂的区域6相对一侧上相邻的n正掺杂的区域8组成。此外，二极管还有阳极以及阴极，其中，阴极设置在n正掺杂的区域8上与n负掺杂的区域7相对的一侧并且覆盖整个侧面，而阳极设置在p掺杂的区域6上与n负掺杂的区域7相对的一侧。p掺杂的区域6以及n负掺杂的区域的与该p掺杂的区域6邻接的部分，具有比n负掺杂的区域7的剩余范围以及与其邻接的n正掺杂的区域8明显更小的面积。由于面积的减小，n负掺杂的区域7的空舍表面以及p掺杂的区域6的空余侧面完全由氧化层4所覆盖。在该氧化层4之外，将门极5设置在p掺杂的区域6和n负掺杂的区域7之间的过渡区域中。因此，门极5、氧化层4以及p掺杂的区域6和n负掺杂的区域7构成MOS触点。通过在门极5和阳极2之间施加电压，可以对p掺杂的区域6中的载流子浓度施加影响。由此，可以设置半导体二极管9的不同状态。因此所示出的半导体二极管是一种MOS受控二极管。
作为半导体材料可以对所有区域使用硅，这样氧化层由氧化硅构成。阳极2、阴极3和门极5由金属构成。
图3示出了一种在此作为半桥的电压耦合变换器的电路图，该电压耦合变换器具有可开关大功率半导体和按照本发明的半导体二极管。该电路图包括两个用T1和T2标记的可开关大功率半导体，以及两个用D1和D2标记的半导体二极管。
图4和图5示例性地示出了针对在图3中作为电路图所示出的电压耦合变换器的控制方法。作为该电压耦合变换器的单个元件给出的是半导体二极管D1和D2以及可开关大功率半导体T1和T2。D1是属于T1的空转二极管，D2则是属于T2的空转二极管。对于每个元件D1，T1，D2，T2分别给出了两种状态，在控制方法进行时在这两种状态之间来回转换。在二极管D1和D2的情况下是状态Z1和Z2。在此，Z1表示半导体的具有极小导通电阻和高的存储电荷的状态，而Z2表示半导体的具有高的导通电阻和极小存储电荷的状态。半导体二极管D1和D2在两种状态中都具有截止能力。两个可开关大功率半导体T1和T2可以被接通和断开。接通状态和断开状态分别用“通”和“断”来表示。
对于各元件D1，T1，D2，T2分别向右按照时间上的顺序由对应的轨迹示出了各自的开关状态。在此，在用P1表示的开关阶段中示出了从T1转换为T2时的控制方法，而在用P2表示的开关阶段中示出了从T2转换为T1时的控制方法。在图4中用t1，t2，t3和t4示出了在开关阶段P1(即从T1转换为T2)中单个元件的转换时间点，而在图5中则用s1，s2，s3和s4示出。在用P2表示的开关阶段(即从T2转换为T1)中，控制方法的运行在图4和图5中都对应于从T1到T2的转换(阶段P1)进行。仅仅是单个元件D1和D2以及T1和T2的开关状态相互地交换了，即，在阶段P2中的D1的开关状态在时间变化上对应于在阶段P1中的D2的开关状态，反之亦然。类似地，在阶段P2中的T1的开关状态在其时间变化上对应于在阶段P1中的T2的开关状态，反之亦然。
在图4中所示出的控制方法说明了已经作为第一实施方式描述的控制方法。其中，半导体二极管D1，D2在第一状态Z1和第二状态Z2之间的转换，与所属的可开关大功率半导体T1，T2的断开和/或接通有时间关系地实现。
从在图4中示出的阶段P1中单个步骤看出：
(1)在时刻t1：D1从状态Z1转换到状态Z2，
(2)在时刻t2：T1被断开，
(3)在时刻t3：T2被接通，
(4)在时刻t4：D2从状态Z2转换到状态Z1。
按照已经描述的控制方法的第一实施方式的第一变形，按照单个步骤的时间顺序，两个时刻t1和t2在时刻t3和t4之前。反之，时刻t2可以在时刻t1之前或之后。此外，按照单个步骤的时间顺序，时刻t3可以在时刻t4之前或之后。在图4中的表示中，对于第一实施方式具体地说，t1＜t2＜t3＜t4，即，t1在t2之前，t2在t3之前，以及t3在t4之前。
在控制方法第一实施方式的第二变形中，按照单个步骤的时间顺序，时刻t4在时刻t2之前。反之，时刻t2可以在时刻t1之前或之后。
在图5中所示出的控制方法说明了已经作为第二实施方式描述的控制方法。其中，每个半导体二极管D1和D2在第一状态Z1和第二状态Z2之间的转换，都与所属的可开关大功率半导体T1以及T2的断开构成特定的时间关系。反之，可开关大功率半导体T1以及T2的接通则不需要转换所属的半导体二极管D1以及D2。
从在图5中示出的阶段P1中单个步骤看出：
(1)在时刻s1：D1从状态Z1转换到状态Z2，
(2)在时刻s2：T1被断开，
(3)在时刻s3：T2被接通，
(4)在时刻s4：D1从状态Z2转换到状态Z1，因此再次处于输出状态。
由此，D1在与T1的断开的特定时间关系中发生两次转换，而属于T2的空转二极管D2则在与T2接通的时间关系中不发生转换，其在整个阶段P1都处于状态Z1。
在已经描述的控制方法的第二实施方式的第一变形，按照单个步骤的时间顺序，两个时刻s1和s2在时刻s3和s4之前。反之，时刻s2可以在时刻s1之前或之后。此外，按照单个步骤的时间顺序，时刻s3必须在时刻s4之前。在图5中的表示中，对于第二实施方式具体地说，s1＜s2＜s3＜s4，即，s1在s2之前，s2在s3之前，以及s3在s4之前。
根据已经描述的控制方法第二实施方式的第二变形，按照单个步骤的时间顺序，时刻s4在时刻s3之前，以及时刻s1在时刻s2之前。如果T1是导通电流的，则时刻s4必须在时刻s2之前。
Claims (57)
1.一种具有至少一个p-n结的半导体二极管，该半导体二极管可以在第一状态和第二状态之间进行转换，其中，
a)所述第二状态与所述第一状态相比具有更大的导通电阻，
b)所述第二状态与所述第一状态相比具有更小的存储电荷，
c)所述p-n结可以既在该第一状态又在该第二状态下分别以至少一种可以预定的截止能力截止。
2.根据权利要求1所述的半导体二极管，其中，所述截止能力的特征在于，在截止情况下在该第一和第二状态中的击穿电压至少为100V，优选地至少为1000V。
3.根据权利要求1或2所述的半导体二极管，其中，以在截止情况下的击穿电压为特征的所述截止能力在所述半导体二极管的第一和第二状态中处于相同的数量级。
4.根据权利要求1至3中任一项所述的半导体二极管，包括：
a)门电极，
b)第一电极，
c)其中，通过改变在门电极和第一电极之间施加的电压实现在第一状态和第二状态之间的转换。
5.一种特别是根据权利要求1至4中任一项所述的半导体二极管，包括：
a)预定给第一区域(6)的传导类型，
b)具有与第一区域(6)相反设置的传导类型的第二区域(7，8)，
c)在第一区域(6)和第二区域(7，8)之间构成的p-n结，
d)与第一区域(6)直接电连接的第一电极(2)，
e)与第二区域(7，8)直接电连接的第二电极(3)，
f)通过第一区域(6)和/或第二区域(7，8)的绝缘层分开设置在p-n结和/或第一区域(6)的区域中的门电极(5)，
g)其中，通过将电压施加在第一电极(2)和门电极(5)之间，可以改变、即提高或降低在第一区域中的多数载流子浓度，特别是按照一个在5至100范围内的因数进行改变。
6.根据权利要求5所述的半导体二极管，其中，所述门电极(5)既不覆盖直到第一电极(2)的第一区域(6)，也不覆盖直到第二电极(3)的第二区域(7，8)。
7.根据权利要求5或6所述的半导体二极管，其中，所述第一区域(6)和/或第二区域(7，8)是作为层构成的。
8.根据权利要求5至7中任一项所述的半导体二极管，其中，门电极(5)与第一区域(6)和/或第二区域(7，8)之间的绝缘层(4)是作为氧化层构成的。
9.根据权利要求5至8中任一项所述的半导体二极管，其中，所述第一区域(6)由邻接第一电极(2)的第一部分区域以及邻接第二区域(7，8)并与该第二区域构成p-n结的第二部分区域组成，其中，在第一部分区域中的掺杂比在第二部分区域中的掺杂更高。
10.根据权利要求9所述的半导体二极管，其中，将所述门电极(5)仅仅设置在所述第一区域(6)的第一部分区域的范围中。
11.根据权利要求5至10中任一项所述的半导体二极管，其中，所述第二区域(7，8)由邻接第一区域(6)并与该第一区域构成p-n结的第一部分区域(7)以及邻接第二电极(3)的第二部分区域(8)构成，其中，在第一部分区域(7)中的掺杂比在第二部分区域(8)中的掺杂更低。
12.根据权利要求11所述的半导体二极管，其中，所述第二区域(7，8)的第一部分区域(7)和/或第二部分区域(8)是作为层构成的。
13.根据权利要求11或12所述的半导体二极管，其中，在所述第一区域(6)中的掺杂比在所述第二区域(7，8)的第二部分区域(8)中的掺杂更低。
14.根据权利要求13所述的半导体二极管，其中，所述第二区域(7，8)的第二部分区域(8)在第二电极(3)和该第二区域(7，8)的第一部分区域(7)之间的范围内，利用其电荷类型与该第二区域(7，8)的电荷类型相反的岛而实现。
15.根据权利要求11或12所述的半导体二极管，其中，在第一区域(6)中的掺杂比在第二区域(7，8)的第二部分区域(8)中的掺杂更高。
16.根据权利要求5至15中任一项所述的半导体二极管，其中，所述第一区域(6)是n掺杂的区域。
17.根据权利要求5至15中任一项所述的半导体二极管，其中，所述第一区域(6)是p掺杂的区域。
18.根据权利要求5至17中任一项所述的半导体二极管，其中，所述半导体二极管是按照平面结构或者沟渠结构或者MESA结构实现的。
19.根据权利要求5至18中任一项所述的半导体二极管，其中，所述第一区域(6)和/或第二区域(7，8)是在基于硅制成的。
20.根据权利要求19所述的半导体二极管，其中，所述在门电极(5)与第一区域(6)和/或第二区域(7，8)之间的绝缘层(4)是由氧化硅构成的。
21.根据权利要求5至20中任一项所述的半导体二极管，其中，所述第一区域(6)和/或第二区域(7，8)是基于碳化硅SiC制成的。
22.根据权利要求5至21中任一项所述的半导体二极管，其中，所述第一区域(6)和/或第二区域(7，8)是基于砷化镓GaAs制成的。
23.根据权利要求5至22中任一项所述的半导体二极管，其中，设置了控制装置用于在所述第一电极(2)和门电极(5)之间施加电压。
24.一种具有至少一个第一类芯片的电子元件，该芯片包括多个根据权利要求5至23中任一项所述的半导体二极管。
25.根据权利要求24所述的电子元件，其中，该电子元件具有一个模块外壳，在该模块外壳中集成了至少一个第一类型的芯片以及至少一个第二类型的芯片，后者包括多个可开关大功率半导体作为单元。
26.根据权利要求25所述的电子元件，其中，并行连接了两个或多个第一类型的芯片。
27.根据权利要求25或26所述的电子元件，其中，一个或多个第一类型的芯片与一个或多个第二类型的芯片错接成为单一开关和/或半桥(相位)和/或多个相位。
28.根据权利要求25至27中任一项所述的电子元件，其中，第一类型芯片的每个半导体二极管的门连接，分别与该二极管所属的、第二类型芯片的可开关大功率半导体的门连接分开地从所述模块外壳中引出，并且具有一个接触位置。
29.根据权利要求25至28中任一项所述的电子元件，其中，第一类型芯片的每个半导体二极管的门连接，分别与该二极管所属的、第二类型芯片的可开关大功率半导体的门连接在所述模块外壳内部连接，使得对外仅仅给出一个接触位置。
30.根据权利要求25至29中任一项所述的电子元件，其中，为所述可开关大功率半导体设置辅助发射极连接以及辅助阴极连接和/或辅助阳极连接以及辅助集电极连接。
31.根据权利要求30所述的电子元件，其中，所述可开关大功率半导体的辅助发射极连接以及辅助阴极连接，与属于该可开关大功率半导体的半导体二极管的辅助阳极连接相连。
32.根据权利要求25至3 1中任一项所述的电子元件，其中，除了所述一个或多个第一类型的芯片以及一个或多个第二类型的芯片之外，还在所述模块外壳中集成了用于对第一类型芯片的半导体二极管和/或第二类型芯片的可开关大功率半导体的控制电路或者部分控制电路。
33.一种电压耦合变换器，其具有至少一个根据权利要求1至23中任一项所述的半导体二极管(D1，D2)和至少一个可开关的大功率半导体(T1，T2)。
34.根据权利要求33所述的电压耦合变换器，其中，每个根据权利要求1至23中任一项所述的半导体二极管(D1，D2)是所述可开关大功率半导体(T1，T2)的空转二极管。
35.根据权利要求34所述的电压耦合变换器，其具有至少一个用于对输出交流系统的相位进行变换的子系统，该输出交流系统包括两个根据权利要求1至23中任一项所述的半导体二极管(D1，D2)和两个可开关大功率半导体(T1，T2)。
36.根据权利要求33至35中任一项所述的电压耦合变换器，其中，所述可开关大功率半导体(T1，T2)是MOSFET和/或IGBT和/或双极性晶体管和/或GTO和/或IGCT。
37.根据权利要求33至36中任一项所述的电压耦合变换器，其中，所述电压耦合变换器是两点变换器或者三点变换器或者多点变换器，其中相位的数目分别是任意的。
38.根据权利要求33至37中任一项所述的电压耦合变换器，其中，将所述可开关大功率半导体(T1，T2)串联连接。
39.根据权利要求33至38中任一项所述的电压耦合变换器，其中，将至少一个可开关大功率半导体(T1，T2)的控制功能以及所属的根据权利要求1至23中任一项所述的半导体二极管(D1，D2)的控制功能集成在一个公共的控制电路中。
40.根据权利要求39所述的电压耦合变换器，其中，所述公共控制电路的特征体现在公共的电压供电。
41.根据权利要求40所述的电压耦合变换器，其中，所述公共的电压供电通过交流电压源连同随后的变压器和随后的整流而实现。
42.根据权利要求33至41中任一项所述的电压耦合变换器，其中，所述公共控制电路的特征体现在公共的控制信号传递。
43.根据权利要求42所述的电压耦合变换器，其中，所述公共的控制信号传递通过光电耦合器和/或光波导体和/或脉冲发送器而实现。
44.一种用于根据权利要求33至43中任一项所述的电压耦合变换器的控制方法，其中，按照时间顺序依次确定对可开关大功率半导体(T1，T2)以及所属的根据权利要求1至23中任一项所述的半导体二极管(D1，D2)的控制。
45.根据权利要求44所述的控制方法，其中，根据权利要求1至23中任一项所述的半导体二极管(D1，D2)在第一状态(Z1)和第二状态(Z2)之间的转换，与所属的可开关大功率半导体(T1，T2)的断开和/或接通有时间关系地实现。
46.根据权利要求45所述的控制方法，其中，
a)在电压耦合变换器中具有第一可开关大功率半导体(T1)和第二可开关大功率半导体(T2)，以及第一可开关大功率半导体(T1)所属的根据权利要求1至23中任一项所述的第一半导体二极管(D1)和第二可开关大功率半导体(T2)所属的根据权利要求1至23中任一项所述的第二半导体二极管(D2)，
b)首先接通第一可开关大功率半导体(T1)、断开第二可开关大功率半导体(T2)，第一半导体二极管(D1)处于第一状态(Z1)而第二半导体二极管(D2)处于第二状态(Z2)，
c)在第一时刻(t1)将第一半导体二极管(D1)从第一状态(Z1)转换到第二状态(Z2)，
d)在第二时刻(t2)断开第一可开关大功率半导体(T1)，
e)在第三时刻(t3)接通第二可开关大功率半导体(T2)，
f)在第四时刻(t4)将第二半导体二极管(D2)从第二状态(Z2)转换到第一状态(Z1)。
47.根据权利要求46所述的控制方法，其中，按照单个步骤的时间顺序，第一时刻(t1)在第二时刻(t2)之前，或者第二时刻(t2)在第一时刻(t1)之前。
48.根据权利要求46或47所述的控制方法，其中，按照单个步骤的时间顺序，第三时刻(t3)在第四时刻(t4)之前，或者第四时刻(t4)在第三时刻(t3)之前。
49.根据权利要求46至48中任一项所述的控制方法，其中，按照单个步骤的时间顺序，第一时刻(t1)和第二时刻(t2)在第三时刻(t3)和第四时刻(t4)之前。
50.根据权利要求46或47所述的控制方法，其中，按照单个步骤的时间顺序，第四时刻(t4)在第二时刻(t2)之前。
51.根据权利要求44所述的控制方法，其中，对根据权利要求1至23中任一项所述的半导体二极管(D1，D2)在第一状态(Z1)和第二状态(Z2)之间的转换，与所属的可开关大功率半导体(T1，T2)的断开有时间关系地实现。
52.根据权利要求51所述的控制方法，其中，
a)在电压耦合变换器中具有第一可开关大功率半导体(T1)和第二可开关大功率半导体(T2)，以及第一可开关大功率半导体(T1)所属的根据权利要求1至23中任一项所述的第一半导体二极管(D1)和第二可开关大功率半导体(T2)所属的根据权利要求1至23中任一项所述的第二半导体二极管(D2)，
b)首先接通第一可开关大功率半导体(T1)、断开第二可开关大功率半导体(T2)，第一半导体二极管(D1)处于第一状态(Z1)而第二半导体二极管(D2)处于第一状态(Z1)，
c)在第一时刻(s1)将第一半导体二极管(D1)从第一状态(Z1)转换到第二状态(Z2)，
d)在第二时刻(s2)断开第一可开关大功率半导体(T1)，
e)在第三时刻(s3)接通第二可开关大功率半导体(T2)，
f)在第四时刻(s4)将第一半导体二极管(D1)从第二状态(Z2)转换到第一状态(Z1)。
53.根据权利要求52所述的控制方法，其中，按照单个步骤的时间顺序，第一时刻(s1)和第二时刻(s2)在第三时刻(s3)之前，而第三时刻(s3)在第四时刻(s4)之前。
54.根据权利要求52或53所述的控制方法，其中，按照单个步骤的时间顺序，第一时刻(s1)在第二时刻(s2)之前，或者第二时刻(s2)在第一时刻(s1)之前。
55.根据权利要求52所述的控制方法，其中，按照单个步骤的时间顺序，第一时刻(s1)在第二时刻(s2)之前，而第四时刻(s4)在第三时刻(s3)之前。
56.根据权利要求52或55所述的控制方法，其中，按照单个步骤的时间顺序，第四时刻(s4)在第二时刻(s2)之前。
57.根据权利要求46至50中任一项或者根据权利要求52至56中任一项所述的控制方法，其中，紧接着从第一可开关大功率半导体(T1)向第二可开关大功率半导体(T2)的转换的从第二可开关大功率半导体(T2)向第一可开关大功率半导体(T1)的反向转换，对应于从第一可开关大功率半导体(T1)向第二可开关大功率半导体(T2)的转换过程进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10308313.8 | 2003-02-26 | ||
| DE10308313A DE10308313B4 (de) | 2003-02-26 | 2003-02-26 | Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1754263A true CN1754263A (zh) | 2006-03-29 |
| CN100483736C CN100483736C (zh) | 2009-04-29 |
Family
ID=32863909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800052034A Expired - Fee Related CN100483736C (zh) | 2003-02-26 | 2004-02-18 | 半导体二极管、电子元件、电压耦合变换器和控制方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7582939B2 (zh) |
| EP (1) | EP1597771A2 (zh) |
| JP (1) | JP2006519485A (zh) |
| CN (1) | CN100483736C (zh) |
| DE (1) | DE10308313B4 (zh) |
| WO (1) | WO2004077573A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102272932A (zh) * | 2009-06-29 | 2011-12-07 | 株式会社电装 | 半导体装置 |
| CN101666919B (zh) * | 2009-09-21 | 2012-06-27 | 浙江大学 | 一种具有刻蚀容差的硅狭缝波导电极 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004036278B4 (de) * | 2004-07-27 | 2006-07-06 | Siemens Ag | Halbleiterbauelement und Verfahren zum Betreiben des Halbleiterbauelements als elektronischer Schalter |
| DE102004042758B4 (de) * | 2004-09-03 | 2006-08-24 | Infineon Technologies Ag | Halbleiterbauteil |
| DE102005019860B4 (de) * | 2005-04-28 | 2010-11-18 | Siemens Ag | Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter |
| DE102005020805A1 (de) * | 2005-05-04 | 2006-11-16 | Infineon Technologies Ag | Halbbrückenschaltung mit Freilaufdioden, Ansteuerschaltung und Verfahren zum Ansteuern einer solchen Halbbrückenschaltung |
| US7888775B2 (en) | 2007-09-27 | 2011-02-15 | Infineon Technologies Ag | Vertical diode using silicon formed by selective epitaxial growth |
| DE102007060188A1 (de) * | 2007-12-14 | 2009-06-25 | Siemens Ag | Antriebssystem und zugehöriges Steuerverfahren |
| DE102011003938A1 (de) | 2011-02-10 | 2012-08-16 | Siemens Aktiengesellschaft | Verfahren zur Steuerung zweier elektrisch in Reihe geschalteter rückwärts leitfähiger IGBTs einer Halbbrücke |
| US9184255B2 (en) | 2011-09-30 | 2015-11-10 | Infineon Technologies Austria Ag | Diode with controllable breakdown voltage |
| DE102013211411A1 (de) | 2013-06-18 | 2014-12-18 | Siemens Aktiengesellschaft | Vorrichtung und Verfahren zur Überwachung eines Leistungshalbleiterschalters |
| US9590616B2 (en) | 2013-07-10 | 2017-03-07 | Denso Corporation | Drive control device |
| DE102013213986B4 (de) | 2013-07-17 | 2016-02-04 | Siemens Aktiengesellschaft | Dreipunkt-Stromrichter |
| US9135937B1 (en) * | 2014-05-09 | 2015-09-15 | Western Digital (Fremont), Llc | Current modulation on laser diode for energy assisted magnetic recording transducer |
| EP3002866B1 (de) | 2014-09-30 | 2021-09-08 | Siemens Aktiengesellschaft | Spannungszwischenkreis-Stromrichter in Fünfpunkttopologie |
| GB2534818A (en) * | 2014-11-18 | 2016-08-03 | Ideal Power Inc | Methods, systems, and devices for active charge control diodes |
| US9692409B2 (en) | 2015-03-30 | 2017-06-27 | Halliburton Energy Services, Inc. | Simplified gate driver for power transistors |
| WO2016159950A1 (en) | 2015-03-30 | 2016-10-06 | Halliburton Energy Services, Inc. | Simplified gate driver for power transistors |
| CN107218176B (zh) | 2016-03-21 | 2020-05-19 | 通用电气公司 | 风力节距调整系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| JP2524370B2 (ja) * | 1986-12-05 | 1996-08-14 | ゼネラル・エレクトリック・カンパニイ | 半導体デバイスの製造方法 |
| JP2809253B2 (ja) * | 1992-10-02 | 1998-10-08 | 富士電機株式会社 | 注入制御型ショットキーバリア整流素子 |
| DE4407279C1 (de) * | 1994-03-04 | 1994-10-13 | Siemens Ag | Halbleiterbauelement für den Überspannungsschutz von MOSFET und IGBT |
| JP3779401B2 (ja) * | 1996-11-29 | 2006-05-31 | 株式会社東芝 | ダイオードの駆動方法 |
| SE9802908D0 (sv) * | 1998-08-31 | 1998-08-31 | Abb Research Ltd | Electric circuit |
| JP2001161032A (ja) * | 1999-12-01 | 2001-06-12 | Canon Inc | 系統連系パワーコンディショナ及びそれを用いた発電システム |
| DE10011523A1 (de) | 2000-03-09 | 2001-09-20 | Siemens Ag | Stromversorgungsschaltung mit Silizium-Karbid-Bauelementen |
| US6365874B1 (en) * | 2000-05-22 | 2002-04-02 | Lincoln Global, Inc. | Power supply for electric arc welding |
| GB0102734D0 (en) * | 2001-02-03 | 2001-03-21 | Koninkl Philips Electronics Nv | Bipolar diode |
| WO2002084855A1 (fr) * | 2001-04-13 | 2002-10-24 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de conversion de puissance |
| US6537921B2 (en) * | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
-
2003
- 2003-02-26 DE DE10308313A patent/DE10308313B4/de not_active Expired - Fee Related
-
2004
- 2004-02-18 US US10/547,175 patent/US7582939B2/en not_active Expired - Fee Related
- 2004-02-18 JP JP2006501876A patent/JP2006519485A/ja active Pending
- 2004-02-18 WO PCT/EP2004/001541 patent/WO2004077573A2/de active Search and Examination
- 2004-02-18 CN CNB2004800052034A patent/CN100483736C/zh not_active Expired - Fee Related
- 2004-02-18 EP EP04712009A patent/EP1597771A2/de not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102272932A (zh) * | 2009-06-29 | 2011-12-07 | 株式会社电装 | 半导体装置 |
| CN102272932B (zh) * | 2009-06-29 | 2014-01-29 | 株式会社电装 | 半导体装置 |
| CN101666919B (zh) * | 2009-09-21 | 2012-06-27 | 浙江大学 | 一种具有刻蚀容差的硅狭缝波导电极 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1597771A2 (de) | 2005-11-23 |
| US7582939B2 (en) | 2009-09-01 |
| WO2004077573A3 (de) | 2004-12-23 |
| DE10308313B4 (de) | 2010-08-19 |
| JP2006519485A (ja) | 2006-08-24 |
| US20060071280A1 (en) | 2006-04-06 |
| WO2004077573A2 (de) | 2004-09-10 |
| CN100483736C (zh) | 2009-04-29 |
| DE10308313A1 (de) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1754263A (zh) | 半导体二极管、电子元件、电压耦合变换器和控制方法 | |
| CN1317771C (zh) | 绝缘栅型半导体器件 | |
| CN1914786A (zh) | 半导体装置和使用其的模块 | |
| CN109192779B (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN1950947A (zh) | 半导体器件 | |
| CN1691349A (zh) | 反向导通型半导体元件及其制造方法 | |
| CN1967868A (zh) | 半导体装置及其制造方法 | |
| CN1776911A (zh) | 半导体装置 | |
| JP2006344779A (ja) | 半導体装置および半導体装置の制御方法 | |
| CN1639875A (zh) | 功率半导体器件 | |
| JP2002514355A (ja) | 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター | |
| CN1677687A (zh) | 半导体装置及其制造方法 | |
| CN101057336A (zh) | 半导体器件及其制造方法 | |
| CN1750271A (zh) | 氮基半导体装置 | |
| CN1741282A (zh) | 半导体器件 | |
| CN101076882A (zh) | 双向场效应晶体管和矩阵转换器 | |
| CN1758444A (zh) | 开关元件以及使用该开关元件的保护电路 | |
| CN108807505A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN1230907C (zh) | 补偿器件,电路,方法和应用 | |
| CN1265465C (zh) | 半导体器件 | |
| JPWO2020170411A1 (ja) | 電力変換装置 | |
| JP2023164888A (ja) | ハイブリッドパワーモジュール | |
| CN1677692A (zh) | 超级结半导体元件及其制造方法 | |
| Kobayashi et al. | High-voltage power MOSFETs reached almost to the silicon limit | |
| US20020020849A1 (en) | J-FET semiconductor configuration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090429 Termination date: 20140218 |