WO2004077573A2 - Halbleiterdiode, elektronisches bauteil, spannungszwischenkreisumrichter und steuerverfahren - Google Patents

Halbleiterdiode, elektronisches bauteil, spannungszwischenkreisumrichter und steuerverfahren Download PDF

Info

Publication number
WO2004077573A2
WO2004077573A2 PCT/EP2004/001541 EP2004001541W WO2004077573A2 WO 2004077573 A2 WO2004077573 A2 WO 2004077573A2 EP 2004001541 W EP2004001541 W EP 2004001541W WO 2004077573 A2 WO2004077573 A2 WO 2004077573A2
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor
time
state
semiconductor diode
Prior art date
Application number
PCT/EP2004/001541
Other languages
English (en)
French (fr)
Other versions
WO2004077573A3 (de
Inventor
Mark-Matthias Bakran
Hans-Günter ECKEL
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to EP04712009A priority Critical patent/EP1597771A2/de
Priority to US10/547,175 priority patent/US7582939B2/en
Priority to JP2006501876A priority patent/JP2006519485A/ja
Publication of WO2004077573A2 publication Critical patent/WO2004077573A2/de
Publication of WO2004077573A3 publication Critical patent/WO2004077573A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a semiconductor diode, an electronic component and a voltage intermediate circuit converter.
  • the invention further relates to a control method for a voltage intermediate circuit converter.
  • DC link converters use for forming
  • the AC input current is first rectified.
  • the DC voltage is smoothed in the DC link and converted into AC with a different voltage and frequency in the inverter.
  • Inverters can also be used for forming systems
  • Active semiconductor switches (can be switched off) are used as components in voltage DC link converters in power electronics.
  • 25 right power semiconductors e.g. MOSFET (metal oxide semicon- ductor field effect transistor), IGBT (isolated gate bipolar transistor), bipolar transistors, GTO (gate turn-off thyristor), IGCT (integrated gate commutated thyristor) ) and freewheeling diodes are used.
  • MOSFET metal oxide semicon- ductor field effect transistor
  • IGBT isolated gate bipolar transistor
  • bipolar transistors bipolar transistors
  • GTO gate turn-off thyristor
  • IGCT integrated gate commutated thyristor
  • Freewheeling diodes are diodes that are used in
  • the switch-on speed of the power semiconductors that can be switched off is limited by the time it takes the freewheeling diode to can record. This in turn is limited by state delays due to finite charge carrier speeds. This occurs particularly when the current and voltage change very quickly.
  • the state delay results in particular from the fact that the diode is flooded with charge carriers in the current carrying phase, which must first be removed from the diode before a phase change, ie switching in the reverse direction, and the commutation associated therewith, ie changing the current direction the diode can absorb voltage.
  • the charge carriers still to be cleared out when the diode is switched over are also referred to as storage charging and the associated behavior of the diode is known as reverse recovery behavior.
  • Free-wheeling diode can be guaranteed.
  • the resulting power loss must be taken into account when dimensioning the converter. This leads to an increased cooling effort or to an increased chip area of the power semiconductors or limits the operating frequency of the converter.
  • MOS Metal Oxide Semiconduc- gate
  • MCD Metal Oxide Semiconduc- gate
  • Schröder, Dierk “Electrical drives 3 - power electronic components ⁇ , Springer-Verlag, Berlin, 1996, pages 373 to 377) known.
  • MCD Metal Oxide Semiconduc- gate
  • a MOS control head ie a gate electrode mounted insulated above the semiconductor material, is used to switch between two states of the component. These states can be characterized as follows: .0
  • Blocking capacity state 2 high forward resistance, low or none
  • the MCDs described behave like a switched-on MOSFET or like one, depending on the embodiment
  • All of the MCDs described are constructed in such a way that a p- or n-doped semiconductor region is bridged by an n- or p-conducting channel when a gate voltage is applied. Switching over the MCD thus causes an assembly or disassembly
  • state 2 the pn junction is "bypassed" by an alternative current path.
  • the pn junction is therefore not lockable in state 2.
  • the state 2 of the MCD is therefore characterized by no or - in the behavior like a Schottky diode - by only a small blocking capacity.
  • state 1 Since state 1 has the lower forward resistance, this state should be set in the forward case.
  • the MCD can only be in state 1, since state 2 has no or only a small blocking capacity and can therefore absorb no or only a small voltage.
  • this state has no or only a small storage charge.
  • the MCD should - first of all - be in state 1, then switch to state 2, change the current direction, and then switch to state 1 - in order to achieve optimal behavior of the MCD done in order to realize the blocking.
  • a disadvantage of these MCDs described in Schröder is that the method described above for realizing the optimal transition of the MCD from the open to the blocking case is very complex and reacts critically to the chronological sequence of the control pulses.
  • the invention is therefore based on the object of specifying a new semiconductor diode in which it is possible to switch between states of different forward resistance and different storage charge, but the optimum transition of the semiconductor diode from forward to blocking is simplified and thus less critical with regard to the chronological sequence the control impulse is.
  • Another object of the invention is to integrate this semiconductor diode into an electronic component.
  • a voltage intermediate circuit converter is to be specified in which the storage charge to be cleared from the freewheeling diode during a commutation process and thus the switching loss energy is reduced, in order thereby to enable a higher switch-on speed of the voltage intermediate circuit converter.
  • the object of the invention is also to specify a control method for such a voltage intermediate circuit converter.
  • the invention with regard to the semiconductor diode is based on the consideration of specifying a semiconductor diode with at least one pn junction, which can be switched between a first state and a second state, wherein - The second state has a larger forward resistance compared to the first state and
  • the second state has a smaller storage charge compared to the first state
  • the pn transition can be blocked both in the first state and in the second state, each with at least one predetermined blocking capacity.
  • L5 is the sequence of the control impulses.
  • the blocking capacity is understood to mean that the diode in the event of blocking, i.e. in the event that voltage is applied to the diode in the reverse direction, can absorb voltage and only a very small reverse current flows.
  • the size of the blocking assets can be
  • 25 can be defined in the event of a lock.
  • the blocking capacity of the semiconductor diode is characterized in that in the blocking case the breakdown voltage in the first state and in the second state 30 of the semiconductor diode is at least 100 V, preferably at least 1000 V.
  • An expedient embodiment of the invention provides that the blocking capacity, characterized by the breakdown voltage 35 in the blocking case, in the first and in the second state of the semiconductor diode is of the same order of magnitude, ie the fertilizing to the nearest power of ten leads to the same result.
  • An advantageous embodiment of the invention provides that the semiconductor diode comprises a gate electrode and a first electrode, and the switchover between the first state and the second state of the semiconductor diode takes place by changing a voltage present between the gate electrode and the first electrode.
  • the invention is further based on the consideration, according to claim 5, of specifying a semiconductor diode with a first region of predetermined conduction type, a second region with opposite conduction type compared to the first region, a pn junction formed between the first region and the second region, a first electrode that is in direct electrical contact with the first area, ie in particular forms an ohmic contact with this, a second electrode which is in direct electrical contact with the second region, i.e.
  • a gate electrode which is arranged separated from the first region and / or second region in the region of the pn junction and / or first region by an insulation layer, the majority charge carrier concentration being applied by applying a voltage between the first electrode and the gate electrode changeable in the first area, ie can be increased or decreased.
  • a predetermined conductivity type in the first region is understood to mean that the first region consists of a p-doped or an n-doped semiconductor material.
  • the opposite type of conduction in the second area means that the second area is opposite to the first area is, ie if the first region is p-doped, the second region is n-doped and vice versa.
  • the first electrode, second electrode and gate electrode can be made of metal.
  • the gate electrode, insulation layer and the semiconductor material of the first and second regions form an MIS (Metal-I-Insulator-Semiconductor) contact. Since the voltage applied between the gate electrode and the first electrode controls the majority charge carrier concentration in the first region, the MIS contact is also referred to as an MIS control head. Overall, it is an MIS-controlled diode. In addition to controlling the majority carrier concentration by the MIS control head in the first region, the carrier concentration in the second region is also automatically set.
  • MIS Metal-I-Insulator-Semiconductor
  • This MIS-controlled semiconductor diode according to the invention has, in particular, the states specified in claim 1 and can therefore be regarded as an advantageous embodiment of the semiconductor diode according to one of claims 1 to 4.
  • the states can be characterized as follows:
  • the difference with the processes known from the prior art MOS-controlled diode is, in particular, that the di- to the invention ode mutandis, in the second state, the Anson ⁇ th state 2 according to the prior art corresponds to a pn junction with barrier property having.
  • the Current direction ie during the transition from pass-through to blocking, should therefore - in order to achieve optimal behavior of the MIS-controlled diode - the MIS-controlled diode according to the invention initially as for the MOS-controlled diode according to the prior art in the first State (state 1 in the prior art) and then switched to the second state (state 2 in the prior art). Now the current direction changes.
  • the immediate switchover to state 1 according to the prior art is now dispensed with, since, in contrast to the prior art, the MI-controlled diode according to the invention also has a pn junction with blocking capacity in the second state and therefore also in the second state the blocking is realized.
  • the optimal transition of the semiconductor diode from the open to the blocking case is simplified and thus less critical with regard to the chronological sequence of the control pulses.
  • state 2 in contrast to state 1, is determined by the construction of a conductive channel and the resulting opening of a current path past the pn junction
  • the states are defined in the MIS - Controlled semiconductor diode according to the invention by a different majority carrier concentration in the first area.
  • the pn junction is not “bypassed” by an alternative current path.
  • the blocking capacity of the pn junction of the diode is present in both states.
  • the gate electrode does not cover the first region up to the first electrode or the second region up to the second electrode.
  • An advantageous embodiment of the invention provides that the first region and / or the second region of the semiconductor diode is / are designed as a layer. It can also be provided that the insulation layer between the gate electrode and the first and / or second region is an oxide layer.
  • the MIS contact of the semiconductor diode is thus a MOS contact in this specific embodiment.
  • the first region consists of a first partial region, which adjoins the first electrode, and a second partial region, which adjoins the second region and forms the pn junction therewith, the doping in first sub-area is higher than the doping in the second sub-area.
  • the gate electrode is arranged only in the region of the first partial region of the first region.
  • the second region consists of a first sub-region which is adjacent to the first region and forms the pn junction with it, and a second sub-region which is connected to the second
  • the doping in the first sub-area is lower than the doping in the second sub-area.
  • Structures of this type are common in components of power electronics in order to obtain the required breakdown strength. According to an expedient embodiment,
  • the first partial area and / or the second partial area of the second area can be formed as a layer.
  • a first embodiment variant of the invention provides that the doping in the first region is smaller than the doping 30 in the second sub-region of the second region.
  • a further development of this first embodiment variant provides that the second partial area of the second area in the area between the second electrode and the first partial area of the second area is interspersed with islands whose charge type is opposite to the charge type of the second area.
  • the doping in the first region is greater than the doping in the second sub-region of the second region.
  • the semiconductor diode provides that the first region is an n-doped region.
  • the second area is therefore p-doped.
  • the first sub-region is thus a p-minus-doped sub-region and the second sub-region is a p-plus-doped sub-region.
  • the first electrode is a cathode
  • the second electrode is an anode.
  • the first region is a p-doped region.
  • the second area is therefore n-doped. If the second region is divided into two, the first sub-region is thus an n-minus-doped sub-region and the second sub-region is an n-plus-doped sub-region.
  • the first electrode is an anode
  • the second electrode is a cathode.
  • a voltage applied between the gate electrode and the first electrode can therefore be referred to as the gate anode voltage uGA.
  • such a semiconductor diode is in the second state defined above without the application of a gate-anode voltage, ie it is characterized in relation to the first state due to a high forward resistance and a low storage charge.
  • the doping profile and the charge carrier lifespan are expediently set such that the diode has a soft reverse recovery behavior in this state, ie the tail current decays relatively gently.
  • a negative gate anode voltage By applying a negative gate anode voltage, the hole concentration in the p-doped first region is raised, the diode is then in the first state, ie it has a low forward resistance and a high storage charge in relation to the second state. Switching between the states of the diode is thus carried out by switching a negative gate anode voltage on or off.
  • the second sub-region of the second region is highly n-doped compared to the first sub-region.
  • This highly n-doped second sub-region is interspersed with p-islands. This has the advantage that when the semiconductor diode changes from the first to the second state, the holes in the low n-doped first sub-region of the second region are cleared out more quickly.
  • the p-doping in the first region is greater than the n-doping in the second sub-region of the second region.
  • the semiconductor diode is in the first state defined above, which is characterized in comparison to the second state by a low on resistance and a high storage charge.
  • the hole concentration in the p-doped first region is lowered, the diode then has a high forward resistance and a low storage charge and is therefore in the second state.
  • the semiconductor diode according to the invention is implemented in a planar structure.
  • the diode is implemented in one Trench structure, ie as a trench element, or in a MESA structure.
  • the first and / or the second area of the semiconductor diode according to the invention can be produced on the basis of silicon or silicon carbide or gallium arsenide GaAs.
  • the insulating layer between the gate electrode and the first and / or 'second region may be composed of silicon oxide.
  • the semiconductor diode is assigned a control device for applying a voltage between the first electrode and the gate electrode.
  • a control means enables' by controlling the voltage applied to the controlled switching of the semiconductor diode between the first and second state.
  • the invention with respect to the electronic component is based on the consideration of specifying an electronic component with at least one chip which comprises a plurality of the semiconductor diodes according to the invention as cells.
  • This chip is referred to as the first type of chip.
  • the electronic component it is provided to integrate at least one chip of the first type and at least one chip, which comprises a plurality of power semiconductors which can be switched off, as cells, in a module housing.
  • Chips with a plurality of power semiconductors that can be switched off are referred to as chips of the second type.
  • two or more chips of the first type can be connected in parallel in the module housing.
  • one or more chips of the first type can also be connected in the module housing with one or more chips of the second type to form a single switch and / or a half bridge (phase) and / or several phases.
  • An advantageous embodiment of the electronic component with a module housing provides that the gate connection of each semiconductor diode of the chips of the first type is led out of the module housing separately from the gate connection of the switchable power semiconductor of the chips of the second type associated with this diode and is each provided with a contact point ,
  • each semiconductor diode of the first type of chip and the gate connection of the switchable power semiconductor of the second type of chip associated with this diode are already connected within the module housing, so that it is available to the user , ie to the outside, there is only one contact point.
  • a further development provides that an auxiliary emitter connection or an auxiliary cathode connection and / or an auxiliary anode connection or an auxiliary collector connection is provided in the electronic component with module housing for the power semiconductor which can be switched off.
  • An embodiment is then advantageous in which the auxiliary emitter connection or the auxiliary cathode connection of the switchable power semiconductor is connected to the auxiliary anode connection of the semiconductor diode assigned to this switchable power semiconductor.
  • Auxiliary connections are understood to mean connections in which, in contrast to power connections, only a small control current flows.
  • the control circuits or parts of the control circuits for the semiconductor diodes of the chips of the first type and / or those that can be switched off Power semiconductors of the second type integrated into the module housing are based on the consideration of specifying a voltage intermediate circuit converter which comprises at least one semiconductor diode according to the invention and at least one power semiconductor. Any of the described design variants and developments can be used as the semiconductor diode.
  • the use of the semiconductor diodes according to the invention offers the advantage that by switching between the first and second states, the advantages of the respective state can be used in a targeted manner in accordance with the different switching phases of the voltage intermediate circuit converter.
  • the semiconductor diodes are connected in such a way that they are each assigned to a power semiconductor that can be switched off as a freewheeling diode.
  • This combination offers the advantage that the storage charge to be cleared during a commutation process from the freewheeling diode to the power semiconductor that can be switched off and thus the switching loss energy can be reduced with appropriate control of the states of the semiconductor diode. This leads to a reduced power loss of the converter and thus enables smaller power semiconductor areas and less cooling effort.
  • the voltage intermediate circuit converter comprises at least one subsystem for converting a phase of the output AC system, which comprises two semiconductor diodes according to the invention and two power semiconductors which can be switched off.
  • the power semiconductors that can be switched off can be MOSFET and / or IGBT and / or bipolar transistors and / or GTO and / or IGCT.
  • the voltage intermediate circuit converter according to the invention can be a two-point converter or a three-point converter or another multi-point converter. The number of phases is arbitrary.
  • a particularly advantageous development provides that the power semiconductors which can be switched off are connected in series.
  • the reduced storage charge of the MIS-controlled diodes leads to a simplified voltage symmetry between the power semiconductors.
  • Both the power semiconductor that can be switched off and the associated freewheeling diode generally require a control circuit.
  • the control functions of a power semiconductor and the respectively associated semiconductor diode are integrated in a common control circuit. This integration of the control functions can be implemented for one or more power semiconductors that can be switched off.
  • the common control circuit is characterized by a common voltage supply.
  • the common voltage supply can take place through an AC voltage source, a subsequent transformer (transformer) and a subsequent rectification.
  • the common control circuit is characterized by a common control signal transmission.
  • the common control signal transmission can be carried out by optocouplers and / or optical fibers and / or pulse transmitters, i.e. small transformers for signal transmission.
  • the invention is based on the control method for the voltage intermediate circuit according to the invention Converters on the consideration of coordinating the timing of the activation of the power semiconductors which can be switched off and the associated semiconductor diodes according to the invention. This means that the switching of the semiconductor diode between the first and second state is in a defined temporal relationship for switching the associated switchable power semiconductor on and off. Furthermore, in the case of a plurality of power semiconductors and semiconductor diodes which can be switched off, in a voltage intermediate circuit converter
  • the semiconductor diodes are switched between the first and second states in a time connection with the switching off and / or with the switching on of the associated switchable power semiconductors.
  • the 35 power semiconductor is turned off, the second power semiconductor that can be turned off is turned on at a third point in time, and at a fourth point in time the second semiconductor diode is switched from the second state to the first state.
  • the first switchable power semiconductor is thus switched off, the second switchable power semiconductor is switched on, the first semiconductor diode in the second state and the second semiconductor diode in the first state.
  • the first point in time before the second point in time or the second point in time before the first point in time can be in the chronological sequence of the individual steps.
  • the third point in time before the fourth point in time or the fourth point in time before the third point in time can be in the chronological sequence of the individual steps. Furthermore, in this first variant, in the chronological sequence of the individual steps, the first point in time and the second point in time lie before the third point in time and the fourth point in time, i.e. the later from the first and second times is before the earlier from the third and fourth times.
  • a blocking capacity of the semiconductor diodes in the first state is not absolutely necessary, i.e. this variant of the control method can also be carried out with other types of semiconductor diodes.
  • the control procedure is based on the chronological sequence of the individual steps, the fourth time before the second time.
  • the semiconductor diodes are switched between the first and second states in a time connection with the switching off of the associated switchable power semiconductors. On Switching the semiconductor diodes is not necessary when switching on the associated switchable power semiconductors in the case of the second embodiment.
  • this second embodiment of the control method provides that in a voltage intermediate circuit converter with a first switchable power semiconductor and a second switchable power semiconductor as well as a first semiconductor diode assigned to the first switchable power semiconductor according to the invention and a second switchable power semiconductor second semiconductor diode according to the invention, in which the first switchable power semiconductor is first switched on, the second switchable power semiconductor is switched off, the first semiconductor diode is in the first state and the second semiconductor diode is in the first state, the first semiconductor diode from the first state to the first second state is switched, the first switchable power semiconductor is switched off at a second point in time, the second switchable power semiconductor is switched on at a third point in time et is, and - at a fourth time, the first semiconductor diode is switched back from the second state to the first state.
  • the first switchable power semiconductor is thus switched off, the second switchable power semiconductor is switched on and the first semiconductor diode is in the first state as at the beginning.
  • the second semiconductor diode remains unchanged in the first state during the entire control process.
  • the chronological sequence of the individual steps the first time and the second time before the third time and the third time before the fourth time.
  • the first point in time can be before the second point in time or the second point in time can be in front of the first point in time.
  • the chronological sequence of the individual steps is the first point in time before the second point in time.
  • L0 ner in this second variant lies in the chronological sequence of the individual steps, the fourth point in time before the third point in time. If the first switchable power semiconductor is live, it is further provided that the fourth point in time before the
  • a blocking capacity of the semiconductor diodes in the second state is not absolutely necessary, i.e. this variant of the control method can also be carried out with other types of semiconductor diodes.
  • 25 device semiconductors then switch back from the second switchable power semiconductor to the first switchable power semiconductor according to the switching process from the first switchable power semiconductor to the second switchable power semiconductor.
  • FIG. 1 shows a comparison of the charge carrier distribution in a conventional diode with the charge carrier distribution in an exemplary embodiment of the semiconductor diode according to the invention
  • FIG. 2 shows a specific exemplary embodiment of a semiconductor diode according to the invention implemented as a trench element, FIG the invention,
  • FIG 4 shows the switching sequence of a control method according to the first embodiment
  • FIG 5 shows the switching sequence of a control method according to the second embodiment.
  • the p-doped region 6 is the first region.
  • the n-minus-doped region 7 is the first sub-region and the n-plus-doped region 8 is the second sub-region of the second region 7, 8.
  • Shown in the lower portion of Figure 1 is a schematic sectional shear is by a diode 10.
  • the-.p-doped region 6. This is in the case of the first embodiment illustrated here, relative to the n -plus doped area 8 low doped.
  • Adjacent to this p-doped region 6 is an n-minus-doped region 7 that is broad compared to the other regions.
  • “N-minus * means that this region is low-doped relative to the n-plus doped region 8.
  • the n-plus doped region 8 is adjacent to the n-minus-doped region 7 on the right.
  • the charge carrier distribution n, p is shown in FIG. 1 in the form of an x-y diagram above this schematic section through a diode 10.
  • the x-axis represents the position in the diode 10 shown schematically below, the y-axis shows the size of the charge carrier concentration n, p.
  • the curve denoted by Kl represents the charge carrier distribution in a conventional PIN diode
  • the curve denoted by K2 the charge carrier distribution in a three-layer semiconductor diode according to the invention, p-doped in the first region 6, according to the first embodiment variant with no gate anode.
  • Voltage uGA (uGA 0 V) and the curve labeled K3 the charge carrier distribution in the same semiconductor diode according to the invention with a negative gate-anode voltage uGA (uGA ⁇ 0 V).
  • Negative gate-anode voltage means that the gate of the diode has a negative polarity with respect to the anode of the diode.
  • the semiconductor diode according to the invention has a negative gate-anode voltage uGA (uGA ⁇ 0 V) in the example shown the same forward resistance as the conventional PIN diode (comparison of curves K1 and K3).
  • uGA negative gate-anode voltage
  • uGA 0 V
  • the storage charge in the diode according to the invention is thus significantly reduced compared to the storage charge of the conventional PIN diode.
  • FIG. 1 also shows that by applying the gate-anode voltage in the diode according to the invention not only the majority carrier concentration in the p-region 6 (not shown), but also the charge carrier concentration n, p on the anode side of the n-minus-doped region 7 can be set. This is shown by the comparison of curve K2 with curve K3.
  • the anode side of the n-minus-doped region 7 is the side adjoining the p-doped region 6, in FIG. 1 the left side of the n-minus-doped region 7.
  • the charge carrier concentration in both states of the diode according to the invention i.e.
  • charge carrier distributions can also be set in other exemplary embodiments of the semiconductor diode according to the invention with p-doped first region 6.
  • the primary aim By setting the gate-anode voltage, the primary aim, the change in the majority charge carrier concentration in the p-doped region 6, and the associated influence on the storage charge, also change the charge carrier concentration in the anode-side region of the n-minus-doped region 7. This also affects the storage charge of the diode, analogously to the influence in the p-doped region, i.e. Reducing the storage charge in the p-doped region 6 also results in a reduction in the storage charge in the n-minus doped region 7 and vice versa.
  • the diode 9 is implemented as a trench element.
  • the illustrated diode 9 according to the invention is composed of a p-doped region 6, an adjoining n-minus-doped region 7 and an n-plus adjoining the side of the n-minus-doped region 7 opposite the p-doped region 6 Region 8.
  • the diode also includes the cathode, which is arranged on the n-plus-doped region 8 on the side opposite the n-minus-doped region 7 and extends over the entire side, and the anode, which on the p-doped region 6 is arranged on the side opposite the n-minus-doped region 7.
  • the p-doped region 6 and the part of the n-minus-doped region adjoining the p-doped region have a significantly smaller area than the remaining region of the n-minus-doped region 7 and the adjacent n-plus-doped region 8.
  • the free surface of the n-minus doped region 7 due to the reduced area and the free sides of the p-doped region 6 are completely covered by an oxide layer 4. Outside the oxide layer 4 is in the area of the transition between p doped region 6 and n-minus doped region 7 arranged the gate 5. Gate 5, oxide layer 4 and p-doped region 6 and n-minus-doped region 7 thus form a MOS contact. By applying a voltage between gate 5 and anode 2, the charge carrier concentration in the p-doped region can be reduced 6 influence. Different states of the semiconductor diode 9 can thus be set. The semiconductor diode shown is thus a MOS-controlled diode.
  • Silicon can be used as the semiconductor material for all areas; the oxide layer then consists of silicon oxide.
  • Anode 2, cathode 3 and gate 5 are made of metal.
  • FIG. 3 shows the circuit diagram of a voltage intermediate-circuit converter, here as a half-bridge, with power semiconductors which can be switched off and semiconductor diodes according to the invention.
  • the circuit diagram contains two power semiconductors which can be switched off and are denoted by T1 and T2, and two semiconductor diodes which are denoted by Dl and D2.
  • FIG. 4 and 5 show an example of a possible embodiment for a control method for the voltage intermediate circuit converter shown in FIG. 3 as a circuit diagram.
  • the semiconductor diodes D1 and D2 and the power semiconductors T1 and T2 that can be switched off are specified as individual components of the voltage intermediate circuit converter.
  • Dl is the freewheeling diode assigned to T1
  • D2 is the freewheeling diode assigned to T2.
  • the two states are given, between which switching takes place in the course of the control process.
  • ZI denotes the state of the semiconductor diode with low forward resistance and high storage charge
  • Z2 denotes the state of the semiconductor diode with high forward resistance and low storage charge.
  • the semiconductor diodes D1 and D2 have blocking capacity in both states.
  • the two power semiconductors T1 and T2 that can be switched off can be switched on and off his.
  • the switched-on state is designated with "on *, the switched-off state with" off * .
  • the respective switching status is shown to the right in the course of time by corresponding lines.
  • the control process when switching from T1 to T2 is shown in the switching phase designated by P1 and the control process when switching from T2 to Tl in the switching phase designated by P2.
  • the switching times for the individual components are shown in the
  • Switching phase Pl i. when switching from Tl to T2, designated in FIG. 4 with tl, t2, t3 and t4, in FIG. 5 with sl, s2, s3 and s4.
  • the control process in the switching phase designated P2, i.e. when switching from T2 to T1, both in FIG. 4 and in FIG. 5 takes place in accordance with the switching process from T1 to T2 (phase P1).
  • phase P1 Only the switching states of the individual components Dl and D2 as well as Tl and T2 are interchanged, i.e. the switching states of D1 in phase P2 correspond in time to the switching states of D2 in phase P1 and vice versa.
  • the switching states of T1 in phase P2 correspond in time to the switching states of T2 in phase P1 and vice versa.
  • the control method shown in FIG. 4 illustrates the control method already described as the first embodiment. It is provided that the switching of the semiconductor diodes D1, D2 between the first state ZI and the second state Z2 takes place in a time connection with the switching off and with the switching on of the associated switchable power semiconductors T1, T2.
  • phase P1 The individual steps in phase P1 shown in FIG. 4 look as follows:
  • Time t1 D1 is switched from state ZI to state Z2;
  • Time t3 T2 is turned on; (4) Time t4: D2 is switched from state Z2 to state ZI.
  • the two times t1 and t2 lie before the times t3 and t4 in the chronological sequence of the individual steps.
  • the time t2 can be before or after the time tl.
  • the time t3 can be before .0 or after the time t4 in the chronological sequence of the individual steps.
  • the time sequence of the individual steps is the time t4 before the time t2.
  • the time t2 can also be here before or after the time t1.
  • the control method shown in FIG. 5 illustrates the control method already described as the second embodiment. It is provided that the time of switching each of the semiconductor diodes D1 and D2 between state ZI and
  • 25 state Z2 is in a defined temporal connection with the switching off of the associated switchable power semiconductor T1 or T2.
  • the power semiconductor T1 or T2 which can be switched off is switched on, the associated semiconductor diode D1 or D2 is not switched over.
  • phase P1 The individual steps in phase P1 shown in FIG. 5 look as follows:
  • Time s2 T1 is switched off; (3) Time s3: T2 is switched on; (4) Time s4: D1 is switched from state Z2 to state ZI and is thus again in the initial state.
  • Dl was thus switched twice in the defined time context when Tl was switched off, while freewheeling diode D2 assigned to T2 was not switched in time connection when T2 was switched on; it is in state ZI during the entire phase P1.
  • the two points in time sl and s2 lie before the points in time s3 and s4 in the chronological sequence of the individual steps.
  • the time s2, however, can be before or after the time sl.
  • the time s3 must be before the time s4 in the chronological sequence of the individual steps. 5 specifically applies to an example of the second embodiment sl ⁇ s2 ⁇ s3 ⁇ s4, i.e. sl is before s2, s2 is before s3 and s3 is before s4.
  • the time sequence of the individual steps is the time s4 before the time s3 and the time sl before the time s2.
  • the time s4 must be before the time s2 when T1 is live.

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Die Erfindung betrifft eine Halbleiterdiode, ein elektronisches Bauteil und einen Spannungszwischenkreisumrichter. Erfindungsgemäß ist die Halbleiterdiode (9) mit mindestens einem pn-Übergang die zwischen einem p-dotierten Gebiet (6)und einem n-dotierten Gebiet (7), die zwischen einem ersten Zustand und einem zweiten Zustand umschaltbar ist, wobei der zweite Zustand im Vergleich zum ersten Zustand einen größeren Durchlasswiderstand sowie eine kleinere Speicherladung aufweist und der pn-Übergang sowohl im ersten Zustand als auch im zweiten Zustand sperrfähig ist mit jeweils mindestens einem vorgegebenen Sperrvermögen. Ausserdem gehören zur Halbleiterdiode eine Kathode (3), eine Anode (2) und ein Gate (5), welches mit einer Oxidschicht (4) eine MOS-Struktur bildet. Somit erhält man eine MOS-gesteuerte Diode, bei der der Übergang vom Durchlass- in den Sperrfall vereinfacht und damit unkritischer in Bezug auf die zeitliche Abfolge der Steuerimpulse ist.

Description

Beschreibung
Halbleiterdiode, elektronisches Bauteil, Spannungszwischen- kreisurαrichter und Steuerverfahren
Die Erfindung betrifft eine Halbleiterdiode, ein elektronisches Bauteil und einen Spannungszwischenkreisumrichter . Die Erfindung betrifft ferner ein Steuerverfahren für einen Span- nungszwischenkreisumrichter .
L O
Mit Hilfe von Umrichtern wird ein Wechselstromsystem bestimmter Spannung, Frequenz und Phasenzahl in ein Wechselstromsystem anderer Spannung, Frequenz und ggf. Phasenzahl umgeformt. Spannungszwischenkreisumrichter bedienen sich zur Umformung
L5 eines doppelten Umformungsverfahrens. Der Eingangswechselstrom wird zunächst gleichgerichtet. Die Gleichspannung wird im Zwischenkreis geglättet und im Wechselrichter in Wechselstrom anderer Spannung und Frequenz umgeformt. Umrichter können ferner für die Umformung von Systemen eingesetzt werden,
20 in denen eine Spannung sich regelmäßig zeitlich verändert, ohne dass ein Nulldurchgang der Spannung auftritt.
In Spannungszwischenkreisumrichtern der Leistungselektronik werden als Bauelemente aktive Halbleiterschalter (abschaltba-
25 re Leistungshalbleiter, z.B. MOSFET (Metal-Oxide-Semiconduc- tor-Field-Effect-Transistor) , IGBT (Isolated-Gate-Bipolar- Transistor) , Bipolartransistoren, GTO (Gate-Turn-Off-Thyris- tor) , IGCT (Integrated Gate Commutated Thyristor) ) und Freilaufdioden eingesetzt. Freilaufdioden sind Dioden, die in
30 elektronischen Schaltungen der Leistungselektronik bei /Abschält- oder Umschaltvorgängen der in Induktivitäten gespeicherten elektrischen Energie bzw. Ladung einen Stromweg zur Energie- bzw. Ladungsabgabe bieten.
35 Die Einschaltgeschwindigkeit der abschaltbaren Leistungshalbleiter wird in Spannungszwischenkreisumrichtern begrenzt durch die Zeit, die die Freilaufdiode benötigt, bis sie Span- nung aufnehmen kann. Diese wiederum ist begrenzt durch Zu- standsverzögerungen aufgrund endlicher Ladungsträgergeschwindigkeiten. Dies tritt insbesondere bei sehr schneller Änderung von Strom und Spannung auf. Die Zustandverzögerung er- gibt sich insbesondere daraus, dass die Diode in der Stromführungsphase mit Ladungsträgern überschwemmt ist, die bei einer Phasenänderung, d.h. Umschaltung in Sperrrichtung, und der damit verbundenen Kommutierung, d.h. Änderung der Stromrichtung, zunächst aus der Diode ausgeräumt werden müssen, bevor die Diode Spannung aufnehmen kann. Die beim Umschalten der Diode noch auszuräumenden Ladungsträger bezeichnet man auch als Speicherladung und das dazugehörige Verhalten der Diode als Reverse Recovery Verhalten.
Somit begrenzt in Spannungszwischenkreisurαrichtern das Reverse Recovery Verhalten der Freilaufdioden, insbesondere die für das Ausräumen der Speicherladung erforderliche Zeit, die zulässige Einschaltgeschwindigkeit des aktiven Halbleiterschalters. Bevor die Diode Spannung aufnehmen kann, muss die Speicherladung ausgeräumt werden. Dies verursacht Verlustleistung sowohl in der Diode als auch in dem Halbleiterschalter.
Durch eine hinreichend langsame Einschaltgeschwindigkeit des aktiven Halbleiterschalters kann der sichere Betrieb der
Freilaufdiode gewährleistet werden. Die entstehende Verlustleistung muss bei der Umrichterdimensionierung berücksichtigt werden. Dies führt zu einem vergrößerten Kühlaufwand oder zu einer vergrößerten Chipfläche der Leistungshalbleiter oder begrenzt die Betriebsfrequenz des Umrichters.
Bisher werden in Spannungszwischenkreisu richtern PIN-Dioden und - bei kleineren Spannungen - Schottky-Dioden auf Basis von Silicium eingesetzt.
Unabhängig von und ohne Bezug zu Spannungszwischenkreisum- richtern sind verschiedene Arten MOS (Metal-Oxide-Semiconduc- tor) -gesteuerter Dioden (MCD) aus Schröder (Schröder, Dierk: „Elektrische Antriebe 3 - Leistungselektronische Bauelemente^, Springer-Verlag, Berlin, 1996, Seiten 373 bis 377) bekannt. Offenbart sind verschiedene Arten von MCD. In allen 5 beschriebenen MCD wird mittels eines MOS-Steuerkopfes, d.h. einer über dem Halbleitermaterial isoliert angebrachten Gateelektrode, zwischen zwei Zuständen des Bauelements umgeschaltet. Diese Zustände können folgendermaßen charakterisiert werden: .0
Zustand 1: geringer Durchlasswiderstand, hohe Speicherladung,
Sperrvermögen Zustand 2: hoher Durchlasswiderstand, geringe oder keine
Speicherladung, kein oder nur geringes Sperrvermö- L5 gen
Im Zustand 1 verhalten sich alle beschriebenen MCD wie eine PIN-Diode mit hochdotiertem p-Gebiet, d.h. im Durchlassfall ist das Bauelement gut leitend. Ferner ist es sperrfähig, al- 20 lerdings muss beim Übergang von Durchlass- in Sperrrichtung eine hohe Speicherladung ausgeräumt werden.
Im Zustand 2 verhalten sich die beschriebenen MCD je nach Ausführungsform wie ein eingeschalteter MOSFET oder wie eine
25 Schottky-Diode, d.h. schlechtere Leitfähigkeit im Durchlassfall als im Zustand 1, kein oder - aufgrund des Schottky- Kontakts - nur geringes Sperrvermögen, allerdings auch keine oder nur geringe Speicherladung, die bei Änderung der Stromrichtung ausgeräumt werden muss.
30
Alle beschriebenen MCD sind so aufgebaut, dass durch das anlegen einer Gatespannung ein p- bzw. n-dotiertes Halbleitergebiet durch einen n- bzw. p-leitenden Kanal überbrückt wird. Das Umschalten der MCD bewirkt somit ein Aufbauen oder Abbau-
35 en des leitenden Kanals. Im Zustand 2 wird dadurch der pn- Übergang von einem alternativen Stromweg „umgangen* . Der pn- Übergang ist daher im Zustand 2 nicht sperrfähig. Der Zustand 2 der MCD ist somit charakterisiert durch kein oder - beim Verhalten wie eine Schottky-Diode - durch nur geringes Sperrvermögen.
Da Zustand 1 den geringeren Durchlasswiderstand aufweist, sollte im Durchlassfall dieser Zustand eingestellt sein. Im Sperrfall kann die MCD nur im Zustand 1 sein, da Zustand 2 kein oder nur geringes Sperrvermögen aufweist und daher keine oder nur geringe Spannung aufnehmen kann. Allerdings sollte die MCD bei Änderung der Stromrichtung, d.h. beim Übergang vom Durchlassfall zum Sperrfall, im Zustand 2 sein, da dieser Zustand im Gegensatz zu Zustand 1 keine oder nur geringe Speicherladung aufweist. Bei Änderung der Stromrichtung, d.h. beim Übergang vom Durchlass- in den Sperrfall, sollte daher - um ein optimales Verhalten der MCD zu erreichen - die MCD zunächst im Zustand 1 sein, dann in Zustand 2 umgeschaltet werden, nun die Änderung der Stromrichtung erfolgen, und anschließend die Umschaltung in Zustand 1 erfolgen, um die Sperrung zu realisieren.
Nachteilig bei diesen in Schröder beschriebenen MCD ist, dass das oben beschriebene Verfahren zur Realisierung des optimalen Übergangs der MCD vom Durchlass- in den Sperrfall sehr aufwendig ist und kritisch auf die zeitliche Abfolge der Steuerimpulse reagiert.
Der Erfindung liegt daher die Aufgabe zugrunde, eine neue Halbleiterdiode anzugeben, bei der zwischen Zuständen unterschiedlichen Durchlasswiderstands und unterschiedlicher Spei- cherladung umgeschaltet werden kann, der optimale Übergang der Halbleiterdiode vom Durchlass- in den Sperrfall allerdings vereinfacht und damit unkritischer in Bezug auf die zeitliche Abfolge der Steuerimpulse ist. Aufgabe der Erfindung ist ferner, diese Halbleiterdiode in ein elektronisches Bauteil zu integrieren. Ferner soll ein Spannungszwischenkreisu richter angegeben werden, bei dem die aus der Freilaufdiode bei einem Kommutierungsvorgang auszuräumende Speicherladung und damit die Schaltverlustenergie reduziert ist, um dadurch eine höhere 5 Einschaltgeschwindigkeit des Spannungszwischenkreisumrichters zu ermöglichen. Aufgabe der Erfindung ist darüber hinaus, ein Steuerverfahren für einen derartigen Spannungszwischenkreis- umrichter anzugeben.
0 Diese Aufgabe wird gemäß der Erfindung hinsichtlich der Halbleiterdiode mit den Merkmalen des Patentanspruchs 1 oder des Patentanspruchs 5 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den von Anspruch 1 oder Anspruch 5 abhängigen Ansprüchen angegeben.
.5
Bezüglich der Integration der Halbleiterdiode in ein elektronisches Bauteil wird die Aufgabe gelöst durch die Merkmale des auf die Ansprüche 5 bis 23 zurückbezogenen Patentanspruchs 24. Vorteilhafte Ausgestaltungen und Weiterbildungen
>0 sind in den von Anspruch 24 abhängigen Ansprüchen angegeben.
Der den Spannungszwischenkreisumrichters betreffende Teil der Aufgabe wird gelöst durch die Merkmale des auf die Ansprüche 1 bis 23 zurückbezogenen Patentanspruchs 33. Vorteilhafte 25 Ausgestaltungen und Weiterbildungen sind in den von Anspruch 33 abhängigen Ansprüchen angegeben.
Der das Steuerverfahren betreffende Teil der Aufgabe wird gelöst durch die Merkmale des auf die Ansprüche 33 bis 43 zu- 0 rückbezogenen Patentanspruchs 44. Auch hier sind vorteilhafte Ausgestaltungen und Weiterbildungen in den von Anspruch 44 abhängigen Ansprüchen angegeben.
Gemäß Anspruch 1 beruht die Erfindung bezüglich der Halblei- 35 terdiode auf der Überlegung, eine Halbleiterdiode mit mindestens einem pn-Übergang anzugeben, die zwischen einem ersten Zustand und einem zweiten Zustand umschaltbar ist, wobei - der zweite Zustand im Vergleich zum ersten Zustand einen größeren Durchlasswiderstand aufweist und
- der zweite Zustand im Vergleich zum ersten Zustand eine kleinere Speicherladung aufweist und
5 - der pn-Übergang sowohl im ersten Zustand als auch im zweiten Zustand sperrfähig ist mit jeweils mindestens einem vorgegebenen Sperrvermögen.
Der mit der Erfindung erzielte Vorteil besteht insbesondere
.0 darin, dass bei einer Diode, die zwischen Zuständen unterschiedlichen Durchlasswiderstands und unterschiedlicher Speicherladung umgeschaltet werden kann, der optimale Übergang der Halbleiterdiode vom Durchlass- in den Sperrfall vereinfacht und damit unkritischer in Bezug auf die zeitliche Ab-
L5 folge der Steuerimpulse ist. Dieser Vorteil beruht darauf, dass die Halbleiterdiode gemäß der Erfindung einen pn-Übergang aufweist, der in beiden Zuständen sperrfähig ist mit mindestens einem für jeden Zustand vorgegebenen Sperrvermögen, und damit die Halbleiterdiode im Sperrfall in beiden Zu-
20 ständen sperrt. Unter Sperrvermögen ist dabei zu verstehen, dass die Diode im Sperrfall, d.h. in dem Fall, dass Spannung in Sperrrichtung an der Diode anliegt, Spannung aufnehmen kann und nur maximal ein äußerst kleiner Sperrstrom fließt. Die Größe des Sperrvermögens kann durch die Durchbruchspan-
25 nung im Sperrfall definiert werden.
Gemäß einer Weiterbildung ist das Sperrvermögen der Halbleiterdiode dadurch charakterisiert, dass im Sperrfall die Durchbruchspannung im ersten Zustand und im zweiten Zustand 30 der Halbleiterdiode mindestens 100 V beträgt, vorzugsweise mindestens 1000 V.
Eine zweckmäßige Ausführung der Erfindung sieht vor, dass das Sperrvermögen, charakterisiert durch die Durchbruchspannung 35 im Sperrfall, im ersten und im zweiten Zustand der Halbleiterdiode in der gleichen Größenordnung liegt, d.h. die Run- düng auf die nächste Zehnerpotenz führt zum gleichen Ergebnis .
Eine vorteilhafte Ausführungsform der Erfindung sieht vor, dass die Halbleiterdiode eine Gateelektrode und eine erste Elektrode umfasst, und die Umschaltung zwischen dem ersten Zustand und dem zweiten Zustand der Halbleiterdiode durch Änderung einer zwischen Gateelektrode und erster Elektrode anliegenden Spannung erfolgt.
Die Erfindung beruht gemäß Anspruch 5 ferner auf der Überlegung, eine Halbleiterdiode anzugeben mit einem ersten Gebiet vorgegebenen Leitungstyps, einem zweiten Gebiet mit im Vergleich zum ersten Gebiet entgegengesetztem Leitungstyp, einem zwischen dem ersten Gebiet und dem zweiten Gebiet gebildeten pn-Übergang, einer ersten Elektrode, die mit dem ersten Gebiet in direktem elektrischen Kontakt steht, d.h. insbesondere mit diesem einen ohmschen Kontakt bildet, einer zweiten Elektrode, die mit dem zweiten Gebiet in direktem elektrischen Kontakt steht, d.h. insbesondere mit diesem einen ohmschen Kontakt bildet, einer Gateelektrode, die durch eine Isolationsschicht vom ersten Gebiet und/oder zweiten Gebiet getrennt im Bereich des pn-Übergangs und/oder ersten Gebiets angeordnet ist, wobei durch Anlegen einer Spannung zwischen erster Elektrode und Gateelektrode die Majoritätsladungsträgerkonzentration im ersten Gebiet veränderbar, d.h. erhöhbar bzw. erniedrigbar ist.
Unter vorgegebenem Leitungstyp beim ersten Gebiet ist dabei zu verstehen, dass das erste Gebiet aus einem p-dotierten oder aus einen n-dotiertes Halbleitermaterial besteht. Entge- gengesetzter Leitungstyp beim zweiten Gebiet bedeutet, dass das zweite Gebiet entgegengesetzt zum ersten Gebiet dotiert ist, d.h. bei p-Dotierung des ersten Gebiets ist das zweite Gebiet n-dotiert und umgekehrt.
Erste Elektrode, zweite Elektrode und Gateelektrode können aus Metall bestehen.
Gateelektrode, Isolationsschicht und das Halbleitermateral des ersten und zweiten Gebiets bilden einen MIS (Metal-I_nsula- tor-Semiconductor) -Kontakt . Da die zwischen der Gateelektrode und der ersten Elektrode anliegende Spannung die Majoritätsladungsträgerkonzentration im ersten Gebiet steuert, wird der MIS-Kontakt auch als MIS-Steuerkopf bezeichnet. Insgesamt handelt es sich somit um eine MIS-gesteuerte Diode. Neben der Steuerung der Majoritätsladungsträgerkonzentration durch den MIS-Steuerkopf im ersten Gebiet wird automatisch auch die Ladungsträgerkonzentration im zweiten Gebiet mit eingestellt.
Diese MIS-gesteuerte Halbleiterdiode gemäß der Erfindung weist insbesondere die in Anspruch 1 angegebenen Zustände auf und kann daher als vorteilhafte Ausführungsform der Halbleiterdiode gemäß einem der Ansprüche 1 bis 4 betrachtet werden. Die Zustände können folgendermaßen charakterisiert werden:
Erster Zustand: geringer Durchlasswiderstand, hohe Speicher- ladung, Sperrvermögen
Zweiter Zustand: hoher Durchlasswiderstand, geringe Speicherladung, Sperrvermögen
Die Relativangaben „geringer* bzw. „geringe* und „hoher* bzw. „hohe* beziehen sich dabei jeweils auf das gleiche Merkmal im andern Zustand.
Der Unterschied zu den aus dem Stand der Technik bekannten MOS-gesteuerten Dioden liegt insbesondere darin, dass die Di- ode gemäß der Erfindung auch im zweiten Zustand, der ansons¬ ten dem Zustand 2 gemäß Stand der Technik entspricht, einen pn-Übergang mit Sperrvermögen aufweist. Bei Änderung der Stromrichtung, d.h. beim Übergang vom Durchlass- in den Sperrfall, sollte daher - um ein optimales Verhalten der MIS- gesteuerten Diode zu erreichen - die MIS-gesteuerte Diode gemäß der Erfindung zunächst wie bei der MOS-gesteuerten Diode gemäß dem Stand der Technik im ersten Zustand (Zustand 1 bei Stand der Technik) sein und dann in den zweiten Zustand (Zustand 2 bei Stand der Technik) umgeschaltet werden. Nun erfolgt die Änderung der Stromrichtung. Allerdings entfällt nun das sofortige Umschaltung in Zustand 1 gemäß Stand der Tech- nik, da im Gegensatz zum Stand der Technik die MlS-gesteuer- ten Diode gemäß der Erfindung auch im zweiten Zustand einen pn-Übergang mit Sperrvermögen aufweist und daher auch im zweiten Zustand die Sperrung realisiert wird. Dadurch ist der optimale Übergang der Halbleiterdiode vom Durchlass- in den Sperrfall vereinfacht und damit unkritischer in Bezug auf die zeitliche Abfolge der Steuerimpulse.
Während alle bei Schröder beschriebenen MOS-gesteuerten Dioden so aufgebaut sind, dass der Zustand 2 im Unterschied zu Zustand 1 durch das Aufbauen eines leitenden Kanals und eine dadurch bedingte Öffnung eines Stromweges am pn-Übergang vorbei bestimmt wird, definieren sich die Zustände in der MIS- gesteuerten Halbleiterdiode gemäß der Erfindung durch eine unterschiedliche Majoritätsladungsträgerkonzentration im ers- ten Gebiet. Der pn-Übergang wird in diesem Fall nicht von einem alternativen Stromweg „umgangen* . Dadurch ist auch das Sperrvermögen des pn-Übergangs der Diode in beiden Zuständen vorhanden.
Gemäß einer Weiterbildung der Halbleiterdiode gemäß der Erfindung überdeckt die Gateelektrode weder das erste Gebiet bis zur ersten Elektrode noch das zweite Gebiet bis zur zweiten Elektrode.
Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass das erste Gebiet und/oder das zweite Gebiet der Halbleiterdiode als Schicht ausgebildet ist/sind. Ferner kann vorgesehen sein, dass die Isolationsschicht zwischen Gateelektrode und erstem und/oder zweitem Gebiet eine Oxidschicht ist. Der MIS-Kontakt der Halbleiterdiode ist damit in dieser konkretisierten Ausbildung ein MOS-Kontakt.
Gemäß einer Ausführung der Erfindung ist vorgesehen, dass das erste Gebiet aus einem ersten Teilgebiet, das an die erste Elektrode angrenzt, und einem zweiten Teilgebiet, das an das zweite Gebiet angrenzt und mit diesem den pn-Übergang bildet, besteht, wobei die Dotierung im ersten Teilgebiet höher als die Dotierung im zweiten Teilgebiet ist. Zusätzlich kann in diesem Fall vorgesehen sein, dass die Gateelektrode nur im Bereich des ersten Teilgebiets des ersten Gebiets angeordnet ist.
L 5
In einer weiteren Ausgestaltung der Halbleiterdiode ist vorgesehen, dass das zweite Gebiet aus einem ersten Teilgebiet, das an das erste Gebiet angrenzt und mit diesem den pn-Übergang bildet, und einem zweiten Teilgebiet, das an die zweite
20 Elektrode angrenzt, besteht, wobei die Dotierung im ersten Teilgebiet niedriger als die Dotierung im zweiten Teilgebiet ist. Derartige Strukturen sind in Bauelementen der Leistungselektronik üblich, um die erforderliche Durchbruchfestigkeit zu erhalten. Gemäß einer zweckmäßigen Ausführungsform kann
25 das erste Teilgebiet und/oder das zweite Teilgebiet des zweiten Gebiets als Schicht ausgebildet sein.
Eine erste AusführungsVariante der Erfindung sieht vor, dass die Dotierung im erste Gebiet kleiner ist als die Dotierung 30 im zweiten Teilgebiet des zweiten Gebiets.
Eine Weiterentwicklung dieser ersten Ausführungsvariante sieht vor, dass das zweite Teilgebiet des zweiten Gebiets im Bereich zwischen zweiter Elektrode und erstem Teilgebiet des 35 zweiten Gebiets mit Inseln durchsetzt ist, deren Ladungstyp dem Ladungstyp des zweiten Gebiets entgegengesetzt ist. Gemäß einer zweiten Ausführungsvariante der Erfindung ist die Dotierung im erste Gebiet größer als die Dotierung im zweiten Teilgebiet des zweiten Gebiets.
Eine Weiterbildung der Halbleiterdiode sieht vor, dass das erste Gebiet ein n-dotiertes Gebiet ist. Das zweite Gebiet ist demnach p-dotiert. Im Falle der Zweiteilung des zweiten Gebiets ist das erste Teilgebiet somit ein p-minus-dotiertes Teilgebiet und das zweite Teilgebiet ein p-plus-dotiertes Teilgebiet. Die erste Elektrode ist im Falle der n-Dotierung des ersten Gebiets eine Kathode, die zweite Elektrode eine Anode.
Gemäß einer alternativen Weiterbildung der Halbleiterdiode gemäß der Erfindung ist das erste Gebiet ein p-dotiertes Gebiet. Das zweite Gebiet ist demnach n-dotiert. Im Falle der Zweiteilung des zweiten Gebiets ist das erste Teilgebiet somit ein n-minus-dotiertes Teilgebiet und das zweite Teilgebiet ein n-plus-dotiertes Teilgebiet. Die erste Elektrode ist im Falle der p-Dotierung des ersten Gebiets eine Anode, die zweite Elektrode eine Kathode. Eine zwischen Gateelektrode und erster Elektrode angelegte Spannung kann daher mit Gate- Anoden-Spannung uGA bezeichnet werden.
Betrachtet man die oben genannte erste AusführungsVariante der Erfindung im Falle eine p-Dotierung des ersten Gebiets, so befindet sich eine derartige Halbleiterdiode ohne Anlegen einer Gate-Anoden-Spannung im oben definierten zweiten Zustand, d.h. sie ist in Relation zum ersten Zustand charakte- risiert durch einen hohen Durchlasswiderstand und eine geringe Speicherladung. Zweckmäßigerweise wird das Dotierungsprofil und die Ladungsträgerlebensdauer so eingestellt, dass die Diode in diesem Zustand ein softes Reverse Recovery Verhalten hat, das Abklingen des Tailstroms also relativ sanft erfolgt. Durch das Anlegen einer negativen Gate-Anoden-Spannung wird die Löcherkonzentration im p-dotierten ersten Gebiet angehoben, die Diode befindet sich dann im ersten Zustand, d.h. sie hat in Relation zum zweiten Zustand einen niedrigen Durchlasswiderstand und eine hohe Speicherladung. Die Umschaltung zwischen den Zuständen der Diode erfolgt somit durch Einschalten bzw. Abschalten einer negativen Gate-Anoden-Span- nung.
Betrachtet man die oben beschriebene Weiterentwicklung der ersten Ausführungsvariante im Falle einer p-Dotierung des ersten Gebiets, so ist das zweite Teilgebiet des zweiten Ge- biets im Vergleich zum ersten Teilgebiet hoch n-dotiert. Dieses hoch n-dotierte zweite Teilgebiet ist mit p-Inseln durchsetzt. Dies hat den Vorteil, dass beim Übergang der Halbleiterdiode vom ersten in den zweiten Zustand die Löcher im niedrig n-dotierten ersten Teilgebiet des zweiten Gebiets schneller ausgeräumt werden.
Betrachtet man die oben beschriebene zweite Ausführungsvari- ante der Erfindung im Falle einer p-Dotierung des ersten Gebiets, so ist die p-Dotierung im erste Gebiet größer ist als die n-Dotierung im zweiten Teilgebiet des zweiten Gebiets.
Ohne Anlegen der Gate-Anoden-Spannungen ist die Halbleiterdiode im oben definierten ersten Zustand, der im Vergleich zum zweiten Zustand durch einen niedrigen Durchlasswiderstand und eine hohe Speicherladung charakterisiert ist. Durch das Anle- gen einer positiven Gate-Anoden-Spannung wird die Löcherkonzentration im p-dotierten ersten Gebiet abgesenkt, die Diode hat dann eine hohen Durchlasswiderstand und eine geringe Speicherladung, befindet sich somit im zweiten Zustand.
Eine n-Dotierung des ersten Gebiets führt zu analogen Betrachtungen, nur die jeweiligen Leitungstypangaben (n bzw. p) sind auszutauschen.
In einer zweckmäßigen technologischen Ausbildung ist die er- findungsgemäße Halbleiterdiode in einer planaren Struktur realisiert. In einer besonders vorteilhaften alternativen Ausgestaltung erfolgt die Realisierung der Diode in einer Trench-Struktur, d.h. als Trench-Element, oder in einer MESA- Struktur.
Das erste und/oder das zweite Gebiet der Halbleiterdiode ge- maß der Erfindung können auf Basis von Silicium oder Silici- u carbid Sie oder Galliumarsenid GaAs hergestellt sein. Die Isolationsschicht zwischen Gateelektrode und erstem und/oder,,' zweitem Gebiet kann aus Siliciumoxid bestehen.
Gemäß einer Weiterbildung der Erfindung ist vorgesehen, dass der Halbleiterdiode eine Steuereinrichtung zum Anlegen einer Spannung zwischen erster Elektrode und Gateelektrode zugeordnet ist. Eine derartige Steuereinrichtung ermöglicht 'über die Steuerung der anliegende Spannung das gesteuerte Umschalten der Halbleiterdiode zwischen erstem und zweitem Zustand.
Gemäß Anspruch 24 beruht die Erfindung bezüglich des elektronisches Bauteils auf der Überlegung, ein elektronisches Bauteil mit mindestens einem Chip anzugeben, der eine Mehrzahl der Halbleiterdioden gemäß der Erfindung als Zellen umfasst. Dieser Chip wird als Chip erster Art bezeichnet.
Gemäß einer vorteilhaften Ausgestaltung des elektronischen Bauteils gemäß der Erfindung ist vorgesehen, mindestens ein Chip erster Art und mindestens ein Chip, der eine Mehrzahl von abschaltbaren Leistungshalbleitern als Zellen umfasst, in einem Modulgehäuse zu integrieren. Chips mit einer Mehrzahl von abschaltbaren Leistungshalbleitern werden als Chips zweiter Art bezeichnet. \
Bei Bedarf können in dem Modulgehäuse zwei oder mehrere Chips erster Art parallel geschaltet werden. Alternativ oder additiv können in dem Modulgehäuse auch ein oder mehrere Chips erster Art mit einem oder mehreren Chips zweiter Art zu einem Einzelschalter und/oder einer Halbbrücke (Phase) und/oder mehreren Phasen verschaltet werden. Eine vorteilhafte Ausgestaltung des elektronischen Bauteils mit Modulgehäuse sieht vor, dass jeweils der Gate-Anschluss jeder Halbleiterdiode der Chips erster Art getrennt von dem Gate-Anschluss des dieser Diode zugeordneten abschaltbaren Leistungshalbleiters der Chips zweiter Art aus dem Modulgehäuse geführt und jeweils mit einer Kontaktierungsstelle versehen ist.
Gemäß einer alternativen Ausgestaltung des elektronischen Bauteils mit Modulgehäuse ist vorgesehen, den Gate-Anschluss jeder Halbleiterdiode der Chips erster Art und den Gate-Anschluss des dieser Diode zugeordneten abschaltbaren Leistungshalbleiters der Chips zweiter Art bereits innerhalb des Modulgehäuses zu verbinden, so dass es für den Anwender, d.h. nach außen, nur eine Kontaktierungsstelle gibt.
Eine Weiterbildung sieht vor, dass in dem elektronischen Bauteil mit Modulgehäuse ein Hilfsemitteranschluss bzw. ein Hilfskathodenanschluss und/oder ein Hilfsanodenanschluss bzw. ein Hilfskollektoranschluss für den abschaltbaren Leistungs- halbleiter vorgesehen ist. Vorteilhaft ist dann eine Ausbildung, bei der der Hilfsemitteranschluss bzw. der Hilfskatho- denanschluss des abschaltbaren Leistungshalbleiters mit dem Hilfsanodenanschluss der diesem abschaltbaren Leistungshalb- leiter zugeordneten Halbleiterdiode verbunden ist.
Unter Hilfsanschlüssen werden dabei Anschlüsse verstanden, bei denen im Gegensatz zu Leistungsanschlüssen nur ein kleiner Steuerstrom fließt.
In einer weiteren Ausführungsform des elektronischen Bauteils mit Modulgehäuse sind zusätzlich zu dem einen oder den mehreren Chips erster Art und dem einen oder den mehreren Chips zweiter Art auch die Ansteuerschaltungen oder Teile der An- steuerschaltungen für die Halbleiterdioden der Chips erster Art und/oder die abschaltbaren Leistungshalbleiter der Chips zweiter Art in das Modulgehäuse integriert. Gemäß Anspruch 33 beruht die Erfindung bezüglich des Span- nungszwischenkreisumrichters auf der Überlegung, einen Span- nungszwischenkreisumrichter anzugeben, der mindestens eine Halbleiterdiode gemäß der Erfindung und mindestens einen Leistungshalbleiter umfasst. Als Halbleiterdiode kann dabei jede der beschriebenen Ausführungsvarianten und Weiterbildungen eingesetzt werden.
Der Einsatz der Halbleiterdioden gemäß der Erfindung bietet den Vorteil, dass durch Umschalten zwischen erstem und zweiten Zustand die Vorteile des jeweiligen Zustand entsprechend den unterschiedlichen Schaltphasen des Spannungszwischenkrei- sumrichters gezielt ausgenutzt werden können.
In einer Weiterentwicklung des Spannungszwischenkreisumrich- ters gemäß der Erfindung sind die Halbleiterdioden derart verschaltet, dass sie jeweils als Freilaufdiode einem abschaltbaren Leistungshalbleiter zugeordnet sind.
Diese Kombination bietet den Vorteil, dass sich dadurch die bei einem Kommutierungsvorgang von der Freilaufdiode auf den abschaltbaren Leistungshalbleiter auszuräumende Speicherladung und damit die Schaltverlustenergie bei entsprechender Ansteuerung der Zustände der Halbleiterdiode reduzieren lässt. Dies führt zu einer verminderten Verlustleistung des Umrichters und ermöglicht damit geringere Leistungshalbleiter-Flächen sowie einen geringeren Kühlaufwand.
In einer vorteilhaften Ausführungsform umfasst der Span- nungszwischenkreisumrichter mindestens ein Teilsystem zur Umformung einer Phase des Ausgangswechselstromsystems, das zwei Halbleiterdioden gemäß der Erfindung und zwei abschaltbare Leistungshalbleiter umfasst.
Bei den abschaltbaren Leistungshalbleitern kann es sich dabei um MOSFET und/oder IGBT und/oder Bipolartransistoren und/oder GTO und/oder IGCT handeln. Bei dem erfindungsgemäßen Spannungszwischenkreisumrichter kann es sich um einen Zweipunktumrichter oder um einen Dreipunktumrichter oder um einen anderen Mehrpunktumrichter handeln. Die Anzahl der Phasen ist jeweils beliebig.
Eine besonders vorteilhafte Weiterbildung sieht vor, dass die abschaltbaren Leistungshalbleitern in Reihe geschaltet sind. In diesem Fall führt die reduzierte Speicherladung der MIS- gesteuerten Dioden zu einer vereinfachten Spannungssymmetrie- rung zwischen den Leistungshalbleitern.
Sowohl der abschaltbare Leistungshalbleiter als auch die zugeordnete Freilaufdiode benötigen in der Regel eine Ansteuerschaltung. In einer zweckmäßigen Ausgestaltung des erfin- dungsgemäßen Spannungszwischenkreisumrichters sind die Ansteuerfunktionen eines Leistungshalbleiters und der jeweils zugeordneten Halbleiterdiode in einer gemeinsamen Ansteuerschaltung integriert. Diese Integration der Ansteuerfunktio- nen kann für einen oder für mehrere abschaltbare Leistungs- halbleiter realisiert sein.
Ferner kann vorgesehen sein, dass die gemeinsame Ansteuerschaltung sich durch eine gemeinsame Spannungsversorgung auszeichnet. Gemäß einer Weiterbildung kann die gemeinsame Span- nungsversorgung durch eine Wechselspannungsquelle, einen anschließenden Übertrager (Transformator) und eine anschließende Gleichrichtung erfolgen.
Alternativ oder additiv kann ferner vorgesehen sein, dass die gemeinsame Ansteuerschaltung sich durch eine gemeinsame Ansteuersignalübertragung auszeichnet. Gemäß einer Weiterbildung kann die gemeinsame AnsteuerSignalübertragung durch Optokoppler und/oder Lichtwellenleiter und/oder Pulsübertrager, d.h. kleine Transformatoren zur Signalübertragung, erfolgen.
Gemäß Anspruch 44 beruht die Erfindung bezüglich des Steuerverfahrens für den erfindungsgemäßen Spannungszwischenkrei- sumrichter auf der Überlegung, die Ansteuerung der abschaltbaren Leistungshalbleiter und der zugeordneten erfindungsgemäßen Halbleiterdioden in ihrer zeitlichen Abfolge aufeinander abzustimmen. Dies bedeutet, dass die Umschaltung der Halbleiterdiode zwischen erstem und zweitem Zustand in einer definierten zeitlichen Relation zum Ein- bzw. Ausschalten des zugeordneten abschaltbaren Leistungshalbleiters steht. Ferner sind bei mehreren abschaltbaren Leistungshalbleitern und Halbleiterdioden in einem Spannungszwischenkreisumrichter die
L O Schaltvorgänge aller Bauteile aufeinander abgestimmt.
In einer ersten Ausführungsform dieses Steuerverfahrens erfolgt ein Umschalten der Halbleiterdioden zwischen dem ersten und zweiten Zustand im zeitlichen Zusammenhang mit dem Aus- 15 schalten und/oder mit dem Einschalten der zugeordneten abschaltbaren Leistungshalbleiter.
Eine vorteilhafte Weiterbildung dieser ersten Ausführungsform des Steuerverfahrens sieht vor, dass
20 - in einem Spannungszwischenkreisumrichter mit einem ersten abschaltbaren Leistungshalbleiter und einem zweiten abschaltbaren Leistungshalbleiter sowie einer dem ersten abschaltbaren Leistungshalbleiter zugeordneten ersten Halbleiterdiode gemäß der Erfindung und einer dem zweiten ab-
25 schaltbaren Leistungshalbleiter zugeordneten zweiten Halbleiterdiode gemäß der Erfindung, bei dem zunächst der erste abschaltbare Leistungshalbleiter eingeschaltet, der zweite abschaltbare Leistungshalbleiter ausgeschaltet, die erste Halbleiterdiode im ersten
30 Zustand und die zweite Halbleiterdiode im zweiten Zustand ist, zu einem ersten Zeitpunkt die erste Halbleiterdiode vom ersten Zustand in den zweiten Zustand geschaltet wird, zu einem zweiten Zeitpunkt der erste abschaltbare Leis-
35 tungshalbleiter ausgeschaltet wird, zu einem dritten Zeitpunkt der zweite abschaltbare Leistungshalbleiter eingeschaltet wird, und zu einem vierten Zeitpunkt die zweite Halbleiterdiode vom zweiten Zustand in den ersten Zustand geschaltet wird.
Nach Durchführung dieser ersten Ausführungsform des Steuer- Verfahrens ist der erste abschaltbare Leistungshalbleiter somit ausgeschaltet, der zweite abschaltbare Leistungshalbleiter eingeschaltet, die erste Halbleiterdiode im zweiten Zustand und die zweite Halbleiterdiode im ersten Zustand.
Bei dieser ersten Ausführungsform des Steuerverfahren kann in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt vor dem zweiten Zeitpunkt oder der zweite Zeitpunkt vor dem ersten Zeitpunkt liegen.
In einer ersten Variante der ersten Ausführungsform des Steuerverfahrens kann in der zeitlichen Abfolge der Einzelschritte der dritte Zeitpunkt vor dem vierten Zeitpunkt oder der vierte Zeitpunkt vor dem dritten Zeitpunkt liegen. Ferner liegen bei dieser ersten Variante in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt und der zweite Zeitpunkt vor dem dritten Zeitpunkt und dem vierten Zeitpunkt, d.h. der spätere aus erstem und zweitem Zeitpunkt liegt vor dem früheren aus dritten und viertem Zeitpunkt. Bei dieser ersten Variante der ersten Ausführungsform des Steuerverfah- rens ist ein Sperrvermögen der Halbleiterdioden im ersten Zustand nicht zwingend erforderlich, d.h. diese Variante des Steuerverfahrens ist auch mit anderen Arten von Halbleiterdioden durchführbar .
In einer zweiten Variante der ersten Ausführungsform des
Steuerverfahren liegt in der zeitlichen Abfolge der Einzelschritte der vierte Zeitpunkt vor dem zweiten Zeitpunkt.
In einer zweiten Ausführungsform des Steuerverfahrens erfolgt ein Umschalten der Halbleiterdioden zwischen dem ersten und zweiten Zustand im zeitlichen Zusammenhang mit dem Ausschalten der zugeordneten abschaltbaren Leistungshalbleiter. Ein Umschalten der Halbleiterdioden ist beim Einschalten der zugeordneten abschaltbaren Leistungshalbleiter im Falle der zweiten Ausführungsform nicht erforderlich.
Eine vorteilhafte Weiterbildung dieser zweiten Ausführungsform des Steuerverfahrens sieht vor, dass in einem Spannungszwischenkreisumrichter mit einem ersten abschaltbaren Leistungshalbleiter und einem zweiten ab- schaltbaren Leistungshalbleiter sowie einer dem ersten ab- schaltbaren Leistungshalbleiter zugeordneten ersten Halbleiterdiode gemäß der Erfindung und einer dem zweiten ab- schaltbaren Leistungshalbleiter zugeordneten zweiten Halbleiterdiode gemäß der Erfindung, bei dem zunächst der erste abschaltbare Leistungshalblei- ter eingeschaltet, der zweite abschaltbare Leistungshalbleiter ausgeschaltet, die erste Halbleiterdiode im ersten Zustand und die zweite Halbleiterdiode im ersten Zustand ist, zu einem ersten Zeitpunkt die erste Halbleiterdiode vom ersten Zustand in den zweiten Zustand geschaltet wird, zu einem zweiten Zeitpunkt der erste abschaltbare Leistungshalbleiter ausgeschaltet wird, zu einem dritten Zeitpunkt der zweite abschaltbare Leistungshalbleiter eingeschaltet wird, und - zu einem vierten Zeitpunkt die erste Halbleiterdiode vom zweiten Zustand in den ersten Zustand zurückgeschaltet wird.
Nach Durchführung dieser zweiten Ausführungsform des Steuer- Verfahrens ist der erste abschaltbare Leistungshalbleiter somit ausgeschaltet, der zweite abschaltbare Leistungshalbleiter eingeschaltet und die erste Halbleiterdiode wie zu Beginn im ersten Zustand. Die zweite Halbleiterdiode bleibt während des gesamten Steuerverfahrens unverändert im ersten Zustand.
In einer ersten Variante der zweiten Ausführungsform des Steuerverfahrens liegen in der zeitlichen Abfolge der Einzel- schritte der erste Zeitpunkt und der zweite Zeitpunkt vor dem dritten Zeitpunkt und der dritte Zeitpunkt vor dem vierten Zeitpunkt. Dabei kann in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt vor dem zweiten Zeitpunkt oder 5 der zweite Zeitpunkt vor dem ersten Zeitpunkt liegen.
In einer zweiten Variante der zweiten Ausführungsform des Steuerverfahren liegt in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt vor dem zweiten Zeitpunkt. Fer-
L0 ner liegt bei dieser zweiten Variante in der zeitlichen Abfolge der Einzelschritte der vierte Zeitpunkt vor dem dritten Zeitpunkt. Wenn der erste abschaltbare Leistungshalbleiter stromführend ist, ist ferner vorgesehen, dass in der zeitlichen Abfolge der Einzelschritte der vierte Zeitpunkt vor dem
L5 zweiten Zeitpunkt liegt. Bei dieser zweiten Variante der zweiten Ausführungsform des Steuerverfahrens ist ein Sperrvermögen der Halbleiterdioden im zweiten Zustand nicht zwingend erforderlich, d.h. diese Variante des Steuerverfahrens ist auch mit anderen Arten von Halbleiterdioden durchführbar.
20
In einer vorteilhaften Weiterbildung sowohl der ersten wie auch der zweiten Ausführungsform des Steuerverfahrens ist vorgesehen, dass das an das Umschalten vom ersten abschaltbaren Leistungshalbleiter auf den zweiten abschaltbaren Leis-
25 tungshalbleiter anschließende Rückumschalten vom zweiten abschaltbaren Leistungshalbleiter auf den ersten abschaltbaren Leistungshalbleiter entsprechend dem Umschaltvorgang vom ersten abschaltbaren Leistungshalbleiter auf den zweiten abschaltbaren Leistungshalbleiter abläuft. In der Beschreibung
30 der Einzelschritte muss dann nur jeweils der erste abschaltbare Leistungshalbleiter durch den zweiten abschaltbaren Leistungshalbleiter ersetzt werden und umgekehrt sowie die erste Halbleiterdiode durch die zweite Halbleiterdiode und umgekehrt .
35 Die Erfindung wird im Folgenden unter anderem anhand von Ausführungsbeispielen weiter erläutert. Dabei wird auf die Zeichnungen Bezug genommen. Es zeigen:
FIG 1 einen Vergleich der Ladungsträgerverteilung in einer konventionellen Diode mit der Ladungsträgerverteilung in einem Ausführungsbeispiel der erfindungsgemäßen Halbleiterdiode, FIG 2 ein konkretes Ausführungsbeispiel einer als Trench- Element realisierten erfindungsgemäßen Halbleiterdiode, FIG 3 das Schaltbild eines Auführungsbeispiels eines Span- nungszwischenkreisumrichters mit abschaltbaren Leistungshalbleitern und Halbleiterdioden gemäß der Er- findung,
FIG 4 die Schaltabfolge eines Steuerverfahrens gemäß der ersten Ausführungsform, FIG 5 die Schaltabfolge eines Steuerverfahrens gemäß der zweiten Ausführungsform.
FIG 1 zeigt beispielhaft die Ladungsträgerverteilung n,p im eingeschalteten Zustand bei einer konventionellen PIN-Diode, d.h. einer Diode mit dem Aufbau: p-Gebiet - intrinsic layer („innere Schicht*, hier n-minus-dotiert) - n-Gebiet, sowie bei einer erfindungsgemäßen, dreischichtigen Halbleiterdiode nach der vorstehend beschriebenen ersten Ausführungsvariante im Falle einer p-Dotierung des ersten Gebiets 6, d.h. mit einem im Vergleich zur Dotierung des n-plus dotierten Gebiets 8 niedrig p-dotierten ersten Gebiet 6, im Zustand ohne anlie- gende Gate-Anoden-Spannung uGA (uGA = 0 V) und im Zustand einer negativen Gate-Anoden-Spannung uGA (uGA < 0 V) . Das p- dotierte Gebiet 6 ist dabei das erste Gebiet. Das n-minus- dotierte Gebiet 7 ist das erste Teilgebiet und das n-plus- dotierte Gebiet 8 ist das zweite Teilgebiet des zweiten Ge- biets 7,8. Dargestellt ist im unteren Bereich von FIG 1 ein schemati- scher Schnitt durch eine Diode 10. Im linken Bereich 'dieser Schnittzeichnung der Diode 10 befindet sind das-.p-dotierte Gebiet 6. Dieses ist im Falle der hier dargestellten ersten Ausführungsvariante relativ zum n-plus dotierten Gebiet 8 niedrig dotiert. An dieses p-dotierte Gebiet 6 grenz ein im Vergleich zu den anderen Gebieten breites n-minus-dotiertes Gebiet 7 an. „n-minus* besagt, dass die'ses Gebiet relativ zum n-plus dotierten Gebiet 8 niedrig dotiert ist. Das n-plus- dotierte Gebiet 8 grenzt rechts an das n-minus-dotierte Gebiet 7 an.
Über diesem schematischen Schnitt durch eine Diode 10 ist in FIG 1 in Form eines x-y-Diagramms die Ladungsträgerverteilung n,p dargestellt. Die x-Achse gibt dabei die Position in der darunter schematisch abgebildeten Diode 10 wieder, an der y- Achse ist die Größe der Ladungsträgerkonzentration n,p ablesbar .
Im x-y-Diagramm sind drei Ladungsträgerverteilungen dargestellt. Die mit Kl bezeichnete Kurve gibt die Ladungsträgerverteilung in einer konventionellen PIN-Diode wieder, die mit K2 bezeichnete Kurve die Ladungsträgerverteilung in einer erfindungsgemäßen, dreischichtigen, im ersten Gebiet 6 p-do- tierten Halbleiterdiode nach der ersten Ausführungsvariante bei keiner anliegenden Gate-Anoden-Spannung uGA (uGA = 0 V) und die mit K3 bezeichnete Kurve die Ladungsträgerverteilung in derselben erfindungsgemäßen Halbleiterdiode bei negativer Gate-Anoden-Spannung uGA (uGA < 0 V) . Negative Gate-Anoden- Spannung bedeutet, dass das Gate der Diode negativ gegenüber der Anode der Diode gepolt ist.
Die erfindungsgemäße Halbleiterdiode hat bei negativer Gate- Anoden-Spannung uGA (uGA < 0 V) im dargestellten Beispiel den gleichen Durchlasswiderstand wie die konventionelle PIN-Diode (Vergleich der Kurven Kl und K3) . Allerdings liegt die Ladungsträgerkonzentration n,p der erfindungsgemäßen Halblei- terdiode im gesamten n-ruinus-Gebiet 7 bei keiner anliegenden Gate-Anoden-Spannung (uGA = 0 V) deutlich unterhalb der Ladungsträgerkonzentration n,p der konventionellen Diode im n- minus-Gebiet 7. Dies zeigt der Vergleich der Kurve Kl mit der Kurve K2 in FIG 1. Damit ist die Speicherladung in der erfindungsgemäßen Diode deutlich gegenüber der Speicherladung der konventionellen PIN-Diode reduziert.
FIG 1 zeigt ferner, das sich durch Anlegen der Gate-Anoden- Spannung in der erfindungsgemäßen Diode nicht nur die Majoritätsladungsträgerkonzentration im p-Gebiet 6 (nicht dargestellt) , sondern auch die Ladungsträgerkonzentration n,p auf der Anodenseite des n-minus-dotierten Gebiets 7 einstellen lässt. Dies zeigt der Vergleich der Kurve K2 mit der Kurve K3. Die Anodenseite des n-minus-dotierten Gebiets 7 ist dabei die an das p-dotierte Gebiet 6 angrenzende Seite, in FIG 1 die linke Seite des n-minus-dotierten Gebiets 7. Auf der rechten Seite des n-minus-dotierten Gebietes 7, d.h. auf der Kathodenseite, ist die Ladungsträgerkonzentration in beiden Zuständen der erfindungsgemäßen Diode, d.h. bei uGA = 0 V und bei uGA < 0 V, im Wesentlichen gleich groß. Je näher ein Bereich im n-minus-dotierten Gebiet 7 allerdings an der linken Seite, d.h. an der Anodenseite, liegt, desto größer ist der Unterschied in der Ladungsträgerkonzentration n,p zwischen den beiden Zuständen der erfindungsgemäßen Diode, d.h. bei uGA = 0 V und bei uGA < 0 V. Bei uGA < 0 V ist die Ladungsträgerkonzentration n,p auf der Anodenseite des n-minus-dotierten Gebiets 7 deutlich größer als die Ladungsträgerkonzentration n,p bei uGA = 0 V. Sie ist auf der Anodenseite des n-minus-dotierten Gebiets 7 sogar deutlich größer als die Ladungsträgerkonzentration n,p der konventionellen PIN-Diode.
Selbstverständlich sind in anderen Ausführungsbeispielen der erfindungsgemäßen Halbleiterdiode mit p-dotiertem ersten Ge- biet 6 auch andere Ladungsträgerverteilungen einstellbar.
Charakteristisch ist allerdings immer, dass sich durch Anlegen einer Gate-Anoden-Spannung die Ladungsträgerkonzentration auf der Anodenseite des n-minus-dotierten Gebiets 7 einstellen lässt.
Durch Einstellen der Gate-Anoden-Spannung wird daher neben dem primären Ziel, der Veränderung der Majoritätsladungsträgerkonzentration im p-dotierten Gebiet 6, und der damit verbundenen Beeinflussung der Speicherladung, auch die Ladungsträgerkonzentration im anodenseitigen Bereich des n-minus- dotierten Gebiets 7 verändert. Dadurch wird ebenfalls die Speicherladung der Diode beeinflusst, und zwar analog zur Beeinflussung im p-dotierten Gebiet, d.h. Reduzierung der Speicherladung im p-dotierten Gebiet 6 hat auch eine Reduzierung der Speicherladung im n-minus-dotierten Gebiet 7 zur Folge und umgekehrt .
FIG 2 zeigt einen prinzipiellen Querschnitt durch eine mögliche Ausführungsform einer Zelle einer erfindungsgemäßen Diode 9. In der dargestellten Ausführungsform ist die Diode 9 als Trench-Element realisiert. Die dargestellte erfindungsgemäße Diode 9 setzt sich zusammen aus einem p-dotierten Gebiet 6, einem daran anschließenden n-minus-dotierten Gebiet 7 und einem auf der dem p-dotierten Gebiet 6 gegenüberliegenden Seite des n-minus-dotierten Gebietes 7 angrenzenden n-plus-Gebiet 8. Ferner gehören zur Diode die Kathode, die am n-plus-do- tierten Gebiet 8 auf der dem n-minus-dotierten Gebiet 7 gegenüberliegenden Seite angeordnet ist und sich über die komplette Seite erstreckt, sowie die Anode, die am p-dotierten Gebiet 6 auf der dem n-minus-dotierten Gebiet 7 gegenüberliegenden Seite angeordnet ist. Das p-dotierte Gebiet 6 sowie der an dem p-dotierten Gebiet angrenzende Teil des n-minus- dotierten Gebiets haben eine deutlich geringere Fläche als der restliche Bereich des n-minus-dotierten Gebiets 7 und das daran angrenzende n-plus-dotierte Gebiet 8. Die aufgrund der reduzierten Fläche freie Oberfläche des n-minus-dotierten Ge- biets 7 sowie die freien Seiten des p-dotiertes Gebiets 6 sind vollständig von einer Oxidschicht 4 bedeckt. Außerhalb der Oxidschicht 4 ist im Bereich des Übergangs zwischen p- dotiertem Gebiet 6 und n-minus-dotiertem Gebiet 7 das Gate 5 angeordnet. Gate 5, Oxidschicht 4 und p-dotiertes Gebiet 6 und n-minus-dotiertes Gebiet 7 bilden somit einen MOS-Kon- takt. Durch das Anlegen einer Spannung zwischen Gate 5 und Anode 2 lässt sich die Ladungsträgerkonzentration im p-do- tiertem Gebiet 6 beeinflussen. Damit können verschiedene Zustände der Halbleiterdiode 9 eingestellt werden. Die dargestellte Halbleiterdiode ist somit eine MOS-gesteuerte Diode.
Als Halbleitermaterial kann für alle Gebiete Silicium verwendet werden, die Oxidschicht besteht dann aus Siliciumoxid. Anode 2, Kathode 3 und Gate 5 bestehen aus Metall.
FIG 3 zeigt den Schaltplan eines Spannungszwischenkreisum- richters, hier als Halbbrücke, mit abschaltbaren Leistungshalbleitern und Halbleiterdioden gemäß der Erfindung. Der Schaltplan enthält zwei abschaltbare Leistungshalbleiter, die mit Tl und T2 bezeichnet sind, sowie zwei Halbleiterdioden, bezeichnet mit Dl und D2.
FIG 4 und FIG 5 zeigen beispielhaft eine mögliche Ausführungsform für ein Steuerverfahren für den in FIG 3 als Schaltplan dargestellten Spannungszwischenkreisumrichter . Angegeben sind als einzelnen Bauelemente des Spannungszwischen- kreisumrichters die Halbleiterdioden Dl und D2 sowie die abschaltbaren Leistungshalbleiter Tl und T2. Dl ist die Tl zugeordnete Freilaufdiode, D2 die T2 zugeordnete Freilaufdiode . Für jedes dieser Bauteile Dl, Tl, D2, T2 sind jeweils die zwei Zustände angegeben, zwischen denen im Laufe des Steuer- Verfahrens hin- und hergeschaltet wird. Im Falle der Dioden Dl und D2 sind dies die Zustände ZI und Z2. Mit ZI ist dabei der Zustand der Halbleiterdiode mit geringem Durchlasswiderstand und hohe Speicherladung bezeichnet, mit Z2 der Zustand der Halbleiterdiode mit hohem Durchlasswiderstand und geringe Speicherladung. Die Halbleiterdioden Dl und D2 besitzen in beiden Zuständen Sperrvermögen. Die beiden abschaltbaren Leistungshalbleiter Tl und T2 können ein- und ausgeschaltet sein. Der eingeschaltete Zustand ist jeweils mit „ein*, der ausgeschaltete Zustand mit „aus* bezeichnet.
Nach rechts ist für die Bauelemente Dl, Tl, D2, T2 der jewei- lige Schaltzustand im zeitlichen Ablauf durch entsprechende Linienführung dargestellt. Dabei ist in der mit Pl bezeichneten Schaltphase das Steuerverfahren beim Umschalten von Tl auf T2 dargestellt und in der mit P2 bezeichneten Schaltphase das Steuerverfahren beim Umschalten von T2 auf Tl. Die Um- schaltzeitpunkte bei den einzelnen Bauteilen sind in der
Schaltphase Pl, d.h. beim Umschalten von Tl auf T2, in FIG 4 mit tl, t2, t3 und t4 bezeichnet, in FIG 5 mit sl, s2, s3 und s4. Das Steuerverfahren in der mit P2 bezeichneten Schaltphase, d.h. beim Umschalten von T2 auf Tl, läuft sowohl in FIG 4 als auch in FIG 5 entsprechend dem Umschaltvorgang von Tl auf T2 (Phase Pl) ab. Lediglich die Schaltzustände der einzelnen Bauelementen Dl und D2 sowie Tl und T2 sind gegeneinander vertauschten, d.h. die Schaltzustände von Dl in der Phase P2 entsprechen im zeitlichen Ablauf den Schaltzuständen von D2 in Phase Pl und umgekehrt. Analog entsprechen die Schaltzustände von Tl in Phase P2 in ihrem zeitlichen Ablauf den Schaltzuständen von T2 in Phase Pl und umgekehrt.
Das in FIG 4 dargestellte Steuerverfahren illustriert das be- reits als erste Ausführungs form beschriebene Steuerverfahren. Dabei ist vorgesehen, dass das Umschalten der Halbleiterdioden Dl, D2 zwischen dem ersten Zustand ZI und zweiten Zustand Z2 im zeitlichen Zusammenhang mit dem Ausschalten und mit dem Einschalten der zugeordneten abschaltbaren Leistungshalblei- ter Tl, T2 erfolgt.
Die in FIG 4 dargestellten Einzelschritte in Phase Pl sehen folgendermaßen aus :
(1) Zeitpunkt tl : Dl wird von Zustand ZI in Zustand Z2 ge- schaltet;
(2) Zeitpunkt t2 : Tl wird ausgeschaltet;
(3) Zeitpunkt t3 : T2 wird eingeschaltet; (4) Zeitpunkt t4 : D2 wird von Zustand Z2 in Zustand ZI geschaltet .
Gemäß der bereits beschriebenen ersten Variante der ersten 5 Ausführungsform des Steuerverfahrens liegen in der zeitlichen Abfolge der Einzelschritte die beiden Zeitpunkte tl und t2 vor den Zeitpunkten t3 und t4. Der Zeitpunkt t2 kann dagegen vor oder nach dem Zeitpunkt tl liegen. Außerdem kann in der zeitlichen Abfolge der Einzelschritte der Zeitpunkt t3 vor .0 oder nach dem Zeitpunkt t4 liegen. In der Darstellung in FIG 4 gilt konkret für ein Beispiel der ersten Ausführungsform tl < t2 < t3 < t4, d.h. tl liegt vor t2, t2 liegt vor t3 und t3 liegt vor t4.
.5 In der beschriebenen zweiten Variante der ersten Ausführungsform des Steuerverfahren liegt in der zeitlichen Abfolge der Einzelschritte der Zeitpunkt t4 vor dem Zeitpunkt t2. Der Zeitpunkt t2 kann dagegen auch hier vor oder nach dem Zeitpunkt tl liegen.
>0
Das in FIG 5 dargestellte Steuerverfahren illustriert das bereits als zweite Ausführungsform beschriebene Steuerverfahren. Dabei ist vorgesehen, dass der Zeitpunkt der Umschaltung jeder der Halbleiterdiode Dl und D2 zwischen Zustand ZI und
25 Zustand Z2 in einem definierten zeitlichen Zusammenhang mit dem Ausschalten des zugeordneten abschaltbaren Leistungshalbleiters Tl bzw. T2 steht. Beim Einschalten des abschaltbaren Leistungshalbleiters Tl bzw. T2 erfolgt dagegen keine Umschaltung der zugeordneten Halbleiterdiode Dl bzw. D2.
30
Die in FIG 5 dargestellten Einzelschritte in Phase Pl sehen folgendermaßen aus:
(1) Zeitpunkt sl: Dl wird von Zustand ZI in Zustand Z2 geschaltet;
35 (2) Zeitpunkt s2: Tl wird ausgeschaltet; (3) Zeitpunkt s3: T2 wird eingeschaltet; (4) Zeitpunkt s4: Dl wird von Zustand Z2 in Zustand ZI geschaltet und befindet sich somit wieder im Ausgangszustand.
Dl wurde somit im definierten zeitlichen Zusammenhang mit dem Ausschalten von Tl zweimal geschaltet, die T2 zugeordnete Freilaufdiode D2 wurde dagegen im zeitlichen Zusammenhang mit dem Einschalten von T2 nicht geschaltet, sie befindet sich während der gesamten Phase Pl im Zustand ZI.
Bei der bereits beschriebenen ersten Variante der zweiten Ausführungsform des Steuerverfahrens liegen in der zeitlichen Abfolge der Einzelschritte die beiden Zeitpunkte sl und s2 vor den Zeitpunkten s3 und s4. Der Zeitpunkt s2 kann dagegen vor oder nach dem Zeitpunkt sl liegen. Außerdem muss in der zeitlichen Abfolge der Einzelschritte der Zeitpunkt s3 vor dem Zeitpunkt s4 liegen. In der Darstellung in FIG 5 gilt konkret für ein Beispiel der zweiten Ausführungsform sl < s2 < s3 < s4, d.h. sl liegt vor s2, s2 liegt vor s3 und s3 liegt vor s4.
Gemäß der bereits beschriebenen zweiten Variante der zweiten Ausführungsform des Steuerverfahrens liegt in der zeitlichen Abfolge der Einzelschritte der Zeitpunkt s4 vor dem Zeitpunkt s3 und der Zeitpunkt sl vor dem Zeitpunkt s2. Der Zeitpunkt s4 muss vor dem Zeitpunkt s2 liegen, wenn Tl stromführend ist.

Claims

Patentansprüche
1. Halbleiterdiode mit mindestens einem pn-Übergang, die zwischen einem ersten Zustand und einem zweiten Zustand um- schaltbar ist, wobei a) der zweite Zustand im Vergleich zum ersten Zustand einen größeren Durchlasswiderstand aufweist und b) der zweite Zustand im Vergleich zum ersten Zustand eine kleinere Speicherladung aufweist und c) der pn-Übergang sowohl im ersten Zustand als auch im zweiten Zustand sperrfähig ist mit jeweils mindestens einem vorgegebenen Sperrvermögen.
2. Halbleiterdiode nach Anspruch 1, bei der das Sperrvermögen dadurch charakterisiert ist, dass im Sperrfall die Durchbruchspannung im ersten Zustand und im zweiten Zustand mindestens 100 V beträgt, vorzugsweise mindestens 1000 V.
3. Halbleiterdiode nach Anspruch 1 oder 2, bei der das Sperr- vermögen, charakterisiert durch die Durchbruchspannung im
Sperrfall, im ersten und im zweiten Zustand der Halbleiterdiode in der gleichen Größenordnung liegt.
4. Halbleiterdiode nach einem der Ansprüche 1 bis 3 mit a) einer Gateelektrode und b) einer ersten Elektrode, c) bei der die Umschaltung zwischen dem ersten Zustand und dem zweiten Zustand durch Änderung einer zwischen Gateelektrode und erster Elektrode anliegenden Spannung erfolgt.
5. Halbleiterdiode, insbesondere nach einem der Ansprüche 1 bis 4, mit a) einem ersten Gebiet (6) vorgegebenen Leitungstyps, b) einem zweiten Gebiet (7, 8) mit im Vergleich zum ersten Gebiet (6) entgegengesetztem Leitungstyp, c) einem zwischen dem ersten Gebiet (6) und dem zweiten Gebiet (7, 8) gebildeten pn-Übergang, d) einer ersten Elektrode (2), die mit dem ersten Gebiet (6) in direktem elektrischen Kontakt steht, e) einer zweiten Elektrode (3), die mit dem zweiten Gebiet (7, 8) in direktem elektrischen Kontakt steht, f) einer Gateelektrode (5) , die durch eine Isolationsschicht (4) vom ersten Gebiet (6) und/oder zweiten Gebiet (7, 8) getrennt im Bereich des pn-Übergangs und/oder ersten Gebiets (6) angeordnet ist, g) wobei durch Anlegen einer Spannung zwischen erster Elek- trode (2) und Gateelektrode (5) die Majoritätsladungsträgerkonzentration im ersten Gebiet veränderbar, d.h. erhöhbar bzw. erniedrigbar ist, insbesondere um einen Faktor, der im Bereich von 5 bis 100 liegt.
6. Halbleiterdiode nach Anspruch 5, bei der die Gateelektrode (5) weder das erste Gebiet (6) bis zur ersten Elektrode (2) noch das zweite Gebiet (7, 8) bis zur zweiten Elektrode (3) überdeckt .
7. Halbleiterdiode nach Anspruch 5 oder 6, bei der das erste Gebiet (6) und/oder das zweite Gebiet (7, 8) als Schicht ausgebildet ist/sind.
8. Halbleiterdiode nach einem der Ansprüche 5 bis 7, bei der die Isolationsschicht (4) zwischen Gateelektrode (5) und erstem Gebiet (6) und/oder zweitem Gebiet (7, 8) als Oxidschicht ausgebildet ist.
9. Halbleiterdiode nach einem der Ansprüche 5 bis 8, bei der das erste Gebiet (6) aus einem ersten Teilgebiet, das an die erste Elektrode (2) angrenzt, und einem zweiten Teilgebiet, das an das zweite Gebiet (7, 8) angrenzt und mit diesem den pn-Übergang bildet, besteht, wobei die Dotierung im ersten Teilgebiet höher als die Dotierung im zweiten Teilgebiet ist.
10. Halbleiterdiode nach Anspruch 9, bei der die Gateelektrode (5) nur im Bereich des ersten Teilgebiets des ersten Gebiets (6) angeordnet ist.
11. Halbleiterdiode nach einem der Ansprüche 5 bis 10, bei der das zweite Gebiet (7, 8) aus einem ersten Teilgebiet (7), das an das erste Gebiet (6) angrenzt und mit diesem den pn- Übergang bildet, und einem zweiten Teilgebiet (8), das an die zweite Elektrode (3) angrenzt, besteht, wobei die Dotierung im ersten Teilgebiet (7) niedriger als die Dotierung im zweiten Teilgebiet (8) ist.
12. Halbleiterdiode nach Anspruch 11, bei der das erste Teilgebiet (7) und/oder das zweite Teilgebiet (8) des zweiten Ge- biets (7, 8) als Schicht ausgebildet ist/sind.
13. Halbleiterdiode nach Anspruch 11 oder 12, bei der die Dotierung im erste Gebiet (6) kleiner ist als die Dotierung im zweiten Teilgebiet (8) des zweiten Gebiets (7, 8).
14. Halbleiterdiode nach Anspruch 13, bei der das zweite Teilgebiet (8) des zweiten Gebiets (7, 8) im Bereich zwischen zweiter Elektrode (3) und erstem Teilgebiet (7) des zweiten Gebiets (7, 8) mit Inseln durchsetzt ist, deren Ladungstyp dem Ladungstyp des zweiten Gebiets (7, 8) entgegengesetzt ist.
15. Halbleiterdiode nach Anspruch 11 oder 12, bei der die Dotierung im erste Gebiet (6) größer ist als die Dotierung im zweiten Teilgebiet (8) des zweiten Gebiets (7, 8) .
16. Halbleiterdiode nach einem der Ansprüche 5 bis 15, bei der das erste Gebiet (6) ein n-dotiertes Gebiet ist.
17. Halbleiterdiode nach einem der Ansprüche 5 bis 15, bei der das erste Gebiet (6) ein p-dotiertes Gebiet ist.
18. Halbleiterdiode nach einem der Ansprüche 5 bis 17, die in einer planaren Struktur oder einer Trench-Struktur (9) oder einer MESA-Struktur realisiert ist.
19. Halbleiterdiode nach einem der Ansprüche 5 bis 18, bei der das erste Gebiet (6) und/oder das zweite Gebiet (7, 8) auf Siliciumbasis hergestellt sind.
20. Halbleiterdiode nach Anspruch 19, bei der die Isolations- schicht (4) zwischen Gateelektrode (5) und erstem Gebiet (6) und/oder zweitem Gebiet (7, 8) aus Siliciumoxid besteht.
21. Halbleiterdiode nach einem der Ansprüche 5 bis 20, bei der das erste Gebiet (6) und/oder das zweite Gebiet (7, 8) auf Basis von Siliciumcarbid Sie hergestellt sind.
22. Halbleiterdiode nach einem der Ansprüche 5 bis 21, bei der das erste Gebiet (6) und/oder das zweite Gebiet (7, 8) auf Basis von Galliumarsenid GaAs hergestellt sind.
23. Halbleiterdiode nach einem der Ansprüche 5 bis 22, der eine Steuereinrichtung zum Anlegen einer Spannung zwischen erster Elektrode (2) und Gateelektrode (5) zugeordnet ist.
24. Elektronisches Bauteil mit mindestens einem Chip erster Art, der eine Mehrzahl von Halbleiterdioden nach einem der Ansprüche 5 bis 23 als Zellen umfasst.
25. Elektronisches Bauteil nach Anspruch 24 mit einem Modul- gehäuse, in dem mindestens ein Chip erster Art und mindestens ein Chip zweiter Art, der eine Mehrzahl von abschaltbaren Leistungshalbleitern als Zellen umfasst, integriert sind.
26. Elektronisches Bauteil nach Anspruch 25, bei dem zwei oder mehrere Chips erster Art parallel geschaltet sind.
27. Elektronisches Bauteil nach Anspruch 25 oder 26, bei dem ein oder mehrere Chips erster Art mit einem oder mehreren Chips zweiter Art zu einem Einzelschalter und/oder einer Halbbrücke (Phase) und/oder mehreren Phasen verschaltet werden.
28. Elektronisches Bauteil nach einem der Ansprüche 25 bis 27, bei dem jeweils der Gate-Anschluss jeder Halbleiterdiode der Chips erster Art getrennt von dem Gate-Anschluss des dieser Diode zugeordneten abschaltbaren Leistungshalbleiters der Chips zweiter Art aus dem Modulgehäuse geführt und mit einer Kontaktierungsstelle versehen ist.
29. Elektronisches Bauteil nach einem der Ansprüche 25 bis 27, bei dem jeweils der Gate-Anschluss jeder Halbleiterdiode der Chips erster Art und der Gate-Anschluss des dieser Diode zugeordneten abschaltbaren Leistungshalbleiters der Chips zweiter Art innerhalb des Modulgehäuses verbunden sind, so dass es nach außen nur eine Kontaktierungsstelle gibt.
30. Elektronisches Bauteil nach einem der Ansprüche 25 bis 29, bei dem ein Hilfsemitteranschluss bzw. ein Hilfskathoden- anschluss und/oder ein Hilfsanodenanschluss bzw. ein Hilfs- kollektoranschluss für den abschaltbaren Leistungshalbleiter vorgesehen ist.
31. Elektronisches Bauteil nach Anspruch 30, bei dem der Hilfsemitteranschluss bzw. der Hilfskathodenanschluss des abschaltbaren Leistungshalbleiters mit dem Hilfsanodenanschluss der diesem abschaltbaren Leistungshalbleiter zugeordnete Halbleiterdiode verbunden ist.
32. Elektronisches Bauteil nach einem der Ansprüche 25 bis 31, bei dem zusätzlich zu dem einen oder den mehreren Chips erster Art und dem einen oder den mehreren Chips zweiter Art auch die Ansteuerschaltungen oder Teile der Ansteuerschaltungen für die Halbleiterdioden der Chips erster Art und/oder die abschaltbaren Leistungshalbleiter der Chips zweiter Art in das Modulgehäuse integriert sind.
33. Spannungszwischenkreisumrichter, der mindestens eine
3 Halbleiterdiode (Dl, D2) nach einem der Ansprüche 1 bis 23 und mindestens einen abschaltbaren Leistungshalbleiter (Tl, T2) umfasst.
34. Spannungszwischenkreisumrichter nach Anspruch 33, bei dem D jede Halbleiterdiode (Dl, D2) nach einem der Ansprüche 1 bis
23 die Freilaufdiode eines abschaltbaren Leistungshalbleiters (Tl, T2) ist.
35. Spannungszwischenkreisumrichter nach Anspruch 34, mit 5 mindestens einem Teilsystem zur Umformung einer Phase des
Ausgangswechselstromsystems, das zwei Dioden (Dl, D2) nach einem der Ansprüche 1 bis 23 und zwei abschaltbare Leistungshalbleiter (Tl, T2) umfasst.
0 36. Spannungszwischenkreisumrichter nach einem der Ansprüche 33 bis 35, bei dem die abschaltbaren Leistungshalbleiter (Tl, T2) MOSFET und/oder IGBT und/oder Bipolartransistoren und/oder GTO und/oder IGCT sind.
5 37. Spannungszwischenkreisumrichter nach einem der Ansprüche 33 bis 36, der ein Zweipunktumrichter oder ein Dreipunktumrichter oder ein anderer Mehrpunktumrichter ist, wobei die Anzahl der Phasen jeweils beliebig ist.
0 38. Spannungszwischenkreisumrichter nach einem der Ansprüche 33 bis 37, bei dem die abschaltbaren Leistungshalbleiter (Tl, T2) in Reihe geschaltet sind.
39. Spannungszwischenkreisumrichter nach einem der Ansprüche 5 33 bis 38, bei dem die Ansteuerfunktionen mindestens eines abschaltbaren Leistungshalbleiters (Tl, T2) und die Ansteuerfunktionen der dazugehörigen Halbleiterdiode (Dl, D2) nach einem der Ansprüche 1 bis 23 in einer gemeinsamen Ansteuerschaltung integriert sind.
40. Spannungszwischenkreisumrichter nach Anspruch 39, bei dem 5 die gemeinsame Ansteuerschaltung sich durch eine gemeinsame
Spannungsversorgung auszeichnet.
41. Spannungszwischenkreisumrichter nach Anspruch 40, bei dem die gemeinsame Spannungsversorgung durch eine Wechselspan-
0 nungsquelle mit anschließendem Transformator und anschließender Gleichrichtung erfolgt.
42. Spannungszwischenkreisumrichter nach einem der Ansprüche 39 bis 41, bei dem die gemeinsame Ansteuerschaltung sich
5 durch eine gemeinsame Ansteuersignalübertragung auszeichnet.
43. Spannungszwischenkreisumrichter nach Anspruch 42, bei dem die gemeinsame Ansteuersignalübertragung durch Optokoppler und/oder Lichtwellenleiter und/oder Pulsübertrager erfolgt.
:o
44. Steuerverfahren für einen Spannungszwischenkreisumrichter nach einem der Ansprüche 33 bis 43, bei dem die Ansteuerung der abschaltbaren Leistungshalbleiter (Tl, T2) und der zugeordneten Halbleiterdioden (Dl, D2) nach einem der Ansprüche 1
>5 bis 23 in ihrer zeitlichen Abfolge aufeinander abgestimmt ist.
45. Steuerverfahren nach Anspruch 44, bei dem ein Umschalten der Halbleiterdioden (Dl, D2) nach einem der Ansprüche 1 bis
30 23 zwischen dem ersten Zustand (ZI) und zweiten Zustand (Z2) im zeitlichen Zusammenhang mit dem Ausschalten und/oder mit dem Einschalten der zugeordneten abschaltbaren Leistungshalbleiter (Tl, T2) erfolgt.
5 46. Steuerverfahren nach Anspruch 45, bei dem a) in einem Spannungszwischenkreisumrichter mit einem ersten abschaltbaren Leistungshalbleiter (Tl) und einem zweiten abschaltbaren Leistungshalbleiter (T2) sowie einer dem ersten abschaltbaren Leistungshalbleiter (Tl) zugeordneten ersten Halbleiterdiode (Dl) nach einem der Ansprüche 1 bis 23 und einer dem zweiten abschaltbaren Leistungshalbleiter 5 (T2) zugeordneten zweiten Halbleiterdiode (D2) nach einem der Ansprüche 1 bis 23, b) bei dem zunächst der erste abschaltbare Leistungshalbleiter (Tl) eingeschaltet, der zweite abschaltbare Leistungshalbleiter (T2) ausgeschaltet, die erste Halbleiterdiode
0 (Dl) im ersten Zustand (ZI) und die zweite Halbleiterdiode (D2) im zweiten Zustand (Z2) ist, c) zu einem ersten Zeitpunkt (tl) die erste Halbleiterdiode (Dl) vom ersten Zustand (ZI) in den zweiten Zustand (Z2) geschaltet wird,
5 d) zu einem zweiten Zeitpunkt (t2) der erste abschaltbare Leistungshalbleiter (Tl) ausgeschaltet wird, e) zu einem dritten Zeitpunkt (t3) der zweite abschaltbare Leistungshalbleiter (T2) eingeschaltet wird, und f) zu einem vierten Zeitpunkt (t4) die zweite Halbleiterdiode !0 (D2) vom zweiten Zustand (Z2) in den ersten Zustand (ZI) geschaltet wird.
47. Steuerverfahren nach Anspruch 46, bei dem in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt (tl) vor
25 dem zweiten Zeitpunkt (t2) oder der zweite Zeitpunkt (t2) vor dem ersten Zeitpunkt (tl) liegt.
48. Steuerverfahren nach Anspruch 46 oder 47, bei dem in der zeitlichen Abfolge der Einzelschritte der dritte Zeitpunkt 0 (t3) vor dem vierten Zeitpunkt (t4) oder der vierte Zeitpunkt (t4) vor dem dritten Zeitpunkt (t3) liegt.
49. Steuerverfahren nach einem der Ansprüche 46 bis 48, bei dem in der zeitlichen Abfolge der Einzelschritte der erste 5 Zeitpunkt (tl) und der zweite Zeitpunkt (t2) vor dem dritten Zeitpunkt (t3) und dem vierten Zeitpunkt (t4) liegen.
50. Steuerverfahren nach Anspruch 46 oder 47, bei dem in der zeitlichen Abfolge der Einzelschritte der vierte Zeitpunkt (t4) vor dem zweiten Zeitpunkt (t2) liegt.
51. Steuerverfahren nach Anspruch 44, bei dem ein Umschalten der Halbleiterdioden (Dl, D2) nach einem der Ansprüche 1 bis 23 zwischen dem ersten Zustand (ZI) und zweiten Zustand (Z2) im zeitlichen Zusammenhang mit dem Ausschalten der zugeordneten abschaltbaren Leistungshalbleiter (Tl, T2) erfolgt.
52. Steuerverfahren nach Anspruch 51, bei dem a) in einem Spannungszwischenkreisumrichter mit einem ersten abschaltbaren Leistungshalbleiter (Tl) und einem zweiten abschaltbaren Leistungshalbleiter (T2) sowie einer dem ersten abschaltbaren Leistungshalbleiter (Tl) zugeordneten ersten Halbleiterdiode (Dl) nach einem der Ansprüche 1 bis 23 und einer dem zweiten abschaltbaren Leistungshalbleiter (T2) zugeordneten zweiten Halbleiterdiode (D2) nach einem der Ansprüche 1 bis 23, b) bei dem zunächst der erste abschaltbare Leistungshalbleiter (Tl) eingeschaltet, der zweite abschaltbare Leistungshalbleiter (T2) ausgeschaltet, die erste Halbleiterdiode (Dl) im ersten Zustand (ZI) und die zweite Halbleiterdiode (D2) im ersten Zustand (ZI) ist, c) zu einem ersten Zeitpunkt (sl) die erste Halbleiterdiode (Dl) vom ersten Zustand (ZI) in den zweiten Zustand (Z2) geschaltet wird, d) zu einem zweiten Zeitpunkt (s2) der erste abschaltbare Leistungshalbleiter (Tl) ausgeschaltet wird, e) zu einem dritten Zeitpunkt (s3) der zweite abschaltbare Leistungshalbleiter (T2) eingeschaltet wird, und f) zu einem vierten Zeitpunkt (s4) die erste Halbleiterdiode (Dl) vom zweiten Zustand (Z2) in den ersten Zustand (ZI) zurückgeschaltet wird.
53. Steuerverfahren nach Anspruch 52, bei dem in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt (sl) und der zweite Zeitpunkt (s2) vor dem dritten Zeitpunkt (s3) und der dritte Zeitpunkt (s3) vor dem vierten Zeitpunkt (s4) liegen.
54. Steuerverfahren nach Anspruch 52 oder 53, bei dem in der zeitlichen Abfolge der Einzelschritte der erste Zeitpunkt (sl) vor dem zweiten Zeitpunkt (s2) oder der zweite Zeitpunkt (s2) vor dem ersten Zeitpunkt (sl) liegt.
55. Steuerverfahren nach Anspruch 52, bei dem in der zeitlichen Abfolge der Einzelschritte erste Zeitpunkt (sl) vor dem zweiten Zeitpunkt (s2) und der vierte Zeitpunkt (s4) vor dem dritten Zeitpunkt (s3) liegt.
56. Steuerverfahren nach Anspruch 52 oder 55, bei dem in der zeitlichen Abfolge der Einzelschritte der vierte Zeitpunkt (s4) vor dem zweiten Zeitpunkt (s2) liegt.
57. Steuerverfahren nach einem der Ansprüche 46 bis 50 oder nach einem der Ansprüche 52 bis 56, bei dem das an das Umschalten vom ersten abschaltbaren Leistungshalbleiter (Tl) auf den zweiten abschaltbaren Leistungshalbleiter (T2) anschließende Rückumschalten vom zweiten abschaltbaren Leistungshalbleiter (T2) auf den ersten abschaltbaren Leistungs- halbleiter (Tl) entsprechend dem Umschaltvorgang vom ersten abschaltbaren Leistungshalbleiter (Tl) auf den zweiten abschaltbaren Leistungshalbleiter (T2) abläuft.
PCT/EP2004/001541 2003-02-26 2004-02-18 Halbleiterdiode, elektronisches bauteil, spannungszwischenkreisumrichter und steuerverfahren WO2004077573A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04712009A EP1597771A2 (de) 2003-02-26 2004-02-18 Halbleiterdiode, elektronisches bauteil, spannungszwischenkreisumrichter und steuerverfahren
US10/547,175 US7582939B2 (en) 2003-02-26 2004-02-18 Semiconductor diode, electronic component and voltage source inverter
JP2006501876A JP2006519485A (ja) 2003-02-26 2004-02-18 半導体ダイオード、電子構成部品、電力変換装置および制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10308313.8 2003-02-26
DE10308313A DE10308313B4 (de) 2003-02-26 2003-02-26 Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren

Publications (2)

Publication Number Publication Date
WO2004077573A2 true WO2004077573A2 (de) 2004-09-10
WO2004077573A3 WO2004077573A3 (de) 2004-12-23

Family

ID=32863909

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/001541 WO2004077573A2 (de) 2003-02-26 2004-02-18 Halbleiterdiode, elektronisches bauteil, spannungszwischenkreisumrichter und steuerverfahren

Country Status (6)

Country Link
US (1) US7582939B2 (de)
EP (1) EP1597771A2 (de)
JP (1) JP2006519485A (de)
CN (1) CN100483736C (de)
DE (1) DE10308313B4 (de)
WO (1) WO2004077573A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492034B2 (en) 2004-09-03 2009-02-17 Infineon Technologies Ag Semiconductor device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004036278B4 (de) * 2004-07-27 2006-07-06 Siemens Ag Halbleiterbauelement und Verfahren zum Betreiben des Halbleiterbauelements als elektronischer Schalter
DE102005019860B4 (de) * 2005-04-28 2010-11-18 Siemens Ag Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter
DE102005020805A1 (de) * 2005-05-04 2006-11-16 Infineon Technologies Ag Halbbrückenschaltung mit Freilaufdioden, Ansteuerschaltung und Verfahren zum Ansteuern einer solchen Halbbrückenschaltung
US7888775B2 (en) 2007-09-27 2011-02-15 Infineon Technologies Ag Vertical diode using silicon formed by selective epitaxial growth
DE102007060188A1 (de) * 2007-12-14 2009-06-25 Siemens Ag Antriebssystem und zugehöriges Steuerverfahren
JP5333342B2 (ja) 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
CN101666919B (zh) * 2009-09-21 2012-06-27 浙江大学 一种具有刻蚀容差的硅狭缝波导电极
DE102011003938A1 (de) 2011-02-10 2012-08-16 Siemens Aktiengesellschaft Verfahren zur Steuerung zweier elektrisch in Reihe geschalteter rückwärts leitfähiger IGBTs einer Halbbrücke
US9184255B2 (en) 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
DE102013211411A1 (de) 2013-06-18 2014-12-18 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur Überwachung eines Leistungshalbleiterschalters
CN107888056B (zh) 2013-07-10 2020-04-17 株式会社电装 驱动控制装置
DE102013213986B4 (de) 2013-07-17 2016-02-04 Siemens Aktiengesellschaft Dreipunkt-Stromrichter
US9135937B1 (en) * 2014-05-09 2015-09-15 Western Digital (Fremont), Llc Current modulation on laser diode for energy assisted magnetic recording transducer
EP3002866B1 (de) 2014-09-30 2021-09-08 Siemens Aktiengesellschaft Spannungszwischenkreis-Stromrichter in Fünfpunkttopologie
WO2016081623A1 (en) * 2014-11-18 2016-05-26 Ideal Power Inc. Methods, systems, and devices for active charge control diodes
US9685947B2 (en) 2015-03-30 2017-06-20 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
WO2016159948A1 (en) 2015-03-30 2016-10-06 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
CN107218176B (zh) 2016-03-21 2020-05-19 通用电气公司 风力节距调整系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2524370B2 (ja) * 1986-12-05 1996-08-14 ゼネラル・エレクトリック・カンパニイ 半導体デバイスの製造方法
JP2809253B2 (ja) * 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
DE4407279C1 (de) * 1994-03-04 1994-10-13 Siemens Ag Halbleiterbauelement für den Überspannungsschutz von MOSFET und IGBT
JP3779401B2 (ja) * 1996-11-29 2006-05-31 株式会社東芝 ダイオードの駆動方法
SE9802908D0 (sv) * 1998-08-31 1998-08-31 Abb Research Ltd Electric circuit
JP2001161032A (ja) * 1999-12-01 2001-06-12 Canon Inc 系統連系パワーコンディショナ及びそれを用いた発電システム
DE10011523A1 (de) 2000-03-09 2001-09-20 Siemens Ag Stromversorgungsschaltung mit Silizium-Karbid-Bauelementen
US6365874B1 (en) * 2000-05-22 2002-04-02 Lincoln Global, Inc. Power supply for electric arc welding
GB0102734D0 (en) * 2001-02-03 2001-03-21 Koninkl Philips Electronics Nv Bipolar diode
WO2002084855A1 (fr) * 2001-04-13 2002-10-24 Mitsubishi Denki Kabushiki Kaisha Dispositif de conversion de puissance
US6537921B2 (en) * 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BAKRAN M M ET AL: "Evolution of IGBT converters for mass transit applications" CONFERENCE RECORD OF THE 2000 IEEE INDUSTRY APPLICATIONS CONFERENCE, 35TH IAS ANNUAL MEETING AND WORLD CONFERENCE ON INDUSTRIAL APPLICATIONS OF ELECTRICAL ENERGY, ROME, IT, Bd. 3, 8. Oktober 2000 (2000-10-08), Seiten 1930-1935, XP001043307 IEEE, NEW YORK, NY, USA ISBN: 0-7803-6401-5 *
SCHR\DER D: ELEKTRISCHE ANTRIEBE 3 - LEISTUNGSELEKTRONISCHE BAUELEMENTE, 1996, Seiten 373-377, XP009038852 SPRINGER VERLAG, BERLIN, DE in der Anmeldung erw{hnt *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492034B2 (en) 2004-09-03 2009-02-17 Infineon Technologies Ag Semiconductor device

Also Published As

Publication number Publication date
DE10308313B4 (de) 2010-08-19
CN1754263A (zh) 2006-03-29
US20060071280A1 (en) 2006-04-06
US7582939B2 (en) 2009-09-01
CN100483736C (zh) 2009-04-29
EP1597771A2 (de) 2005-11-23
DE10308313A1 (de) 2004-09-16
WO2004077573A3 (de) 2004-12-23
JP2006519485A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
DE10308313B4 (de) Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE102016109820B4 (de) Verfahren und Vorrichtung zum Steuern eines ersten Schalters und eines zweiten Schalters, Vorrichtung zum Betätigen eines ersten Schalters und eines zweiten Schalters und zugehöriges Computerprogrammprodukt
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
EP0438700A1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
EP3503365A1 (de) Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
DE102014115225A1 (de) RC-IGBT mit SiC-Freilaufdiode
DE102005047101B3 (de) Halbleiterschalteranordnung und Ansteuerverfahren
DE3521079A1 (de) Rueckwaerts leitende vollsteuergate-thyristoranordnung
DE112019001054T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE69507177T2 (de) Halbleiterbauelement mit mindestens einem IGBT und einer Diode
DE102005019860B4 (de) Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter
DE3838964C2 (de)
EP0709899A2 (de) Halbleiterdiode mit Elektronen-Injektionsmittel
DE112013006639T5 (de) Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung
EP1488465B1 (de) Halbleiteraufbau mit schaltelement und randelement
DE112022001149T5 (de) Halbleitervorrichtung, leistungsumsetzungsvorrichtung, die sie verwendet, und herstellungsverfahren für halbleitervorrichtung
DE10007416C1 (de) Steuerbare Halbleiteranordnung und ihre Verwendung
EP1259989B1 (de) Monolithisch integriertes halbleiterbauelement
WO2000033380A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE19518339A1 (de) Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben
DE112019007687T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
WO2006010734A1 (de) Halbleiterbauelement und verfahren zum betreiben des halbleiterbauelements

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004712009

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006501876

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2006071280

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10547175

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048052034

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004712009

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10547175

Country of ref document: US

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)