DE102005020805A1

DE102005020805A1 - Halbbrückenschaltung mit Freilaufdioden, Ansteuerschaltung und Verfahren zum Ansteuern einer solchen Halbbrückenschaltung

Info

Publication number: DE102005020805A1
Application number: DE200510020805
Authority: DE
Inventors: Franz Dr. Auerbach; Reinhold Dr. Bayerer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-05-04
Filing date: 2005-05-04
Publication date: 2006-11-16

Abstract

Die Erfindung betrifft eine Halbbrückenschaltung mit einem oberen Halbbrückenzweig und einem unteren Halbbrückenzweig. Die Halbbrückenschaltung umfasst zwei steuerbare Leistungsschalter und zwei steuerbare Freilaufdioden. Zur Vermeidung von Rückstromspitzen, die aus der Speicherladung der Freilaufdioden resultieren, wird die Freilaufdiode eines Halbbrückenzweiges eine bestimmte Vorlaufzeit vor dem Einschalten des steuerbaren Leistungsschalters des anderen Zweiges in einen schlecht leitenden Zustand geschaltet, wodurch überhöhte Rückstromspitzen vermieden werden. DOLLAR A Des Weiteren betrifft die Erfindung eine Ansteuerschaltung und ein Verfahren zum Ansteuern einer solchen Halbbrückenschaltung.

Description

Die Erfindung betrifft eine Halbbrückenschaltung mit Freilaufdioden und Verfahren zum Ansteuern einer solchen Halbbrückenschaltung.
Halbbrücken werden zum Schalten von Lasten wie z.B. Motoren oder Umrichtern eingesetzt. Sie weisen in der Regel zwei Leistungsschalter auf, deren Laststrecken in Reihe geschaltet sind. Beim Betrieb der Halbbrücke werden die Laststrecken der beiden Leistungsschalter abwechselnd ein- bzw. ausgeschaltet.
Beim Betrieb induktiver Lasten benötigt man Freilaufdioden. Die Freilaufdioden werden zur Laststrecke eines jeden der Leistungsschalter antiparallel geschaltet. Dadurch kann der Strom in der Last für jede Stromrichtung während und nach Abschalten des entsprechenden Schalters auf die Freilaufdiode des anderen Zweiges in der Halbbrücke kommutieren. Allerdings weisen derartige Freilaufdioden hohe Speicherladungen auf, die beim Abkommutieren zu Rückstromspitzen führen, was zu einer erhöhten Belastung der Halbbrücke sowie zu Schaltverlusten führt.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Halbbrückenschaltung mit Freilaufdioden bereitzustellen, bei der durch die Speicherladung der Freilaufdioden entstehende Rückstromspitzen durch eine geeignete Ansteuerung vermeidbar sind. Des weiteren besteht die Aufgabe der Erfindung in der Bereitstellung einer Ansteuerschaltung und eines Ansteuerverfahrens für eine solche Halbbrückenschaltung.
Diese Aufgabe wird durch eine Halbbrückenschaltung gemäß Anspruch 1, durch eine Ansteuerschaltung gemäß Anspruch 3 sowie durch ein Verfahren zur Ansteuerung einer Halbbrückenschal tung gemäß Anspruch 4 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
Eine erfindungsgemäße Halbbrückenschaltung umfasst einen ersten steuerbaren Leistungsschalter und einen zweiten steuerbaren Leistungsschalter, die jeweils einen ersten Lastanschluss, einen zweiten Lastanschluss und einen Steueranschluss aufweisen.
Des weiteren umfasst die Halbbrückenschaltung eine erste steuerbare Diode und eine zweite steuerbare Diode, die jeweils einen ersten Lastanschluss, einen zweiten Lastanschluss und einen Steueranschluss aufweisen.
Dabei sind der erste Lastanschluss des ersten Leistungsschalters und der erste Lastanschluss der ersten steuerbaren Diode elektrisch leitend miteinander verbunden. Weiterhin sind der zweite Lastanschluss des zweiten Leistungsschalters und der zweite Lastanschluss der zweiten steuerbaren Diode elektrisch leitend miteinander verbunden. Schließlich sind noch der zweite Lastanschluss des ersten Leistungsschalters, der zweite Lastanschluss der ersten steuerbaren Diode, der erste Lastanschluss des zweiten Leistungsschalters und der erste Lastanschluss der zweiten steuerbaren Diode elektrisch leitend miteinander verbunden.
Die ersten Lastanschlüsse der ersten bzw. zweiten steuerbaren Diode werden vorzugsweise durch die jeweilige Kathode, ihre zweiten Lastanschlüsse vorzugsweise durch die jeweilige Anode gebildet.
Die steuerbaren Dioden können durch entsprechende Steuersignale, die ihren Steueranschlüssen zugeführt werden, von einem gut leitenden Zustand in einen schlecht leitenden Zustand und umgekehrt von einem schlecht leitenden Zustand in einen gut leitenden Zustand geschaltet werden.
Befindet sich eine solche steuerbare Diode in einem gut leitenden Zustand, so weist sie eine hohe Speicherladung auf. In einem schlecht leitenden Zustand ist die Speicherladung der steuerbaren Diode gegenüber der Speicherladung, die diese Diode im gut leitenden Zustand aufweist, reduziert. Damit ist beim Kommutieren eine Rückstromspitze, die aus der Speicherladung der steuerbaren Diode im Rückstromfall resultiert, im schlecht leitenden Zustand der steuerbaren Diode geringer, als wenn sich diese Diode im gut leitenden Zustand befindet.
Allerdings erfordert es beim Umschalten der steuerbaren Diode vom gut leitenden Zustand in einen schlecht leitenden Zustand eine gewisse Zeit, bis die Speicherladung der steuerbaren Diode abgebaut ist.
Erfindungsgemäß ist es daher vorgesehen, eine steuerbare Diode vor dem Einschalten eines Leistungsschalters, dessen Einschalten eine Rückstromspitze bewirken kann, die aus der in der steuerbaren Diode gespeicherten Ladung gespeist wird, eine vorgegebene Zeit vor dem Einschalten des Leistungsschalters in einen schlecht leitenden Zustand zu schalten.
Hierbei wird im bei der vorliegenden Anmeldung unter dem „Einschalten" eines Leistungsschalters verstanden, dass die zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss ausgebildete Laststrecke des Leistungsschalters vom nichtleitenden Zustand in einen leitenden Zustand überführt wird.
Entsprechend wird unter dem „Ausschalten" eines Leistungsschalters verstanden, dass die Laststrecke des Leistungsschalters von einem leitenden Zustand in den nichtleitenden Zustand überführt wird.
Des Weiteren beziehen sich im Rahmen der vorliegenden Anmeldung die mit den Begriffen „Einschalten" und „Ausschalten" verknüpften Zeitpunkte auf die Momente, an denen die zum Ein- bzw. Ausschalten eines Leistungsschalters erforderlichen Steuersignale am Steuereingang des betreffenden Leistungsschalters anliegen.
Bezogen auf eine erfindungsgemäße Halbbrückenschaltung bedeutet dies, dass der erste Leistungsschalter, der zweite Leistungsschalter, die erste steuerbare Leistungsdiode und die zweite steuerbare Leistungsdiode derart angesteuert werden, dass eine vorgegebene erste Vorlaufzeit vor dem Einschalten des ersten Leistungsschalters die zweite steuerbare Leistungsdiode von einem gut leitenden Zustand in einen schlecht leitenden Zustand geschaltet wird und/oder dass eine vorgegebene zweite Vorlaufzeit vor dem Einschalten des zweiten Leistungsschalters die erste steuerbare Leistungsdiode von einem gut leitenden Zustand in einen schlecht leitenden Zustand geschaltet wird.
Die erste und/oder zweite Vorlaufzeit beträgt bevorzugt zwischen 1 μs und 100 μs, besonders bevorzugt zwischen 5 μs und 40 μs.
Dem Fachmann ist es selbstverständlich freigestellt, dieses Prinzip nur auf bestimmte der steuerbaren Dioden einer Halbbrückenschaltung oder nur auf bestimmte Schaltsituationen oder Schaltzyklen einer Halbbrückenschaltung anzuwenden. Die erste und/oder die zweite Vorlaufzeit ist vorzugsweise so bemessen, dass die nach deren Ablauf die in den betreffenden Dioden gespeicherte Ladung soweit abgebaut ist, dass reduzierte Rückstromspitzen beim Einschalten des zweiten bzw. ersten Leistungsschalters auftreten.
Entsprechend den Begriffen „Einschalten" und „Ausschalten" sind bei der vorliegenden Anmeldung die mit dem Umschalten einer steuerbaren Diode von einem gut leitenden Zustand in einen schlecht leitenden Zustand oder umgekehrt von einem schlecht leitenden Zustand in einen gut leitenden Zustand verknüpften Zeitpunkte auf die Momente bezogen, an denen die zum Umschalten erforderlichen Steuersignale am Steuereingang der betreffenden steuerbaren Diode anliegen.
In der Regel werden Halbbrücken derart betrieben, dass nie beide Leistungsschalter gleichzeitig eingeschaltet sind, d.h. im Normalbetrieb der Halbbrückenschaltung leitet zu jedem Zeitpunkt entweder nur einer oder aber keiner der Leistungsschalter, da anderenfalls eine an der Halbbrückenschaltung anliegende Versorgungsspannung der Halbbrücke kurzgeschlossen würde.
In einer typischen Betriebsart einer solchen Halbbrückenschaltung werden deren beide Leistungsschalter abwechselnd ein- und ausgeschaltet, wobei vorzugsweise das Einschalten eines der Leistungsschalter erst eine vorgegebene Zeitspanne nach dem Ausschalten des anderen der Leistungsschalter erfolgt. Diese Maßnahme soll sicherzustellen, dass der Leistungsschalter, der gerade abgeschaltet wird, vor dem Einschalten des anderen Leistungsschalters sicher abgeschaltet hat. Diese Zeitspanne wird nachfolgend als „Verriegelungszeit" bezeichnet.
Abgesehen von Umschalteffekten, die sich aus den für das Umschalten der Leistungsschalter vom leitenden in den sperrenden Zustand und umgekehrt vom sperrenden Zustand in den leitenden Zustand ergeben, sind die Laststrecken beider Leistungsschalter während der Verriegelungszeit gesperrt.
Bei vielen Anwendungsbereichen sind hohe Schaltfrequenzen erforderlich, so dass es insbesondere in diesen Fällen vorteilhaft ist, die Verriegelungszeit so kurz wie möglich zu wählen.
Abhängig insbesondere von der konkreten Schaltungsanordnung, von den verwendeten Komponenten, von gewählten Schaltfrequenzen sowie von der Art der Ansteuerung kann es erforderlich sein, die Verriegelungszeit an vorgegebene Vorlaufzeiten oder die Vorlaufzeiten an eine vorgegebene Verriegelungszeiten anzupassen. Gemäß bevorzugten Ausführungsformen der Erfindung sind die Vorlaufzeiten größer oder gleich den Verriegelungszeiten gewählt.
Ein weiterer Aspekt der Erfindung betrifft die Ansteuerschaltung einer erfindungsgemäßen Halbbrücke. Während die Ansteuerschaltungen für eine herkömmliche Halbbrückenschaltung lediglich zur Ansteuerung der Leistungsschalter ausgebildet sind, müssen darüber hinaus beim Gegenstand der vorliegenden Anmeldung auch die steuerbaren Dioden in geeigneter Weise angesteuert werden.
Eine Ansteuerschaltung zur Ansteuerung sowohl der Leistungsschalter als auch der steuerbaren Dioden soll einfach und kostengünstig herzustellen sein und einen kompakten Aufbau ermöglichen.
Eine Maßnahme zur Vereinfachung einer solchen Ansteuerschaltung besteht darin, lediglich ein Signal zur Ansteuerung der beiden Leistungsschalter und der beiden steuerbaren Dioden zu erzeugen und – soweit erforderlich – mittels Verzögerungsgliedern den Steueranschlüssen der anzusteuernden Leistungsschalter und steuerbaren Dioden zuzuführen.
Die Erfindung wird nachfolgend anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf Figuren beschrieben. Es zeigen:
1 ein Schaltbild einer erfindungsgemäßen Halbbrückenschaltung mit einer Halbbrücke, die zwei Leistungsschalter und zwei steuerbare Freilaufdioden aufweist,
2a ein erstes Ausführungsbeispiel einer Ansteuerschaltung für eine Halbbrückenschaltung gemäß 1,
2b den zeitlichen Verlauf signifikanter Signale der Ansteuerschaltung gemäß 2a,
3a ein zweites Ausführungsbeispiel einer Ansteuerschaltung für eine Halbbrückenschaltung gemäß 1,
3b den zeitlichen Verlauf signifikanter Signale der Ansteuerschaltung gemäß 3a,
4a ein drittes Ausführungsbeispiel einer Ansteuerschaltung für eine Halbbrückenschaltung gemäß 1,
4b den zeitlichen Verlauf signifikanter Signale der Ansteuerschaltung gemäß 4a,
5a eine an eine Halbbrückenschaltung angeschlossene Ansteuerschaltung, wobei den Steueranschlüssen der steuerbaren Leistungsschalter Tiefpässe vorgeschaltet sind,
5b den zeitlichen Verlauf signifikanter Signale der Ansteuerschaltung gemäß 5a, und
6 ein Blockschaltbild einer Ansteuerschaltung, bei der die Erzeugung der Verriegelungszeit potenzialgetrennt von den steuerbaren Leistungsschaltern 1, 2 erfolgt.
In den Figuren bezeichnen – sofern nicht anders angegeben – gleiche Bezugszeichen gleiche Elemente.
1 zeigt das Schaltbild einer erfindungsgemäßen Halbbrückenschaltung mit einer Halbbrücke 50. Die Halbbrücke 50 umfasst einen ersten steuerbaren Leistungsschalter 1 mit einem ersten Lastanschluss 11, einem zweiten Lastanschluss 12 und einem Steueranschluss 13 sowie einen zweiten steuerbaren Leistungsschalter 2 mit einem ersten Lastanschluss 21, einem zweiten Lastanschluss 22 und einem Steueranschluss 23.
Der erste steuerbare Leistungsschalter 1 und die erste steuerbare Diode 3 werden nachfolgend auch als oberer Halbbrückenzweig, der zweite steuerbare Leistungsschalter 2 und die zweite steuerbare Diode 4 entsprechend als unterer Halbbrückenzweig bezeichnet.
Des Weiteren umfasst die Halbbrücke 50 eine erste steuerbare Diode 3 mit einem ersten Lastanschluss 31 (Kathode), einem zweiten Lastanschluss 32 (Anode) und einem Steueranschluss 33 sowie eine zweite steuerbare Diode 4 mit einem ersten Lastanschluss 41 (Kathode), einem zweiten Lastanschluss 42 (Anode) und einem Steueranschluss 43.
Der erste Lastanschluss 11 des ersten steuerbaren Leistungsschalters 1 und der erste Lastanschluss 31 der ersten steuerbaren Diode 3 sind elektrisch leitend miteinander verbunden. Weiterhin sind der zweite Lastanschluss 22 des zweiten steuerbaren Leistungsschalters 2 und der zweite Lastanschluss 42 der zweiten steuerbaren Diode 4 elektrisch leitend miteinander verbunden. Außerdem sind noch der zweite Lastanschluss 12 des ersten steuerbaren Leistungsschalters 1, der zweite Lastanschluss 32 der ersten steuerbaren Diode 3, der erste Lastanschluss 21 des zweiten steuerbaren Leistungsschalters 2 und die der erste Lastanschluss 41 der zweiten steuerbaren Diode 4 elektrisch leitend miteinander sowie mit dem Ausgang A7 verbunden.
Der erste steuerbare Leistungsschalter 1 und/oder der zweite steuerbare Leistungsschalter 2 sind in 1 als IGBTs dar gestellt. Stattdessen können als Leistungsschalter 1 und/oder 2 jedoch auch MOSFETs oder andere steuerbare Halbleiterbauelemente eingesetzt werden.
Die Halbbrücke 50 weist Steuereingänge E1, E2, E3 und E4 auf, die in der genannten Reihenfolge mit dem Steueranschluss 33 der ersten steuerbaren Diode 3, dem Steueranschluss 13 des ersten Leistungsschalters 1, dem Steueranschluss 23 des zweiten Leistungsschalters 2 bzw. dem Steueranschluss 43 der zweiten steuerbaren Diode 4 verbunden sind. Optional vorhandene Eingänge E5 bzw. E6 bilden Hilfsanschlüsse für die Bezugspotenziale der steuerbaren Leistungsschalter 1 bzw. 2 und der steuerbaren Dioden 3 bzw. 4.
Bei dem vorliegenden Ausführungsbeispiel stellen der Emitter 12 des ersten steuerbaren Leistungsschalters 1 und der zweite Lastanschluss 32 der ersten steuerbaren Freilaufdiode 3 das Bezugspotenzial zur Ansteuerung des oberen Halbbrückenzweiges dar. Entsprechend stellen der Emitter 22 des zweiten steuerbaren Leistungsschalters 2 und der zweite Lastanschluss 42 der zweiten steuerbaren Freilaufdiode 4 das Bezugspotenzial zur Ansteuerung des unteren Halbbrückenzweiges dar.
Am Ausgang A7 ist eine Last 5 mit induktivem Anteil angeschlossen, der eine positive Versorgungsspannung U+ zugeführt wird, wenn der erste Leistungsschalter 1 leitet und der zweite Leistungsschalter 2 sperrt. Entsprechend wird der Last 5 eine negative Versorgungsspannung U– zugeführt, wenn der erste Leistungsschalter 1 sperrt und der zweite Leistungsschalter 2 leitet.
Zur Ansteuerung einer solchen Halbbrücke ist eine geeignete Ansteuerschaltung erforderlich. Solche Ansteuerschaltungen werden beispielhaft anhand der nachfolgenden 2a, 2b, 2c und 4a erläutert. Diese Ansteuerschaltungen zeigen nur die Komponenten, die im Zusammenhang mit der Erfindung im Hinblick auf Signallaufzeiten zur Ansteuerung des ersten und zweiten Leistungsschalters sowie der ersten und zweiten steuerbaren Diode erforderlich sind. Dies bedeutet jedoch keine Einschränkung auf diese Komponenten. Weitere Komponenten, wie sie z.B. in 6 sind, können mit der Erfindung kombiniert werden.
2a zeigt eine Ansteuerschaltung 60, die zum Anschluss an die Halbbrücke 50 gemäß 1 vorgesehen ist. Die Ansteuerschaltung 60 stellt an Ausgängen A1, A2, A3 und A4 in der genannten Reihenfolge Signale S33, S13, S23 und S43 bereit, die jeweils einem der Steuereingänge E1, E2, E3 bzw. E4 der Halbbrücke 50 gemäß 1 zugeführt werden. Dabei werden der Ausgang A1 mit dem Eingang E1, der Ausgang A2 mit dem Eingang E2, der Ausgang A3 mit dem Eingang E3 und der Ausgang A4 mit dem Eingang E4 elektrisch verbunden.
Die Ansteuerschaltung 60 umfasst einen Signalgenerator 65, der vorzugsweise ein im Wesentlichen rechteckförmiges, pulsweitenmoduliertes (PWM) Ausgangssignal S1 bereitstellt.
Das Ausgangssignal S1 des Signalgenerators 65 wird mittels eines Inverters 66 zu einem Signal S1_INV invertiert, d.h. im Falle eines Rechtecksignals S1 wird ein logischer Zustand "1" in einen logischen Zustand "0" und ein logischer Zustand "0" in einen logischen Zustand "1" konvertiert. Die Signale S1_INV und S1 werden jeweils einer Potenzialtrennstelle 61 bzw. 62 zugeführt und liegen an deren Ausgängen als Signale S2 bzw. S4 vor.
Die Signale S2 und S4 werden einem Einschaltverzögerungsglied 71 bzw. 72 zugeführt. Diese Einschaltverzögerungsglieder 71, 72 bewirken eine zeitliche Verzögerung von dem Signalanteil ihrer Eingangsignale S2 bzw. S4, der ein Einschalten der steuerbaren Leistungsschalter 1 bzw. 2 und/oder der steuerbaren Dioden 3 bzw. 4 bewirkt, um Einschaltverzögerungszeiten te1 bzw. te2.
Bei diesen Signalanteilen handelt es sich vorzugsweise um ansteigende oder abfallende Signalflanken der Signale S2 bzw. S4. Selbstverständlich können mittels geeignet ausgebildeter Einschaltverzögerungsglieder 71, 72 auch vorgegebene Signalpegel zeitlich verzögert werden.
Diejenigen Signalanteile der Signale S2 bzw. S4, die ein Ausschalten der steuerbaren Leistungsschalter 1 bzw. 2 und/oder der steuerbaren Dioden 3 bzw. 4 bewirken, werden durch die Einschaltverzögerungsglieder 71 bzw. 72 nicht verzögert.
Die von den Einschaltverzögerungsgliedern 71, 72 bereitgestellten Ausgangssignale S3 bzw. S5 werden über weitere Verzögerungsglieder 63 bzw. 64 den Eingängen 13 bzw. 23 der steuerbaren Leistungsschalter 1 bzw. 2 zugeführt. Die Verzögerungsglieder 63 bzw. 64 bewirken eine vorzugsweise für alle Signalanteile gleichmäßige Verzögerung ihrer jeweiligen Eingangssignale S3 bzw. S5. Die Signale S3, S5 werden von den Verzögerungsgliedern 63, 64 um Verzögerungszeiten td1 bzw. td2 verzögert und als Signale S13 bzw. S23 an den Ausgängen A2 bzw. A3 ausgegeben. Bei angeschlossener Halbbrücke 50 gemäß 1 werden die Signale S13, S23 den Steuereingängen 13 bzw. 23 der steuerbaren Halbleiterschalter 1 bzw. 2 der Halbbrücke 50 zugeführt.
Alternativ oder optional zu den Verzögerungsgliedern 63, 64 können Verzögerungsglieder 67, 68 vorgesehen sein, die die Signale S3 bzw. S5 um Verzögerungszeiten td3 bzw. td4 verzögern und als Signale S33 bzw. S43 an den Ausgängen A1 bzw. A4 bereitstellen. Bei angeschlossener Halbbrücke 50 gemäß 1 werden die Signale S33, S43 den Steuereingängen 33 bzw. 43 der steuerbaren Dioden 3 bzw. 4 der Halbbrücke 50 zugeführt.
Sind keine alternativen oder optionalen Verzögerungsglieder 67, 68 vorhanden, so werden das Signal S3 dem Ausgang A1 und das Signal S5 dem Ausgang A4 jeweils unverzögert zugeführt.
Grundsätzlich ist es bei der Ansteuerschaltung 60 auch möglich, die Reihenfolge des Inverters 66, der ersten Potenzialtrennstelle 61 und die erste Einschaltverzögerung 71 beliebig zu vertauschen.
Ebenso kann die Reihenfolge der ersten Potenzialtrennstelle 61 und der zweiten Einschaltverzögerung 62 beliebig vertauscht werden.
Alternativ oder zusätzlich zu dem Inverter 66 kann auch ein Inverter zwischen dem Signalgenerator 65 und der zweiten Potenzialtrennstelle 62 und/oder zwischen der zweiten Potenzialtrennstelle 62 und der zweiten Einschaltverzögerung 72 und/oder unmittelbar nach der zweiten Einschaltverzögerung 72 vorgesehen sein.
Die Ausgänge A5, A6 stellen die jeweiligen Nullpunktspotenziale (Bezugspotenziale) B1 bzw. B2 für die Ansteuerung des oberen bzw. unteren Halbbrückenzweiges einer an die Ansteuerschaltung 60 angeschlossenen Halbbrücke, beispielsweise einer Halbbrücke 50 gemäß 1 dar.
2b zeigt die zeitlichen Verläufe der Signale der Ansteuerschaltung 60 gemäß 2a. Die angegebenen Bezugszeichen beziehen sich neben 2b auch auf eine an diese Ansteuerschaltung 60 wie beschrieben angeschlossene Halbbrücke 1 gemäß 1.
Dargestellt sind in der genannten Reihenfolge von oben nach unten die Signale S1, S1_INV, S4, S2, S3, S5, S33, S13, S43 und S23. Abgesehen von der Potenzialtrennung mittels der Potenzialtrennstellen 61 bzw. 62 entspricht das Signal S4 dem Signal S1 und das Signal S2 dem Signal S1_INV.
Jedem dieser Signale sind logische Werte „0" und „1" zugeordnet. Dabei bedeutet der logische Wert „1" bei den Steuersignalen S13, S23 der Leistungsschalter 1 bzw. 2, dass sich der betreffende Leistungsschalter 1 bzw. 2 in leitendem Zustand befindet, während der logische Wert „0" den Sperrzustand des betreffenden Leistungsschalters 1 bzw. 2 kennzeichnet.
Bei den Signalen S33 bzw. S43, die die Steuersignale der steuerbaren Dioden 3 bzw. 4 darstellen, bedeutet der logische Wert „1", dass sich die betreffende steuerbare Diode 3, 4 in einem gut leitenden Zustand befindet, während dem logischen Wert „0" ein schlecht leitender Zustand der betreffenden steuerbaren Diode 3, 4 entspricht.
Das Signal S1 ist als Rechtecksignal ausgebildet und weist vorzugsweise ein Tastverhältnis von 1:1 auf. Die Frequenz des Signals S1 kann zeitlich veränderlich sein.
Das Signal S1 ist zur Ansteuerung des unteren Zweiges der Halbbrücke vorgesehen. Es liegt nach der Potenzialtrennstelle 62 als Signal S4 vor, durchläuft ein Einschaltverzögerungsglied 72 und liegt danach als Signal S5 vor. Dabei wird die ansteigende Flanke des Signals S4, beispielsweise zu einem Zeitpunkt t1, mittels des Einschaltverzögerungsgliedes 72 um eine Zeit te2 verzögert, während die abfallende Flanke des Signals S4, beispielsweise zu einem Zeitpunkt t5, das Einschaltverzögerungsglied 72 unverzögert durchläuft.
Zur Ansteuerung des oberen Zweiges der Halbbrücke wird aus dem Signal S1 mittels des Inverters 66 ein invertiertes Signal S1_INV gebildet. Das Signal S1_INV liegt nach der Potenzialtrennstelle 61 als Signal S2 vor, durchläuft ein Einschaltverzögerungsglied 71 und liegt danach als Signal S3 vor. Dabei wird die ansteigende Flanke des Signals S2 mittels des Einschaltverzögerungsgliedes 71, beispielsweise zu einem Zeitpunkt t5, um eine Zeit te1 verzögert, während die abfallende Flanke des Signals S2, beispielsweise zu einem Zeitpunkt t1, das Einschaltverzögerungsglied 71 unverzögert durchläuft.
Die Signale S3 und S5 werden mittels Verzögerungsgliedern 63 bzw. 64 jeweils um Verzögerungszeiten td1 bzw. td2 verzögert und als Signale S13 bzw. S23 zur Ansteuerung des ersten bzw. zweiten Leistungsschalters 1 bzw. 2 gemäß 1 den Ausgängen A2 bzw. A3 zugeführt. Die Verzögerung der Signale S3 und S5 durch die Verzögerungsglieder 63 bzw. 64 kann jeweils gleichmäßig für alle Signalanteile des betreffenden Signals erfolgen. Ebenso können die Verzögerungsglieder 63, 64 jedoch auch eine selektiv verzögernd und/oder filternd wirken.
Der Verlauf der Signale S13 und S23 lässt erkennen, dass der erste Leistungsschalter 1 (Signal S13) und der zweite Leistungsschalter 2 (Signal S23) derart abwechselnd eingeschaltet (logisch "1") und ausgeschaltet (logisch "0") werden, dass zu sich jedem Zeitpunkt immer nur höchstens einer der Leistungsschalter 1, 2 in einem leitenden Zustand befindet.
Das Einschalten des zweiten Leistungsschalters 2 mittels des Steuersignals S23 zu einem Zeitpunkt t4 erfolgt erst eine bestimmte Verriegelungszeit TV2 nach dem Abschalten des ersten Leistungsschalters 1 mittels des Steuersignals S13 zu einem Zeitpunkt t3, um sicherzustellen, dass der erste Leistungsschalter 1 seinen Ausschaltvorgang sicher abgeschlossen hat, bevor der zweite Leistungsschalter 2 eingeschaltet wird.
Entsprechend erfolgt umgekehrt das Einschalten des ersten Leistungsschalters 1 mittels des Steuersignals S13 zu einem Zeitpunkt t8 erst eine bestimmte Verriegelungszeit TV1 nach dem Abschalten des zweiten Leistungsschalters 2 zu einem Zeitpunkt t7 mittels des Steuersignals S23, um sicherzustellen, dass der zweite Leistungsschalter 2 seinen Ausschaltvorgang sicher abgeschlossen hat, bevor der erste Leistungsschalter 1 eingeschaltet wird. Die Verriegelungszeiten TV1 und TV2 errechnen sich wie folgt: TV1 = td1 + te1 – td2; (1) TV2 = td2 + te2 – td1; (2)
Die Verriegelungszeiten TV1 und TV2 sind vorzugsweise gleich gewählt. Dies lässt sich dadurch erreichen, dass te1 = te2 und td1 = td2 gewählt werden.
Um zu vermeiden, dass es beim Einschalten des ersten Leistungsschalters 1 mittels des Steuersignals S13, beispielsweise z einem Zeitpunkt t8, infolge der in der zweiten steuerbaren Diode 4 gespeicherten Ladung zu einer hohen Rückstromspitze kommt, wird die zweite steuerbare Diode 4 mittels des Steuersignals S43 zu einem Zeitpunkt t5 und damit eine Vorlaufzeit TL1 vor dem Einschalten des ersten Leistungsschalters 1 in einen schlecht leitenden Zustand geschaltet.
Entsprechend wird, um zu vermeiden, dass es beim Einschalten des zweiten Leistungsschalters 2 mittels des Steuersignals S23, beispielsweise zu einem Zeitpunkt t4, infolge der in der ersten steuerbaren Diode 3 gespeicherten Ladung zu einer Rückstromspitze kommt, die erste steuerbare Diode 3 mittels des Steuersignals S33 zu einem Zeitpunkt t1 und damit eine Vorlaufzeit TL2 vor dem Einschalten des zweiten Leistungsschalters 2 in einen schlecht leitenden Zustand geschaltet.
Die Vorlaufzeiten TL1 und TL2 berechnen sich wie folgt: TL1 = te1 + td1; (3) TL2 = te2 + td2; (4)
Die Vorlaufzeiten TL1 und TL2 sind bei den in 2b gezeigten Signalverläufen gemäß einer bevorzugten Ausführungsform der Erfindung gleich gewählt. Dies lässt sich insbesondere damit erreichen, dass te1 = te2 und td1 = td2 gewählt werden.
Grundsätzlich können die Vorlaufzeiten TL1 und TL2 des oberen bzw. des unteren Zweiges der Halbbrücke jedoch auch unterschiedlich gewählt werden.
Die Signale S3, S5 werden den betreffenden steuerbaren Leistungsschaltern 1, 2 um Verzögerungszeiten td1 bzw. td2 verzögert zugeführt. Jeder der steuerbaren Leistungsschalter 1, 2 wird somit um die entsprechende Verzögerungszeit td1 bzw. td2 später ein- und ausgeschaltet als die betreffende steuerbare Diode 3 bzw. 4 des jeweils selben Halbbrückenzweiges.
Im Ergebnis wird eine Vorlaufzeit TL1 vor dem Einschalten (t8) des ersten steuerbaren Leistungsschalters 1 (Signal S13) des oberen Halbbrückenzweiges die zweite steuerbare Diode 4 (Signal S43) des unteren Halbbrückenzweiges von einem gut leitenden in einen schlecht leitenden Zustand geschaltet (t5).
Entsprechend wird eine Vorlaufzeit TL2 vor dem Einschalten (t4) des zweiten steuerbaren Leistungsschalters 2 (Signal S33) des unteren Halbbrückenzweiges die erste steuerbare Diode 3 (Signal S23) des oberen Halbbrückenzweiges von einem gut leitenden in einen schlecht leitenden Zustand geschaltet (t1).
Des Weiteren wird eine Vorlaufzeit TP1 vor dem Ausschalten (t3) des ersten steuerbaren Leistungsschalters 1 (Signal S13) des oberen Halbbrückenzweiges die zweite steuerbare Diode 4 (Signal S43) des unteren Halbbrückenzweiges von einem schlecht leitenden Zustand in einen gut leitenden Zustand geschaltet (t2).
Außerdem wird eine Vorlaufzeit TP2 vor dem Ausschalten (t7) des zweiten steuerbaren Leistungsschalters 2 (Signal S23) des unteren Halbbrückenzweiges die erste steuerbare Diode 3 (Signal S33) des oberen Halbbrückenzweiges von einem schlecht leitenden Zustand in einen gut leitenden Zustand geschaltet (t6).
Die Vorlaufzeiten TP1 und TP2 errechnen sich wie folgt: TP1 = td1 – te2; (5) TP2 = td2 – te1; (6)
3a zeigt eine weitere bevorzugte Ausführungsform einer Ansteuerschaltung 60. Die Anordnung des Signalgenerators 65, des Inverters 66 sowie der ersten und zweiten Potenzialtrennstelle 61, 62 entsprechen der aus 2a. Die Signale S1, S1_INV, S2, S4 dieser Elemente sind ebenso bezeichnet wie in 2a.
Die in der Beschreibung zu 3a verwendeten Bezugszeichen beziehen sich auch auf eine an die Ansteuerschaltung 60 gemäß 3a angeschlossene Halbbrücke 50 gemäß 1. Dabei ist jeder der Ausgänge A1–A6 der Ansteuerschaltung 60 mit dem durch dieselbe Ziffer gekennzeichneten Eingang E1–E6 der Halbbrücke 50 verbunden.
Zwischen der ersten Potenzialtrennstelle 61 und dem Ausgang A2 ist ein Einschaltverzögerungsglied 73 mit einer Einschaltverzögerungszeit te3, zwischen der zweiten Potenzialtrennstelle 62 und dem Ausgang A3 ein Einschaltverzögerungsglied 74 mit einer Einschaltverzögerungszeit te4 vorgesehen.
Die Einschaltverzögerungsglieder 73, 74 bewirken eine zeitliche Verzögerung um te3 bzw. te4 von demjenigen Signalanteil ihrer Eingangsignale S2 bzw. S4, der ein Einschalten der steuerbaren Leistungsschalter 1 bzw. 2 bewirkt.
Die Ausgangssignale S2, S4 der Potenzialtrennstellen 61 bzw. 62 werden den betreffenden Ausgängen A1 bzw. A4 vorzugsweise ohne zwischengeschaltete Verzögerungsglieder zugeführt. Grundsätzlich können jedoch auch hier Verzögerungsglieder und/oder Einschaltverzögerungsglieder zwischengeschaltet sein.
Bei der Ansteuerschaltung 60 gemäß 2b können der Inverter 66 und die erste Potenzialtrennstelle 61 auch in vertauschter Reihenfolge angeordnet sein.
Die zeitlichen Signalverläufe der Ansteuerschaltung 60 gemäß 3a sind in 3b gezeigt. Die angegebenen Bezugszeichen beziehen sich auf die Ansteuerschaltung 60 gemäß 3a sowie eine daran wie beschrieben angeschlossene Halbbrücke 50 gemäß 1.
Dargestellt sind in der genannten Reihenfolge von oben nach unten die Signale S1, S1_INV, S2, S6, S4 und S7. Abgesehen von der Potenzialtrennung mittels der Potenzialtrennstellen 61 bzw. 62 entspricht das Signal S2 dem Signal S1_INV und das Signal S4 dem Signal S1.
Bei der vorliegenden Ansteuerschaltung 60 wird mittels eines Signalgenerators 65 ein Rechtecksignal S1 bereitgestellt, das vorzugsweise ein Tastverhältnis von 1:1 aufweist. Die Frequenz des Signals S1 kann veränderlich sein.
Das Signal S1 ist zur Ansteuerung des unteren Zweiges der Halbbrückenschaltung 50 vorgesehen. Es liegt nach einer Potenzialtrennstelle 62 als Signal S4 vor. Zur Ansteuerung des oberen Zweiges der Halbbrücke wird aus dem Signal S1 mittels des Inverters 66 ein invertiertes Signal S1_INV gebildet. Das Signal S1_INV liegt nach der Potenzialtrennstelle 61 als Signal S2 vor.
Das Signal S2 durchläuft ein Einschaltverzögerungsglied 73 und liegt danach als Signal S6 vor. Durch das Einschaltverzögerungsglied 73 ist die ansteigende Flanke des Signals S6, beispielsweise zu einem Zeitpunkt t12, um eine Einschaltverzögerungszeit te3 gegenüber der ansteigenden Flanke des Signals S2 zu einem Zeitpunkt t11 verzögert.
Entsprechend durchläuft das Signal S4 durchläuft ein Einschaltverzögerungsglied 74 und liegt danach als Signal S7 vor. Durch das Einschaltverzögerungsglied 74 ist die ansteigende Flanke des Signals S7, beispielsweise zu einem Zeitpunkt t10, um eine Einschaltverzögerungszeit te4 gegenüber der ansteigenden Flanke des Signals S4 zu einem Zeitpunkt t9 verzögert.
Die abfallenden Flanken des Signals S2, beispielsweise zu einem Zeitpunkt t9, durchlaufen das Einschaltverzögerungsglied 73 unverzögert. Ebenso durchlaufen die abfallenden Flanken des Signals S4, beispielsweise zu einem Zeitpunkt t11, das Einschaltverzögerungsglied 74 unverzögert.
Damit ergeben sich Verriegelungszeiten TV1 und TV2. Die Verriegelungszeit TV1 ist die Zeit, die nach dem Ausschalten des zweiten steuerbaren Leistungsschalters 2 verstreicht, bis der erste steuerbare Leistungsschalter 1 eingeschaltet wird. Entsprechend ist die Verriegelungszeit TV2 ist die Zeit, die nach dem Ausschalten des ersten steuerbaren Leistungsschalters 1 verstreicht, bis der zweite steuerbare Leistungsschalter 2 eingeschaltet wird.
Des Weiteren ergeben sich Vorlaufzeiten TL1 und TL2. Hierbei ist TL1 die Zeit, um die die zweite steuerbare Diode 4 (Signal S4) vor dem Einschalten des ersten Leistungsschalters 1 (Signal S6), beispielsweise zu einem Zeitpunkt t12, von einem gut leitenden in einen schlecht leitenden Zustand versetzt wird. TL2 ist entsprechend die Zeit, um die die erste steuerbare Diode 3 (Signal S2) vor dem Einschalten des zweiten Leistungsschalters 2 (Signal S7), beispielsweise zu einem Zeitpunkt t10, von einem gut leitenden in einen schlecht leitenden Zustand versetzt wird. Die Verriegelungszeiten TV1 und TV2 sowie die Vorlaufzeiten TL1 und TL2 berechnen sich wie folgt: TV1 = te3; (7) TV2 = te4; (8) TL1 = te3; (9) TL2 = te4; (10)
Es gilt also, dass TV1 = TL1 und TV2 = TL2. Des Weiteren sind gemäß einer bevorzugten Ausführungsform der Erfindung die Einschaltverzögerungszeiten te3 und te4 gleich gewählt, so dass gilt: TV1 = TV2 = TL1 = TL2 = te3 = te4; (11)
Eine weitere bevorzugte Ausführungsform einer Ansteuerschaltung 60 ist in 4a dargestellt. Auch bei diesem Ausführungsbeispiel bezieht sich die Beschreibung zusätzlich auf eine an die Ansteuerschaltung 60 wie beschrieben angeschlossene Halbbrücke gemäß 1.
Bei der vorliegenden Ansteuerschaltung 60 sind – wie bereits anhand der 2a und 3a erläutert – ein Signalgenerator 65 vorgesehen, der ein Signal S1 ausgibt, sowie ein Inverter 66, der das Signal S1 invertiert und als invertiertes Signal S1_INV bereitstellt.
Die Signale S1_INV und S1 werden Einschaltverzögerungsgliedern 75 bzw. 76 zugeführt und von diesen als Signale S8 bzw. S9 bereitgestellt. Die ansteigenden Flanken der einschaltverzögerten Signale S8 und S9 sind gegenüber den ansteigenden Flanken der betreffenden unverzögerten Signale S1_INV bzw. S1 um Verzögerungszeiten te5 bzw. te6 verzögert.
Dem Einschaltverzögerungsglied 75 ist noch eine Potenzialtrennstelle 61 nachgeschaltet, die das Signal S8 nach erfolgter Potenzialtrennung als Signal S10 bereitstellt.
Das Signal S10 wird den Ausgängen A1 und A2, das Signal S9 den Ausgängen A3 und A4 zugeführt. Somit liegt das Signal S10 sowohl am Steueranschluss 13 des ersten steuerbaren Leis tungsschalters 1 als auch am Steueranschluss 33 der ersten steuerbaren Freilaufdiode 3 an. Das Signal S9 liegt sowohl am Steueranschluss 23 des zweiten steuerbaren Leistungsschalters 2 als auch am Steueranschluss 43 der zweiten steuerbaren Freilaufdiode 4 an.
4b gibt den Verlauf der Signale S1, S1_INV, S8, S10 und S9 der Ansteuerschaltung 60 gemäß 4a in der genannten Reihenfolge wieder.
Das mit dem Signalgenerators 65 erzeugte Rechtecksignal S1 wird mittels eines Inverters 66 als invertiertes Signal S1_INV bereitgestellt.
Die ansteigenden Flanken des Signals S8, beispielsweise zu einem Zeitpunkt t16, sind gegenüber den entsprechenden ansteigenden Flanken des Signals S1_INV zu einem Zeitpunkt t15 um eine Einschaltverzögerungszeit te5 verzögert.
Entsprechend sind die ansteigenden Flanken des Signals S9, beispielsweise zu einem Zeitpunkt t14, gegenüber den entsprechenden ansteigenden Flanken des Signals S1 zu einem Zeitpunkt t13 um eine Einschaltverzögerungszeit te6 verzögert.
Dem gegenüber bleiben die abfallenden Flanken der Signale S1 und S1_INV unverzögert, so dass die abfallenden Flanken des Signals S1_INV zeitlich mit den abfallenden Flanken des Signals S8 (z.B. zum Zeitpunkt t13) und die abfallenden Flanken des Signals S1 zeitlich mit den abfallenden Flanken des Signals S9 (z.B. zum Zeitpunkt t15) zusammenfallen.
Das Signal S10, das dem Signal S8 nach erfolgter Potenzialtrennung durch die Potenzialtrennstelle 61 entspricht, wird den Ausgängen A1 und A2, das Signal S9 den Ausgängen A3 und A4 zugeführt. Das Signal S10 ist zur Ansteuerung des ersten steuerbaren Leistungsschalters 1 sowie der ersten steuerbaren Diode 3 vorgesehen. Entsprechend ist das Signal S9 zur An steuerung des zweiten steuerbaren Leistungsschalters 2 sowie der zweiten steuerbaren Diode 4 vorgesehen.
Auch bei dieser Ansteuerschaltung ergeben sich Verriegelungszeiten TV1 und TV2 sowie Vorlaufzeiten TL1 und TL2, die ebenso definiert sind wie bei den vorangehenden Ausführungsbeispielen. Bei der vorliegenden Ansteuerschaltung 60 bestimmen sich die Verriegelungszeiten TV1, TV2 sowie die Vorlaufzeiten TL1, TL2 wie folgt: TV1 = te5; (12) TV2 = te6; (13) TL1 = te5; (14) TL2 = te6; (15)
Gemäß einer bevorzugten Ausführungsform der Erfindung sind die Einschaltverzögerungszeiten te5 und te6 gleich gewählt, so dass gilt: TV1 = TV2 = TL1 = TL2 = te5 = te6; (16)
Grundsätzlich können die Einschaltverzögerungszeiten te5 und te6 jedoch auch unterschiedlich gewählt werden.
Ein weiteres bevorzugtes Ausführungsbeispiel einer an eine Ansteuerschaltung 60 angeschlossenen Halbbrücke 50 zeigt 5a.
Die Ansteuerschaltung 60 umfasst wie die bereits beschriebenen Ansteuerschaltungen einen Signalgenerator 65, der ein Signal S1, vorzugsweise ein Rechtecksignal, ausgibt, das mittels eines Inverters 66 invertiert und als Signal S1_INV bereitgestellt wird.
Die Signale S1 und S1_INV werden jeweils einem Einschaltverzögerungsglied 75 bzw. 76 zugeführt und liegen anschließend als Signale S11 bzw. S12 vor. Diese Einschaltverzögerungsglieder 75, 76 bewirken eine zeitliche Verzögerung der positiven Flanken ihrer Eingangsignale S1_INV bzw. S1 um eine Zeitdauer te5 bzw. te6. Die abfallenden Flanken der Signale S1_INV und S1 werden durch die Einschaltverzögerungsglieder 75 bzw. 76 nicht verzögert.
Das Signal S11 wird des Weiteren einer Potenzialtrennstelle 61 zugeführt und steht nach erfolgter Potenzialtrennung als Signal S14 bereit. Das Signal S14 wird den Ausgängen A1 und A2, das Signal S12 den Ausgängen A3 und A4 zugeführt.
An die Ausgänge A1–A6 sind Eingänge E1–E6 einer Halbbrücke 50 wie beschrieben angeschlossen. Im Unterschied zu der Halbbrücke 50 gemäß 1 ist bei der vorliegenden Halbbrücke 50 den Steuereingängen 13, 23 der steuerbaren Leistungsschalter 1, 2 jeweils ein elektrischer Widerstand 81 bzw. 82 mit Widerstandswerten R1 bzw. R2 vorgeschaltet. Diese Widerstände 81, 82 stellen zusammen mit den nicht dargestellten Eingangskapazitäten der Steuereingänge 13, 23 der steuerbaren Leistungsschalter 1, 2 Tiefpässe dar, die ein verzögertes Einschalten dieser steuerbaren Leistungsschalter 1, 2 bewirken.
Um die durch die Widerstände 81, 82 bewirkte Einschaltverzögerung zu erhöhen, können optional Kondensatoren 83 bzw. 84 mit Kapazitäten C1, C2 vorgesehen sein, die zwischen dem Steuereingang 13 bzw. 14 eines Leistungsschalters 1, 2 und dessen Bezugspotenzial B1 bzw. B2, bei den vorliegend verwendeten IGBTs also den Emittern der Leistungsschalter 1, 2, angeschlossen sind, wobei die Emitter bei dem vorliegenden Ausführungsbeispiel den zweiten Lastanschlüssen 12 bzw. 22 entsprechen.
Bei einer positiven Flanke des Signals S14 wird zunächst die Eingangskapazität und ggf. der Kondensator 83 über den Widerstand 81 aufgeladen. Das Einschalten des ersten steuerbaren Leistungsschalters 1 kann erst erfolgen, wenn das an seinem Steueranschluss 13 anliegende Signal S15 die Einschaltschwel le des ersten steuerbaren Leistungsschalters 1 erreicht hat. Daher erfolgt das Einschalten des ersten steuerbaren Leistungsschalters 1 gegenüber der positiven Flanke des Signals S14 zeitverzögert.
Auch das Ausschalten des ersten steuerbaren Leistungsschalters 1 erfolgt gegenüber einer abfallenden Flanke des Signals S14 zeitverzögert, da die Eingangskapazität des ersten steuerbaren Leistungsschalters 1 und ggf. des Kondensators 83 erst auf eine niedrigere Spannung, bei der der erste steuerbare Leistungsschalter 1 abschaltet, entladen werden müssen.
Der Widerstand 81, die Eingangskapazität des ersten steuerbaren Leistungsschalters 1 und ggf. der Kondensator 83 bilden ein erstes RC-Glied, das eine Ein- bzw. Ausschaltverzögerung des ersten steuerbaren Leistungsschalters 1 bewirkt.
Entsprechend bewirkt das aus dem Widerstand 82, der Eingangskapazität des zweiten steuerbaren Leistungsschalters 2 und ggf. dem Kondensator 84 gebildete zweite RC-Glied eine Ein- bzw. Ausschaltverzögerung des zweiten steuerbaren Leistungsschalters 2. Das am Steueranschluss 23 des zweiten steuerbaren Leistungsschalters 2 anliegende Signal S16 ist gegenüber dem Signal S12 verzögert.
Die Verzögerungszeiten hängen dabei von den jeweiligen Werten R1, R2 der Widerstände 81, 82, von den Eingangskapazitäten der Leistungsschalter 1, 2 sowie von den Kapazitäten C1, C2 der Kondensatoren 83, 84 ab. Im Allgemeinen sind die durch ein derartiges RC-Glied bewirkte Ein- und Ausschaltverzögerung eines bestimmten Leistungsschalters 1, 2 verschieden. Beide Werte könnten jedoch bei geeigneter Dimensionierung in Abhängigkeit von der Ein- bzw. Ausschaltschwelle des betreffenden Leistungsschalters 1 gleich gewählt werden.
Eine Feinanpassung der durch die RC-Glieder bewirkten Verzögerung kann außerdem mittels eines Spannungsteilers erfolgen, durch den die dem Steuereingang des betreffenden Leistungsschalters 1 bzw. 2 zuzuführende Steuerspannung entsprechend dem Teilungsverhältnis des Spannungsteilers reduziert ist.
Bei dem Ausführungsbeispiel gemäß 5a könnte hierzu anstelle oder parallel zu den optionalen Kondensatoren 83, 84 jeweils ein weiterer elektrischer Widerstand vorgesehen sein.
Eine optionale oder alternative Verzögerung der Ansteuersignale bei der Ansteuerung der steuerbaren Dioden 3, 4 kann in gleicher Weise mittels RC-Gliedern und/oder Spannungsteilern erfolgen wie bei den steuerbaren Leistungsschaltern 1, 2.
5b zeigt in der genannten Reihenfolge von oben nach unten den Verlauf der in 5a eingetragenen Signale S1, S1INV, S11, S14, S15, S12 und S16.
Das mittels des Signalgenerators 65 erzeugte und vorzugsweise als Rechtecksignal ausgebildete Signal S1 wird mittels des Inverters 66 invertiert und als invertiertes Signal S1_INV bereitgestellt.
Die ansteigenden Flanken des Signals S1, beispielsweise zum Zeitpunkt t17, werden mittels des Einschaltverzögerungsgliedes 76 um eine Zeitdauer te6 verzögert, während die abfallenden Flanken des Signals S1, beispielsweise zu einem Zeitpunkt t21, unverzögert bleiben.
Entsprechend werden die ansteigenden Flanken des Signals S1_INV, beispielsweise zum Zeitpunkt t21, mittels des Einschaltverzögerungsgliedes 75 um eine Zeitdauer te5 verzögert, während die abfallenden Flanken des Signals S1_INV, beispielsweise zu einem Zeitpunkt t17, unverzögert bleiben.
Das Signal S11 wird einer Potenzialtrennstelle 61 zugeführt und steht nach erfolgter Potenzialtrennung als Signal S14 bereit.
Aus dem Signal S14 wird wie beschrieben mittels des ersten RC-Gliedes ein verzögertes Signal S15 gebildet. Dabei erfolgt eine Verzögerung der ansteigenden Flanken des Signals S14, beispielsweise zu einem Zeitpunkt t22, um eine Verzögerungszeit td3. Das einschaltverzögerte Signal S15 steigt ausgehend vom Zeitpunkt t22 an, bis es nach der Verzögerungszeit td3 zu einem Zeitpunkt t24 die Einschaltschwelle des ersten steuerbaren Leistungsschalters 1 erreicht und der Leistungsschalter 1 einschaltet.
Bei den abfallenden Flanken des Signals S14, beispielsweise zu einem Zeitpunkt t17, erfolgt eine Verzögerung durch das erste RC-Glied um eine Verzögerungszeit td4. Das Signal einschaltverzögerte S15 fällt ausgehend vom Zeitpunkt t17, bis es nach der Verzögerungszeit td4 zu einem Zeitpunkt t19 die Ausschaltschwelle des ersten steuerbaren Leistungsschalters 1 erreicht und der erste steuerbare Leistungsschalter 1 ausschaltet.
In entsprechender Weise erfolgt bei den abfallenden Flanken des Signals S12, beispielsweise zu einem Zeitpunkt t21, eine Verzögerung durch das zweite RC-Glied um eine Verzögerungszeit td6. Das einschaltverzögerte Signal S16 fällt ausgehend vom Zeitpunkt t21, bis es nach der Verzögerungszeit td6 zu einem Zeitpunkt t23 die Ausschaltschwelle des zweiten steuerbaren Leistungsschalters 2 erreicht und der zweite steuerbare Leistungsschalter 2 ausschaltet.
In 5b sind in den Abschnitten, in denen die Signale S15 und S16 ansteigen und abfallen, gestrichelte vertikale Linien dargestellt, die die Schaltzustände der von diesen Signalen S15, S16 angesteuerten steuerbaren Leistungsschalter 1, 2 angeben. Die Positionen der gestrichelten vertikalen Linien zu den Zeitpunkten t19, t24 bei dem Signal S15 und zu den Zeitpunkten t20, t23 bei dem Signal S16 geben die Zeitpunkte an, an denen der von dem betreffenden Signal S15 bzw. S16 ange steuerte steuerbare Leistungsschalter 1 bzw. 2 vom Sperrzustand in den leitenden Zustand oder umgekehrt vom leitenden Zustand in den Sperrzustand wechselt.
Bei dem Signal S15 findet das Umschalten des ersten Leistungsschalters 1 vom Sperrzustand in den leitenden Zustand z.B. an dem Zeitpunkt t24 und das Umschalten vom leitenden Zustand in den Sperrzustand z.B. an dem Zeitpunkt t19 statt.
Entsprechend findet bei dem Signal S16 das Umschalten des zweiten Leistungsschalters 2 vom Sperrzustand in den leitenden Zustand z.B. an dem Zeitpunkt t20 und das Umschalten vom leitenden Zustand in den Sperrzustand z.B. an dem Zeitpunkt t23 statt.
Aus den Einschaltverzögerungszeiten te5, te6 und den Verzögerungszeiten td3, td4, td5 und td6 lassen sich die Vorlauf zeiten TL1, TL2, die Verriegelungszeiten TV1, TV2 und die Vorlaufzeiten TP1, TP2 der Ansteuerschaltung wie folgt berechnen: TV1 = te5 + td3 – td6; (17) TV2 = te6 + td5 – td4; (18) TL1 = te5 + td3; (19) TL2 = te6 + td5; (20) TP1 = td4 – te6; (21) TP2 = td6 – te5; (22)
Dabei sind TV1 die Verriegelungszeit vor dem Einschalten des ersten Leistungsschalters und TV2 die Verriegelungszeit vor dem Einschalten des zweiten Leistungsschalters.
TL1 ist die Vorlaufzeit, um die die zweite steuerbare Diode 4 vor dem Einschalten des ersten steuerbaren Leistungsschalters 1 von einem gut leitenden in einen schlecht leitenden Zustand versetzt wird. TL2 ist entsprechen die Vorlaufzeit, um die die erste steuerbare Diode 3 vor dem Einschalten des zweiten steuerbaren Leistungsschalters 2 von einem gut leitenden in einen schlecht leitenden Zustand versetzt wird.
Die Vorlaufzeit TP1 ist die Zeitdauer, um die die steuerbare Diode 4 (Signal S12) des unteren Halbbrückenzweiges vor dem Ausschalten (t19) des steuerbaren Leistungsschalters 1 (Signal S15) des oberen Halbbrückenzweiges von einem schlecht leitenden Zustand in einen gut leitenden Zustand geschaltet (t18) wird.
Die Vorlaufzeit TP2 ist die Zeitdauer, um die die steuerbare Diode 3 (Signal S14) des oberen Halbbrückenzweiges vor dem Ausschalten (t23) des steuerbaren Leistungsschalters 2 (Signal S16) des unteren Halbbrückenzweiges von einem schlecht leitenden Zustand in einen gut leitenden Zustand geschaltet (t22) wird.
Bei den Signalverläufen gemäß 5b ist die Verriegelungszeit TV1 kleiner gewählt als die Vorlaufzeit TL1. Weiterhin ist die Verriegelungszeit TV2 kleiner gewählt als die Vorlaufzeit TL2.
Bei allen Ausführungsbeispielen wurde die Logik der den Steueranschlüssen 13, 23, 33, 43 zugeführten Signale, d.h. der Signale S13, S23, S33, S43 gemäß den 2a und 2b, S6, S7 gemäß den 3a und 3b, S10, S9 gemäß den 4a und 4b, sowie S15, S16, S14, S12 gemäß den 5a und 5b so gewählt, dass ein logischer Signalpegel "1" des betreffenden Signals bedeutet, dass sich ein von dem betreffenden Signal angesteuerter Leistungsschalter 1 oder 2 in leitendem Zustand und eine von dem betreffenden Signal angesteuerte steuerbare Diode 3, 4 in gut leitendem Zustand befindet. Entsprechen bedeutet ein logischer Signalpegel "0" des betreffenden Signals, dass sich ein von dem betreffenden Signal angesteuerter Leistungsschalter 1 oder 2 im Sperrzustand und eine von dem betreffenden Signal angesteuerte steuerbare Diode 3, 4 in schlecht leitendem Zustand befindet.
Bei allen Ausführungsbeispielen einer Ansteuerschaltung 60 können die genannten Verzögerungsglieder auf verschiedenste Weise realisiert werden. Insbesondere können analoge und/oder digitale Verzögerungsglieder verwendet werden.
Zur Verzögerung eines dem Steueranschluss eines Leistungsschalters oder einer steuerbaren Diode zuzuführenden Signals eignen sich beispielsweise als Tiefpässe ausgebildete RC-Glieder mit einem Widerstand und einem Kondensator, die so aufeinander abgestimmt sind, dass nach der gewünschten Verzögerungszeit die Ein- bzw. Ausschaltschwelle des Leistungsschalters bzw. der steuerbaren Diode erreicht wird. Hierbei kann anstelle eines separaten Kondensators auch eine Eingangskapazität des steuerbaren Leistungsschalter bzw. der steuerbaren Diode verwendet werden.
Im Fall einer erforderlichen Störabschaltung, beispielsweise bei einem Kurzschluss, können mittels einer geeignet ausgebildeten Ansteuerschaltung die steuerbaren Dioden synchron und dauerhaft mit dem steuerbaren Leistungsschalter abgeschaltet werden, zu dessen Laststrecke sie antiparallel geschaltet sind.
Alternativ dazu können im Störfall die steuerbaren Dioden auch mit ihrem nächsten regulären Abschaltsignal dauerhaft abgeschaltet werden.
Um eine möglichst kompakte Halbbrückenschaltung zu erhalten, ist es vorteilhaft, die Ansteuerschaltung zusammen mit der Halbbrücke in einem gemeinsamen Modulgehäuse zu integrieren. Dabei kann die Ansteuerschaltung zur Ansteuerung der Leistungsschalter und der steuerbaren Dioden in einem integrierten Schaltkreis vorliegen, der die Zeitsteuerung und die Steuerung der Pegel der Steuersignale übernimmt. Vorzugsweise sind auch die Potenzialtrennstellen der Ansteuerschaltung in dem integrierten Schaltkreis ausgebildet.
Bei den voranstehenden Ausführungsbeispielen wurde die Systematik verfolgt, dass ein dem Steueranschluss eines Leistungsschalters zugeführter logischer Wert „1" bedeutet, dass sich der betreffende Leistungsschalter im leitenden Zustand befindet, während der logische Wert „0" den Sperrzustand des betreffenden Leistungsschalters kennzeichnet. Entsprechend war ein dem Steueranschluss einer steuerbaren Diode zugeführter logischer Wert „1" gleichbedeutend damit, dass sich die betreffende steuerbare Diode in einem gut leitenden Zustand befindet, während der logische Wert „0" bedeutet, dass sich die betreffende steuerbare Diode in einem schlecht leitenden Zustand befindet.
Selbstverständlich kann die Zuordnung zwischen den logischen Werten "0" und "1" einerseits und dem leitenden Zustand/dem Sperrzustand bzw. dem gut/schlecht leitenden Zustand willkürlich und beliebig sowie in Abhängigkeit von der Art der verwendeten Leistungsschalter bzw. steuerbaren Dioden gewählt werden.
Entsprechend können die Einschaltverzögerungsglieder alternativ zu den bisherigen Ausführungsformen anstelle der ansteigenden Flanken die abfallenden Flanken eines Signals verzögern, während die ansteigenden Flanken dieses Signals das betreffende Einschaltverzögerungsglied unverzögert durchlaufen.
Besonders vorteilhaft ist eine Schaltung, bei der für beide Bezugspotenziale B1 und B2 zur Ansteuerung der Leistungsschalter und der steuerbaren Dioden das Potenzial des Lastanschlusses A7 verwendet wird, da sich dann die Potenzialtrennstellen 61, 62 gemäß den 2a, 3a bzw. die Potenzialtrennstelle 61 gemäß den 4a, 5a erübrigen. Vorzugsweise werden hierbei als zweite steuerbare Dioden 4 solche steuerbaren Dioden eingesetzt, die bezogen auf das Bezugspotenzial ihrer Kathode 41 mit Kleinsignalen angesteuert werden können. Des Weiteren wird bei einer solchen Schaltung, bei der das Bezugspotenzial B2 zur Ansteuerung des zweiten steuerbaren Leistungsschalters 2 am Lastanschluss A7 liegt, anstelle des beschriebenen npn-IGBTs ein pnp-IGBT als zweiter Leistungsschalter 2 eingesetzt. In diesem Fall stellt der Emitter des zweiten Leistungsschalters 2 dessen ersten Lastanschluss 21 und der Kollektor des zweiten Leistungsschalters 2 dessen zweiten Lastanschluss 22 dar.
Ein Blockschaltbild einer Ansteuerschaltung, bei der die Erzeugung der Verriegelungszeit potenzialgetrennt von den steuerbaren Leistungsschaltern 1, 2 erfolgt, ist in 6 dargestellt. Hierzu sind zwei Schaltungen 85, 86 zur Einstellung der Verriegelungszeiten TV1 und TV2 vorgesehen. Die Potenzialtrennung zwischen der Schaltung 85 und dem ersten steuerbaren Leistungsschalter 1 des oberen Halbbrückenzweiges erfolgt mittels einer Potenzialtrennstelle 61, die Potenzialtrennung zwischen der Schaltung 86 und dem zweiten steuerbaren Leistungsschalter 2 des unteren Halbbrückenzweiges mittels einer Potenzialtrennstelle 62.

1: erster steuerbarer Leistungsschalter
2: zweiter steuerbarer Leistungsschalter
3: erste steuerbare Diode
4: zweite steuerbare Diode
5: Last mit induktivem Anteil
11: erster Lastanschluss des ersten steuerbaren
: Leistungsschalters
12: zweiter Lastanschluss des ersten steuerbaren
: Leistungsschalters
13: Steueranschluss des ersten steuerbaren
: Leistungsschalters
21: erster Lastanschluss des zweiten steuerbaren
: Leistungsschalters
22: zweiter Lastanschluss des zweiten steuerbaren
: Leistungsschalters
23: Steueranschluss des zweiten steuerbaren
: Leistungsschalters
31: erster Lastanschluss der ersten steuerbaren Diode
32: zweiter Lastanschluss der ersten steuerbaren Diode
33: Steueranschluss der ersten steuerbaren Diode
41: erster Lastanschluss der zweiten steuerbaren Diode
42: zweiter Lastanschluss der zweiten steuerbaren Diode
43: Steueranschluss der zweiten steuerbaren Diode
50: Halbbrücke
60: Ansteuerschaltung
61: erste Potenzialtrennstelle
62: zweite Potenzialtrennstelle
63: erstes Verzögerungsglied
64: zweites Verzögerungsglied
65: Signalgenerator
66: Inverter
67, 68: optionales Verzögerungsglied
71–76: Einschaltverzögerungsglied
81: erster Widerstand
82: zweiter Widerstand
83: erster Kondensator
84: zweiter Kondensator
85, 86: Schaltung zur Einstellung der Verriegelungszeit
t: Zeit
t1–t16: Zeitpunkt
td1–td4: Verzögerungszeit
te1–te6: Einschaltverzögerungszeit
TL1, TL2: Vorlaufzeit
TP1, TP2: Vorlaufzeit
TV1, TV2: Verriegelungszeit
A1–A7: Ausgänge
B1, B2: Bezugspotenzial
E1–E6: Eingänge
C1: Kapazität des ersten Kondensators
C2: Kapazität des zweiten Kondensators
R1: Widerstandswert des ersten Widerstandes
R2: Widerstandswert des zweiten Widerstandes
S1_INV: Signal
S1–S16: Signal
S23: Signal
S33: Signal
S43: Signal
U+: positive Versorgungsspannung
U–: negative Versorgungsspannung

Claims

Halbbrückenschaltung mit einem ersten steuerbaren Leistungsschalter (1), der einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12) und einen Steueranschluss (13) aufweist, einem zweiten steuerbaren Leistungsschalter (2), der einen ersten Lastanschluss (21), einen zweiten Lastanschluss (22) und einen Steueranschluss (23) aufweist, einer ersten steuerbaren Diode (3), die einen ersten Lastanschluss (31), einen zweiten Lastanschluss (32) und einen Steueranschluss (33) aufweist, einer zweiten steuerbaren Diode (4), die einen ersten Lastanschluss (41), einen zweiten Lastanschluss (42) und einen Steueranschluss (43) aufweist, wobei der erste Lastanschluss (11) des ersten Leistungsschalters (1) und der erste Lastanschluss (31) der ersten steuerbaren Diode (3) elektrisch leitend miteinander verbunden sind, der zweite Lastanschluss (22) des zweiten Leistungsschalters (2) und der zweite Lastanschluss (42) der zweiten steuerbaren Diode (4) elektrisch leitend miteinander verbunden sind, und der zweite Lastanschluss (12) des ersten Leistungsschalters (1), der zweite Lastanschluss (32) der ersten steuerbaren Diode (3), der erste Lastanschluss (21) des zweiten Leistungsschalters (2) und der erste Lastanschluss (41) der zweiten steuerbaren Diode elektrisch leitend miteinander verbunden sind.
Halbbrückenschaltung nach Anspruch 1, bei der der erste Leistungsschalter (1) und/oder der zweite Leistungsschalter (2) als IGBT oder als MOSFET ausgebildet ist.
Ansteuerschaltung für eine Halbbrückenschaltung nach Anspruch 1 oder 2 mit einem Mittel zum Ansteuern des ersten Leistungsschalters (1), des zweiten Leistungsschalters (2), der ersten steuerbaren Leistungsdiode (3) und der zweiten steuerbaren Leistungsdiode (4) derart, dass eine vorgegebene erste Vorlaufzeit (TL1) vor dem Einschalten des ersten Leistungsschalters (1) die zweite steuerbare Leistungsdiode (4) von einem gut leitenden Zustand in einen schlecht leitenden Zustand geschaltet wird und/oder dass eine vorgegebene zweite Vorlaufzeit (TL2) vor dem Einschalten des zweiten Leistungsschalters (2) die zweite steuerbare Leistungsdiode (3) von einem gut leitenden Zustand in einen schlecht leitenden Zustand geschaltet wird.
Verfahren zum Ansteuern einer Halbbrückenschaltung nach einem der vorangehenden Ansprüche mit folgenden Schritten: wechselweises Ein- und Ausschalten des ersten steuerbaren Leistungsschalters (1) und des zweiten steuerbaren Leistungsschalters (2) derart, dass höchstens einer der steuerbaren Leistungschalter (1, 2) gleichzeitig leitet, Ansteuern des ersten Leistungsschalters (1), des zweiten Leistungsschalters (2), der ersten steuerbaren Leistungsdiode (3) und der zweiten steuerbaren Leistungsdiode (4) derart, dass eine vorgegebene erste Vorlaufzeit (TL1) vor dem Einschalten des ersten Leistungsschalters (1) die zweite steuerbare Leistungsdiode (4) von einem gut leitenden Zustand in einen schlecht leitenden Zustand geschaltet wird und/oder dass eine vorgegebene zweite Vorlaufzeit (TL2) vor dem Einschalten des zweiten Leistungsschalters (2) die zweite steuerbare Leistungsdiode (3) von einem gut leitenden Zustand in einen schlecht leitenden Zustand geschaltet wird.
Verfahren nach Anspruch 4, bei dem die erste Vorlaufzeit (TL1) und die zweite Vorlaufzeit (TL2) gleich gewählt sind.
Verfahren nach Anspruch 4 oder 5, bei dem die erste Vorlaufzeit (TL1) und/oder die zweite Vorlaufzeit (TL2) zwischen 1 μs und 100 μs beträgt.
Verfahren nach Anspruch 6, bei dem die erste Vorlaufzeit (TL1) und/oder die zweite Vorlaufzeit (TL2) zwischen 5 μs und 40 μs beträgt.
Verfahren nach einem der Ansprüche 4 bis 7, bei dem das Einschalten des ersten steuerbaren Leistungsschalters (1) um eine vorgegebene erste Verriegelungszeit (TV1) nach dem Ausschalten des zweiten steuerbaren Leistungsschalters (2) erfolgt.
Verfahren nach Anspruch 8, bei dem die erste Vorlaufzeit (TL1) und die erste Verriegelungszeit (TV1) gleich gewählt sind.
Verfahren nach einem der Ansprüche 4 bis 8, bei dem das Einschalten des zweiten steuerbaren Leistungsschalters (2) um eine vorgegebene zweite Verriegelungszeit (TV2) nach dem Ausschalten des ersten steuerbaren Leistungsschalters (1) erfolgt.
Verfahren nach Anspruch 10, bei dem die zweite Vorlaufzeit (TL2) und die zweite Verriegelungszeit (TV2) gleich gewählt sind.
Verfahren nach einem der Ansprüche 4 bis 11, bei dem dem Steuereingang (13) des ersten Leistungsschalters (1) ein erstes Steuersignal (S14) über einen ersten elektrischen Widerstand (81) zugeführt wird und/oder bei dem dem Steuereingang (23) des zweiten Leistungsschalters (2) ein zweites Steuer signal (S12) über einen zweiten elektrischen Widerstand (82) zugeführt wird.
Verfahren nach Anspruch 12 mit einem ersten Kondensator (83), der einerseits am Steuereingang (13) des ersten Leistungsschalters (1) und andererseits am ersten Lastanschluss (11) oder am zweiten Lastanschluss (12) des ersten Leistungsschalters (1) angeschlossen ist, und/oder einem zweiten Kondensator (84), der einerseits am Steuereingang (23) des zweiten Leistungsschalters (2) und andererseits am ersten Lastanschluss (21) oder am zweiten Lastanschluss (22) des zweiten Leistungsschalters (2) angeschlossen ist.
Verfahren nach einem der vorangehenden Ansprüche, bei dem ein erstes Signal (S1) und ein zu diesem invertiertes Signal (S1_INV) bereitgestellt wird, und wobei das invertierte Signal (S1_INV) dem Steuereingang (13) des ersten steuerbaren Leistungsschalters (1) und dem Steuereingang (33) der ersten steuerbaren Diode (3) zugeführt wird, und das erste Signal (S1) dem Steuereingang (23) des zweiten steuerbaren Leistungsschalters (2) und dem Steuereingang (43) der zweiten steuerbaren Diode (4) zugeführt wird.
Verfahren nach Anspruch 14, bei dem das erste Signal (S1) mittels einem ersten Einschaltverzögerungsglied (72) und/oder bei dem das invertierte Signal (S1_INV) mittels eines zweiten Einschaltverzögerungsgliedes (71) verzögert wird.
Verfahren nach Anspruch 15, bei dem die Steuereingänge (23, 43) des zweiten steuerbaren Leistungsschalters (2) und der zweiten steuerbaren Diode (4) mittels einer ersten Potenzialtrennstelle (62) gegenüber dem ersten Signal (S1) entkoppelt sind, und bei dem die Steuereingänge (13, 33) des ersten steuerbaren Leistungsschalters (1) und der ersten steuerbaren Diode (3) mittels einer zweiten Potenzialtrennstelle (61) gegenüber dem invertierten Signal (S1_INV) entkoppelt sind.
Verfahren nach Anspruch 16, bei dem das von die Steuereingänge (23, 43) des zweiten steuerbaren Leistungsschalters (2) und der zweiten steuerbaren Diode (4) mittels der ersten Potenzialtrennstelle (62) gegenüber dem ersten Einschaltverzögerungsglied (72) entkoppelt sind, und bei dem die Steuereingänge (13, 33) des ersten steuerbaren Leistungsschalters (1) und der ersten steuerbaren Diode (3) mittels einer zweiten Potenzialtrennstelle (61) gegenüber dem zweiten Einschaltverzögerungsglied (71) entkoppelt sind.
Verfahren nach einem der Ansprüche 4 bis 17, bei dem ein drittes Steuersignal (S2, S3, S33), das dem Steueranschluss (33) der ersten steuerbaren Diode (3) zugeführt wird, dem Steueranschluss (33) des ersten steuerbaren Leistungsschalters (1) gegenüber dem Steueranschluss (33) der ersten steuerbaren Diode (3) zumindest teilweise verzögert zugeführt wird, und/oder bei dem ein viertes Steuersignal (S4, S5, S23), das dem Steueranschluss (43) der zweiten steuerbaren Diode (4) zugeführt wird, dem Steueranschluss (23) des zweiten steuerbaren Leistungsschalters (2) gegenüber dem Steueranschluss (43) der zweiten steuerbaren Diode (4) zumindest teilweise verzögert zugeführt wird.
Verfahren nach Anspruch 18, bei dem das dritte Steuersignal (S2, S3, S33) am Steueranschluss (33) der ersten steuerbaren Diode (3) anliegt, und/oder bei dem das vierte Steuersignal (S4, S5, S23), am Steueranschluss (43) der zweiten steuerbaren Diode (4) anliegt.
Verfahren nach einem der Ansprüche 14 bis 17, bei dem ein fünftes Steuersignal (S10) an den Steueranschluss (13) des ersten steuerbaren Leistungsschalters (1) und an den Steueranschluss (33) der ersten steuerbaren Diode (3) dasselbe Signal (S10) angelegt wird, und/oder bei dem ein sechstes Steuersignal (S9) an den Steueranschluss (23) des zweiten steuerbaren Leistungsschalters (2) und an den Steueranschluss (43) der zweiten steuerbaren Diode (4) angelegt wird.