CN101076882A - 双向场效应晶体管和矩阵转换器 - Google Patents

双向场效应晶体管和矩阵转换器 Download PDF

Info

Publication number
CN101076882A
CN101076882A CNA2005800425246A CN200580042524A CN101076882A CN 101076882 A CN101076882 A CN 101076882A CN A2005800425246 A CNA2005800425246 A CN A2005800425246A CN 200580042524 A CN200580042524 A CN 200580042524A CN 101076882 A CN101076882 A CN 101076882A
Authority
CN
China
Prior art keywords
area
electrode
grid
effect transistor
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800425246A
Other languages
English (en)
Inventor
藤川一洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101076882A publication Critical patent/CN101076882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种双向场效应晶体管和使用该晶体管的矩阵转换器，其中可以借助单个器件控制双向流动的电流。该双向场效应晶体管包括：半导体衬底(1)；栅极区域，其设置在半导体衬底(1)上，具有平行于衬底(1)的主表面的沟道和用于控制沟道导电性的栅电极；第一区域，其设置在沟道的第一侧上；和第二区域，其设置在沟道的第二侧上；其中可以通过施加到栅电极(13a)的栅电压，来控制从第一区域的第一电极(11a)经过该沟道流到第二区域的第二电极(12a)的正向电流和从第二电极(12a)经过该沟道流到第一电极(11a)的反向电流。

Description

双向场效应晶体管和矩阵转换器
技术领域
本发明涉及可以控制电流双向流动的双向场效应晶体管和利用该晶体管的矩阵转换器。
背景技术
图7a是示出常规的矩阵转换器的实例的电路图。图7b至7d是开关器件的电路图。矩阵转换器CV具有将具有一频率的AC(交变电流)功率转换到具有不同频率的另一AC功率的功能。
三相AC电源PS通过三条线R、S和T提供具有频率Fa的三相AC功率。三相AC电动机M通过具有另一频率Fb的另一三相AC功率驱动，该三相AC功率是通过三条线U、V和W提供的。
矩阵转换器CV包括输入线R、S和T，输出线U、V和W，和九个开关器件SW，它们以矩阵形式布置在各条线R、S和T和各条线U、V和W之间，用于控制共有线之间的开和关。通过可以用所希望的时序操作PWM(脉宽调节)的控制电路(未示出)驱动每个开关器件SW。
由于每个开关器件SW都必须打开和关闭正反向流动的AC电流，所以一般的功率晶体管不能执行该操作。因此，需要电路布置的某些灵活性。
在常规的矩阵转换器中，如图7c所示，具有IGBT(绝缘栅双极晶体管)器件Q1和二极管器件D1的第一串联电路与具有IGBT器件Q2和二极管器件D2的第二串联电路彼此反平行连接，以组成单开关器件SW。由于IGBT器件可以仅控制单向电流，所以这种反平行连接可以控制双向电流。另外，IGBT器件具有低的反闭锁电压，因此，可以通过利用串联连接的二极管器件提高反闭锁电压。
然而，在上述的电路中，需要四个功率器件来构成单开关器件SW。在图7a所示的三相到三相转换的情况下，需要三十六个功率器件来构成九个开关器件SW。而且，每个功率器件都必须具有大额定的电压和电流，由此导致更大规模的电路和用于散逸大量热的更大的冷却机构。
为了解决这些问题，如图7d所示，已在以下的非专利文献1中提出了RB(反闭锁)-IGBT器件。
[非专利文献1]Proceedings of 2004 International Symposium onPower Semiconductor Devices & ICs，Kitakyushu，第121-124页。
发明内容
[本发明要解决的问题]
RB-IGBT器件，其与上面形成了IGBT器件的半导体衬底一侧上的二极管区域集成，在电路方面与具有如图7c所示的IGBT器件和二极管器件的串联电路等效。
然而，即使在利用RB-IGBT器件的情况下，两个RB-IGBT器件必须彼此反平行地连接以控制双向电流。因此，需要两个功率器件来构成单开关器件SW，导致更大规模的电路和更大的冷却机构。
本发明的目的是提供一种双向场效应晶体管，其可以借助单一器件控制双向流动的电流。
另外，本发明的另一目的是提供一种通过利用双向场效应晶体管的具有更小尺寸和更大容量的矩阵转换器。
[解决问题的手段]
为了实现该目的，根据本发明的双向场效应晶体管，包括：
半导体衬底；
栅极区域，其形成在该半导体衬底上，该区域包括平行于衬底主表面的沟道和用于控制沟道导电性的栅电极；
第一区域，其提供在沟道的第一侧上；和
第二区域，其提供在沟道的第二侧上；
其中通过施加到栅电极的栅电压控制从第一区域经过沟道流到第二区域的第一电流和从第二区域经过沟道流到第一区域的第二电流。
在本发明中优选该栅极区域设置在第一区域和第二区域的中心。
而且，在本发明中优选栅电极和存在于第一区域中的第一电极之间的间隔基本等于栅电极和存在于第二区域中的第二电极之间的另一间隔。
此外，在本发明中优选栅极区域的沟道和存在于第一区域中的第一接触层之间的间隔基本等于栅极区域的沟道和存在于第二区域中的第二接触层之间的另一间隔。
而且，在本发明中优选该晶体管是其中栅极区域包括p-n结的结型。
而且，在本发明中优选该晶体管是其中栅极区域包括金属层、绝缘层和半导体层的MIS(金属-绝缘体-半导体)型。
而且，在本发明中优选该晶体管是其中栅极区域包括金属和半导体的肖特基结的MES(金属-半导体)型。
而且，在本发明中优选半导体衬底由SiC形成。
根据本发明的一种矩阵转换器，包括：
多条输入线，具有第一频率的交变电流在其中流动；
多条输出线，具有第二频率的交变电流其中流动；
多个开关器件，用于控制各输入线和各输出线之间的开和关；
其中对于开关器件，使用上述的双向场效应晶体管。
[发明效果]
根据本发明，在半导体衬底上，提供包括与衬底的主表面平行的沟道的栅极区域，分别在沟道的第一和第二侧上提供第一和第二区域，由此实现了可以在正向模式和反向模式工作的双向场效应晶体管，在正向模式下第一区域用作源极而第二区域用作漏极，在反向模式下第二区域用作源极而第一区域用作漏极。正向电流和反向电流可以通过施加到栅电极的栅电压控制。因此，可以仅借助单器件控制双向流动的交变电流，并且可以获得具有较小尺寸和较大容量的AC开关器件。
另外，在采用用于开关器件的双向场效应晶体管的矩阵转换器中，可以显著地减少这种功率器件的数量，由此与常规转换器相比降低了电路和冷却机构的规模并使它们简化。
附图说明
图1a是示出根据本发明的矩阵转换器的实例的电路图。图1b和1c是示出开关器件的电路图。
图2是示出根据本发明的双向场效应晶体管的实例的截面图。
图3是示出根据本发明的双向场效应晶体管的另一实例的截面图。
图4是示出根据本发明的双向场效应晶体管的又一实例的截面图。
图5是示出根据本发明的双向场效应晶体管的又一实例的截面图。
图6是示出根据本发明的双向场效应晶体管的又一实例的截面图。
图7a是示出常规矩阵转换器的实例的电路图。图7b至7d是开关器件的电路图。
[注释]
1    衬底
2    缓冲层
3    沟道层
4    RESURF层
10a  公共电极
11a  第一电极
11、12  N+接触层
12a  第二电极
13   P+层
13a  栅电极
13b  场电极
14、16  绝缘层
15   P层
CV   矩阵转换器
具体实施方式
(第一实施例)
图1a是示出根据本发明的矩阵转换器的实例的电路图。图1b和1c是示出开关器件的电路图。矩阵转换器CV具有将具有一频率的AC功率转换成具有不同频率的另一AC功率的功能。在此，将说明三相到三相转换。但本发明还可以应用到三相到单相转换、三相到单相转换、单相到三相转换、单相到单相转换以及M相到N相转换。
三相AC电源PS通过三条线R、S和T提供具有频率Fa的三相AC功率。通过具有另一频率Fb的另一三相AC功率驱动三相AC电动机M，该三相AC功率是通过三条线U、V和W提供的。
矩阵转换器CV包括输入线R、S和T，输出线U、V和W，和九个开关器件SW，它们以矩阵形式布置在各条线R、S和T和各条线U、V和W之间，用于控制共有线之间的开和关。通过可以用所希望的时序操作PWM(脉宽调节)的控制电路(未示出)驱动每个开关器件SW。
在该实施例中，采用如图1c所示可以借助单器件控制双向流动的AC电流的双向场效应晶体管QA，用于这些开关器件SW。因此，一个功率器件足以组成一个单开关器件SW，以便可以相当多地减少矩阵转换器中功率器件的数量，由此相比常规转换器降低电路和冷却机构的规模并使它们简化。
(第二实施例)
图2是示出根据本发明的双向场效应晶体管的实例的截面图。在此，将说明结型场效应晶体管(J-FET)。
在衬底1上形成的是缓冲层2，在缓冲层2上形成了沟道层3。在沟道层3中，存在包括与衬底1的主表面平行的沟道的栅极区域、提供在沟道第一侧(图的左侧)上的第一区域、和提供在沟道第二侧(图的右侧)上的第二区域。
在栅极区域中，提供了用于控制沟道导电性的栅电极13a。在第一区域中，提供了第一电极11a，其可以用作源电极或漏电极。在第二区域中，提供了第二电极12b，其可以用作漏电极或源电极，与第一电极11a相对。在栅极区域和第一区域之间以及在栅极区域和第二区域之间，形成了多数载流子可以通过的漂移区。
衬底1可以由半导体例如Si、SiC、GaN的晶片形成，在这里，其是由具有相对较高载流子浓度的n+层形成的。在衬底1的背面上，形成了一般接地的公共电极10a。
尤其是，衬底1和各层2和3优选由半导体材料SiC形成，其相比Si具有近似三倍大的能隙、近似十倍大的击穿电场、近似两倍高的饱和电子速度以及近似三倍大的导热性的优良物理性质，由此导致具有小尺寸和大容量的功率FET器件。
利用化学汽相沉积(CVD)等外延生长缓冲层2，在这里，其是由具有相对低的载流子浓度的p-层形成。
也利用化学汽相沉积(CVD)等外延生长沟道层3，在这里，其是由具有正常载流子浓度的n层形成的。
在沟道层3的栅极区域中，通过扩散或离子注入p型掺杂剂形成具有较高载流子浓度的p+层13。在p+层13上，形成栅电极13a。在沟道层3的第一区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层11。在n+接触层11上，形成第一电极11a。在沟道层3的第二区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层12。在n+接触层12上，形成第二电极12a。
接下来，下面将描述该器件的操作。当利用公共电极10a的参考电压(＝0伏)，将正电压+V施加到第一电极11a并将负电压-V施加到第二电极12a时，正向电流流过从第一电极11a经由n+接触层11、左漂移区、右漂移区和n+接触层12到第二电极12a的该路径。在该状态下，将负栅电压施加到栅电极13a，以便在p+层13和n型沟道层3的p-n结周围出现耗尽层，以减小栅极区域内的沟道的导电性，由此增加了路径的电阻并抑制正向电流。
其间，当将负电压-V施加到第一电极11a以及将正电压+V施加到第二电极12a时，反向电流流过该路径从第二电极12a经由n+接触层12、右漂移区、栅极区域内的沟道、左漂移区和n+接触层11到第一电极11a。在该状态下，将负栅电压施加到栅电极13a，以便在p+层13和n型沟道层3的p-n结周围出现耗尽层，以减小栅极区域内的沟道的导电性，由此增加该路径的电阻并抑制反向电流。
由此，第一和第二电极11a和12a可以交替地用作源电极或漏电极，并且可以通过改变栅电压控制双向流动的AC电流。
在如同上述的矩阵转换器一样控制AC功率的情况下，优选双向场效应晶体管的正向特性和反向特性(例如，漏电流与漏-源电压、漏电流与栅-源电压、导通电阻、栅-源电容、反向电压等)彼此基本相等。
对于一种方式，包括栅电极13a的栅极区域优选设置在包括第一电极11a的第一区域和包括第二电极12a的第二区域的中心。由此，左漂移区的长度L1等于右漂移区的长度L2，由此使正向和反向特性彼此基本相等。
对于另一种方式，栅电极13a和第一电极11a之间的间隔优选基本等于栅电极13a和第二电极12a之间的另一间隔，由此使正向和反向特性彼此基本相等。
对于又一种方式，栅极区域的沟道和n+接触层11之间的间隔优选基本等于栅极区域的沟道和n+第二接触层12之间的另一间隔，由此使正向和反向特性彼此基本相等。
对于又一种方式，n+接触层11的载流子浓度优选基本等于n+接触层12的载流子浓度，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的深度优选基本等于n+接触层12的深度，由此使正向和反向特性彼此基本相等。
(第三实施例)
图3是示出根据本发明的双向场效应晶体管的另一实例的截面图。在这里，将说明具有RESURF(减小的表面场)层的结型场效应晶体管(J-FET)。
在衬底1上形成缓冲层2，在该缓冲层2上形成沟道层3。在沟道层上形成RESURF层4。在沟道层3和RESURF层4中，存在包括与衬底1的主表面平行的沟道的栅极区域、提供在沟道第一侧(图的左侧)上的第一区域、和提供在沟道第二侧(图的右侧)上的第二区域。
在栅极区域中，提供栅电极13a用于控制沟道的导电性。在第一区域中，提供第一电极11a，其可以用作源电极或漏电极。在第二区域中，提供第二电极12a，其可以用作漏电极或源电极，与第一电极11a相对。在栅极区域和第一区域之间以及在栅极区域和第二区域之间，形成多数载流子可以穿过的漂移区。
衬底1可以由半导体例如Si、SiC、GaN的晶片形成，在这里，其由具有相对高载流子浓度的n+层形成。在衬底1的背面上，形成一般接地的公共电极10a。
尤其是，衬底1和各层2和3优选由半导体材料SiC形成，其相比Si具有近似三倍大的能隙、近似十倍高的击穿电场、近似两倍高的饱和电子速度和近似三倍大的热传导性的优良物理性质，由此导致具有小尺寸和大容量的功率FET器件。
利用化学汽相沉积(CVD)等外延生长缓冲层2，在这里，其是由具有相对较低载流子浓度的p-层形成的。
还利用化学汽相沉积(CVD)等外延生长沟道层3和RESURF层4。在这里，沟道层3由具有正常载流子浓度的n层形成。
RESURF层4由通过扩散或离子注入p型掺杂剂具有正常载流子浓度的p层形成。因此，漂移区也可包含p-n结以减缓表面附近的电场的浓度，由此提高反向电压性质。
在栅极区域中，通过扩散或离子注入p型掺杂剂形成具有相对较高载流子浓度的p+层13。在p+层13上，形成栅电极13a。在第一区域中，通过扩散或离子注入p型掺杂剂形成具有相对较高载流子浓度的n+接触层11。在n+接触层11上，形成第一电极11a。在第二区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层12。在n+接触层12上，形成第二电极12a。
接下来，下面将描述该器件的操作。当利用公共电极10a的参考电压(＝0伏)，将正电压+V施加到第一电极11a并将负电压-V施加到第二电极12a时，正向电流流过该路径从第一电极11a经由n+接触层11、左漂移区、栅极区域内的沟道区、右漂移区和n+接触层12到第二电极12a。在该状态下，将负栅电压施加到栅电极13a，以便在p+层13和n型沟道层3的p-n结周围出现耗尽层，以减小栅极区域内的沟道的导电性，由此增加了路径的电阻并抑制正向电流。
其间，当将负电压-V施加到第一电极11a并将正电压+V施加到第二电极12a时，反向电流流过该路径从第二电极12a经由n+接触层12、右漂移区、栅极区域内的沟道、左漂移区和n+接触层11到第一电极11a。在该状态下，将负栅电压施加到栅电极13a，以便在p+层13和n型沟道层3的p-n结周围出现耗尽层，以减小栅极区域内的沟道的导电性，由此增加了该路径的电阻并抑制反向电流。
由此，第一和第二电极11a和12a可以交替地用作源电极或漏电极，并且可以通过改变栅电压控制双向流动的AC电流。
在如同以上提到的矩阵转换器一样控制AC功率的情况下，优选双向场效应晶体管的正向特性和反向特性(例如，漏电流与漏-源电压、漏电流与栅-源电压、导通电阻、栅-源电容、反向电压等)彼此基本相等。
对于一种方式，包括栅电极13a的栅极区域优选设置在包括第一电极11a的第一区域和包括第二电极12a的第二区域的中心。由此，左漂移区的长度L1等于右漂移区的长度L2，由此使正反特性彼此基本相等。
对于另一种方式，栅电极13a和第一电极11a之间的间隔优选基本等于栅电极13a和第二电极12a之间的另一间隔，由此使正反向特性彼此基本相等。
对于又一种方式，栅极区域的沟道和n+接触层11之间的间隔优选基本等于栅极区域的沟道和n+第二接触层12之间的另一间隔，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的载流子浓度优选基本等于n+接触层12的载流子浓度，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的深度优选基本等于n+接触层12的深度，由此使正反向特性彼此基本相等。
(第四实施例)
图4是示出根据本发明的双向场效应晶体管的又一实例的截面图。在这里，将说明在栅极区域中具有金属层、氧化层和半导体层的MOS(金属-氧化物-半导体)FET。当利用一般的电绝缘层代替氧化层时，可以配置一般的MIS(金属-绝缘体-半导体)FET。在MIS-FET的情况下，偏置电压施加到金属层会在半导体层和绝缘层之间的界面周围产生反型层(inversion layer)。反型层可用作载流子的沟道。
在衬底1上形成缓冲层2，在该缓冲层2上形成沟道层3。在沟道层3中，存在包括与衬底1的主表面平行的沟道的栅极区域、提供在沟道第一侧(图的左侧)上的第一区域、和提供在沟道第二侧(图的右侧)上的第二区域。
在栅极区域中，提供了形成在沟道层3上的绝缘层14和用于控制沟道导电性的栅电极13a。在第一区域中，提供了第一电极11a，其可以用作源电极或漏电极。在第二区域中，提供了第二电极12b，其可以用作漏电极或源电极，与第一电极11a相对。在栅极区域和第一区域之间以及在栅极区域和第二区域之间，形成了多数载流子可以通过的漂移区。
衬底1可以由半导体例如Si、SiC、GaN的晶片形成，在这里，其是由具有相对较高载流子浓度的n+层形成的。在衬底1的背面上，形成了一般接地的公共电极10a。
尤其是，衬底1和各层2和3优选由半导体材料SiC形成，其相比Si具有近似三倍大的能隙、近似十倍大的击穿电场、近似两倍高的饱和电子速度以及近似三倍大的导热性的优良物理性质，由此导致具有小尺寸和大容量的功率FET器件。另外，当沟道层3由SiC形成时，与Si基的MOS-FET相似，绝缘层14可以通过利用具有预定开口的掩模的氧化工艺由SiO2形成。
利用化学汽相沉积(CVD)等外延生长缓冲层2，在这里，其是由具有相对低的载流子浓度的p-层形成。
还利用化学汽相沉积(CVD)等外延生长沟道层3，在这里，其是由具有正常载流子浓度的n层形成的。
在栅极区域中，通过扩散或离子注入p型掺杂剂形成具有正常载流子浓度的p层15。在p层15上，形成栅电极13a。在第一区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层11。在n+接触层11上，形成第一电极11a。在第二区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层12。在n+接触层12上，形成第二电极12a。
接下来，下面将描述该器件的操作。当利用公共电极10a的参考电压(＝0伏)，将正栅电压施加到栅电极13a时，导致产生可以用作沟道的反型层。在该状态下，当将正电压+V施加到第一电极11a并将负电压-V施加到第二电极12a时，正向电流流过该路径从第一电极11a经由n+接触层11、左漂移区、栅极区域内的沟道、右漂移区和n+接触层12到第二电极12a。接下来，将负栅电压施加到栅电极13a，以便反型层消失以减小沟道的导电性，由此增加该路径的电阻并抑制正向电流。
其间，在将正栅电压施加到栅电极13a的状态下，当将负电压-V施加到第一电极11a并将正电压+V施加到第二电极12a时，反向电流流过该路径从第二电极12a经由n+接触层12、右漂移区、栅极区域内的沟道、左漂移区和n+接触层11到第一电极11a。接下来，将负栅电压施加到栅电极13a以减小沟道的导电性，由此增加该路径的电阻并抑制反向电流。
由此，第一和第二电极11a和12a可以交替地用作源电极或漏电极，并且可以通过改变栅电压控制双向流动的AC电流。顺便提及，可根据增强或耗尽模式的MOS-FET的特性任选地设计将被改变的栅电压的范围。
在如同以上提到的矩阵转换器一样控制AC功率的情况下，优选双向场效应晶体管的正向特性和反向特性(例如，漏电流与漏-源电压、漏电流与栅-源电压、导通电阻、栅-源电容、反向电压等)彼此基本相等。
对于一种方式，包括栅电极13a的栅极区域优选设置在包括第一电极11a的第一区域和包括第二电极12a的第二区域的中心。由此，左漂移区的长度L1等于右漂移区的长度L2，由此使正反向特性彼此基本相等。
对于另一种方式，栅电极13a和第一电极11a之间的间隔优选基本等于栅电极13a和第二电极12a之间的另一间隔，由此使正反向特性彼此基本相等。
对于又一种方式，栅极区域的沟道和n+接触层11之间的间隔优选基本等于栅极区域的沟道和n+第二接触层12之间的另一间隔，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的载流子浓度优选基本等于n+接触层12的载流子浓度，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的深度优选基本等于n+接触层12的深度，由此使正反向特性彼此基本相等。
(第五实施例)
图5是示出根据本发明的双向场效应晶体管的另一实例的截面图。在这里，将说明具有金属和半导体的肖特基结的MES(金属-半导体)FET。在MES-FET的情况下，由肖特基结引起的耗尽层能改变沟道的导电性。
在衬底1上形成缓冲层2，在该缓冲层2上形成沟道层3。在沟道层3中，存在包括与衬底1的主表面平行的沟道的栅极区域、提供在沟道第一侧(图的左侧)上的第一区域、和提供在沟道第二侧(图的右侧)上的第二区域。
在栅极区域中，提供了用于控制沟道导电性的栅电极13a。在第一区域中，提供了第一电极11a，其可以用作源电极或漏电极。在第二区域中，提供了第二电极12a，其可以用作漏电极或源电极，与第一电极11a相对。在栅极区域和第一区域之间以及在栅极区域和第二区域之间，形成了多数载流子可以通过的漂移区。
衬底1可以由半导体例如Si、SiC、GaN的晶片形成，在这里，其是由具有相对较高载流子浓度的n+层形成的。在衬底1的背面上，形成了一般接地的公共电极10a。
尤其是，衬底1和各层2和3优选由半导体材料SiC形成，其相比Si具有近似三倍大的能隙、近似十倍大的击穿电场、近似两倍高的饱和电子速度以及近似三倍大的导热性的优良物理性质，由此导致具有小尺寸和大容量的功率FET器件。
利用化学汽相沉积(CVD)等外延生长缓冲层2，在这里，其是由具有相对低的载流子浓度的p-层形成。
还利用化学汽相沉积(CVD)等外延生长沟道层3，在这里，其是由具有正常载流子浓度的n层形成的。
在栅极区域中，在沟道层3上直接形成栅电极13a。在第一区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层11。在n+接触层11上，形成第一电极11a。在第二区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层12。在n+接触层12上，形成第二电极12a。
接下来，下面将描述该器件的操作。当利用公共电极10a的参考电压(＝0伏)，将正栅电压施加到栅电极13a时，栅极区域中的耗尽层减少。在该状态下，当将正电压+V施加到第一电极11a并将负电压-V施加到第二电极12a时，正向电流流过该路径从第一电极11a经由n+接触层11、左漂移区、栅极区域内的沟道、右漂移区和n+接触层12到第二电极12a。接下来，将负栅电压施加到栅电极13a，以便增加耗尽层以减小沟道的导电性，由此增加该路径的电阻并抑制正向电流。
其间，在将正栅电压施加到栅电极13a的状态下，当将负电压-V施加到第一电极11a并将正电压+V施加到第二电极12a时，反向电流流过该路径从第二电极12a经由n+接触层12、右漂移区、栅极区域内的沟道、左漂移区和n+接触层11到第一电极11a。接下来，将负栅电压施加到栅电极13a以减小沟道的导电性，由此增加该路径的电阻并抑制反向电流。
由此，第一和第二电极11a和12a可以交替地用作源电极或漏电极，并且通过改变栅电压可以控制双向流动的AC电流。
在如同以上提到的矩阵转换器一样控制AC功率的情况下，优选双向场效应晶体管的正向特性和反向特性(例如，漏电流与漏-源电压、漏电流与栅-源电压、导通电阻、栅-源电容、反向电压等)彼此基本相等。
对于一种方式，包括栅电极13a的栅极区域优选设置在包括第一电极11a的第一区域和包括第二电极12a的第二区域的中心，也就是如图5所示，栅极区域的中心线S和第一区域之间的距离L1优选等于栅极区域的中心线S和第二区域的长度L2。由此，左漂移区的长度L1等于右漂移区的长度L2，由此使正反向特性彼此基本相等。
对于另一种方式，栅电极13a和第一电极11a之间的间隔优选基本等于栅电极13a和第二电极12a之间的另一间隔，由此使正反向特性彼此基本相等。
对于又一种方式，栅极区域的沟道和n+接触层11之间的间隔优选基本等于栅极区域的沟道和n+第二接触层12之间的另一间隔，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的载流子浓度优选基本等于n+接触层12的载流子浓度，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的深度优选基本等于n+接触层12的深度，由此使正反向特性彼此基本相等。
(第六实施例)
图6是示出根据本发明的双向场效应晶体管的另一实例的截面图。在这里，将说明具有场电极(field plate)结构的MES-FET。提供这种场电极结构用于减轻半导体内部的电场集中并提高击穿电压。在这里，说明了场电极结构位于栅电极附近，但可位于源或漏电极附近。
在衬底1上形成缓冲层2，在该缓冲层2上形成沟道层3。在沟道层3中，存在包括与衬底1的主表面平行的沟道的栅极区域、提供在沟道第一侧(图的左侧)上的第一区域、和提供在沟道第二侧(图的右侧)上的第二区域。
在栅极区域中，提供了用于控制沟道导电性的栅电极13a。在第一区域中，提供了第一电极11a，其可以用作源电极或漏电极。在第二区域中，提供了第二电极12b，其可以用作漏电极或源电极，与第一电极11a相对。在栅极区域和第一区域之间以及在栅极区域和第二区域之间，形成了多数载流子可以通过的漂移区。
衬底1可以由半导体例如Si、SiC、GaN的晶片形成，在这里，其是由具有相对较高载流子浓度的n+层形成的。在衬底1的背面上，形成了一般接地的公共电极10a。
尤其是，衬底1和各层2和3优选由半导体材料SiC形成，其相比Si具有近似三倍大的能隙、近似十倍大的击穿电场、近似两倍高的饱和电子速度以及近似三倍大的导热性的优良物理性质，由此导致具有小尺寸和大容量的功率FET器件。
利用化学汽相沉积(CVD)等外延生长缓冲层2，在这里，其是由具有相对低的载流子浓度的p-层形成。
也利用化学汽相沉积(CVD)等外延生长沟道层3，在这里，其是由具有正常载流子浓度的n层形成的。在沟道层3上，除电极的每个位置外，形成SiO2的绝缘层16。
在栅极区域中，在沟道层3上直接形成栅电极13a，并且在绝缘层16上提供导电场电极13b，以围绕栅电极13a的外围边缘。由于电场集中发生在沟道层3内部栅电极13a的边缘附近，所以场电极13b可以起作用，以减轻边缘附近的电场集中。
在第一区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层11。在n+接触层11上，形成第一电极11a。在第二区域中，通过扩散或离子注入n型掺杂剂形成具有相对较高载流子浓度的n+接触层12。在n+接触层12上，形成第二电极12a。
接下来，下面将描述该器件的操作。当利用公共电极10a的参考电压(＝0伏)，将正栅电压施加到栅电极13a时，栅极区域中的耗尽层减少。在该状态下，当将正电压+V施加到第一电极11a而将负电压-V施加到第二电极12a时，正向电流流过该路径从第一电极11a经由n+接触层11、左漂移区、栅极区域内的沟道、右漂移区和n+接触层12到第二电极12a。接下来，将负栅电压施加到栅电极13a，以便增加耗尽层以减小沟道的导电性，由此增加该路径的电阻并抑制正向电流。
其间，在将正栅电压施加到栅电极13a的状态下，当将负电压-V施加到第一电极11a而将正电压+V施加到第二电极12a时，反向电流流过该路径从第二电极12a经由n+接触层12、右漂移区、栅极区域内的沟道、左漂移区和n+接触层11到第一电极11a。接下来，将负栅电压施加到栅电极13a以减小沟道的导电性，由此增加该路径的电阻并抑制反向电流。
由此，第一和第二电极11a和12a可以交替地用作源电极或漏电极，并且通过改变栅电压可以控制双向流动的AC电流。
在如同以上提到的矩阵转换器一样控制AC功率的情况下，优选双向场效应晶体管的正向特性和反向特性(例如，漏电流与漏-源电压、漏电流与栅-源电压、导通电阻、栅-源电容、反向电压等)彼此基本相等。
对于一种方式，包括栅电极13a的栅极区域优选设置在包括第一电极11a的第一区域和包括第二电极12a的第二区域的中心，也就是如图6所示，栅极区域的中心线S和第一区域之间的距离L1优选等于栅极区域的中心线S和第二区域的长度L2。由此，左漂移区的长度L1等于右漂移区的长度L2，由此使正反向特性彼此基本相等。
对于另一种方式，栅电极13a和第一电极11a之间的间隔优选基本等于栅电极13a和第二电极12a之间的另一间隔，由此使正反向特性彼此基本相等。
对于又一种方式，栅极区域的沟道和n+接触层11之间的间隔优选基本等于栅极区域的沟道和n+第二接触层12之间的另一间隔，由此使正反特性彼此基本相等。
对于又一种方式，n+接触层11的载流子浓度优选基本等于n+接触层12的载流子浓度，由此使正反向特性彼此基本相等。
对于又一种方式，n+接触层11的深度优选基本等于n+接触层12的深度，由此使正反向特性彼此基本相等。
顺便提及，在每一个上述实施例中，衬底1和沟道层3是n型的，而缓冲层2、RESURF层4(图3)和p层15(图4)是p型的。但本发明也可以应用到具有相反导电型的各层的情况。
[工业实用性]
本发明提出了新的双向场效应晶体管，它们在各种AC功率控制装置(例如矩阵转换器)规模缩小和提高容量方面非常有用。

Claims (9)

1.一种双向场效应晶体管，包括：
半导体衬底；
栅极区域，其形成在该半导体衬底上，该区域包括平行于衬底主表面的沟道，和用于控制该沟道导电性的栅电极；
第一区域，其提供在该沟道的第一侧上；和
第二区域，其提供在该沟道的第二侧上；
其中通过施加到栅电极的栅电压来控制从第一区域经过沟道流到第二区域的第一电流和从第二区域经过沟道流到第一区域的第二电流。
2.根据权利要求1的双向场效应晶体管，其中该栅极区域设置在该第一区域和第二区域的中心。
3.根据权利要求1的双向场效应晶体管，其中该栅电极和居于该第一区域中的第一电极之间的间隔基本等于该栅电极和居于该第二区域中的第二电极之间的另一间隔。
4.根据权利要求1的双向场效应晶体管，其中该栅极区域的沟道和居于该第一区域中的第一接触层之间的间隔基本等于该栅极区域的沟道和居于该第二区域中的第二接触层之间的另一间隔。
5.根据权利要求1的双向场效应晶体管，其中该晶体管是其中栅极区域包括p-n结的结型。
6.根据权利要求1的双向场效应晶体管，其中该晶体管是其中栅极区域包括金属层、绝缘层和半导体层的MIS型。
7.根据权利要求1的双向场效应晶体管，其中该晶体管是其中栅极区域包括金属和半导体的肖特基结的MES型。
8.根据权利要求1的双向场效应晶体管，其中该半导体衬底由SiC形成。
9.一种矩阵转换器，包括：
多条输入线，具有第一频率的交变电流在其中流动；
多条输出线，具有第二频率的交变电流在其中流动；
多个开关器件，用于控制各输入线和各输出线之间的开和关；
其中对于开关器件，使用根据权利要求1至8中任一项所述的双向场效应晶体管。
CNA2005800425246A 2004-12-09 2005-09-30 双向场效应晶体管和矩阵转换器 Pending CN101076882A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP356947/2004 2004-12-09
JP2004356947A JP2006165387A (ja) 2004-12-09 2004-12-09 双方向型電界効果トランジスタおよびマトリクスコンバータ

Publications (1)

Publication Number Publication Date
CN101076882A true CN101076882A (zh) 2007-11-21

Family

ID=36577772

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800425246A Pending CN101076882A (zh) 2004-12-09 2005-09-30 双向场效应晶体管和矩阵转换器

Country Status (8)

Country Link
US (1) US20090154210A1 (zh)
EP (1) EP1821340A1 (zh)
JP (1) JP2006165387A (zh)
KR (1) KR20070084364A (zh)
CN (1) CN101076882A (zh)
CA (1) CA2590147A1 (zh)
TW (1) TW200637012A (zh)
WO (1) WO2006061942A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777498A (zh) * 2010-01-12 2010-07-14 上海宏力半导体制造有限公司 带浅表外延层的外延片形成方法及其外延片
CN114695564A (zh) * 2022-03-04 2022-07-01 电子科技大学 一种高压碳化硅功率场效应晶体管及高低压集成电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2084750A4 (en) * 2006-11-20 2010-12-22 Panasonic Corp SEMICONDUCTOR DEVICE AND ITS TRAINING METHOD
JP2008192985A (ja) * 2007-02-07 2008-08-21 Seiko Instruments Inc 半導体装置、及び半導体装置の製造方法
JP4865606B2 (ja) * 2007-03-08 2012-02-01 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7525138B2 (en) * 2007-05-03 2009-04-28 Dsm Solutions, Inc. JFET device with improved off-state leakage current and method of fabrication
EP2887402B1 (en) * 2007-09-12 2019-06-12 Transphorm Inc. III-nitride bidirectional switches
KR20100123589A (ko) * 2008-02-22 2010-11-24 스미토모덴키고교가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP2010088272A (ja) * 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 接合型電界効果トランジスタの駆動装置および駆動方法
JP5278052B2 (ja) * 2009-03-06 2013-09-04 パナソニック株式会社 マトリクスコンバータ回路
US8754496B2 (en) 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
JP6084533B2 (ja) 2013-07-12 2017-02-22 富士フイルム株式会社 テストチャート形成方法、装置及びプログラム、並びに画像補正方法
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762806A (en) * 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JPS60142568A (ja) * 1983-12-29 1985-07-27 Sharp Corp 炭化珪素電界効果トランジスタの製造方法
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
JPH06151473A (ja) * 1992-11-09 1994-05-31 Oki Electric Ind Co Ltd 化合物半導体素子およびその製造方法
JPH06196646A (ja) * 1992-12-22 1994-07-15 Oki Electric Ind Co Ltd 半導体装置の駆動方法
JPH0888238A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 化合物半導体電界効果トランジスタおよびそれを用いた化合物半導体集積回路
JP3077599B2 (ja) * 1996-09-20 2000-08-14 日本電気株式会社 電界効果トランジスタ
JP2996929B2 (ja) * 1997-04-04 2000-01-11 株式会社東芝 マイクロ波スイッチ素子
JP4019263B2 (ja) * 2002-10-11 2007-12-12 富士電機ホールディングス株式会社 交流−交流直接変換形電力変換装置
JP4547858B2 (ja) * 2003-01-10 2010-09-22 住友電気工業株式会社 横型接合型電界効果トランジスタおよびその製造方法
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777498A (zh) * 2010-01-12 2010-07-14 上海宏力半导体制造有限公司 带浅表外延层的外延片形成方法及其外延片
CN114695564A (zh) * 2022-03-04 2022-07-01 电子科技大学 一种高压碳化硅功率场效应晶体管及高低压集成电路
CN114695564B (zh) * 2022-03-04 2023-11-07 电子科技大学 一种高压碳化硅功率场效应晶体管及高低压集成电路

Also Published As

Publication number Publication date
JP2006165387A (ja) 2006-06-22
US20090154210A1 (en) 2009-06-18
CA2590147A1 (en) 2006-06-15
KR20070084364A (ko) 2007-08-24
EP1821340A1 (en) 2007-08-22
WO2006061942A1 (ja) 2006-06-15
TW200637012A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
CN101076882A (zh) 双向场效应晶体管和矩阵转换器
CN1280914C (zh) 半导体器件及其制造方法
CN1262019C (zh) 半导体器件
CN1265467C (zh) 半导体装置
CN1245800C (zh) 采用续流二极管的负载驱动电路
CN1639875A (zh) 功率半导体器件
Millan A review of WBG power semiconductor devices
CN1317771C (zh) 绝缘栅型半导体器件
CN1238904C (zh) 横向结型场效应晶体管
CN1295795C (zh) 电力半导体器件
CN101057336A (zh) 半导体器件及其制造方法
CN1220270C (zh) 半导体器件及其制造方法
CN1372327A (zh) 半导体器件及其制备方法
CN1592950A (zh) 半导体器件及其制造方法
CN1950947A (zh) 半导体器件
CN1691349A (zh) 反向导通型半导体元件及其制造方法
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1921150A (zh) Dmosfet和平面型mosfet
CN1649168A (zh) 半导体器件
CN1921147A (zh) 氮化物半导体元件
CN101055894A (zh) 半导体装置及其制造方法
CN1812127A (zh) 纵型栅极半导体装置及其制造方法
CN1866541A (zh) 场效应晶体管和制造场效应晶体管的方法
CN1297580A (zh) 静电保护电路以及使用了该电路的半导体集成电路
CN1846310A (zh) 氮化物半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication