CN114695564A - 一种高压碳化硅功率场效应晶体管及高低压集成电路 - Google Patents
一种高压碳化硅功率场效应晶体管及高低压集成电路 Download PDFInfo
- Publication number
- CN114695564A CN114695564A CN202210208877.4A CN202210208877A CN114695564A CN 114695564 A CN114695564 A CN 114695564A CN 202210208877 A CN202210208877 A CN 202210208877A CN 114695564 A CN114695564 A CN 114695564A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- voltage
- field effect
- effect transistor
- power field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 494
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 493
- 230000005669 field effect Effects 0.000 title claims abstract description 273
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于半导体器件技术领域，涉及碳化硅半导体器件及集成电路，具体提供一种高压碳化硅功率场效应晶体管及高低压集成电路，以解决传统SiC MOSFET器件的沟道迁移率低、导通电阻高以及高温栅氧可靠性的问题；同时，基于该高压碳化硅功率场效应晶体管器件，实现其与低压器件的同一衬底集成，为新型的SiC集成电路及功率集成电路技术提供新的实现途径。本发明高压碳化硅功率场效应晶体管的沟道迁移率大大增加，比导通电阻大大降低；同时，由于新型场效应晶体管没有栅氧介质层，能够避免SiC MOSFET的栅氧高温可靠性问题，使得器件能够在高温工作，而且新型场效应晶体管能够很好的实现高低压器件的集成，能够较好地用于高温集电路和高温功率集成电路。
Description
技术领域
本发明属于半导体器件技术领域，涉及碳化硅半导体器件及集成电路，具体为一种高压碳化硅功率场效应晶体管及高低压集成电路。
背景技术
二十世纪九十年代以来，碳化硅(SiC)技术飞速发展，同时促进了碳化硅材料所构成的半导体器件的发展；与普通的硅材料相比，碳化硅具有更大的禁带宽度，所以其拥有更高的击穿电场，同时碳化硅材料拥有较更高的热导率，因此适用于高温条件下，且其拥有较高的电流密度。尤其在场效应晶体管(FET)的开发与应用方面，与相同功率等级的硅基场效应晶体管(FET)相比，碳化硅FET有更小的导通电阻，其开关损耗相比于同等级的硅基FET也大幅降低，使之适用于更高的工作频率，另由于其高温稳定性也使得碳化FET可以应用于高温领域；并且用碳化硅材料制备的功率器件及功率集成电路性能要高于普通硅材料的功率器件，因此碳化硅材料具有更广阔的应用前景。
但是，由于注入离子在碳化硅中的扩散系数较小，无法形成较深的结，使得器件与器件间的隔离变得困难，因此在同一衬底上制作互补型FET器件以及实现高压器件与低压器件的集成(功率集成电路)存在困难，同时由于SiC中反型层中载流子的迁移率极低，无法制作出高性能和在高温环境中应用的CMOS集成电路。
为了克服该问题，本发明提出了高沟道迁移率的新型的高压碳化硅功率场效应晶体管器件，并实现其与低压场效应晶体管器件间的集成。
发明内容
本发明的目的在于提供一种高压碳化硅功率场效应晶体管器件，以解决传统MOS器件的沟道迁移率低以及导通电阻高的问题；同时，基于该高压碳化硅功率场效应晶体管器件，实现其与低压器件的同一衬底集成，为新型的SiC集成电路及功率集成电路技术提供新的实现途径。
为实现上述发明目的，本发明技术方案如下：
一种高压碳化硅功率场效应晶体管，其特征在于，所述高压碳化硅功率场效应晶体管采用对称结构，包括：设置于第一导电类型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅第二导电类型阱区；碳化硅第二导电类型阱区中依次设置的第一个碳化硅第二导电类型重掺杂源极区、第一个碳化硅第一导电类型重掺杂栅极区、第一个碳化硅第一导电类型掺杂区、碳化硅第二导电类型重掺杂漏极区、第二个碳化硅第一导电类型掺杂区、第二个碳化硅第一导电类型重掺杂栅极区、第二个碳化硅第二导电类型重掺杂源极区，第一个碳化硅第二导电类型重掺杂源极区与第二个碳化硅第二导电类型重掺杂源极区上均设置金属化源极(S)，碳化硅第二导电类型重掺杂漏极区上设置金属化漏极(D)，第一个碳化硅第一导电类型重掺杂栅极区与第二个碳化硅第一导电类型重掺杂栅极区上均设置金属化栅极(G)。
进一步的，所述第一导电类型为P型，所述场效应晶体管为高压N型碳化硅功率场效应晶体管；所述第一导电类型为N型，所述场效应晶体管为高压P型碳化硅功率场效应晶体管。
基于上述高压N型碳化硅功率场效应晶体管，本发明还提供一种高低压集成电路，包括：设置于同一P型SiC衬底或未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)及高压碳化硅功率场效应晶体管，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于低压N型碳化硅功率场效应晶体管的源极，所述低压P型碳化硅功率场效应晶体管与高压碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于高压碳化硅功率场效应晶体管的源极，所述碳化硅P型隔离区由设置于衬底上的碳化硅P型掺杂隔离区及其上的碳化硅P型重掺杂隔离区构成。
进一步的，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接高电位(VDD)，低压N型碳化硅功率场效应晶体管的源极接地(GND)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压碳化硅功率场效应晶体管的源极与低压N型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。
基于上述高压P型碳化硅功率场效应晶体管，本发明还提供一种高低压集成电路，包括：设置于同一N型SiC衬底或未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)及高压碳化硅功率场效应晶体管，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管之间设置碳化硅N型隔离区、该碳化硅N型隔离区连接于低压P型碳化硅功率场效应晶体管的源极，所述低压N型碳化硅功率场效应晶体管与高压碳化硅功率场效应晶体管之间设置碳化硅N型隔离区、该碳化硅N型隔离区连接于低压N型碳化硅功率场效应晶体管的源极，所述碳化硅N型隔离区由设置于衬底上的碳化硅N型掺杂隔离区及其上的碳化硅N型重掺杂隔离区构成。
进一步的，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接地，低压N型碳化硅功率场效应晶体管的源极接低电位，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压碳化硅功率场效应晶体管的源极与低压P型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。
进一步的，基于上述两种高压碳化硅功率场效应晶体管，本发明还提供一种高低压集成电路，包括：同一未掺杂SiC绝缘衬底上依次设置的高压N型碳化硅功率场效应晶体管(HV N-JFET)、第一个低压N型碳化硅功率场效应晶体管(N-JFET)、第一个低压P型碳化硅功率场效应晶体管(P-JFET)、第二个低压N型碳化硅功率场效应晶体管(N-JFET)、第二个低压P型碳化硅功率场效应晶体管(P-JFET)及高压P型碳化硅功率场效应晶体管(HV P-JFET)；其中，第一个低压N型碳化硅功率场效应晶体管与第一个低压P型碳化硅功率场效应晶体管构成第一个反相器，第二个低压N型碳化硅功率场效应晶体管、第二个低压P型碳化硅功率场效应晶体管构成第二个反相器；每个反相器中，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极，第二个低压N型碳化硅功率场效应晶体管的源极(S)接低电位(-VEE)，第一个低压P型碳化硅功率场效应晶体管的源极(S)接高电位(VDD)；第一个反相器的输出电极接高压N型碳化硅功率场效应晶体管的栅极，第二个反相器的输出电极接高压P型碳化硅功率场效应晶体管的栅极；高压N型碳化硅功率场效应晶体管的漏极连接偏置电压VBUS，高压P型碳化硅功率场效应晶体管的漏极接地；第一个低压N型碳化硅功率场效应晶体管与第二个低压P型碳化硅功率场效应晶体管的源极相连为盆电压(Vtub)，高压N型碳化硅功率场效应晶体管与高压P型碳化硅功率场效应晶体管的源极连接盆电压(Vtub)，盆电压Vtub连接负载ZL到地，构成了半桥功率集成电路。
一种高压碳化硅功率场效应晶体管，其特征在于，所述高压碳化硅功率场效应晶体管采用三维结构，包括：沿从左向右方向依次邻接设置的第一个碳化硅第一种导电类型重掺杂区、碳化硅第二种导电类型重掺杂源极区与第二个碳化硅第一种导电类型重掺杂区，对应于第一个碳化硅第一种导电类型重掺杂区沿从前向后方向依次分隔设置的第一个碳化硅第一种导电类型重掺杂栅极区与第三个碳化硅第一种导电类型重掺杂区、以及邻接于第三个碳化硅第一种导电类型重掺杂区设置的第一个碳化硅第一种导电类型掺杂区，对应于碳化硅第二种导电类型重掺杂源极区沿从前向后方向依次邻接设置的碳化硅第二种导电类型漂移区与碳化硅第二种导电类型重掺杂漏极区，对应于第二个碳化硅第一种导电类型重掺杂区沿从前向后方向依次分隔设置的第二个碳化硅第一种导电类型重掺杂栅极区与第四个碳化硅第一种导电类型重掺杂区、以及邻接于第四个碳化硅第一种导电类型重掺杂区设置的第二个碳化硅第一种导电类型掺杂区，碳化硅第二种导电类型重掺杂源极区上设置金属化源极(S)、第一个碳化硅第一种导电类型重掺杂栅极区与第二个碳化硅第一种导电类型重掺杂栅极区上均设置金属化栅极(G)、碳化硅第二种导电类型重掺杂漏极区上设置金属化漏极(D)，第三个碳化硅第一种导电类型重掺杂区与第四个碳化硅第一种导电类型重掺杂区连接于金属化源极(S)。
进一步的，所述第一导电类型为P型，所述场效应晶体管为高压N型碳化硅功率场效应晶体管；所述第一导电类型为N型，所述场效应晶体管为高压P型碳化硅功率场效应晶体管。
基于上述两种高压碳化硅功率场效应晶体管，本发明还提供一种高低压集成电路，包括：设置于同一未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)、高压N型碳化硅功率场效应晶体管及高压P型碳化硅功率场效应晶体管；
所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接高电位(VDD)，低压N型碳化硅功率场效应晶体管的源极接地(GND)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压N型碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压N型碳化硅功率场效应晶体管的源极与低压N型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压；
或者，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接地，低压N型碳化硅功率场效应晶体管的源极接低电位，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压P型碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压P型碳化硅功率场效应晶体管的源极与低压P型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。
本发明的有益效果在于：
本发明提供一种新型高压碳化硅功率场效应晶体管及高低压集成电路，与金属氧化物半导体场效应晶体管(MOSFET)相比，这种高压碳化硅功率场效应晶体管的沟道迁移率大大增加，比导通电阻可以大降低。同时，由于提出的新型场效应晶体管没有栅氧介质层，可以避免SiC MOSFET的栅氧高温可靠性问题，使得新型场效应晶体管可以在高温工作，而且新型场效应晶体管能够很好的实现高低压器件的集成，可以较好地用于高温集电路和高温功率集成电路。
附图说明
图1为实施例1中高压N型JFET器件与低压器件的集成电路的结构示意图。
图2为实施例1中反相器的电路原理图。
图3为实施例1中反相器的输入输出特性曲线。
图4为实施例2中高压P型JFET器件与低压器件的集成电路的结构示意图。
图5为实施例3中半桥功率集成电路的结构示意图。
图6为实施例3中半桥功率集成电路的电路原理图。
图7为实施例4中高压N型JFET器件、高压P型JFET器件与低压器件的集成电路的结构示意图。
图8为实施例4中集成电路的电路原理图。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
实施例1
本实施例提供一种高压N型碳化硅功率场效应晶体管(HV N-JFET)，其结构如图1所示，所述高压碳化硅功率场效应晶体管采用对称结构，具体包括：设置于P型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅N型阱区1-1；碳化硅N型阱区中依次设置的第一碳化硅N型重掺杂源极区1-2、第一碳化硅P型重掺杂栅极区1-3、第一碳化硅P型掺杂区1-4、碳化硅N型重掺杂漏极区1-5、第二碳化硅P型掺杂区1-6、第二碳化硅P型重掺杂栅极区1-7、第二碳化硅N型重掺杂源极区1-8，第一碳化硅N型重掺杂源极区与第二碳化硅N型重掺杂源极区上均设置金属化源极(S)，碳化硅N型重掺杂漏极区上设置金属化漏极(D)，第一碳化硅P型重掺杂栅极区与第二碳化硅P型重掺杂栅极区上均设置金属化栅极(G)。
基于上述高压碳化硅功率场效应晶体管(HV N-JFET)，本发明还提供一种高压N型JFET器件与低压器件的集成电路，如图1所示，包括：设置于同一P型SiC衬底或未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)及高压N型碳化硅功率场效应晶体管(HV N-JFET)，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于低压N型碳化硅功率场效应晶体管的源极，所述低压P型碳化硅功率场效应晶体管与高压N型碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于高压N型碳化硅功率场效应晶体管的源极，所述碳化硅P型隔离区由设置于衬底上的碳化硅P型掺杂隔离区及其上的碳化硅P型重掺杂隔离区构成；
本实施例中的P-JFET的漏极(D)与N-JFET的漏极(D)相连接，P-JFET的栅极(G)与N-JFET的栅极(G)相连接，构成反相器电路，如图2所示，P-JFET和N-JFET的栅极(G)为输入电极(Vin)，P-JFET和N-JFET的漏极(D)为输出电极(Vout)，P-JFET的源极(S)接高电位(VDD)，N-JFET的源极(S)接地(GND)，该反相器的电路仿真出输入输出特征曲线如图3所示；进一步的，该反相器与高压碳化硅功率场效应晶体管(HV N-JFET)构成一个集成碳化硅驱动电路。在这个集成碳化硅驱动电路中，反相器的输出电极(Vout)与HV N-JFET的栅极(G)相连接，HVN-JFET的源极(S)与反相器中的N-JFET的源极(S)相连接，HV N-JFET的漏极(D)连接一个负载(ZL),负载(ZL)的另一端连接一个偏压(VBUS)。
进一步的，所述低压N型碳化硅功率场效应晶体管(N-JFET)包括：设置于P型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅N型阱区，碳化硅N型阱区中依次设置的碳化硅N型重掺杂源极区、碳化硅P型重掺杂栅极区、碳化硅N型重掺杂漏极区，以及源极区、碳化硅栅极区、漏极区上对应设置的金属化源极、栅极、漏极；所述低压P型碳化硅功率场效应晶体管(P-JFET)包括：设置于P型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅N型阱区，碳化硅N型阱区中依次设置的碳化硅N型重掺杂源极区与碳化硅P型掺杂区，碳化硅P型掺杂区中依次设置的碳化硅P型重掺杂源极区、碳化硅N型重掺杂栅极区、碳化硅P型重掺杂漏极区16，以及源极区、栅极区、漏极区上对应设置的金属化源极、栅极、漏极。
本实施例提供的高压N型碳化硅功率场效应晶体管(HV N-JFET)中，第一碳化硅P型掺杂区1-4与第二碳化硅P型掺杂区1-6能够使碳化硅N型阱区的掺杂浓度增大，从而使得导通时的电流密度增大，降低导通电阻；源电极(S)的电位与低压器件工作电压相接近，而HV N-JFET高电位端(D电极)位于器件的中间，很好地实现了高压器件与低压器件间隔离问题，由低压器件构成的集成电路可以直接用于控制高压器件的栅极工作；同时，碳化硅P型隔离区进一步实现器件间的隔离，使得高压器件与低压器件能够做到同一衬底的集成。
实施例2
本实施例提供一种高压P型碳化硅功率场效应晶体管(HV P-JFET)，其结构如图4所示，所述高压碳化硅功率场效应晶体管采用对称结构，具体包括：设置于N型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅P型阱区2-1；碳化硅P型阱区中依次设置的第一碳化硅P型重掺杂源极区2-2、第一碳化硅N型重掺杂栅极区2-3、第一碳化硅N型掺杂区2-4、碳化硅P型重掺杂漏极区2-5、第二碳化硅N型掺杂区2-6、第二碳化硅N型重掺杂栅极区2-7、第二碳化硅P型重掺杂源极区2-8，第一碳化硅P型重掺杂源极区与第二碳化硅P型重掺杂源极区上均设置金属化源极(S)，碳化硅P型重掺杂漏极区上设置金属化漏极(D)，第一碳化硅N型重掺杂栅极区与第二碳化硅N型重掺杂栅极区上均设置金属化栅极(G)。
基于本实施例中高压P型碳化硅功率场效应晶体管(HV P-JFET)，同样能够实现同一N型SiC衬底或未掺杂SiC绝缘衬底上高压器件与低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)的集成。
实施例3
基于实施例1中的高压N型碳化硅功率场效应晶体管(HV N-JFET)与实施例2中的高压P型碳化硅功率场效应晶体管(HV P-JFET)，本实施例提供一种在未掺杂SiC绝缘衬底上高压器件与低压器件的集成电路，如图5所示，包括：同一未掺杂SiC绝缘衬底上依次设置的高压N型碳化硅功率场效应晶体管(HV N-JFET)、第一低压N型碳化硅功率场效应晶体管(N-JFET)、第一低压P型碳化硅功率场效应晶体管(P-JFET)、第二低压N型碳化硅功率场效应晶体管(N-JFET)、第二低压P型碳化硅功率场效应晶体管(P-JFET)及高压P型碳化硅功率场效应晶体管(HV P-JFET)；其中，第一低压N型碳化硅功率场效应晶体管与第一低压P型碳化硅功率场效应晶体管构成第一反相器，第二低压N型碳化硅功率场效应晶体管、第二低压P型碳化硅功率场效应晶体管构成第二反相器，两个反相器中的低压P-JF ET和低压N-JFET的栅极(G)分别为输入电极(Vin1和Vin2)，第一反相器中的低压P-JFET和低压N-JFET的漏极(D)接高压HV N-JFET的栅极，第二反相器中的低压P-JFET和低压N-JFE T的漏极(D)接高压HV P-JFET的栅极；第二低压N-JFET的源极(S)接低电位(-VEE)，第一低压P-JFET的源极(S)接高电位(VDD)；第一低压N-JFET的源极和第二低压P-JFET的源极相连为盆电压(Vtub)，高压HV N-JFET的源极和高压HV P-JFET的源极相连为盆电压(Vtub)，高压HV N-JFET的漏极连接偏置电压VBUS，盆电压Vtub连接一个负载ZL、负载的另一段接地；等效电路如图6所示，构成了一个半桥功率集成电路。
在本实施例的半桥功率集成电路中，驱动高侧的HV N-JFET栅极和驱动低侧HV P-JFET栅极的两个反相器的参考电位均与盆电位Vtub相连，即高侧和低侧的两个高压器的驱动电路只需一个参考电位盆电位Vtub即可；与传统的半桥功率集成电路中高侧和低侧高压器件的驱动电路分别以“地”和Vtub作为参考电位相比，本发明不再需要高压电平位移电路，大大简化了驱动电路的复杂性，减少了驱动电路的芯片面积，节省了生产成本。
实施例4
本实施例提供一种高压N型碳化硅功率场效应晶体管(HV N-JFET)，其结构如图7所示，所述高压碳化硅功率场效应晶体管采用三维结构，具体包括：沿从左向右方向依次邻接设置的第一碳化硅P型重掺杂区3-1、碳化硅N型重掺杂源极区3-2与第二碳化硅P型重掺杂区3-3，对应于第一碳化硅P型重掺杂区3-1沿从前向后方向依次分隔设置的第一碳化硅P型重掺杂栅极区3-4与第三碳化硅P型重掺杂区3-5、以及邻接于第三碳化硅P型重掺杂区设置的第一碳化硅P型掺杂区3-6，对应于碳化硅N型重掺杂源极区3-2沿从前向后方向依次邻接设置的碳化硅N型漂移区3-7与碳化硅N型重掺杂漏极区3-8，对应于第二碳化硅P型重掺杂区3-3沿从前向后方向依次分隔设置的第二碳化硅P型重掺杂栅极区3-9与第四碳化硅P型重掺杂区3-10、以及邻接于第四碳化硅P型重掺杂区设置的第二碳化硅P型掺杂区3-11，碳化硅N型重掺杂源极区3-2上设置金属化源极(S)、第一碳化硅P型重掺杂栅极区3-4与第二碳化硅P型重掺杂栅极区3-9上均设置金属化栅极(G)、碳化硅N型重掺杂漏极区3-8上设置金属化漏极(D)，第三碳化硅P型重掺杂区3-5与第四碳化硅P型重掺杂区3-10连接于金属化源极(S)。
上述HV N-JFET器件中，第三碳化硅P型重掺杂区3-5和第四碳化硅P型重掺杂区3-10是衬底连接源极进行接地，第一碳化硅P型掺杂区3-6和第二碳化硅P型掺杂区3-11是为了从衬底连接出来，当给栅极加负电压时，第一碳化硅P型重掺杂栅极区3-4和第二碳化硅P型重掺杂栅极区3-9开始耗尽，耗尽区向碳化硅N型漂移区3-7延展，当加到一定的负电压时，耗尽区夹断，实现器件的关断，因此可以实现器件的开关；器件开启时，在漏极加电压，电流通过碳化硅N型漂移区3-7到达源极，第一碳化硅P型重掺杂区3-1和第二碳化硅P型重掺杂区3-3起到与其它器件相隔离的作用。
本实施例还提供一种高压P型碳化硅功率场效应晶体管(HV P-JFET)，其结构如图7所示，其结构与HV N-JFET器件相同，区别在于：导电类型相互替换。同时，基于所述HV N-JFET器件与HV P-JFET器件，本实施例还提供一种在未掺杂SiC绝缘衬底上高压器件与低压器件的集成电路，包括：同一未掺杂SiC绝缘衬底上依次设置的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)、高压N型碳化硅功率场效应晶体管(HV N-JFET)及高压P型碳化硅功率场效应晶体管(HV P-JFET)；其中，N-JFET和P-JFET构成反相器，N-JFET的源极(S)接相对低电位，P-JFET的源极(S)接零电位，N-JFET的栅极(G)和P-JFET的栅极(G)相连接作输入端，N-JFET和P-JFET的漏极(D)相连接作输出端、连接HV P-JFET的栅极(G)驱动HV P-JFET，HV P-JFET的源极(S)接零电位、漏接(D)接片外负载到母线电压，如图8(1)所示；或者，N-JFET和P-JFET构成反相器，N-JFET的源极(S)接零电位，P-JFET的源极(S)接相对高电位，N-JFET的栅极(G)和P-JFET的栅极(G)相连接作输入端，N-JFET和P-JFET的漏极(D)相连接作输出端、连接HV N-JFET的栅极(G)驱动HV N-JFET，HV N-JFET的源极(S)接零电位、漏接(D)接片外负载到母线电压，如图8(2)所示。
进一步的，低压N型碳化硅功率场效应晶体管(N-JFET)包括：沿从前往后方向依次邻接设置的第一碳化硅P型重掺杂栅极区、碳化硅N型漂移区与第二碳化硅P型重掺杂栅极区，邻接于碳化硅N型漂移区左侧设置的碳化硅N型重掺杂源极区，邻接于碳化硅N型漂移区右侧设置的碳化硅N型重掺杂漏极区，以及源极区、栅极区、漏极区上对应设置的金属化源极、栅极、漏极；低压P型碳化硅功率场效应晶体管(P-JFET)与N-JFET结构相同，区别在于导电类型相互替换。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (8)
1.一种高压碳化硅功率场效应晶体管，其特征在于，所述高压碳化硅功率场效应晶体管采用对称结构，包括：设置于第一导电类型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅第二导电类型阱区；碳化硅第二导电类型阱区中依次设置的第一个碳化硅第二导电类型重掺杂源极区、第一个碳化硅第一导电类型重掺杂栅极区、第一个碳化硅第一导电类型掺杂区、碳化硅第二导电类型重掺杂漏极区、第二个碳化硅第一导电类型掺杂区、第二个碳化硅第一导电类型重掺杂栅极区、第二个碳化硅第二导电类型重掺杂源极区，第一个碳化硅第二导电类型重掺杂源极区与第二个碳化硅第二导电类型重掺杂源极区上均设置金属化源极(S)，碳化硅第二导电类型重掺杂漏极区上设置金属化漏极(D)，第一个碳化硅第一导电类型重掺杂栅极区与第二个碳化硅第一导电类型重掺杂栅极区上均设置金属化栅极(G)。
2.按权利要求1所述高压碳化硅功率场效应晶体管，其特征在于，所述第一导电类型为P型，所述场效应晶体管为高压N型碳化硅功率场效应晶体管；所述第一导电类型为N型，所述场效应晶体管为高压P型碳化硅功率场效应晶体管。
3.一种高低压集成电路，包括：设置于同一P型SiC衬底或未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)及权利要求2所述高压N型碳化硅功率场效应晶体管，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于低压N型碳化硅功率场效应晶体管的源极，所述低压P型碳化硅功率场效应晶体管与高压碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于高压碳化硅功率场效应晶体管的源极，所述碳化硅P型隔离区由设置于衬底上的碳化硅P型掺杂隔离区及其上的碳化硅P型重掺杂隔离区构成；
所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接高电位(VDD)，低压N型碳化硅功率场效应晶体管的源极接地(GND)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压碳化硅功率场效应晶体管的源极与低压N型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。
4.一种高低压集成电路，包括：设置于同一N型SiC衬底或未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)及权利要求2所述高压P型碳化硅功率场效应晶体管，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管之间设置碳化硅N型隔离区、该碳化硅N型隔离区连接于低压P型碳化硅功率场效应晶体管的源极，所述低压N型碳化硅功率场效应晶体管与高压碳化硅功率场效应晶体管之间设置碳化硅N型隔离区、该碳化硅N型隔离区连接于低压N型碳化硅功率场效应晶体管的源极，所述碳化硅N型隔离区由设置于衬底上的碳化硅N型掺杂隔离区及其上的碳化硅N型重掺杂隔离区构成；
所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接地，低压N型碳化硅功率场效应晶体管的源极接低电位，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压碳化硅功率场效应晶体管的源极与低压P型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。
5.一种高低压集成电路，其特征在于，包括：同一未掺杂SiC绝缘衬底上依次设置的权利要求2所述高压N型碳化硅功率场效应晶体管(HV N-JFET)、第一个低压N型碳化硅功率场效应晶体管(N-JFET)、第一个低压P型碳化硅功率场效应晶体管(P-JFET)、第二个低压N型碳化硅功率场效应晶体管(N-JFET)、第二个低压P型碳化硅功率场效应晶体管(P-JFET)及权利要求2所述高压P型碳化硅功率场效应晶体管(HV P-JFET)；其中，第一个低压N型碳化硅功率场效应晶体管与第一个低压P型碳化硅功率场效应晶体管构成第一个反相器，第二个低压N型碳化硅功率场效应晶体管、第二个低压P型碳化硅功率场效应晶体管构成第二个反相器；每个反相器中，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极，第二个低压N型碳化硅功率场效应晶体管的源极(S)接低电位(-VEE)，第一个低压P型碳化硅功率场效应晶体管的源极(S)接高电位(VDD)；第一个反相器的输出电极接高压N型碳化硅功率场效应晶体管的栅极，第二个反相器的输出电极接高压P型碳化硅功率场效应晶体管的栅极；高压N型碳化硅功率场效应晶体管的漏极连接偏置电压VBUS，高压P型碳化硅功率场效应晶体管的漏极接地；第一个低压N型碳化硅功率场效应晶体管与第二个低压P型碳化硅功率场效应晶体管的源极相连为盆电压(Vtub)，高压N型碳化硅功率场效应晶体管与高压P型碳化硅功率场效应晶体管的源极连接盆电压(Vtub)，盆电压Vtub连接负载ZL到地，构成了半桥功率集成电路。
6.一种高压碳化硅功率场效应晶体管，其特征在于，所述高压碳化硅功率场效应晶体管采用三维结构，包括：沿从左向右方向依次邻接设置的第一个碳化硅第一种导电类型重掺杂区、碳化硅第二种导电类型重掺杂源极区与第二个碳化硅第一种导电类型重掺杂区，对应于第一个碳化硅第一种导电类型重掺杂区沿从前向后方向依次分隔设置的第一个碳化硅第一种导电类型重掺杂栅极区与第三个碳化硅第一种导电类型重掺杂区、以及邻接于第三个碳化硅第一种导电类型重掺杂区设置的第一个碳化硅第一种导电类型掺杂区，对应于碳化硅第二种导电类型重掺杂源极区沿从前向后方向依次邻接设置的碳化硅第二种导电类型漂移区与碳化硅第二种导电类型重掺杂漏极区，对应于第二个碳化硅第一种导电类型重掺杂区沿从前向后方向依次分隔设置的第二个碳化硅第一种导电类型重掺杂栅极区与第四个碳化硅第一种导电类型重掺杂区、以及邻接于第四个碳化硅第一种导电类型重掺杂区设置的第二个碳化硅第一种导电类型掺杂区，碳化硅第二种导电类型重掺杂源极区上设置金属化源极(S)、第一个碳化硅第一种导电类型重掺杂栅极区与第二个碳化硅第一种导电类型重掺杂栅极区上均设置金属化栅极(G)、碳化硅第二种导电类型重掺杂漏极区上设置金属化漏极(D)，第三个碳化硅第一种导电类型重掺杂区与第四个碳化硅第一种导电类型重掺杂区连接于金属化源极(S)。
7.按权利要求6所述高压碳化硅功率场效应晶体管，其特征在于，所述第一导电类型为P型，所述场效应晶体管为高压N型碳化硅功率场效应晶体管；所述第一导电类型为N型，所述场效应晶体管为高压P型碳化硅功率场效应晶体管。
8.一种高低压集成电路，包括：设置于同一未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)、权利要求7所述高压N型碳化硅功率场效应晶体管及权利要求7所述高压P型碳化硅功率场效应晶体管；
所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接高电位(VDD)，低压N型碳化硅功率场效应晶体管的源极接地(GND)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压N型碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压N型碳化硅功率场效应晶体管的源极与低压N型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压；
或者，所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路，低压P型碳化硅功率场效应晶体管的源极接地，低压N型碳化硅功率场效应晶体管的源极接低电位，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(Vin)，低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(Vout)、连接高压P型碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管，高压P型碳化硅功率场效应晶体管的源极与低压P型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210208877.4A CN114695564B (zh) | 2022-03-04 | 2022-03-04 | 一种高压碳化硅功率场效应晶体管及高低压集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210208877.4A CN114695564B (zh) | 2022-03-04 | 2022-03-04 | 一种高压碳化硅功率场效应晶体管及高低压集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114695564A true CN114695564A (zh) | 2022-07-01 |
| CN114695564B CN114695564B (zh) | 2023-11-07 |
Family
ID=82136729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210208877.4A Active CN114695564B (zh) | 2022-03-04 | 2022-03-04 | 一种高压碳化硅功率场效应晶体管及高低压集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114695564B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209263A (ja) * | 2002-01-11 | 2003-07-25 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
| JP2005005385A (ja) * | 2003-06-10 | 2005-01-06 | Toshiba Corp | 半導体装置 |
| CN101076882A (zh) * | 2004-12-09 | 2007-11-21 | 住友电气工业株式会社 | 双向场效应晶体管和矩阵转换器 |
| JP2009010433A (ja) * | 2008-10-16 | 2009-01-15 | Sumitomo Electric Ind Ltd | 横型接合型電界効果トランジスタおよびその製造方法 |
| JP2010088036A (ja) * | 2008-10-02 | 2010-04-15 | Sumitomo Electric Ind Ltd | 接合型電界効果トランジスタの駆動装置および駆動方法 |
| US7719055B1 (en) * | 2007-05-10 | 2010-05-18 | Northrop Grumman Systems Corporation | Cascode power switch topologies |
| CN102104073A (zh) * | 2009-11-30 | 2011-06-22 | 万国半导体股份有限公司 | 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件 |
| US20110198612A1 (en) * | 2010-02-12 | 2011-08-18 | Denso Corporation | Sic semiconductor device having cjfet and method for manufacturing the same |
| US20150048421A1 (en) * | 2013-08-14 | 2015-02-19 | Samsung Electronics Co., Ltd. | High electron mobility transistors, methods of manufacturing the same, and electronic devices including the same |
| US20160181369A1 (en) * | 2014-12-23 | 2016-06-23 | Kaiming Ning | Jfet device and its manufacturing method |
| US20160322459A1 (en) * | 2008-12-31 | 2016-11-03 | Alpha And Omega Semiconductor Incorporated | Nano-tube mosfet technology and devices |
| JP2017212397A (ja) * | 2016-05-27 | 2017-11-30 | 国立大学法人京都大学 | ＳｉＣ接合型電界効果トランジスタ及びＳｉＣ相補型接合型電界効果トランジスタ |
| CN109671706A (zh) * | 2018-12-25 | 2019-04-23 | 电子科技大学 | 一种基于p型外延的jcd集成器件及其制备方法 |
| CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
| CN112420694A (zh) * | 2020-11-06 | 2021-02-26 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
-
2022
- 2022-03-04 CN CN202210208877.4A patent/CN114695564B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209263A (ja) * | 2002-01-11 | 2003-07-25 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
| JP2005005385A (ja) * | 2003-06-10 | 2005-01-06 | Toshiba Corp | 半導体装置 |
| CN101076882A (zh) * | 2004-12-09 | 2007-11-21 | 住友电气工业株式会社 | 双向场效应晶体管和矩阵转换器 |
| US7719055B1 (en) * | 2007-05-10 | 2010-05-18 | Northrop Grumman Systems Corporation | Cascode power switch topologies |
| JP2010088036A (ja) * | 2008-10-02 | 2010-04-15 | Sumitomo Electric Ind Ltd | 接合型電界効果トランジスタの駆動装置および駆動方法 |
| JP2009010433A (ja) * | 2008-10-16 | 2009-01-15 | Sumitomo Electric Ind Ltd | 横型接合型電界効果トランジスタおよびその製造方法 |
| US20160322459A1 (en) * | 2008-12-31 | 2016-11-03 | Alpha And Omega Semiconductor Incorporated | Nano-tube mosfet technology and devices |
| CN102104073A (zh) * | 2009-11-30 | 2011-06-22 | 万国半导体股份有限公司 | 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件 |
| US20110198612A1 (en) * | 2010-02-12 | 2011-08-18 | Denso Corporation | Sic semiconductor device having cjfet and method for manufacturing the same |
| US20150048421A1 (en) * | 2013-08-14 | 2015-02-19 | Samsung Electronics Co., Ltd. | High electron mobility transistors, methods of manufacturing the same, and electronic devices including the same |
| US20160181369A1 (en) * | 2014-12-23 | 2016-06-23 | Kaiming Ning | Jfet device and its manufacturing method |
| JP2017212397A (ja) * | 2016-05-27 | 2017-11-30 | 国立大学法人京都大学 | ＳｉＣ接合型電界効果トランジスタ及びＳｉＣ相補型接合型電界効果トランジスタ |
| CN109671706A (zh) * | 2018-12-25 | 2019-04-23 | 电子科技大学 | 一种基于p型外延的jcd集成器件及其制备方法 |
| CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
| CN112420694A (zh) * | 2020-11-06 | 2021-02-26 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114695564B (zh) | 2023-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN108447913B (zh) | 一种集成肖特基二极管的ldmos器件 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| JPH03238871A (ja) | 半導体装置およびその製造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN105789289A (zh) | 一种双向igbt器件及其制造方法 | |
| JPH04261065A (ja) | 半導体装置 | |
| CN114695564B (zh) | 一种高压碳化硅功率场效应晶体管及高低压集成电路 | |
| CN114999922B (zh) | 一种具有耐压结构的碳化硅mosfet的制造方法 | |
| CN113540223A (zh) | 绝缘栅极场效双极性晶体管及其制造方法 | |
| CN103681824A (zh) | 功率半导体元件 | |
| CN102738229B (zh) | 功率晶体管结构及其制作方法 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN110047932B (zh) | 具有电荷补偿层和低阻通道的vdmos及其制作方法 | |
| US9159818B2 (en) | High-current N-type silicon-on-insulator lateral insulated-gate bipolar transistor | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN108461536B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN114512539B (zh) | 一种新型Si-SiC异质结隧穿MOSFET器件及其集成器件 | |
| CN102956696B (zh) | 一种大电流p型绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN213026134U (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 | |
| CN218769540U (zh) | 一种具有耐压结构的碳化硅mosfet | |
| CN115224113B (zh) | 横向超结器件、横向绝缘栅双极晶体管及制造方法 | |
| CN109860301B (zh) | 一种低反向恢复电荷sj-vdmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240326 Address after: 614000 No.3, Nanxin East Road, high tech Zone, Leshan City, Sichuan Province Patentee after: LESHAN SHARE ELECTRONIC Co.,Ltd. Country or region after: China Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan) Patentee before: University of Electronic Science and Technology of China Country or region before: China |