CN112068335B - 一种掺杂结构阵列及光调制器 - Google Patents

一种掺杂结构阵列及光调制器 Download PDF

Info

Publication number
CN112068335B
CN112068335B CN202010998456.7A CN202010998456A CN112068335B CN 112068335 B CN112068335 B CN 112068335B CN 202010998456 A CN202010998456 A CN 202010998456A CN 112068335 B CN112068335 B CN 112068335B
Authority
CN
China
Prior art keywords
semiconductor
array
doping
external electrode
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010998456.7A
Other languages
English (en)
Other versions
CN112068335A (zh
Inventor
郑俊守
黄小伟
夏晓亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xy Tech Co ltd
Original Assignee
Hangzhou Xy Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Xy Tech Co ltd filed Critical Hangzhou Xy Tech Co ltd
Publication of CN112068335A publication Critical patent/CN112068335A/zh
Application granted granted Critical
Publication of CN112068335B publication Critical patent/CN112068335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本发明公开了一种掺杂结构阵列及光调制器,掺杂结构阵列包括基板,设置在基板上面的第一半导体、第二半导体;第一半导体外接电极平行设置于第一方向,且与第一半导体接触;第二半导体外接电极与所述第一半导体外接电极平行于同一平面,且与第二半导体接触;所述第一半导体与第二半导体交错排列为第一半导体、第二半导体阵列,以使阵列中的第一半导体两两接触、第二半导体两两接触。通过增大/多载流子耗散区,从而增大光场所在区域与载流子耗散区重合面积,以提高电光调制器的调制效率。同时优化了外接电极结构,减小了调制器芯片体积,能够很好的适应高集成度芯片发展趋势。

Description

一种掺杂结构阵列及光调制器
技术领域
本发明涉及电光调制领域,具体地是一种掺杂结构阵列以及包含该掺杂结构阵列的光调制器。
背景技术
电光调制在光互连及光通信系统中发挥着不可替代的作用,电光调制器是实现电光信号转换的关键器件。传统电光调制的实现是通过外加电场的作用,使晶体的折射率发生变化,而由此产生的效应被称为电光效应。当晶体折射率的改变与所加电场成正比时,即电场的一次项,这种电光效应称为线性电光效应,也称为Pokels效应,线性电光效应一般发生于无对称中心的晶体中。铌酸锂调制器正是基于线性电光效应实现电光调制的典型代表。
近年来,为了解决电子互连的带宽瓶颈,光互连逐渐替代电子线路来实现芯片间及芯片内部的信号传递。可集成在互补金属氧化物半导体(Complementary Metal OxideSemiconductor,CMOS)芯片上的光子链路成为未来的研究方向。而作为光子链路中的重要组成部分,可集成的电光调制器越来越受到关注。硅基电光调制器具有尺寸小、成本低、与传统CMOS工艺兼容等特点,被广泛研究。由于硅是中心反演对称晶体,没有Pokels效应,高阶电光效应也很弱,因此只能通过其他效应实现电光调制。热光效应是早期采用的一种电光调制方法,其利用硅热光系数大的特点,通过外加热电极改变硅基波导(waveguide)的温度,从而导致等效折射率的变化,实现电光信号的转换。然而,该方式的调制速度受限于热扩散的速率,响应时间仅能达到亚微秒量级。
近年来,高速硅基电光调制器往往利用自由载流子色散效应。当外加电信号时,硅材料中自由载流子浓度的改变将导致硅材料折射率的变化,从而改变光在波导中的传输特性,再通过一定的光学结构,如马赫曾德干涉仪(MZI)或者微环谐振腔等,实现电光调制。目前,利用自由载流子色散效应的主要有三种结构,分别为基于外加正偏电压的载流子注入型P-I-N结构、基于载流子聚积效应的MOS电容结构、以及基于外加反偏电压的载流子耗散型P-N(Positive-Negative)结构。
以载流子注入型P-I-N结构为例,载流子注入型P-I-N结构基于绝缘体上的硅(Silicon-On-Insulator,SOI)平台的波导区,该波导区采用脊形结构,在波导中的脊形区两侧的平台(slab)区掺杂P型离子和N型离子,中间脊形区为I区(即硅基),如图1所示,其中,斜线阴影区表示最终形成的U型PN结耗散区,在外加正向偏置电压的作用下,载流子(即电子和空穴)从平台区注入到脊形区,从而引起波导有效折射率的改变。随着电压的增大,U型PN结的耗散区变宽,导致光模场内的载流子浓度降低。通过控制外加电压信号的变化可以控制波导有效折射率的改变,实现电光调制。但是,从图1中可以看出,波导的脊形区中,光模场所在区域中没有与载流子耗散区重合的区域,会带来额外的吸收损耗,限制了电光调制器的调制效率的提升。
综上所述,现有电光调制器使用的掺杂结构中,光模场所在区域中没有与载流子耗散区重合的区域,会带来额外的吸收损耗,限制了电光调制器的调制效率的提升。
发明内容
本发明提供一种掺杂结构阵列,通过增大/多载流子耗散区,从而增大光场所在区域与载流子耗散区重合面积,以提高电光调制器的调制效率。同时优化了外接电极结构,减小了调制器芯片体积,能够很好的适应高集成度芯片发展趋势。
本发明提供一种掺杂结构阵列,应用于光调制器,包括基板,设置在基板上面的第一半导体、第二半导体;第一半导体外接电极平行设置于第一方向,且与第一半导体接触;第二半导体外接电极与第一半导体外接电极平行于同一平面,且与第二半导体接触;第一半导体与第二半导体交错排列为第一半导体、第二半导体阵列,以使阵列中的第一半导体两两接触、第二半导体两两接触。采用交叉错位排列的结构形式,可以有效增加第一半导体、第二半导体接触面积,从而有效增大载流子耗散区面积,光场与耗散区作用增强,光调制效率提高。
可选择的,第一半导体与第二半导体在第二方向上交错排列为至少两层,第二方向与第一方向垂直。可根据调制效率要求,在多个方向上设置第一半导体、第二半导体阵列结构,以匹配相应的调制效率指标,同时增加了光耦合效率,减少插入损耗。
可选择的,第一半导体外接电极与所述第二半导体外接电极设置于同一平面,分置于所述第一半导体、第二半导体阵列两侧。将外接电极置于同一平面上,可以有效降低电极占用体积,减小芯片尺寸,集成度更高。
可选择的,第一半导体外接电极与所述第二半导体外接电极设置于第一半导体、第二半导体阵列同侧,且分别置于不同平面。
作为优选,第一半导体与第二半导体分别与阵列中心轴线夹角呈0°~90°,所述阵列中心轴线沿光传播方向延伸。半导体阵列倾斜设置,增加单位长度内PN结区面积,即有效增加耗尽区面积,从而增大光与耗尽区的相互作用,增大单位长度内的调制效率。由于效率的提高,可以减小行波调制器长度,从而减小光损耗和电损耗。
作为优选,第一半导体为N型半导体,第二半导体为P型半导体;所述第一半导体外接电极包括第一掺杂区、第二掺杂区,第二半导体外接电极包括第五掺杂区、第六掺杂区,第一掺杂区、第二掺杂区为N型掺杂,第五掺杂区、第六掺杂区为P型掺杂。
作为优选的, N型半导体单晶硅掺杂五族元素, P型半导体为单晶硅掺杂三族元素, P型半导体、N型半导体交界面形成PN结。
作为优选,第一掺杂区的掺杂浓度高于第二掺杂区掺杂浓度,第六掺杂区的掺杂浓度高于第五掺杂区的掺杂浓度。
可选择的,P型半导体与N型半导体交界面中间设置准I型掺杂区或栅极氧化物区。
本发明在另一个实施例中,介绍了一种光调制器,包括波导、合波单元、分波单元,所述波导包括上文所述的任一款掺杂结构阵列,合波单元设置于波导光输出端,所述分波单元设置于所述波导光输入端。
附图说明
图1为背景技术中波导脊形结构
图2为实施例1中掺杂结构阵列整体示意图
图3为实施例1中掺杂结构阵列俯视示意图
图4为实施例2中掺杂结构阵列俯视示意图
图5为实施例3中掺杂结构阵列俯视示意图
图6为光调制器示意图。
具体实施方式
下面通过具体实施例,并结合附图,对本发明的具体实施方式作进一步具体说明。
实施例1
图2所示为根据本发明方案实施的掺杂结构阵列,包括基板,设置在基板上面的第一半导体、第二半导体阵列;第一半导体外接电极平行设置于平行于水平的方向,且与第一半导体接触;第二半导体外接电极与第一半导体外接电极平行于同一平面,且与第二半导体接触。
第一半导体与第二半导体阵列交叉错位排列在水平面上为两列,并且在垂直水平面上堆积为两层。在设计时需要保证不同列、不同层的第一半导体两两接触,形成空穴/电子通路。不同列、不同层的第二半导体同样两两接触,形成电子/空穴通路。
上述第一半导体选用硅掺杂磷元素的N型半导体,第二半导体选用硅掺杂硼元素的P型半导体,第一半导体与第二半导体接触面形成PN结。同样的,第一半导体外接电极采用与第一半导体掺杂类型相同的N型半导体,由于其掺杂浓度不同被分为第一掺杂区、第二掺杂区,本实施例中第一掺杂区的掺杂浓度略高于第二掺杂区,掺杂浓度变化梯度可根据实际应用场景进行设置。第二半导体外接电极采用与第二半导体掺杂浓度不同的P型半导体,由于其掺杂浓度不同被分为第五掺杂区、第六掺杂区,第六掺杂区的掺杂浓度略高于第五掺杂区,同样的,其掺杂浓度可根据应用场景进行调整。
图3为本实施例中掺杂结构阵列的俯视示意图,如图所示,第一半导体、第二半导体相对阵列中心轴线旋转,以使阵列中心轴线两侧的第一半导体、第二半导体与阵列中心轴线夹角为60°。半导体倾斜排布,可以增加单位长度内PN结区面积,即有效增加耗尽区面积,从而增大光与耗尽区的相互作用,增大单位长度内的调制效率。由于效率的调高,可以减小行波调制器长度,从而减小光损耗和电损耗,同时还能减小芯片尺寸,实现高集成度小型化芯片。
同样的,从图3中可以看出,本实施例的第一掺杂区、第二掺杂区、第五掺杂区、第六掺杂区设置于同一平面,降低了电极占用的空间高度,减小了芯片空间体积。根据芯片设计要求,可以选择将第五掺杂区、第六掺杂区与第一掺杂区、第二掺杂区设置于半导体阵列同侧不同的平行平面上。比如图3中,将第五掺杂区、第六掺杂区与第一掺杂区、第二掺杂区设置在半导体阵列左侧。可以是第一掺杂区、第二掺杂区置于左侧下层平面,与阵列底层的N型半导体接触,形成电子通路;第五掺杂区、第六掺杂区置于左侧上层平面,与阵列上层P型半导体接触,形成空穴通路。同样的,也可以选择第一掺杂区、第二掺杂区置于左侧上层平面,与阵列上层N型半导体接触,形成电子通路;第五掺杂区、第六掺杂区置于左侧下层平面,与阵列下层P型半导体接触,形成空穴通路。同样的各掺杂区设置于图3中右侧也适用。
本实施例的掺杂结构阵列中可以从现有技术中得到的部件未被明确示出,例如第一半导体外接电极、第二半导体外接电极所接的阳极、阴极金属导电层,各结构之间的SOI结构等,应当理解为他们可以存在。
实施例2
本实施例是根据本发明公开内容实施的一种掺杂结构阵列,图4为其俯视示意图,该掺杂结构阵列在水平方向上设置为两列,在垂直于水平方向上设置一层。第一半导体与第二半导体交叉错位排列,保证两列中的第一半导体相互接触,形成空穴/电子通路;保证两列中的第二半导体互相接触,形成电子/空穴通路。第一半导体经第一半导体外接电极与外部设备电连通,第二半导体经第二半导体外接电极与外部设备电连通。此处的外部设备可以是外接电源、其他供电设备等。
本实施例中第一半导体为p-si半导体,第二半导体为n-si半导体。第一半导体外接电极包括第一掺杂区、第二掺杂区,第二半导体外接电极包括第五掺杂区、第六掺杂区。第一掺杂区与第一半导体掺杂类型一致,为硅掺杂硼元素,形成受体区,提供空穴。第五掺杂区、第六掺杂区与第二半导体掺杂类型一致,为硅掺杂磷元素,形成施主区,提供电子。
p-si半导体与n-si半导体阵列与阵列轴中心线夹角呈30°,p-si与n-si交界面形成PN结,形成载流子耗散区,即光调制区。从图4可以看出,n-si半导体与p-si半导体接触边中较短的一边累加构成了光调制区的长度,n-si半导体与p-si半导体较长的边相互接触形成了主要的载流子耗散区。由于p-si半导体与n-si半导体绕阵列轴中心线旋转了30°,在单位长度光调制区上的载流子耗散区面积增加,增加了载流子耗散区与光场作用,调制效率进一步提高。
如图4中所示,沿第一掺杂区、第二掺杂区、n-si半导体与p-si半导体阵列方向,p-si半导体掺杂浓度依次递减。同样的沿第六掺杂区、第五掺杂区、n-si半导体与p-si半导体阵列方向,n-si半导体掺杂浓度依次递减。各掺杂区的掺杂浓度可依据实际应用场景调整。第一掺杂区、第二掺杂区与第五掺杂区、第六掺杂区在本实施例中分别设置在半导体阵列两侧的同一平面上。
本实施例仅列举了半导体阵列为一层的实施情况,相应的,半导体阵列为两层、三层甚至多层的情况也同样适用本发明内容。此外,当半导体阵列选择设置为两层时,第一掺杂区、第二掺杂区与第五掺杂区、第六掺杂区可选择设置在半导体阵列两侧同一平面、平行的不同平面,也可以选择设置在半导体阵列同侧的平行的不同平面。
实施例3
本实施例如图5所示,掺杂结构阵列包括第一半导体、第二半导体、氮化硅基板、第一半导体外接电极、第二半导体外接电极,第一半导体外接电极包括第一掺杂区、第二掺杂区,第二半导体外接电极包括第五掺杂区、第六掺杂区。氮化硅基板承载第一半导体、第二半导体、第一掺杂区、第二掺杂区、第五掺杂区、第六掺杂区。第一掺杂区、第二掺杂区为被掺杂磷元素的硅,第五掺杂区、第六掺杂区为被掺杂硼元素的硅,同样的第一半导体与第一掺杂区、第二掺杂区掺杂类型一致,第二半导体与第五掺杂区、第六掺杂区掺杂类型一致。
第一半导体与第二半导体交叉错位排列形成半导体阵列,该半导体阵列中心轴线两侧都第一半导体、第二半导体交叉排列,并且第一半导体、第二半导体与半导体阵列中心轴线夹角为45°。在交叉错位排列时,阵列中的第一半导体被设计为互相连通,形成电子通路。阵列中的第二半导体被设计为相互连通,形成空穴通路。第一半导体与第二半导体交界面形成PN结。此外,第一半导体与第二半导体交界面还可以设置有栅极氧化层,形成P-I-N结。
调制效率可以用 Vπ*L 来表示,Vπ表示实现一个π相位改变需要的电压,L表示移相器长度,即掺杂结构长度。Vπ*L其含义为在一定移相器长度(L)下实现π相移所需要的电压。调制效率越高,实现π相移所需的驱动电压就越小,不仅降低了功耗而且利于器件的集成。理论上,光场与电场的相互作用越强,电光调制效率越大。对于载流子耗尽型的调制器,PN或PIN结耗尽区与光场的交叠部分越大则该调制器的调制效率越高。本发明主要是增大耗尽区,从而增大光场与电场的相互作用,实现提高电光调制效率的目的,同时兼顾了芯片小型化、高集成度的发展趋势。
如图6所示为一种包含掺杂结构阵列的光调制器,该调制器波导分为上臂波导、下臂波导,上臂波导、下臂波导并联,光输入端设计一分光单元,将信号光按比例分到上臂波导、下臂波导中,经波导实现电光调制后的信号光由合波单元合束,实现信号加载。
图6中的掺杂结构阵列包括上述实施例中的任一种和/或两种及其变型,例如可以包括实施例1中的掺杂结构阵列或者实施例1与实施例2中的掺杂结构阵列。
上述实施例仅列举了较佳的具体技术方案及技术手段,不排除在本发明权利要求范围内,有其他可以解决该技术问题的等同技术手段的替换形式,例如可以选择不同类型的P型半导体/N型半导体、半导体的倾斜不同角度、阵列结构应用在不同类型的光调制器等,也应当理解为本发明要求保护的内容。

Claims (10)

1.一种掺杂结构阵列,应用于光调制器,其特征在于:包括基板,设置在基板上面的第一半导体、第二半导体;第一半导体外接电极平行设置于第一方向,且与第一半导体接触;第二半导体外接电极与所述第一半导体外接电极平行于同一平面,且与第二半导体接触;所述第一半导体与第二半导体交叉错位排列为第一半导体和第二半导体构成的一个阵列体,所述阵列体包括第一半导体和第二半导体构成的至少一个半导体列,每一列中的第一半导体与其他列中的第二半导体错位设置,以使不同列中的第一半导体两两接触并形成通路,所述阵列体中的第二半导体与其他列中的第一半导体错位设置,以使不同列中的第二半导体两两接触并形成通路。
2.根据权利要求1所述的掺杂结构阵列,其特征在于:所述第一半导体与第二半导体在第二方向上交错排列为至少两层,所述第二方向与所述第一方向垂直。
3.根据权利要求1所述的掺杂结构阵列,其特征在于:所述第一半导体外接电极与所述第二半导体外接电极设置于同一平面,分置于所述第一半导体、第二半导体阵列两侧。
4.根据权利要求1所述的掺杂结构阵列,其特征在于:所述第一半导体外接电极与所述第二半导体外接电极设置于所述第一半导体、第二半导体阵列同侧,且分别置于相互平行的不同平面。
5.根据权利要求1所述的掺杂结构阵列,其特征在于:第一半导体与第二半导体分别与所述第一半导体和第二半导体构成的阵列体中心轴线夹角呈0°~90°,所述第一半导体和第二半导体构成的阵列体中心轴线沿光传播方向延伸。
6.根据权利要求1所述的掺杂结构阵列,其特征在于:所述第一半导体为N型半导体,第二半导体为P型半导体;所述第一半导体外接电极包括第一掺杂区、第二掺杂区,所述第二半导体外接电极包括第五掺杂区、第六掺杂区,所述第一掺杂区、第二掺杂区为N型掺杂,所述第五掺杂区、第六掺杂区为P型掺杂。
7.根据权利要求6所述的掺杂结构阵列,其特征在于:所述N型半导体为硅掺杂五族元素,所述P型半导体为硅掺杂三族元素,所述P型半导体、N型半导体交界面形成PN结。
8.根据权利要求6所述的掺杂结构阵列,其特征在于:所述第一掺杂区的掺杂浓度高于所述第二掺杂区掺杂浓度,所述第六掺杂区的掺杂浓度高于第五掺杂区的掺杂浓度。
9.根据权利要求7所述的掺杂结构阵列,其特征在于:所述P型半导体与N型半导体交界面中间设置准I型掺杂区或栅极氧化物区。
10.一种光调制器,包括波导、合波单元、分波单元,所述波导包括上述1~9权利要求中的任一款掺杂结构阵列,所述合波单元设置于波导光输出端,所述分波单元设置于所述波导光输入端。
CN202010998456.7A 2019-12-30 2020-09-22 一种掺杂结构阵列及光调制器 Active CN112068335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911400924.XA CN110941108A (zh) 2019-12-30 2019-12-30 一种掺杂结构及光调制器
CN201911400924X 2019-12-30

Publications (2)

Publication Number Publication Date
CN112068335A CN112068335A (zh) 2020-12-11
CN112068335B true CN112068335B (zh) 2022-09-20

Family

ID=69913462

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911400924.XA Pending CN110941108A (zh) 2019-12-30 2019-12-30 一种掺杂结构及光调制器
CN202010998456.7A Active CN112068335B (zh) 2019-12-30 2020-09-22 一种掺杂结构阵列及光调制器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911400924.XA Pending CN110941108A (zh) 2019-12-30 2019-12-30 一种掺杂结构及光调制器

Country Status (1)

Country Link
CN (2) CN110941108A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113904731B (zh) * 2021-12-08 2022-03-22 杭州芯耘光电科技有限公司 一种调制器及实现pam4调制的方法
CN117334777A (zh) * 2021-12-30 2024-01-02 淮阴工学院 集成有双吸收区的光电探测器的制备方法
CN115437167B (zh) * 2022-11-09 2023-02-10 上海阿米芯光半导体有限责任公司 相移器结构及相移器及其行波电极调制器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020096B2 (ja) * 2012-11-30 2016-11-02 富士通株式会社 光変調器及び光送信器
CN105629519B (zh) * 2014-11-06 2018-07-06 中科院南通光电工程中心 硅基光调制器
FR3034879B1 (fr) * 2015-04-13 2018-06-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Guide d'onde pour modulateur electro-optique de type capacitif.
CN105511120B (zh) * 2016-01-20 2018-09-14 北京大学 硅基电光调制器倾斜pn结掺杂结构
CN106547122B (zh) * 2017-01-25 2019-03-22 中国科学院半导体研究所 一种反向pn型掺杂结构及制备方法

Also Published As

Publication number Publication date
CN110941108A (zh) 2020-03-31
CN112068335A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112068335B (zh) 一种掺杂结构阵列及光调制器
US9632335B2 (en) Electro-optical modulator with a vertical capacitor structure
JP6314972B2 (ja) シリコンベース電気光学変調装置
JP5321679B2 (ja) 光変調器とその製造方法
US10274757B2 (en) Electro-optic device
US20110091148A1 (en) Circuit architecture for electro-optic modulation based on free carrier dispersion effect and the waveguide capacitor structures for such modulator circuitry using CMOS or Bi-CMOS process
CN111665645B (zh) 一种电光调制器
US9880405B2 (en) Slow-light silicon optical modulator
US10901246B2 (en) Optical phase shifter and optical switch device using ferroelectric material
WO2016150263A1 (zh) 一种pn结
CN105487263B (zh) 硅基脊型波导调制器及其制造方法
JP2018173539A (ja) 電気光学変調器
KR20160087960A (ko) 전계흡수 광변조 소자 및 그 제조 방법
CN108490650B (zh) 周期性交错波导结构、以及电光调制结构和mzi结构
CN112666728B (zh) 一种电光调制器
CN105378548B (zh) 一种掺杂结构及其制作方法、电光调制器
CN108508635B (zh) 基于SiGe材料的电调谐有源波导结构以及应用其的MZI结构
CN101813834B (zh) 一种双mos结构硅基电光调制器
CN211454149U (zh) 一种掺杂结构及光调制器
CN1333433C (zh) 抑制相邻通道间耦合串扰的电极布线结构及其制造方法
US10317769B2 (en) Semiconductor device
CN116560114A (zh) 一种集成电路、其制备方法及电子设备
CN114236883A (zh) 一种硅/聚合物杂化狭缝波导马赫-曾德尔电光调制器
Marris-Morini et al. High speed silicon optical modulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant