CN1333433C - 抑制相邻通道间耦合串扰的电极布线结构及其制造方法 - Google Patents
抑制相邻通道间耦合串扰的电极布线结构及其制造方法 Download PDFInfo
- Publication number
- CN1333433C CN1333433C CNB2004100396630A CN200410039663A CN1333433C CN 1333433 C CN1333433 C CN 1333433C CN B2004100396630 A CNB2004100396630 A CN B2004100396630A CN 200410039663 A CN200410039663 A CN 200410039663A CN 1333433 C CN1333433 C CN 1333433C
- Authority
- CN
- China
- Prior art keywords
- waveguide
- electrode
- channel
- array
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
一种抑制相邻通道间耦合串扰的电极布线结构,包括一衬底,在其上形成低损耗的光波导及高性能的PIN二极管结构;等间距的光波导阵列,形成光传播的路径;不等间距的P+—N+掺杂区对阵列,分布于等间距的光波导阵列两侧,与波导芯区形成PIN二极管阵列;一公共电极,与分立电极分布于等间距的光波导阵列两侧,完成电光调制功能,并减少阵列器件的管脚数;一组分立电极,与公共电极一起完成各通道的分立电光调制功能;阵列中的各不同通道有一个共同电极,与所有通道的同一掺杂类型的掺杂区电极相连;各通道的另一个电极相互分立,且与相应通道的另一掺杂类型的掺杂区电极相连;共同电极与各通道分立电极在相邻通道间相对分布。
Description
技术领域
本发明是一种抑制相邻通道间耦合串扰的电极布线结构及其制造方法,尤其是指阵列中的各不同通道有一个公用电极,而各通道的另一个电极在相邻通道间相对分布的阵列电极布线结构;在制造过程中,扩散或掺杂P+和N+区时,相邻通道间P+掺杂区或N+掺杂区相对分布。本发明有效地抑制了阵列电调制器件在调制时的相邻通道间串扰。
背景技术
由于微电子信息处理的速度逐步趋向极限,实现光电集成是必由之路。光电集成的一个突出特点是小型化趋势,目前已商业化的光纤阵列内通道间距为250或127μm,这就决定了与阵列光纤耦合的阵列波导器件的通道间距。如果波导结构设计合理,单纯的光路传输通道间串扰能够降到可以忽略,但如果在波导两侧加以电极进行光强度或相位调制,由于电极要占用一定的空间且电极与波导间需要有一定的间距,调制时相邻通道间相互耦合现象不容忽视。
如果一个芯片内的阵列波导器件有自己独立的电路,就可以避免电调制时对相邻通道的影响,也就避免了串扰的发生。但这显然会增大芯片的面积,与小型化的要求相悖。
阵列波导器件的常规设计结构是:一个芯片单元内的所有通道结构相同,不同通道内部波导与电极的相对位置相同,即芯片单元是由某一通道器件简单复制后等间距排列组合而成;所有通道有一个公共电极,各通道的另一电极分立,这样既可以达到单独控制的目的,同时也节省空间。但对电光调制器件而言,这种阵列结构会引起各相邻通道间的相互耦合而引起串扰。以直波导电吸收型电光调制器为例,其相邻通道截面示意如图2所示。其中21和22是阵列电光调制器相邻的两个通道,结构完全相同。我们先以21为例说明电光调制的机理。211是一个脊形波导,从光纤入射的光波可以限制在其中稳定传输,当波导芯层中有载流子通过时,由于等离子体色散效应,引起波导芯层的折射率和吸收系数改变,从而改变在其中传输的光波的相位和强度。利用这一特性,可以设置不同的波导结构以达到对光波的相位调制和强度调制,这是现在光通讯中应用广泛的光开关、可调光衰减器、调制器等器件的优选制备方法之一。载流子的注入可以通过在波导两侧分别扩散或掺杂成P+和N+区,形成PIN二极管,掺杂区上淀积电极并形成欧姆接触,在PIN二极管上施加正向电压即可实现载流子注入。光通信中常用到阵列器件,即同一芯片上等距排列着N个相同的通道。在图2中,通道22和通道21即是阵列波导器件中相邻的两个通道,采用的电极布线是传统的布局结构,即通道22是通道21的完全拷贝,只是位置不同,它们的P+掺杂区上电极224和214相互连通,即通道21和22有一个共同的电极,而两通道的另一个电极215和225相互分立,满足分别调制的要求。但是,如果通道21的N+掺杂区213与通道22的P+掺杂区222间距与单通道P+-N+间距(如21通道的P+掺杂区212与N+掺杂区213间,22通道的P+掺杂区222与N+掺杂区223间)相比不是无穷大时,相邻通道21与22间的电串扰就不可忽视了:图2中虽然电压是通过电极214和215加在通道21的P+掺杂区212与N+掺杂区213之间,但由于通道21和22的公共电极214和224的连通,使得通道22的P+掺杂区222与通道21的N+掺杂区213及中间的平板波导间也等效为一个PIN二极管,相当于在电源之间加了两个并联的PIN管,这样在给通道21加电压进行调制时,不仅在通道21的P+掺杂区212有空穴注入通道21的波导芯区211,在相邻通道22的P+掺杂区222也会有空穴注入通道21与通道22间的平板波导区202,这两部分的空穴都收集于通道21的N+掺杂区213;同时,由通道21的N+掺杂区213注入的电子不但向通道21的P+掺杂区212漂移,也要向通道22的P+掺杂区222漂移,也就是说,有一部分注入电流被浪费在通道21的N+掺杂区213与通道22的P+掺杂区222之间。由于调制幅度由注入的载流子浓度决定,而注入载流子浓度与注入电流直接相关,于是在外加电压V相同的情况下,采用图2这种阵列布线结构必然使得有效注入电流减小,导致注入效率降低、功耗增大;同时,由于通道21的N+掺杂区213与通道22的P+掺杂区222间的本征区202较长,容易引发较高的结温,导致整个芯片温度升高,影响器件的调制性能。上面分析的是只有一个通道加调制电压的情况,当两个相邻通道同时调制,加不同的调制电压V21和V22时,由于V21和V22并不是只对本通道作用,势必引起通道间的串扰,造成调制深度与理论不符。
要消除相邻通道21与22间的调制串扰,就要求通道21的N+掺杂区213和通道22的P+掺杂区222间的平板波导区202没有载流子注入。
另外一个抑制通道间串扰且满足小型化要求的布局结构及方法就是在常规阵列波导器件的基础上在相邻通道间采用物理隔断措施,即将两个通道之间对器件没有贡献部分去掉,没有了引起串扰的中间介质,串扰自然不会发生,BOOKHAM公司就是采用这种方法来消除相邻通道间的相互影响。但这在具体的工艺实施过程中需要额外增加一步刻蚀工序,增加了阵列器件的生产成本和工艺难度。
如何能满足通道间独立控制,同时也节省空间且有效抑制相邻通道间的串扰是今后大规模集成光电子学尤其是光通信DWDM系统中所必须解决的问题。
发明内容
本发明的目的在于提供一种抑制相邻通道间耦合串扰的电极布线结构及其制造方法,不增加制作工艺难度和额外步骤,抑制相邻通道间的调制串扰,提高注入效率,降低功耗。
为实现上述目的,本发明提出了一种抑制相邻通道间耦合串扰的电极布线结构,其特征在于,其中包括:
一衬底,该衬底为轻掺杂或未掺杂的半导体材料,以便在其上形成低损耗的光波导及高性能的PIN二极管结构;
等间距的光波导阵列,形成光传播的路径;
不等间距的P+-N+掺杂区对阵列,分布于等间距的光波导阵列两侧,与波导芯区形成PIN二极管阵列;
一公共电极,与分立电极分布于等间距的光波导阵列两侧,完成电光调制功能,并减少阵列器件的管脚数;
一组分立电极,与公共电极一起完成各通道的分立电光调制功能;
阵列中的各不同通道有一个共同电极,与所有通道的同一掺杂类型的掺杂区电极相连;各通道的另一个电极相互分立,且与相应通道的另一掺杂类型的掺杂区电极相连;共同电极与各通道分立电极在相邻通道间相对分布。
其中每个通道的电极对可以是连续的单个P+-N+电极对,也可以是由多个P+-N+电极对串连而成,相邻通道的电极对总是相对分布。
其中衬底为硅基材料、硅基二氧化硅、铌酸锂或III-V族材料之一。
其中波导为脊形或矩形或梯形截面波导、埋导层脊形波导、凸条形波导、沟道波导、条载波导、埋沟波导类型。
其中波导结构是直波导、弯曲波导、锥形波导、对称或非对称的Y形、X形波导、多模干涉波导之一或其组合,利用电光集成完成相位或强度调制功能。
本发明提供一种抑制相邻通道间耦合串扰的电极布线结构的制造方法,其特征在于,包括下列步骤:
A、在半导体衬底上刻蚀或掺杂形成等间距的波导阵列,以便光路在这些波导阵列中传输;
B、利用热氧化或化学气相沉积掩蔽层,在波导的一侧光刻形成第一种掺杂类型的掺杂窗口,掺杂窗口与波导的相对位置在相邻通道间相对非等距分布;
C、采用掺杂或离子注入方法在B步骤光刻出的掺杂窗口下形成第一种掺杂类型的掺杂区,此掺杂区与波导的相对位置在相邻通道间相对非等距分布;
D、热氧化或化学气相沉积掩蔽层,在波导的另一侧光刻形成第二种掺杂类型的掺杂窗口,掺杂窗口与波导的相对位置在相邻通道间也是相对非等距分布;
E、采用掺杂或离子注入方法在D步骤光刻出的掺杂窗口下形成第二种掺杂类型的掺杂区,此掺杂区与波导的相对位置在相邻通道间也是相对非等距分布;
F、淀积或溅射金,或者淀积或溅射铝金属,在两种掺杂区上形成金属电极。
其中波导由硅基材料、硅基二氧化硅、铌酸锂或III-V族材料制作。
其中波导为脊形波导、埋导层脊形波导、凸条形波导、沟道波导、条载波导、埋沟波导类型。
其中波导结构是直波导、弯曲波导、锥形波导、对称或非对称的Y形、X形波导、多模干涉波导之一或其组合,利用电光集成完成相位或强度调制功能。
附图说明
为进一步说明本发明的技术内容,以下结合实施例及附图详细说明如后,其中:
图1采用本发明提供的阵列电光调制器件的电极布线结构和方法的芯片结构俯视示意图;
图2采用传统的阵列电光调制器件的电极布线结构和方法的芯片结构截面示意图;
图3采用本发明提供的阵列电光调制器件的电极布线方法的芯片结构的局部截面示意图,即图1虚线部分的剖面图。
具体实施方式
图3中给出了本发明的一种较佳实施例,为分析方便,假设制作器件的本体材料300的掺杂类型是轻掺N-型或P-型,可视为本征材料(i型)。此图中给出的波导器件是在一根单直波导两边分别进行P+掺杂和N+掺杂,在波导两侧间形成类似于PIN二极管的机构,在其上加正向偏置电压时,载流子注入波导芯区改变波导折射率和吸收系数来进行调制。如图1和图3所示,和图2所示的现有布线结构一样,在本发明的器件阵列中,电极位于波导的两侧(在图中是指314、315、324、325),所有通道有一个共同电极12,各通道除了共同电极12外,还有一个分立电极(131-13n)(或141-14n),该分立电极相互分立。不同的是,阵列中的器件结构并不像图2所示是某个器件的简单重复(如通道21与22结构完全相同),而是相邻通道间采用对称的布线结构(如通道31与32结构对称,如同镜像),即相对分布;公共电极12与所有通道的同一掺杂类型(P+或N+中任何一者)的掺杂区电极(在图3中选择的是N+掺杂区上电极315、325)相连,各分立电极与相应通道的另一掺杂类型(N+或P+中任何一者)的掺杂区电极(在图3中选择的是P+掺杂区上电极314或324)相连。比较图2和图3可以发现,图3的第二个通道32是将图2中第二个通道22的P+掺杂区222和N+掺杂区223位置互换,即为本发明图3中的P+掺杂区322和N+掺杂区323。这样的改进并不需要额外的工艺制造步骤,只需要在设计版图时将传统的阵列器件中奇数或偶数通道中的P+和N+掺杂区位置互换。这种改进的优点可以通过下面的分析看出:在给通道31加电压调制时,虽然通道31的P+掺杂区电极314与通道32的P+掺杂区电极324实际是同一电极,但由于通道31的N+掺杂区313与通道32的N+掺杂区323之间形成的是N+-i-N+结,可等效为两个反向的PN结二极管串连,故通道31的电极315与通道32的电极325间没有电流通过,就不会引起象图2中相邻通道21与22间的电流分流现象,从而可以有效抑制相邻通道间的串扰。
图1所示的是与图3相对应的阵列器件结构的俯视图,即本发明所述的布线结构的较佳实施例的俯视图。该芯片中阵列通道数为2n,其中111~11(2n)是阵列电光器件各通道的波导,即光路部分,12是阵列器件各通道的共用的公共电极,可以看出,此公共电极在相邻通道间是对称的相对非等距分布的;131~13n及141~14n是阵列电光器件各通道的另一个电极,在空间上相邻通道间也是对称的相对非等距分布。从俯视图上看到的对称分布的实质在截面图(图3)中可以体现,即相邻通道的同类型掺杂区是相对分布的。作为俯视与截面图示的对比,图1中同时给出了与图3对应的各部分标号。
请再结合参阅图1和图3,本发明一种抑制相邻通道间耦合串扰的电极布线结构,其中包括:
一衬底300,该衬底300为轻掺杂或未掺杂的半导体材料,以便在其上形成低损耗的光波导311、312及高性能的PIN二极管结构;
等间距的光波导阵列311~31(2n),形成光传播的路径;
不等间距的P+-N+掺杂区对阵列312-313,322-323-3(2n)2-3(2n)3,分布于等间距的光波导阵列311-31(2n)两侧,与波导芯区311-31(2n)形成PIN二极管阵列;
一公共电极12,与分立电极314-3(2n)4分布于等间距的光波导阵列311-31(2n)两侧,完成电光调制功能,并减少阵列器件的管脚数;
一组分立电极314-3(2n)4,与公共电极12一起完成各通道的分立电光调制功能。
阵列中的各不同通道31-3(2n)有一个共同电极12,与所有通道的同一掺杂类型(P+或N+中任何一者)的掺杂区电极315-3(2n)5相连;各通道的另一个电极131-13n,141-14n相互分立,且与相应通道的另一掺杂类型(N+或P+中任何一者)的掺杂区电极314-3(2n)4相连;共同电极12与各通道分立电极314-3(2n)4在相邻通道间相对分布。
每个电光调制器件通道的电极对314-315-3(2n)4-3(2n)5可以是连续的单个P+-N+电极对,也可以是由多个P+-N+电极对串连而成,相邻通道的电极对总是相对分布。
电光调制器件的衬底300为硅基材料(SOI、Si、硅锗等)、硅基二氧化硅、铌酸锂或III-V族材料之一。
电光调制器件的波导311-3(2n)1为脊形或矩形或梯形截面波导、埋导层脊形波导、凸条形波导、沟道波导、条载波导、埋沟波导等类型。
电光调制器件的波导结构311-3(2n)1是直波导、弯曲波导、锥形波导、对称或非对称的Y形、X形波导、多模干涉波导之一或其组合,利用电光集成完成相位或强度调制功能。
相应地,这种可以抑制通道间耦合串扰的电光调制器件阵列的电极布线制造方法与常规的电光调制阵列器件阵列的电极布线制造方法的主要差异在于掺杂或注入形成掺杂区时,相邻通道间的相同掺杂类型间相对非等间距分布,本发明的制造方法包括下列步骤:
A、在半导体衬底300上刻蚀或掺杂形成等间距(一般为250μm或127μm)的波导阵列311-3(2n)1,以便光路在这些波导阵列中传输;
B、利用热氧化或化学气相沉积掩蔽层,在波导的一侧光刻形成第一种掺杂类型(如P+)的掺杂窗口,掺杂窗口与波导的相对位置在相邻通道间相对非等距分布;
C、采用掺杂或离子注入方法在B步光刻出的掺杂窗口下形成第一种掺杂类型的掺杂区312-3(2n)2,此掺杂区与波导311-3(2n)1的相对位置在相邻通道间相对非等距分布;
D、热氧化或化学气相沉积掩蔽层,在波导的另一侧光刻形成第二种掺杂类型(如N+)的掺杂窗口,掺杂窗口与波导的相对位置在相邻通道间也是相对非等距分布;
E、采用掺杂或离子注入方法在D步光刻出的掺杂窗口下形成第二种掺杂类型的掺杂区313-3(2n)3,此掺杂区与波导311-3(2n)1的相对位置在相邻通道间也是相对非等距分布;
F、淀积或溅射金或铝金属,在两种掺杂区上形成金属电极314,315-3(2n)4,3(2n)5。
电光调制器件的波导可由硅基材料(SOI、Si、硅锗等)、硅基二氧化硅、铌酸锂或III-V族材料制作。
电光调制器件的波导311-3(2n)1为脊形(矩形、梯形截面)波导、埋导层脊形波导、凸条形波导、沟道波导、条载波导、埋沟波导等类型。
电光调制器件的波导结构是直波导、弯曲波导、锥形波导、对称或非对称的Y形、X形波导、多模干涉波导之一或其组合,利用电光集成完成相位或强度调制功能。
值得注意的是,任何利用电注入的电光调制器件在排布成阵列集成芯片时都涉及到通道间调制串扰的问题。这些电光集成器件的波导材料可以采用硅基材料(SOI、Si、硅锗等)、硅基二氧化硅、铌酸锂或III-V族等材料,波导为脊形(矩形、梯形截面)波导、埋导层脊形波导、凸条形波导、沟道波导、条载波导、埋沟波导等类型,波导结构是直波导、弯曲波导、锥形波导、对称或非对称的Y形、X形波导、多模干涉波导之一或其组合,采用不同的结构组合实现相位或强度调制等功能。
综上所述,本发明是利用二极管的单向导电特性来达到抑制相邻单元间的调制串扰的目的。
当然,本发明不限于以上通过举例所述和所示的实施例。对本领域内的技术人员很明显的是,可对本发明的器件布线结构及其制造方法进行各种修改和变化而不背离本发明的精神或范围。例如,每个电光调制器件单元的电极对不仅可以是连续的单个P+-N+电极对,也可以是由多个P+-N+电极对串连而成,相邻通道的电极对总是相对分布。波导的组合形式与完成功能、单个通道电极的排布形式等也在本发明的范围内。因而,本发明试图覆盖所附权利要求书所限定的本发明的各种修改和变化。
Claims (9)
1.一种抑制相邻通道间耦合串扰的电极布线结构,其特征在于,其中包括:
一衬底,该衬底为轻掺杂或未掺杂的半导体材料,以便在其上形成低损耗的光波导及高性能的PIN二极管结构;
等间距的光波导阵列,形成光传播的路径;
不等间距的P+-N+掺杂区对阵列,分布于等间距的光波导阵列两侧,与波导芯区形成PIN二极管阵列;
一公共电极,与分立电极分布于等间距的光波导阵列两侧,完成电光调制功能,并减少阵列器件的管脚数;
一组分立电极,与公共电极一起完成各通道的分立电光调制功能;
阵列中的各不同通道有一个共同电极,与所有通道的同一掺杂类型的掺杂区电极相连;各通道的另一个电极相互分立,且与相应通道的另一掺杂类型的掺杂区电极相连;共同电极与各通道分立电极在相邻通道间相对分布。
2.如权利要求1所述的抑制相邻通道间耦合串扰的电极布线结构,其特征在于,其中每个通道的电极对可以是连续的单个P+-N+电极对,也可以是由多个P+-N+电极对串连而成,相邻通道的电极对总是相对分布。
3.如权利要求1所述的抑制相邻通道间耦合串扰的电极布线结构,其特征在于,其中衬底为硅基材料、硅基二氧化硅、铌酸锂或III-V族材料之一。
4.如权利要求1所述的抑制相邻通道间耦合串扰的电极布线结构,其特征在于,其中波导为脊形或矩形或梯形截面波导、埋导层脊形波导、凸条形波导、沟道波导、条载波导、埋沟波导类型。
5.如权利要求1所述的抑制相邻通道间耦合串扰的电极布线结构,其特征在于,其中波导结构是直波导、弯曲波导、锥形波导、对称或非对称的Y形、X形波导、多模干涉波导之一或其组合,利用电光集成完成相位或强度调制功能。
6.一种抑制相邻通道间耦合串扰的电极布线结构的制造方法,其特征在于,包括下列步骤:
A、在半导体衬底上刻蚀或掺杂形成等间距的波导阵列,以便光路在这些波导阵列中传输;
B、利用热氧化或化学气相沉积掩蔽层,在波导的一侧光刻形成第一种掺杂类型的掺杂窗口,掺杂窗口与波导的相对位置在相邻通道间相对非等距分布;
C、采用掺杂或离子注入方法在B步骤光刻出的掺杂窗口下形成第一种掺杂类型的掺杂区,此掺杂区与波导的相对位置在相邻通道间相对非等距分布;
D、热氧化或化学气相沉积掩蔽层,在波导的另一侧光刻形成第二种掺杂类型的掺杂窗口,掺杂窗口与波导的相对位置在相邻通道间也是相对非等距分布;
E、采用掺杂或离子注入方法在D步骤光刻出的掺杂窗口下形成第二种掺杂类型的掺杂区,此掺杂区与波导的相对位置在相邻通道间也是相对非等距分布;
F、淀积或溅射金,或者淀积或溅射铝金属,在两种掺杂区上形成金属电极。
7.如权利要求6所述的抑制相邻通道间耦合串扰的电极布线结构的制造方法,其特征在于,其中波导由硅基材料、硅基二氧化硅、铌酸锂或III-V族材料制作。
8.如权利要求6所述的抑制相邻通道间耦合串扰的电极布线结构的制造方法,其特征在于,其中波导为脊形波导、埋导层脊形波导、凸条形波导、沟道波导、条载波导、埋沟波导类型。
9.如权利要求6所述的抑制相邻通道间耦合串扰的电极布线结构的制造方法,其特征在于,其中波导结构是直波导、弯曲波导、锥形波导、对称或非对称的Y形、X形波导、多模干涉波导之一或其组合,利用电光集成完成相位或强度调制功能。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100396630A CN1333433C (zh) | 2004-03-12 | 2004-03-12 | 抑制相邻通道间耦合串扰的电极布线结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100396630A CN1333433C (zh) | 2004-03-12 | 2004-03-12 | 抑制相邻通道间耦合串扰的电极布线结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1667793A CN1667793A (zh) | 2005-09-14 |
CN1333433C true CN1333433C (zh) | 2007-08-22 |
Family
ID=35038794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100396630A Expired - Fee Related CN1333433C (zh) | 2004-03-12 | 2004-03-12 | 抑制相邻通道间耦合串扰的电极布线结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1333433C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937135B (zh) * | 2009-07-01 | 2011-12-07 | 中国科学院半导体研究所 | 提高mzi电光调制器速度和效率的电极结构 |
WO2012124830A1 (ja) * | 2011-03-17 | 2012-09-20 | 日本碍子株式会社 | 光変調素子 |
CN106873192A (zh) * | 2016-11-07 | 2017-06-20 | 北京交通大学 | 基于硅波导的电光超快空间调制器 |
CN109507812B (zh) * | 2018-12-24 | 2022-03-11 | 北京工业大学 | 一种功能复用集成铌酸锂波导电光调制器 |
CN115706175B (zh) * | 2021-08-09 | 2024-02-27 | 北京一径科技有限公司 | 光电探测阵列、光电探测器、及激光雷达 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0888035A1 (en) * | 1996-03-12 | 1998-12-30 | Idemitsu Kosan Company Limited | Organic electroluminescent element and organic electroluminescent display |
JP2002204011A (ja) * | 2001-10-01 | 2002-07-19 | Seiko Epson Corp | 素子基板およびその製造方法ならびに電気光学装置 |
US20030080432A1 (en) * | 2000-09-21 | 2003-05-01 | Kabushiki Kaisha Toshiba | Semiconductor device having a ground plane and manufacturing method thereof |
-
2004
- 2004-03-12 CN CNB2004100396630A patent/CN1333433C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0888035A1 (en) * | 1996-03-12 | 1998-12-30 | Idemitsu Kosan Company Limited | Organic electroluminescent element and organic electroluminescent display |
US20030080432A1 (en) * | 2000-09-21 | 2003-05-01 | Kabushiki Kaisha Toshiba | Semiconductor device having a ground plane and manufacturing method thereof |
JP2002204011A (ja) * | 2001-10-01 | 2002-07-19 | Seiko Epson Corp | 素子基板およびその製造方法ならびに電気光学装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1667793A (zh) | 2005-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8488917B2 (en) | Electro-optic modulator | |
CN102165346B (zh) | 使用pn二极管进行高速硅光调制的方法和设备 | |
CN101384931B (zh) | 光波导 | |
Asghari et al. | Energy-efficient communication | |
US6690036B2 (en) | Method and apparatus for steering an optical beam in a semiconductor substrate | |
CN103226252A (zh) | 一种提高耗尽型硅基电光调制器调制效率的掺杂结构 | |
JPH11231357A (ja) | 光学分配用電気光学装置 | |
US10962812B2 (en) | Electro-optic modulator | |
US9535308B2 (en) | Enhanced optical modulation using slow light | |
CN107003548A (zh) | 具有提高的切换效率的光开关 | |
US20170038609A1 (en) | Slow-light silicon optical modulator | |
US6603893B1 (en) | Method and apparatus for switching an optical beam in a semiconductor substrate | |
CN110941108A (zh) | 一种掺杂结构及光调制器 | |
US6483954B2 (en) | Method and apparatus for coupling to regions in an optical modulator | |
CN1333433C (zh) | 抑制相邻通道间耦合串扰的电极布线结构及其制造方法 | |
CN112666728B (zh) | 一种电光调制器 | |
CN108490650B (zh) | 周期性交错波导结构、以及电光调制结构和mzi结构 | |
CN113900280A (zh) | 偏振无关的光开关 | |
JP4890021B2 (ja) | 光学素子及び光学素子を有する光変調器等 | |
CN105378548B (zh) | 一种掺杂结构及其制作方法、电光调制器 | |
CN114089549B (zh) | 一种行波电极调制器及光子集成芯片 | |
CN111458907B (zh) | 光学双极移相器 | |
US10317769B2 (en) | Semiconductor device | |
US6775455B1 (en) | Silicon mesa structure integrated in a glass-on-silicon waveguide, and a method of manufacturing it | |
CN211454149U (zh) | 一种掺杂结构及光调制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |