JPWO2004077565A1 - 薄膜容量素子ならびにそれを含んだ電子回路および電子機器 - Google Patents

薄膜容量素子ならびにそれを含んだ電子回路および電子機器 Download PDF

Info

Publication number
JPWO2004077565A1
JPWO2004077565A1 JP2005502859A JP2005502859A JPWO2004077565A1 JP WO2004077565 A1 JPWO2004077565 A1 JP WO2004077565A1 JP 2005502859 A JP2005502859 A JP 2005502859A JP 2005502859 A JP2005502859 A JP 2005502859A JP WO2004077565 A1 JPWO2004077565 A1 JP WO2004077565A1
Authority
JP
Japan
Prior art keywords
layered compound
thin film
bismuth layered
electrode layer
bismuth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005502859A
Other languages
English (en)
Inventor
坂下 幸雄
幸雄 坂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2004077565A1 publication Critical patent/JPWO2004077565A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G29/00Compounds of bismuth
    • C01G29/006Compounds containing, besides bismuth, two or more other elements, with the exception of oxygen or hydrogen
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/475Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on bismuth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/02Amorphous compounds
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/04Compounds with a limited amount of crystallinty, e.g. as indicated by a crystallinity index
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/50Solid solutions
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00Particle morphology
    • C01P2004/80Particles consisting of a mixture of two or more inorganic phases
    • C01P2004/82Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases
    • C01P2004/84Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases one phase coated with the other
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00Physical properties of inorganic compounds
    • C01P2006/40Electric properties
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3213Strontium oxides or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/78Grain sizes and shapes, product microstructures, e.g. acicular grains, equiaxed grains, platelet-structures
    • C04B2235/787Oriented grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明にかかる薄膜容量素子は、化学量論的組成式:(Bi2O2)2+(Am−1BmO3m+1)2−で表わされる組成(mは正の整数であり、Aは、ナトリウム、カリウム、鉛、バリウム、ストロンチウム、カルシウムおよびビスマスからなる群より選ばれる少なくとも1つの元素であり、Bは、鉄、コバルト、クロム、ガリウム、チタン、ニオブ、タンタル、アンチモン、マンガン、バナジウム、モリブデンおよびタングステンからなる群より選ばれる少なくとも1つの元素である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えている。このように構成された薄膜容量素子は、薄層化が可能で、かつ、温度補償特性に優れている。

Description

本発明は、薄膜容量素子ならびにそれを含んだ電子回路および電子機器に関するものであり、とくに、薄層化が可能で、かつ、温度補償特性に優れた薄膜容量素子ならびにそれを含んだ電子回路および電子機器に関するものである。
電子機器に含まれる電子回路は温度依存性が小さいことが好ましく、従来から、電子回路に含まれている容量素子の静電容量温度係数を制御することによって、電子回路の温度依存性を小さくする試みが、数多くなされている。
たとえば、特開2002−289462号公報、特開2002−75783号公報および特開2002−252143号公報には、下部電極と上部電極との間に、静電容量温度係数が異なる誘電体よりなる複数の誘電体層を形成することによって、静電容量温度係数が、所望のように、制御された薄膜容量素子が提案されている。
しかしながら、静電容量温度係数が異なる誘電体よりなる複数の誘電体層を形成することによって、薄膜容量素子の静電容量温度係数を制御する場合には、薄膜容量素子の作製プロセスが複雑になり、薄膜容量素子の厚さが増大することが避けられないだけでなく、薄膜容量素子の静電容量温度係数を、所望のように、制御するためには、各誘電体層の膜厚を正確に制御する必要があるという問題があった。
したがって、本発明は、薄層化が可能で、かつ、温度補償特性に優れた薄膜容量素子ならびにそれを含んだ電子回路および電子機器を提供することを目的とするものである。
本発明者は、本発明のかかる目的を達成するため、鋭意研究を重ねた結果、驚くべきことに、特定の化学量論組成を有するビスマス層状化合物を含む誘電体材料によって、誘電体層が形成された薄膜容量素子の静電容量温度係数は、誘電体層に含まれているビスマス層状化合物の[001]方位の配向度、すなわち、c軸方向の配向度に依存し、誘電体層に含まれているビスマス層状化合物のc軸方向の配向度を制御することによって、薄膜容量素子の静電容量温度係数を、所望のように、制御することが可能になることを見出した。
本発明はかかる知見に基づくものであり、本発明によれば、本発明の前記目的は、化学量論的組成式:(Bi2+(Am−13m +12−、あるいは、Bim−13m+3で表わされる組成(記号mは正の整数であり、記号Aは、ナトリウム(Na)、カリウム(K)、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)およびビスマス(Bi)からなる群より選ばれる少なくとも1つの元素であり、記号Bは、鉄(Fe)、コバルト(Co)、クロム(Cr)、ガリウム(Ga)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、アンチモン(Sb)、マンガン(Mn)、バナジウム(V)、モリブデン(Mo)およびタングステン(W)からなる群より選ばれる少なくとも1つの元素である。記号Aおよび/またはBを2つ以上の元素で構成する場合、それらの比率は任意である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えたことを特徴とする薄膜容量素子によって達成される。
本発明において、ビスマス層状化合物を含む誘電体材料は、不可避的な不純物を含んでいてもよい。
本発明によれば、誘電体層を形成する際に、誘電体層を形成する誘電体材料に含まれたビスマス層状化合物の[001]方位の配向度、すなわち、c軸方向の配向度を制御することによって、その誘電体層を含む薄膜容量素子の静電容量温度係数を所望の値になるように決定することができ、したがって、薄膜容量素子が組み込まれた電子回路の温度係数、さらには、薄膜容量素子が組み込まれた電子回路を組み込んだ電子機器の温度係数を、所望のように、制御することが可能になる。
ビスマス層状化合物のc軸方向の配向度は、使用する基板の種類、使用する電極の種類、誘電体層の作製プロセス、誘電体層の作製条件によって、制御することができる。
たとえば、[001]方位に配向した単結晶基板や、[001]方位に配向した電極を選択することによって、ビスマス層状化合物のc軸方向の配向度を向上させることができ、アモルファス基板や、アモルファス電極を選択することによって、ビスマス層状化合物のc軸方向の配向度を低下させることができる。
また、誘電体層の作製プロセスとして、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、パルスレーザー蒸着法(PLD)、真空蒸着法などを選択することによって、ビスマス層状化合物のc軸方向の配向度を向上させることができ、誘電体層の作製プロセスとして、有機金属分解法(metal−organic decomposition:MOD)やゾル・ゲル法などの液相法(CSD法)などを選択することによって、ビスマス層状化合物のc軸方向の配向度を低下させることができる。
さらに、液相法によって、誘電体層を形成する場合には、誘電体層を形成する際の塗布、仮焼成および焼成の条件を制御することによって、ビスマス層状化合物のc軸方向の配向度を制御することができる。
本発明において、ビスマス層状化合物のc軸方向の配向度Fは、次式(1)によって定義される。
F(%)=(P−P)/(1−P)×100 …(1)
式(1)において、Pは、完全にランダムな配向をしているビスマス層状化合物のc軸配向比、すなわち、完全にランダムな配向をしているビスマス層状化合物の(001)面からの反射強度I(001)の合計ΣI(001)と、そのビスマス層状化合物の各結晶面(hkl)からの反射強度I(hkl)の合計ΣI(hkl)との比({ΣI(001)/ΣI(hkl)})であり、Pは、X線回折強度を用いて算出されたビスマス層状化合物のc軸配向比、すなわち、ビスマス層状化合物の(001)面からの反射強度I(001)の合計ΣI(001)と、ビスマス層状化合物の各結晶面(hkl)からの反射強度I(hkl)の合計ΣI(hkl)との比({ΣI(001)/ΣI(hkl)})である。ここに、h、k、lは、それぞれ、0以上の任意の整数値を取ることができる。
ここに、Pは既知の定数であるから、(001)面からの反射強度I(001)の合計ΣI(001)と、各結晶面(hkl)からの反射強度I(hkl)の合計ΣI(hkl)が等しいとき、すなわち、P=1のときに、ビスマス層状化合物のc軸配向度Fは100%となる。
ビスマス層状化合物は、それぞれが、ABOで構成される(m−1)個のペロブスカイト格子が連なった層状ペロブスカイト層と、(Bi2+層とが交互に積層された層状構造を有している。
ビスマス層状化合物のc軸とは、一対の(Bi2+層同士を結ぶ方向、すなわち、[001]方位を意味する。
本発明において、化学量論組成式中の記号mは、正の整数であれば、とくに限定されるものではないが、偶数であることが好ましい。記号mの値が偶数であると、誘電体層がc面と平行に鏡映面を持つため、鏡映面を境として、自発分極のc軸方向成分が互いにうち消し合って、誘電体層はc軸方向に分極軸を有さないこととなる。このため、誘電体層の常誘電性が保持されて、誘電率の温度特性が向上するとともに、低損失が実現される。記号mの値が大きいと、誘電体層の誘電率の向上が期待できる。
本発明において、好ましくは、化学量論組成式中の記号mが、2、4、6、8のいずれかであり、さらに好ましくは、記号mが、2または4である。
本発明において、ビスマス層状化合物の静電容量温度係数が、1000ppm/Kないし−700ppm/Kの範囲にあることが好ましい。
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいる。
本発明者の研究によれば、本発明の前記目的はまた、化学量論的組成式:xSrBiTi15−(1−x)MBiTi15で表わされる組成(記号Mは、カルシウム、バリウムおよび鉛から選ばれる少なくとも1つの元素であり、0≦x≦1である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えたことを特徴とする薄膜容量素子によって達成されることが見出されている。
本発明の好ましい実施態様においては、前記誘電体層が、化学量論的組成式:SrBiTi15で表わされるビスマス層状化合物を含んでいる。
本発明において、ビスマス層状化合物の静電容量温度係数が、800ppm/Kないし−150ppm/Kの範囲にあることが好ましい。
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいる。
本発明者の研究によれば、本発明の前記目的はまた、化学量論的組成式:(Bi2+(Am−13m+12−、あるいは、Bi −13m+3で表わされる組成(記号mは正の整数であり、記号Aは、ナトリウム(Na)、カリウム(K)、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)およびビスマス(Bi)からなる群より選ばれる少なくとも1つの元素であり、記号Bは、鉄(Fe)、コバルト(Co)、クロム(Cr)、ガリウム(Ga)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、アンチモン(Sb)、マンガン(Mn)、バナジウム(V)、モリブデン(Mo)およびタングステン(W)からなる群より選ばれる少なくとも1つの元素である。記号Aおよび/またはBを2つ以上の元素で構成する場合、それらの比率は任意である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴とする電子回路によって達成されることが見出されている。
本発明によれば、上記化学量論組成を有するビスマス層状化合物を含む誘電体材料によって、誘電体層が形成された薄膜容量素子の静電容量温度係数は、誘電体層に含まれているビスマス層状化合物の[001]方位の配向度、すなわち、c軸方向の配向度に依存し、誘電体層に含まれているビスマス層状化合物のc軸方向の配向度を制御することによって、薄膜容量素子の静電容量温度係数を、所望のように、制御することができるから、かかるビスマス層状化合物を含む誘電体材料によって形成された薄膜容量素子を電子回路に組み込むことによって、電子回路の温度係数を、所望のように、制御することが可能になる。
本発明において、ビスマス層状化合物の静電容量温度係数が、1000ppm/Kないし−700ppm/Kの範囲にあることが好ましい。
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいる。
本発明者の研究によれば、本発明の前記目的はまた、化学量論的組成式:xSrBiTi15−(1−x)MBiTi15で表わされる組成(記号Mは、カルシウム、バリウムおよび鉛から選ばれる少なくとも1つの元素であり、0≦x≦1である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴とする電子回路によって達成されることが見出されている。
本発明の好ましい実施態様においては、前記誘電体層が、化学量論的組成式:SrBiTi15で表わされるビスマス層状化合物を含んでいる。
本発明において、ビスマス層状化合物の静電容量温度係数が、800ppm/Kないし−150ppm/Kの範囲にあることが好ましい。
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいる。
本発明者の研究によれば、本発明の前記目的は、また、化学量論的組成式:(Bi2+(Am−13m+12−、あるいは、Bim−13m+3で表わされる組成(記号mは正の整数であり、記号Aは、ナトリウム(Na)、カリウム(K)、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)およびビスマス(Bi)からなる群より選ばれる少なくとも1つの元素であり、記号Bは、鉄(Fe)、コバルト(Co)、クロム(Cr)、ガリウム(Ga)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、アンチモン(Sb)、マンガン(Mn)、バナジウム(V)、モリブデン(Mo)およびタングステン(W)からなる群より選ばれる少なくとも1つの元素である。記号Aおよび/またはBを2つ以上の元素で構成する場合、それらの比率は任意である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴とする電子機器によって達成されることが見出されている。
本発明によれば、上記化学量論組成を有するビスマス層状化合物を含む誘電体材料によって、誘電体層が形成された薄膜容量素子の静電容量温度係数は、誘電体層に含まれているビスマス層状化合物の[001]方位の配向度、すなわち、c軸方向の配向度に依存し、誘電体層に含まれているビスマス層状化合物のc軸方向の配向度を制御することによって、薄膜容量素子の静電容量温度係数を、所望のように、制御することができるから、かかるビスマス層状化合物を含む誘電体材料によって形成された薄膜容量素子を電子回路に組み込むことによって、電子回路の温度係数を、所望のように、制御することが可能になり、したがって、かかるビスマス層状化合物を含む誘電体材料によって形成された薄膜容量素子が組み込まれた電子回路を含む電子機器の温度係数を、所望のように、制御することが可能になる。
本発明において、ビスマス層状化合物の静電容量温度係数が、1000ppm/Kないし−700ppm/Kの範囲にあることが好ましい。
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいる。
本発明者の研究によれば、本発明の前記目的はまた、化学量論的組成式:xSrBiTi15−(1−x)MBiTi15で表わされる組成(記号Mは、カルシウム、バリウムおよび鉛から選ばれる少なくとも1つの元素であり、0≦x≦1である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴とする電子機器によって達成されることが見出されている。
本発明の好ましい実施態様においては、前記誘電体層が、化学量論的組成式:SrBiTi15で表わされるビスマス層状化合物を含んでいる。
本発明において、ビスマス層状化合物の静電容量温度係数が、800ppm/Kないし−150ppm/Kの範囲にあることが好ましい。
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいる。
本発明において、その表面に、誘電体層が形成される第一の電極層を形成するための材料は、とくに限定されるものではなく、白金(Pt)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、イリジウム(Ir)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)などの金属およびこれらを主成分とする合金や、NdO、NbO、ReO、RhO、OsO、IrO、RuO、ReO、SrMoO、SrRuO、CaRuO、SrVO、SrCrO、SrCoO、LaNiO、NbドープSrTiOなどの導電性酸化物およびこれらの混合物、さらには、BiSrCuOなどの超伝導性ビスマス層状構造を有する超伝導体を用いることができる。
本発明において、その表面に、誘電体層が形成される第一の電極層は、真空蒸着法、スパッタリング法、パルスレーザー蒸着法(PLD)、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、有機金属分解法(metal−organic decomposition:MOD)やゾル・ゲル法などの液相法(CSD法)などの各種薄膜形成法を用いて、形成することができる。
本発明において、その表面に、誘電体層が形成される第一の電極層は、[001]方位に、すなわち、c軸方向に配向されていても、[001]方位以外の方位に配向されていてもよく、さらに、アモルファス状でも、配向されていなくてもよい。
本発明において、誘電体層は、真空蒸着法、スパッタリング法、パルスレーザー蒸着法(PLD)、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、有機金属分解法(metal−organic decomposition:MOD)やゾル・ゲル法などの液相法(CSD法)などの各種薄膜形成法を用いて、形成することができる。
本発明において、好ましくは、誘電体層中のビスマス層状化合物のc軸配向度Fを向上させるためには、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、パルスレーザー蒸着法(PLD)、真空蒸着法によって、誘電体層が形成され、他方、誘電体層中のビスマス層状化合物のc軸配向度Fを低下させるためには、有機金属分解法(metal−organic decomposition:MOD)やゾル・ゲル法などの液相法(CSD法)によって、誘電体層が形成される。
本発明において、液相法とは、1または2以上の塗布工程、1または2以上の仮焼成工程および1または2以上の焼成工程を含む薄膜形成法を指し、有機金属分解法(metal−organic decomposition:MOD)、ゾルゲル法を含み、さらに、無機酸塩溶液を用いて、薄膜を形成する場合をも含んでいる。これらの中では、有機金属分解法が、最も好ましく、使用される。
第一の電極層上に、誘電体層を形成する過程で、ビスマス層状化合物を含む誘電体材料が、第一の電極層上で、ビスマス層状化合物の組成、誘電体層の形成条件にしたがって、[001]方位、すなわち、c軸方向のビスマス層状化合物の配向度Fが決定される。
有機金属分解法によって、誘電体層を形成する場合は、ビスマス層状化合物を含む薄膜容量素子用組成物の溶液を、第一の電極層上に塗布して、塗布膜を形成し、第一の電極上の塗布膜を焼成して、誘電体層を形成する。
本発明において、好ましくは、第一の電極層上に、塗布膜を形成した後に、塗布膜を乾燥させ、塗布膜を、塗布膜が結晶化しない温度で仮焼成し、さらに、塗布膜を焼成して、誘電体層を形成する。
あるいは、第一の電極層上に、塗布膜を形成し、塗布膜を乾燥させた後に、乾燥後の塗布膜上に、さらに、新たな塗布膜を形成し、新たな塗布膜を乾燥させるステップを繰り返して、所望の膜厚の塗布膜を形成し、その後に、塗布膜を焼成して、誘電体層を形成するようにしてもよい。この場合には、塗布および乾燥のステップを2回以上、繰り返した後に、仮焼成し、最後に、塗布膜を焼成して、誘電体層を形成するようにしてもよい。
あるいは、第一の電極層上に、塗布膜を形成し、塗布膜を乾燥させ、塗布膜を仮焼成した後に、塗布膜上に、新たな塗布膜を形成し、新たな塗布膜を乾燥させて、仮焼成するステップを繰り返し、所望の膜厚の塗布膜を形成し、その後に、塗布膜を焼成するようにしてもよい。この場合には、塗布膜を乾燥させることなく、塗布および仮焼成のステップを繰り返し、最後に、焼成して、誘電体層を形成するようにしてもよい。
あるいは、第一の電極層上に、塗布膜を形成し、塗布膜を乾燥させ、塗布膜を仮焼成し、その後に、塗布膜を焼成するステップを繰り返して、所望の膜厚の塗布膜を形成し、誘電体層を形成するようにしてもよい。この場合には、塗布膜を乾燥させることなく、塗布、仮焼成および焼成のステップを繰り返して、誘電体層を形成するようにしてもよく、塗布膜を仮焼成することなく、塗布、乾燥および焼成のステップを繰り返して、誘電体層を形成するようにしてもよい。
本発明において、有機金属分解法によって、誘電体層を形成する場合には、第一の電極層上に、スピンコーティング法あるいはディップコーティング法によって、好ましくは、スピンコーティング法によって、ビスマス層状化合物を含む薄膜容量素子用組成物の溶液が塗布され、塗布膜が形成される。
本発明において、第一の電極層上に形成された塗布膜は、好ましくは、ビスマス層状化合物の結晶化温度である700ないし900℃で、焼成される。
本発明において、第一の電極層上に形成された塗布膜は、好ましくは、室温ないし400℃、より好ましくは、50ないし300℃で、乾燥される。
本発明において、第一の電極層上に形成された塗布膜は、好ましくは、300ないし500°Cで、仮焼成される。
本発明において、第一の電極層上に、誘電体層が形成された後に、誘電体層上に、第二の電極層が形成される。
本発明において、第二の電極層を形成するための材料は、導電性を有していれば、とくに限定されるものではなく、白金(Pt)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、イリジウム(Ir)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)などの金属およびこれらを主成分とする合金や、NdO、NbO、ReO、RhO、OsO、IrO、RuO、ReO、SrMoO、SrRuO、CaRuO、SrVO、SrCrO、SrCoO、LaNiO、NbドープSrTiOなどの導電性酸化物およびこれらの混合物、ITOなどの導電性ガラスなどを用いて、第二の電極層を形成することができる。さらに、第一の電極層とは異なり、第二の電極層を形成するための材料としては、室温における成膜も可能であるから、鉄(Fe)、コバルト(Co)などの卑金属や、WSi、MoSiなどの合金を用いて、第二の電極層を形成することもできる。、
本発明において、第二の電極層の厚さとしては、薄膜容量素子の一方の電極としての機能を確保可能であれば、とくに限定されるものではなく、たとえば、10ないし10000nm程度に設定することができる。
本発明において、第二の電極層のの形成方法は、とくに限定されるものではなく、真空蒸着法、スパッタリング法、パルスレーザー蒸着法(PLD)、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、有機金属分解法(metal−organic decomposition)やゾル・ゲル法などの液相法(CSD法)などの各種薄膜形成法を用いて、形成することができる。これらのうちでは、成膜速度の面から、スパッタリング法が好ましい。
本発明の前記およびその他の目的や特徴は、添付図面に基づいた以下の説明から明らかになるであろう。
第1図は、本発明の好ましい実施態様にかかる薄膜容量素子の略断面図である。
発明の好ましい実施態様の説明
以下、添付図面に基づいて、本発明の好ましい実施態様につき、詳細に説明を加える。
第1図は、本発明の好ましい実施態様にかかる薄膜容量素子の略断面図である。
図1に示されるように、本実施態様にかかる薄膜容量素子1は、支持基板2を備え、支持基板2上に、バリア層3、下部電極層4、誘電体層5および上部電極層6が、この順に、積層されている。
本実施態様においては、薄膜容量素子1の支持基板2は、シリコン単結晶によって形成されている。支持基板2の厚さは、たとえば、100ないし1000μm程度である。
本実施態様にかかる薄膜容量素子1は、支持基板2上に、酸化シリコンによって形成された絶縁層3を備えている。
酸化シリコンよりなる絶縁層3は、たとえば、シリコンの熱酸化によって形成される。
図1に示されるように、絶縁層3上には、下部電極層4が形成されている。
本実施態様においては、下部電極層4は、白金によって形成されている。
下部電極層4は、[001]方位に配向されていても、[001]方位以外の方位に配向されていてもよく、さらに、アモルファス状でも、配向されていなくてもよい。
白金よりなる下部電極層4は、たとえば、スパッタリングガスとして、アルゴンガスを用い、支持基板2および絶縁層3の温度を300℃以上、好ましくは、500℃以上に保持して、スパッタリング法により、絶縁層3上に形成される。
下部電極層4の厚さは、とくに限定されるものではなく、10ないし1000nm、好ましくは、50ないし200nm程度である。本実施態様においては、下部電極層4は、100nmの厚さに形成されている。
図1に示されるように、本実施態様にかかる薄膜容量素子1は、下部電極層4上に形成された誘電体層5を備えている。
本実施態様においては、誘電体層5は、化学量論的組成式:SrBiTi15で表わされ、コンデンサ材料としての特性に優れたビスマス層状化合物を含む誘電体材料によって形成されている。
ビスマス層状化合物は、好ましくは、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいる。
本実施態様においては、誘電体層5は、有機金属分解法(metal−organic decomposition:MOD法)によって、下部電極層4上に形成される。
具体的には、2−エチルヘキサン酸ストロンチウムのトルエン溶液と、2−エチルヘキサン酸ビスマスの2−エチルヘキサン酸溶液と、2−エチルヘキサン酸チタンのトルエン溶液を、2−エチルヘキサン酸ストロンチウムが1モル、2−エチルヘキサン酸ビスマスが4モル、2−エチルヘキサン酸チタンが4モルとなるように、これらの溶液を混合し、トルエンで希釈して、原料溶液を調製する。
こうして得られた原料溶液を、スピンコーティング法によって、下部電極層4上に、膜厚が、たとえば、100nmとなるように、塗布して、塗布膜を形成する。
塗布膜の形成後、室温ないし約400℃の温度下で乾燥させて、塗布膜中の溶媒を蒸発させる。
次いで、約200ないし700℃の酸素雰囲気下で、塗布膜を仮焼成する。仮焼成は、塗布膜塗布膜中のビスマス層状化合物を結晶化させない温度下で、おこなわれる。
その後、仮焼成した塗布膜上に、再度、原料溶液を、スピンコーティング法によって、膜厚が、たとえば、100nmとなるように、塗布して、塗布膜を形成し、乾燥した後、塗布膜を、約200ないし700℃の酸素雰囲気下で、仮焼成する。
次いで、仮焼成した塗布膜上に、さらに、原料溶液を、スピンコーティング法によって、膜厚が、たとえば、100nmとなるように、塗布して、塗布膜を形成し、乾燥した後、塗布膜を、約200ないし700℃の酸素雰囲気下で、仮焼成する。
こうして、仮焼成が完了すると、仮焼成された塗布膜を、約700ないし900℃の酸素ガス雰囲気で、焼成して、塗布膜中のビスマス層状化合物を結晶化させ、たとえば、300nmの膜厚の誘電体層5を形成する。
こうして得られた誘電体層5は、化学量論的組成式:SrBiTi15で表わされたビスマス層状化合物を含んでいる。
仮焼成および焼成の過程で、ビスマス層状化合物が、[001]方位に、すなわち、c軸方向に配向される。
ビスマス層状化合物のc軸方向の配向度F(%)は、誘電体層5を形成する際の塗布、仮焼成および焼成の条件を制御することによって、制御可能であることが知られているが、本発明者の研究によれば、誘電体層5に含まれるビスマス層状化合物のc軸方向の配向度F(%)を制御することによって、薄膜容量素子1の静電容量温度係数を変化させることができることが見出されており、とくに、誘電体層5が、化学量論的組成式:SrBiTi15で表わされる組成を有するビスマス層状化合物を含んでいる場合には、ビスマス層状化合物のc軸方向の配向度F(%)を制御することによって、薄膜容量素子1の静電容量温度係数を、プラスの値からマイナスの値の間で、大きく変化させることが可能であることが判明している。
したがって、本実施態様においては、薄膜容量素子1が、所望の静電容景温度係数を有するように、誘電体層5を形成する際の塗布、仮焼成および焼成の条件が制御されて、誘電体層5に含まれるビスマス層状化合物のc軸方向の配向度F(%)が決定される。
図1に示されるように、誘電体層6上には、白金によって、上部電極層6が形成されている。
白金よりなる上部電極層6は、たとえば、スパッタリングガスとして、アルゴンガスを用い、支持基板2、絶縁層3、下部電極層4および誘電体層5の温度を室温(25℃)に保持して、スパッタリング法によって、誘電体層5上に形成される。
上述のように、本発明者の研究によれば、誘電体層5に含まれるビスマス層状化合物のc軸方向の配向度F(%)を制御することによって、薄膜容量素子1の静電容量温度係数を変化させることができることが見出されており、とくに、誘電体層5が、化学量論的組成式:SrBiTi15で表わされる組成を有するビスマス層状化合物を含んでいる場合には、ビスマス層状化合物のc軸方向の配向度F(%)を制御することによって、薄膜容量素子1の静電容量温度係数を、プラスの値からマイナスの値の間で、大きく変化させることが可能であることが判明している。
したがって、本実施態様によれば、誘電体層5は、化学量論的組成式:SrBiTi15で表わされる組成を有するビスマス層状化合物を含んでおり、誘電体層5を形成する際の塗布、仮焼成および焼成の条件が制御されて、誘電体層5に含まれるビスマス層状化合物のc軸方向の配向度F(%)を決定するように構成されているから、複数の誘電体層を設けることなく、所望の静電容量温度係数を有する薄膜容量素子1を得ることができ、したがって、薄膜容量素子1を組み込んだ電子回路を温度依存性を所望のように制御し、電子回路が組み込まれた電子機器の温度依存性を低下させることが可能になる。
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
たとえば、前記実施態様においては、薄膜容量素子1の誘電体層5は、化学量論的組成式:SrBiTi15で表わされる組成を有するビスマス層状化合物を含む誘電体材料によって形成されているが、薄膜容量素子1の誘電体層5を、化学量論的組成式:SrBiTi15で表わされる組成を有するビスマス層状化合物を含む誘電体材料によって、形成することは必ずしも必要でなく、化学量論的組成式:(Bi2+(Am−13m+12−、あるいは、Bim−13m+3で表わされる組成(記号mは正の整数であり、記号Aは、ナトリウム(Na)、カリウム(K)、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)およびビスマス(Bi)からなる群より選ばれる少なくとも1つの元素であり、記号Bは、鉄(Fe)、コバルト(Co)、クロム(Cr)、ガリウム(Ga)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、アンチモン(Sb)、マンガン(Mn)、バナジウム(V)、モリブデン(Mo)およびタングステン(W)からなる群より選ばれる少なくとも1つの元素である。記号Aおよび/またはBを2つ以上の元素で構成する場合、それらの比率は任意である。)を有するビスマス層状化合物を含む誘電体材料によって、薄膜容量素子1の誘電体層5が形成されればよい。さらに、化学量論的組成式:xSrBiTi15−(1−x)MBiTi15で表わされる組成(記号Mは、カルシウム、バリウムおよび鉛から選ばれる少なくとも1つの元素であり、0≦x≦1である。)を有するビスマス層状化合物を含む誘電体材料によって、薄膜容量素子1の誘電体層5を形成することもできる。また、化学量論的組成式:xSrBiTi15(1−x)MBiTi15で表わされる組成(記号Mは、カルシウム、バリウムおよび鉛から選ばれる少なくとも1つの元素であり、0≦x≦1である。)を有するビスマス層状化合物を含む誘電体材料によって、薄膜容量素子1の誘電体層5を形成することもできる。さらに、化学量論的組成式:SrBiTi で表わされる組成を有するビスマス層状化合物を含む誘電体材料によって、薄膜容量素子1の誘電体層5を形成することもできる。
また、前記実施態様においては、誘電体層5を形成するにあたって、スピンコーティング法によって、塗布膜が形成されているが、スピンコーティング法によって、塗布膜を形成することは必ずしも必要でなく、スピンコーティング法に代えて、たとえば、ディップコーティング法によって、塗布膜を形成してもよい。
さらに、前記実施態様においては、薄膜容量素子1の支持基板2がシリコン単結晶によって形成されているが、薄膜容量素子1の支持基板2をシリコン単結晶によって形成することは必ずしも必要でなく、格子整合性に優れたSrTiO単結晶、MgO単結晶、LaAlO単結晶などの単結晶、ガラス、溶融石英、SiO/Siなどのアモルファス材料、ZrO/Si、CeO/Siなどのその他の材料などによって形成された支持基板2を用いることもできる。
また、前記実施態様においては、薄膜容量素子1の下部電極層4が白金によって形成されているが、薄膜容量素子1の下部電極層4を白金によって形成することは必ずしも必要でなく、SrMoO、SrRuO、CaRuO、SrVO、SrCrO、SrCoO、LaNiO、NbドープSrTiOなどの導電性酸化物、ルテニウム、金、パラジウム、銀などの貴金属あるいはそれらの合金、ITOなどの導電性ガラス、ニッケル、銅などの卑金属あるいはそれらの合金によって、薄膜容量素子1の下部電極層4を形成することもできる。支持基板2を格子整合性に優れた材料を用いて形成した場合には、下部電極層4は、CaRuOやSrRuOなどの導電性酸化物、白金やルテニウムなどの貴金属によって形成されることが好ましい。
さらに、前記実施態様においては、薄膜容量素子1の下部電極層4は、スパッタリング法によって形成されているが、薄膜容量素子1の下部電極層4を、スパッタリング法によって形成することは必ずしも必要でなく、真空蒸着法、パルスレーザー蒸着法(PLD)、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、液相法(CSD法)などの他の薄膜形成方法を用いて、下部電極層4を形成することもできる。
また、前記実施態様においては、薄膜容量素子1の誘電体層5は、有機金属分解法(metal−organic decomposition:MOD法)によって形成されているが、薄膜容量素子1の誘電体層5を有機金属分解法によって形成することは必ずしも必要でなく、真空蒸着法、スパッタリング法、パルスレーザー蒸着法(PLD)、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、ゾル・ゲル法などの他の液相法など、他の薄膜形成方法を用いて、誘電体層5を形成することもできる。好ましくは、誘電体層中のビスマス層状化合物のc軸配向度Fを向上させるためには、有機金属化学気相成長法、パルスレーザー蒸着法(PLD)、真空蒸着法によって、誘電体層が形成され、他方、誘電体層中のビスマス層状化合物のc軸配向度Fを低下させるためには、有機金属分解法やゾル・ゲル法などの液相法(CSD法)によって、誘電体層が形成される。
さらに、前記実施態様においては、薄膜容量素子1の誘電体層5を形成するにあたって、原料溶液を、スピンコーティング法によって、下部電極層4上に塗布しているが、原料溶液を、スピンコーティング法によって、下部電極層4上に塗布することは必ずしも必要でなく、ディップコーティング法、スプレーコーティング法などの他の塗布法を用いて、原料溶液を、下部電極層4上に塗布するようにしてもよい。
また、前記実施態様においては、薄膜容量素子1の上部電極層6が白金によって形成されているが、薄膜容量素子1の上部電極層6を白金によって形成することは必ずしも必要でなく、NdO、NbO、ReO、RhO、OsO、IrO、RuO、ReO、SrMoO、SrRuO、CaRuO、SrVO、SrCrO、SrCoO、LaNiO、NbドープSrTiOなどの導電性酸化物、ルテニウム、金、パラジウム、銀などの貴金属あるいはそれらの合金、ITOなどの導電性ガラス、ニッケル、銅などの卑金属あるいはそれらの合金によって、薄膜容量素子1の上部電極層6を形成することもできる。
さらに、前記実施態様においては、薄膜容量素子1の上部電極層6は、スパッタリング法によって形成されているが、薄膜容量素子1の上部電極層6を、スパッタリング法によって形成することは必ずしも必要でなく、真空蒸着法、パルスレーザー蒸着法(PLD)、有機金属化学気相成長法(metal−organic chemical vapor deposition:MOCVD)、液相法(CSD法)などの他の薄膜形成方法を用いて、上部電極層6を形成することもできる。
本発明によれば、薄層化が可能で、かつ、温度補償特性に優れた薄膜容量素子ならびにそれを含んだ電子回路および電子機器を提供することが可能になる。

Claims (21)

  1. 化学量論的組成式:(Bi2+(Am−13m+12−、あるいは、Bim−13m+3で表わされる組成(記号mは正の整数であり、記号Aは、ナトリウム(Na)、カリウム(K)、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)およびビスマス(Bi)からなる群より選ばれる少なくとも1つの元素であり、記号Bは、鉄(Fe)、コバルト(Co)、クロム(Cr)、ガリウム(Ga)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、アンチモン(Sb)、マンガン(Mn)、バナジウム(V)、モリブデン(Mo)およびタングステン(W)からなる群より選ばれる少なくとも1つの元素である。記号Aおよび/またはBを2つ以上の元素で構成する場合、それらの比率は任意である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えたことを特徴とする薄膜容量素子。
  2. 前記ビスマス層状化合物の静電容量温度係数が、1000ppm/Kないし−700ppm/Kの範囲にあることを特徴とする請求の範囲第1項に記載の薄膜容量素子。
  3. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第1項に記載の薄膜容量素子。
  4. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第2項に記載の薄膜容量素子。
  5. 化学量論的組成式:xSrBiTi15−(1−x)MBiTi15で表わされる組成(記号Mは、カルシウム、バリウムおよび鉛から選ばれる少なくとも1つの元素であり、0≦x≦1である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の層間に備えたことを特徴とする薄膜容量素子。
  6. 前記誘電体層が、化学量論的組成式:SrBiTi15で表わされるビスマス層状化合物を含んでいることを特徴とする請求の範囲第5項に記載の薄膜容量素子。
  7. 前記ビスマス層状化合物の静電容量温度係数が、800ppm/Kないし−150ppm/Kの範囲にあることを特徴とする請求の範囲第6項に記載の薄膜容量素子。
  8. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第5項に記載の薄膜容量素子。
  9. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第6項に記載の薄膜容量素子。
  10. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第7項に記載の薄膜容量素子。
  11. 化学量論的組成式:(Bi2+(Am−13m+12−、あるいは、Bim−13m+3で表わされる組成(記号mは正の整数であり、記号Aは、ナトリウム(Na)、カリウム(K)、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)およびビスマス(Bi)からなる群より選ばれる少なくとも1つの元素であり、記号Bは、鉄(Fe)、コバルト(Co)、クロム(Cr)、ガリウム(Ga)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、アンチモン(Sb)、マンガン(Mn)、バナジウム(V)、モリブデン(Mo)およびタングステン(W)からなる群より選ばれる少なくとも1つの元素である。記号Aおよび/またはBを2つ以上の元素で構成する場合、それらの比率は任意である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴とする電子回路。
  12. 化学量論的組成式:(Bi2+(Am−13m+12−、あるいは、Bim−13m+3で表わされる組成(記号mは正の整数であり、記号Aは、ナトリウム(Na)、カリウム(K)、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)およびビスマス(Bi)からなる群より選ばれる少なくとも1つの元素であり、記号Bは、鉄(Fe)、コバルト(Co)、クロム(Cr)、ガリウム(Ga)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、アンチモン(Sb)、マンガン(Mn)、バナジウム(V)、モリブデン(Mo)およびタングステン(W)からなる群より選ばれる少なくとも1つの元素である。記号Aおよび/またはBを2つ以上の元素で構成する場合、それらの比率は任意である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴とする電子機器。
  13. 前記ビスマス層状化合物の静電容量温度係数が、1000ppm/Kないし−700ppm/Kの範囲にあることを特徴とする請求の範囲第12項に記載の電子機器。
  14. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第12項に記載の電子機器。
  15. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第13項に記載の電子機器。
  16. 化学量論的組成式:xSrBiTi15−(1−x)MBiTi15で表わされる組成(記号Mは、カルシウム、バリウムおよび鉛から選ばれる少なくとも1つの元素であり、0≦x≦1である。)を有するビスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴とする電子機器。
  17. 前記誘電体層が、化学量論的組成式:SrBiTi15で表わされるビスマス層状化合物を含んでいることを特徴とする請求の範囲第16項に記載の電子機器。
  18. 前記ビスマス層状化合物の静電容量温度係数が、800ppm/Kないし−150ppm/Kの範囲にあることを特徴とする請求の範囲第17項に記載の電子機器。
  19. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第16項に記載の電子機器。
  20. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第17項に記載の電子機器。
  21. 前記ビスマス層状化合物が、さらに、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)からなる群より選ばれる少なくとも1つの希土類元素を含んでいることを特徴とする請求の範囲第18項に記載の電子機器。
JP2005502859A 2003-02-27 2004-02-20 薄膜容量素子ならびにそれを含んだ電子回路および電子機器 Pending JPWO2004077565A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003050213 2003-02-27
JP2003050213 2003-02-27
PCT/JP2004/001979 WO2004077565A1 (ja) 2003-02-27 2004-02-20 薄膜容量素子ならびにそれを含んだ電子回路および電子機器

Publications (1)

Publication Number Publication Date
JPWO2004077565A1 true JPWO2004077565A1 (ja) 2006-06-08

Family

ID=32923338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005502859A Pending JPWO2004077565A1 (ja) 2003-02-27 2004-02-20 薄膜容量素子ならびにそれを含んだ電子回路および電子機器

Country Status (7)

Country Link
US (1) US20060237760A1 (ja)
EP (1) EP1598871A1 (ja)
JP (1) JPWO2004077565A1 (ja)
KR (1) KR20050100700A (ja)
CN (1) CN1754261A (ja)
TW (1) TWI234174B (ja)
WO (1) WO2004077565A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1598840A1 (en) * 2003-02-27 2005-11-23 TDK Corporation Composition for thin-film capacitor device, high dielectric constant insulator film, thin-film capacitor device, thin-film multilayer capacitor, electronic circuit and electronic device
JP4239010B2 (ja) * 2004-08-18 2009-03-18 独立行政法人産業技術総合研究所 p型熱電変換特性を有する複合酸化物
CN101657393B (zh) 2007-04-19 2012-07-18 日本特殊陶业株式会社 压电陶瓷组合物和压电器件
WO2011027886A1 (ja) * 2009-09-07 2011-03-10 古河電気工業株式会社 超電導線材用テープ基材及び超電導線材
US8546944B2 (en) * 2010-12-22 2013-10-01 Intel Corporation Multilayer dielectric memory device
CN103680951B (zh) * 2013-12-13 2016-09-28 大连天壹电子有限公司 干式积层陶瓷电容器的外部电极制造方法
KR102259923B1 (ko) * 2019-11-15 2021-06-02 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
JP2921724B2 (ja) * 1993-04-28 1999-07-19 ティーディーケイ株式会社 強誘電性圧電磁器組成物
JPH07201225A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 誘電体磁器組成物
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3106913B2 (ja) * 1995-07-10 2000-11-06 三菱マテリアル株式会社 Bi系強誘電体薄膜形成用組成物並びにBi系強誘電体薄膜及びその製造方法
KR100381498B1 (ko) * 1995-05-22 2005-02-05 미쓰비시 마테리알 가부시키가이샤 비스무스계유전체박막및그의형성방법및그박막형성용조성물
JPH0931635A (ja) * 1995-07-18 1997-02-04 Mitsubishi Materials Corp Bi系強誘電体薄膜形成用ターゲット材及びBi系強誘電体薄膜の製造方法
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
JP4017209B2 (ja) * 1996-05-30 2007-12-05 沖電気工業株式会社 半導体記憶素子およびその形成方法
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3195265B2 (ja) * 1997-01-18 2001-08-06 東京応化工業株式会社 Bi系強誘電体薄膜形成用塗布液およびこれを用いて形成した強誘電体薄膜、強誘電体メモリ
US5773314A (en) * 1997-04-25 1998-06-30 Motorola, Inc. Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells
JP3472087B2 (ja) * 1997-06-30 2003-12-02 Tdk株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US5994276A (en) * 1997-09-08 1999-11-30 Mcmaster University Composite high Tc superconductor film
JP3549715B2 (ja) * 1997-10-15 2004-08-04 日本電気株式会社 Bi層状強誘電体薄膜の製造方法
US6096343A (en) * 1997-10-27 2000-08-01 Gerhard Gergely Instant calcium/soybean granules, their use and process for their preparation
JP3391268B2 (ja) * 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
US6107136A (en) * 1998-08-17 2000-08-22 Motorola Inc. Method for forming a capacitor structure
US20020153543A1 (en) * 1998-09-29 2002-10-24 Takeshi Kijima Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
US6251816B1 (en) * 1998-12-31 2001-06-26 Mra Laboratories, Inc. Capacitor and dielectric ceramic powder based upon a barium borate and zinc silicate dual-component sintering flux
US6198617B1 (en) * 1999-01-12 2001-03-06 United Microelectronics Corp. Multi-layer metal capacitor
JP3823591B2 (ja) * 1999-03-25 2006-09-20 三菱電機株式会社 Cvd原料用気化装置およびこれを用いたcvd装置
US6235603B1 (en) * 1999-07-12 2001-05-22 Motorola Inc. Method for forming a semiconductor device using an etch stop layer
US6358857B1 (en) * 1999-07-23 2002-03-19 Micron Technology, Inc. Methods of etching insulative materials, of forming electrical devices, and of forming capacitors
EP1077092A3 (en) * 1999-08-16 2004-03-17 Murata Manufacturing Co., Ltd. Piezoelectric element
JP3401558B2 (ja) * 1999-12-14 2003-04-28 独立行政法人産業技術総合研究所 エピタキシャル複合構造体およびこのものを利用した素子
US6566698B2 (en) * 2000-05-26 2003-05-20 Sony Corporation Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
US6437380B1 (en) * 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
US6734456B2 (en) * 2001-11-15 2004-05-11 Matsushita Electric Industrial Co., Ltd. Ferroelectric film and semiconductor device
JP2003209179A (ja) * 2002-01-15 2003-07-25 Fujitsu Ltd 容量素子及びその製造方法
JP4036707B2 (ja) * 2002-08-12 2008-01-23 三洋電機株式会社 誘電体素子および誘電体素子の製造方法
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6788522B1 (en) * 2003-02-26 2004-09-07 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6891714B2 (en) * 2003-02-26 2005-05-10 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7067458B2 (en) * 2003-02-26 2006-06-27 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6885540B2 (en) * 2003-02-26 2005-04-26 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20040164416A1 (en) * 2003-02-26 2004-08-26 Tdk Corporation Multi-layered unit
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
US6831824B1 (en) * 2003-11-10 2004-12-14 Lambert Devoe Surface mountable vertical multi-layer capacitor

Also Published As

Publication number Publication date
EP1598871A1 (en) 2005-11-23
CN1754261A (zh) 2006-03-29
TW200425182A (en) 2004-11-16
US20060237760A1 (en) 2006-10-26
TWI234174B (en) 2005-06-11
KR20050100700A (ko) 2005-10-19
WO2004077565A1 (ja) 2004-09-10

Similar Documents

Publication Publication Date Title
US7580241B2 (en) Thin film capacitor element composition, high permittivity insulation film, thin film capacitor element, thin film multilayer capacitor, and method of production of thin film capacitor element
US7312514B2 (en) High-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, and production method of thin film capacity element
WO1996002067A1 (en) Integrated circuit capacitors and process for making the same
JPWO2004061881A1 (ja) 薄膜コンデンサおよびその製造方法
EP1591568A1 (en) Composition for thin film capacitance element, insulating film of high dielectric constant, thin film capacitance element, thin film laminated capacitor and method for manufacturing thin film capacitance element
US6891714B2 (en) Multi-layered unit including electrode and dielectric layer
JPWO2003021615A1 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
JPWO2004077565A1 (ja) 薄膜容量素子ならびにそれを含んだ電子回路および電子機器
US6930875B2 (en) Multi-layered unit
US6977806B1 (en) Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) Multi-layered unit including electrode and dielectric layer
JPWO2004077564A1 (ja) 薄膜容量素子ならびにそれを含んだ電子回路および電子機器
US6788522B1 (en) Multi-layered unit including electrode and dielectric layer
JPWO2004077563A1 (ja) 電極層および誘電体層を含む積層体ユニット
US7067458B2 (en) Multi-layered unit including electrode and dielectric layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309