CN103680951B - 干式积层陶瓷电容器的外部电极制造方法 - Google Patents

Abstract

干式积层陶瓷电容器的外部电极制造方法，包括准备硅晶片阶段，指定电极层和电介层层数的阶段，形成初级绝缘层阶段，形成电极层阶段，形成电介层阶段，电极层和电介层反复积层阶段，电极层和电介层的热处理阶段，形成保护层阶段，晶片背面研磨阶段，完成积层的晶片以芯片（Chip）形态切割的阶段，芯片侧面蚀刻阶段及形成外部电极阶段。上述结构的本发明在形成电极层的阶段中利用预先设计的电路，实施芯片切割阶段和形成外部电极阶段之间定好的蚀刻工艺制造外部电极的方法。把预先设计好的电极层电路图形和芯片进行切割后，通过将切割面进行蚀刻的方法加强电极层和外部电极的粘合性，最终可获得高品质MLCC。

Description

干式积层陶瓷电容器的外部电极制造方法

技术领域

本发明涉及一种电极制造方法，尤其涉及一种干式积层陶瓷电容器的外部电极制造方法。

背景技术

MLCC—即片式多层陶瓷电容器(Multi-layer ceramic capacitors)作为多层电镀金属膜来制造的电容器，是临时蓄电的配件。主要用在TV,VCR,PC，汽车电子，移动通信，数码AV机，电脑等电器中，起到直流(DC-blocking)、分流(By-passing)以及交流等作用。

制造MLCC的方式是内部电极层和电介层重叠积层使多个电容器并列连接构成。其中形成电极层与电介层的方法分为两种。第一，原材料使用液状原料，利用印有电极图形陶瓷材质的电介体薄片的湿式方法。第二，利用高真空的溅射方法，化学气象蒸镀方法和使用光掩膜（Photo mask）的照片蚀刻方法等利用半导体工艺方式的干式方法。

其中干式方法使用精密的高真空溅射和化学气象蒸镀技术，与使用液状原料的湿式方法相比在技术局限上可实现电极层和电介层的薄膜化和精密化，图形的细微化的优点。但这种干式方法因电极膜非常薄，传统的芯片切割时电极层切割是沿电极单元的边缘切割，这种切割方式的操作精度要求很高，稍有不慎电极单元的边缘就会被切破碎，浪费大量的材料，且传统的芯片侧面的电极单元与外部电极的接触面积少，易导致接触不良，继而影响电容器质量。

发明内容

本发明为了解决干式方法中芯片常会与外部电极产生接触不良的现象，提供了一种干式积层陶瓷电容器的外部电极制造方法。

本发明的技术方案如下：

为了解决所述的技术问题，发明人大致提出了三种思路：第一，将切割前的电极层上的电极单元的长度设计成切割后两两连接起来的长度或更长一点，切割时，尽可能从电极单元的中间切割，以防止在切割芯片时电极层破碎、脱落；为此，发明人要预先设计好电极层图形；第二，切割后进行芯片侧面的蚀刻、形成外部电极后，尽量使电极层相对于其他层在侧面更凸出一些，这样一来，即使切割时稍有切割边破碎的现象，也不影响电极层和外部电极的接触，故而降低成品不良率。第三，最相邻的两个电极层的位置排布不相同，使直线切割时只能切割到其中一层上的电极单元，相隔的两个电极层上的电极单元的排布位置相同。

干式积层陶瓷电容器的外部电极制造方法，具体包括以下步骤：

S1：晶片准备阶段；

S2：指定在晶片上的电极层和电介层的积层层数阶段；

S3：在晶片上形成初始绝缘层的阶段；

S4：在初始绝缘层上形成电极层的阶段；

S5：在电极层上形成电介层的阶段；

S6：电极层和电介层反复实施积层的阶段；

S7：积层后，电极层和电介层热处理的阶段；

S8：热处理后形成保护层的阶段；

S9：形成保护层后，晶片背面研磨阶段；

S10：晶片背面研磨后以芯片形态切割阶段；

S11：切割后的芯片侧面进行蚀刻的阶段；

S12：芯片侧面蚀刻后形成外部电极阶段。

进一步的，按上述方法制得的成品至少包括两个以上的电极层，两个最相近的电极层分别称为上部电极层和下部电极层，在每两个电极层之间是电介层，最上一层电极层之上设保护层，最下一层电极层之下由上至下依次为初始绝缘层和晶片，前述的晶片、初始绝缘层、下部电极层、电介层、上部电极层叠成的层状结构的两个相对的、经S10、S11步骤切割、蚀刻后的侧边均分别嵌入到两侧的外部电极内；

与现有技术不同的是：所述的上部电极层和晶片较初始绝缘层、下部电极层以及电介层嵌入外部电极的部分更长；所述的下部电极层和晶片较初始绝缘层、上部电极层以及电介层嵌入另一侧的外部电极的部分更长。

为达到此结构，发明人要预先设计好电极层图形（即设计好电极层切割前其上电极单元的布局），要点如下：

（1）将切割前的电极层上的电极单元的长度设计成切割后两两连接起来的长度或更长一点，切割时，尽可能从电极单元的中间切割，以防止在切割芯片时电极层破碎、脱落；

（2）是按照沿同一直线切割时只能切到上部电极层上的电极单元Ⅰ或者只能切到下部电极层上的电极单元Ⅱ的要求排布。

故进一步的，所述的电极层切割前其上电极单元的布局，是按照沿同一直线切割时只能切到上部电极层上的电极单元Ⅰ而完全切不到下部电极层上的电极单元Ⅱ；或者只能切到下部电极层上的电极单元Ⅱ而完全切不到上部电极层上的电极单元Ⅰ的要求排布。

优选的，所述的切到是指从电极单元的中间切开，而非从边缘切割。由于从中间切割要容易得多，这样避免了现有技术中从边缘处切割时稍有不慎电极单元的边缘就破碎的问题。

进一步的，在所述的电极层切割步骤完成后，进行侧面的蚀刻，由于电极单元和晶片不被蚀刻而其它层轻易即被蚀刻，故电极单元较其他层更长，从而突出了电极层。

进一步的，将切割前的电极层上的电极单元的长度设计成切割后的电极单元两两连接起来的长度或更长一点。

进一步优选的，电极层切割前其上电极单元的布局，最相邻的两个电极层的位置排布不相同，相隔一层电极层的两个电极层的电极单元排布位置完全相同。

在此，上述的初始绝缘层是氧化膜或氮化膜，电极层利用溅镀方式形成电极单元，此时为达到电极图像形成的目的利用预先准备完的模具，进行光刻胶剥离PR(Photo Resist)lift-off。

电介层是利用化学气象蒸镀或原子层蒸镀方式。并且，为了去掉蒸镀完成后电极层和电介层内部的不纯物需进行热处理。此后为了适应外部环境形成保护膜，通过晶片背面研磨得到一定的厚度后按芯片形态切割。最后为了使切割面上的电极单元突出而进行蚀刻工程，之后形成外部电极，从而完成产品制作。

本发明的有益效果是：

本发明提供的干式积层陶瓷电容器制造方法，利用高真空溅镀技术和化学气象蒸镀及单原子层蒸镀技术，形成电极层和电介层可达到薄膜化，精密化效果。把预先设计好的电极层电路图形和芯片进行切割后，通过将切割面进行蚀刻的方法加强电极层和外部电极的粘合性，最终可获得高品质MLCC。

附图说明

本发明共有附图5幅。

图1是干式积层陶瓷电容器的制造顺序图；

图2是现有技术中采用的电极层图形及其切割线示意图；

图3是本发明提供的发明人设计好电极层图形及其切割线示意图；

图4是现有技术中的外部电极连接示意图；

图5是本发明的外部电极连接示意图。

在图中，1-晶片；2-初始绝缘层；3-下部电极层；4-电介层；5-上部电极层；6-保护层；7-外部电极；8-电极单元Ⅰ；9-电极单元Ⅱ；10-切割线。

图2、图3中的虚线均为切割线，即切割的位置。偏上两排为上部电极层的示意，偏下两排为下部电极层的示意，为了方便制图，以图2、图3的方式作为示意，实际上是分上部电极层和下部电极层的，在此予以说明。

具体实施方式

下面通过附图1-5来说明具体说明本发明的干式积层陶瓷电容器的外部电极形成方法。此过程中为了便于查询及参照，图纸中线的粗细或构成要素的大小等在说明上可能会有被夸张的部分。另外，后述的用语是考虑本发明的功能而定义的，因此根据使用者，运营者的意图或惯例可能会有所不同，但均是本领域普通技术人员所公知的、可以理解的用语。

实施例

参照图1，本发明的干式积层陶瓷电容器外部电极制造方法是在硅晶片上利用干式方法通过多层蒸镀制造高品质电容器（MLCC(Multi-Layer CeramicsCapacitor)的方法。包括S1：晶片准备阶段；S2:指定晶片上的电极层和电介层的积层层数阶段；S3：在晶片上形成初始绝缘层的阶段；S4：在初始绝缘层上形成电极层的阶段；S5：在电极层上形成电介层的阶段；S6：电极层和电介层反复实施积层的阶段；S7：积层后，电极层和电介层热处理的阶段；S8：热处理后形成保护层的阶段；S9：形成保护层后，晶片背面研磨阶段；S10：晶片背面研磨后以芯片形态切割阶段；S11：切割后芯片侧面进行蚀刻阶段；S12：芯片侧面蚀刻后外部电极的形成阶段。

在准备晶片过程中，晶片主要使用硅晶片，按目的不同可使用氧化膜或其他化合物晶片（S1）

其次，这样的晶片按产品的规格反复进行电极层和电介层积层，需预先制定反复进行积层的次数（S2）

下一阶段是为了确保晶片和电容器之间的绝缘特性，形成初期绝缘层（S3）,在此，绝缘膜可使用氧化膜或氮化膜。为了确保优秀的绝缘特性，优选在高温沉积方式在500A以上，化学气象蒸镀方式在2000A以上厚度形成绝缘膜。

之后形成电极层，电极层以如下阶段方式进行（S4）。PR涂抹，曝光，显影的顺序进行包括PR图形形成阶段，PR上部蒸镀电介膜阶段。之后，使用湿式溶液去除PR阶段。电极膜蒸镀是利用高真空溅镀方法进行，材料按照产品的规格可使用铜，银或是铝。

在此，如图3所示，PR图形必须按照指定的图纸上的模具进行，这样的原因是：

一、现有技术的中芯片切割时使用高速旋转刀片，由于使用的电极膜是软金属，在切割芯片的过程中易产生电极膜破碎、脱落现象。而且，如电介层和保护层一样不是在晶片整面上形成。故需尽力使要形成的电极只留下所需要的模样而避免在切割时发生金属挤压、发生脱落现象；

二、在现有技术中为了去除此现象（包括切割后电极膜边缘部分破碎脱落的现象），在形成电极层、芯片切割后，将产生的菱角部分通过研磨过程使芯片侧面露出电极层，但此过程特别是使用硅晶片基板时，基板研磨速度相当快，无法得到所要求的精密研磨量，因此芯片侧面很难得到均一，精密的电极层。最终还是导致电极层和外部电极接触不良。

于是防止上述一、二两种现象的发生，发明人在进行设计时，按芯片切断领域以单元和单元互相连接的构造设计模具去除脱落现象，即如图3将切割前的电极层上的电极单元的长度设计成切割后的电极单元两两连接起来的长度或更长一点，切割时，尽可能从电极单元的中间切割，由于在电极单元中间位置切割成功率要高得多，故很大程度上防止了在切割芯片时电极层破碎、脱落；

由于蚀刻后电极层会突出出来，所以即使是切割时略有破损，电极层边缘与外部电极的接触面积仍然很大，丝毫不会减低成品的质量，提高了制造成功率，避免了耗材浪费。

电介层（S5）是利用金属有机原料的化学气象蒸镀方式或单原子蒸镀方式形成，主要使用铝氧化膜，钛氧化膜，锆氧化膜。另外，电介膜是按产品的规格可分为单层或以几种氧化膜组成的复合层来形成。电极层和电介层可按照预先制定的次数交替进行积层（S6）和热处理（S7）。

热处理蒸镀过的电极层和电介层内部的不纯物，即残留的有机化合物或水化合物等需要去除，因此热处理进行时温度最小400度以上，并积层完成后实施为更好。

此后，为了适应外部环境形成保护膜（S8）。保护膜形成后，为了对准产品的规格厚度在晶片背面进行研磨（S9）

背面研磨完成后，按产品的规格进行芯片切割（S10），芯片切割是在另外切割领域内进行。此时，产生相互连接的电极层芯片分离现象。切割完成后，通过蚀刻方法（S11）如图5突出侧面电极层，这是利用了电极层和其他层间蚀刻特性。即，利用了电极层不被蚀刻而其他层间轻易被蚀刻的性质可突出电极层。通常，进行湿式蚀刻方式，利用晶片，初期绝缘层，电极层，电介层，然后保护层的蚀刻特性，为了得到最大效果选择初期绝缘层、电介层、保护层使用相同种类的薄膜为最佳。另外，为了阻止过度蚀刻导致的上，下电极层的段落现象，蚀刻量在上，下电极层之间的电介层厚度范围内进行。用氧化膜蚀刻情况下，蚀刻液主要使用带有氟酸的氧化膜蚀刻材料。之后，再完成形成外部电极的步骤。

Claims (5)

1.干式积层陶瓷电容器的外部电极制造方法，包括以下步骤：

S1：晶片准备阶段；

S2:指定晶片上的电极层和电介层的积层层数阶段；

S3：在晶片上形成初始绝缘层的阶段；

S4：在初始绝缘层上形成电极层的阶段；

S5：在电极层上形成电介层的阶段；

S6：电极层和电介层反复实施积层的阶段；

S7：积层后，电极层和电介层热处理的阶段；

S8：热处理后形成保护层的阶段；

S9：形成保护层后，晶片背面研磨阶段；

S10：晶片背面研磨后以芯片形态切割阶段；

S11：切割后芯片侧面进行蚀刻阶段；

S12：芯片侧面蚀刻后外部电极的形成阶段；

所述的电极层切割前其上电极单元的布局，是按照沿同一直线切割时只能切到上部电极层上的电极单元Ⅰ(8)而完全切不到下部电极层上的电极单元Ⅱ(9)；或者只能切到下部电极层上的电极单元Ⅱ(9)而完全切不到上部电极层上的电极单元Ⅰ(8)的要求排布；在所述的电极层切割步骤完成后，进行侧面的蚀刻，由于电极单元不被蚀刻而其它层轻易即被蚀刻，故电极单元较其他层更长，从而突出了电极层。

2.根据权利要求1所述的干式积层陶瓷电容器的外部电极制造方法，其制得成品的至少包括两个以上的电极层，两个最相近的电极层分别为上部电极层(5)和下部电极层(3)，在每两个电极层之间是电介层(4)，最上一层电极层之上设保护层(6)，最下一层电极层之下由上至下依次为初始绝缘层(2)和晶片(1)，前述的晶片(1)、初始绝缘层(2)、下部电极层(3)、电介层(4)、上部电极层(5)叠成的层状结构的两个相对的、经S10、S11步骤切割、蚀刻后的侧边分别嵌入到两侧的外部电极(7)内；

其特征在于：所述的上部电极层(5)和晶片(1)较初始绝缘层(2)、下部电极层(3)以及电介层(4)嵌入外部电极的部分更长；所述的下部电极层(3)和晶片(1)较初始绝缘层(2)、上部电极层(3)以及电介层(4)嵌入 另一侧的外部电极的部分更长。

3.根据权利要求1所述的干式积层陶瓷电容器的外部电极制造方法，其特征在于：所述的切割是指从电极单元的中间切开，而非从边缘切割。

4.根据权利要求1所述的干式积层陶瓷电容器的外部电极制造方法，其特征在于：将切割前的电极层上的电极单元的长度设计成切割后的电极单元两两连接起来的长度或更长一点。

5.根据权利要求1所述的干式积层陶瓷电容器的外部电极制造方法，其特征在于：电极层切割前其上电极单元的布局，最相邻的两个电极层的位置排布不相同，相隔一层电极层的两个电极层的电极单元排布位置完全相同。