JPWO2004062220A1 - 受信器 - Google Patents

受信器 Download PDF

Info

Publication number
JPWO2004062220A1
JPWO2004062220A1 JP2004525643A JP2004525643A JPWO2004062220A1 JP WO2004062220 A1 JPWO2004062220 A1 JP WO2004062220A1 JP 2004525643 A JP2004525643 A JP 2004525643A JP 2004525643 A JP2004525643 A JP 2004525643A JP WO2004062220 A1 JPWO2004062220 A1 JP WO2004062220A1
Authority
JP
Japan
Prior art keywords
resistors
common mode
circuit
transmission line
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004525643A
Other languages
English (en)
Inventor
安井　伸彦
伸彦 安井
勝田　昇
昇 勝田
堺　貴久
貴久 堺
水口　裕二
裕二 水口
▲たか▼平　豊
豊 ▲たか▼平
河田　浩嗣
浩嗣 河田
俊智 梅井
俊智 梅井
貴志 秋田
貴志 秋田
柴田　修
修 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2004062220A1 publication Critical patent/JPWO2004062220A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)

Abstract

受信器は、差動伝送線路を伝送されてくる差動信号から雑音を除去する雑音除去回路と、雑音除去回路から出力される差動信号から、データを再生するデータ再生回路とを備える。ここで、雑音除去回路は、入力差動信号に重畳されるコモンモード雑音を反射するコモンモードチョークと、コモンモードチョークにより反射されたコモンモード雑音を、自身が有する低電位点に導くコモンモード雑音除去回路とを含む。

Description

本発明は、受信器に関し、より特定的には、差動伝送線路を通じて送られてくる差動信号を受信する受信器に関する。
以下、図５を参照して、特開平９−２４７２１７号公報に開示されている伝送回路について説明する。図５において、従来の伝送回路は、送信回路１００と、減衰回路２００と、伝送線路対３００と、受信回路４００とを備える。
送信回路１００は、自身の入力端子Ｔｉｎに送信信号が供給されることにより、互いに相補的な論理レベルを有する相補出力ａ−ａ’を生成し、減衰回路２００に与える。
減衰回路２００は、受け取った相補出力ａ−ａ’を、所定の周波数で遮断した後、それぞれの振幅を低減する。さらに、減衰回路２００は、相補出力ａ−ａ’からコモンモード雑音を除去して、相補出力ｂ−ｂ’として伝送線路対３００に出力する。
相補出力ｂ−ｂ’は、伝送線路対３００を通じて伝送された後、受信回路４００に、相補出力ｃ−ｃ’として入力される。受信回路４００は、受け取った相補出力ｃ−ｃ’から、送信信号を再生して、出力端子Ｔｏｕｔから出力する。
以上の伝送回路では、減衰回路２００において、キャパシタンスＣ２及びＣ３と、平衡伝送型Ｔ型抵抗減衰回路との組み合わせにより、外部からのコモンモード雑音が相補出力ｂ−ｂ’に重畳されることを防止している。しかしながら、伝送線路対３００以降でコモンモード雑音が相補出力ｂ−ｂ’に重畳されてしまうと、受信回路４００は、重畳されたコモンモード雑音により、受信差動信号を誤再生してしまうという問題点があった。
それ故に、本発明の目的は、コモンモード雑音を除去して、受信差動信号を正しく再生可能な受信器を提供することである。
上記目的を達成するために、本発明の一局面は、差動信号を受信する受信器であって、差動伝送線路を伝送されてくる差動信号から雑音を除去する雑音除去回路と、雑音除去回路から出力される差動信号から、データを再生するデータ再生回路とを備える。ここで、雑音除去回路は、入力差動信号に重畳されるコモンモード雑音を反射するコモンモードチョークと、コモンモードチョークにより反射されたコモンモード雑音を、自身が有する低電位点に導くコモンモード雑音除去回路とを含む。
上記雑音除去回路は、差動伝送線路及びコモンモードチョークの間、並びにコモンモード及びデータ再生回路の間に、複数の終端抵抗を少なくとも含む。
また、上記コモンモード雑音除去回路は、複数の終端抵抗として、直列接続されており、差動伝送線路とコモンモードチョークとの間に並列に結線される第１及び第２の抵抗と、直列接続されており、自身の両端に電源電圧が与えられる第３及び第４の抵抗とを含む。ここで、第１及び第２の抵抗の間のノードと、第３及び第４の抵抗の間のノードとが結線される。
以上の構成により、コモンモード雑音除去回路は、コモンモードチョークで反射されたコモンモード雑音を低電位点に導くので、差動信号に重畳される可能性のあるコモンモード雑音がデータ再生回路に入ることを抑えることができる。これによって、受信差動信号を正しく再生可能な受信器を提供することができる。
また、上記雑音除去回路は、複数の終端抵抗として、直列接続された状態で、データ再生回路とコモンモードチョークとの間に並列に結線される第５及び第６の抵抗をさらに含む。ここで、第５及び第６の抵抗の間のノードは、第３及び第４の抵抗の間のノードに結線される。これによって、コモンモード雑音除去回路はさらに、データ再生回路からの反射を除去することが可能になる。
好ましくは、第１及び第２の抵抗と、第５及び第６の抵抗とは近接配置される。これにより、差動伝送線路及び雑音除去回路のインピーダンス整合を良好にとることが可能となる。
より好ましくは、第１及び第５の抵抗の合成抵抗値と、第２及び第６の抵抗の合成抵抗値とは、差動伝送線路のインピーダンスと等しい値を有する。これにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
より好ましくは、第１及び第２の抵抗が直列接続された状態における合成抵抗値と、第５及び第６の抵抗が直列接続された状態における合成抵抗値とはそれぞれ、差動伝送線路のインピーダンスの略２倍である。これにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
また、コモンモード雑音除去回路は、複数の終端抵抗として、両者が直列接続された状態で、差動伝送線路とコモンモードチョークとの間に並列に結線される第１及び第２の抵抗を含む。ここで、第１及び第２の抵抗の間のノードは、キャパシタンスを介して接地される。これにより、コモンモード雑音除去回路は、コモンモードチョークで反射されたコモンモード雑音を、キャパシタンスを介してグランドに導くことになるので、差動信号に重畳される可能性のあるコモンモード雑音がデータ再生回路に入ることを抑えることができる。これによって、受信差動信号を正しく再生可能な受信器を提供することができる。
上記雑音除去回路はさらに、複数の終端抵抗として、両者が直列接続された状態で、データ再生回路とコモンモードチョークとの間に並列に結線される第３及び第４の抵抗と、電源電圧が与えられる、直列接続された状態の第５及び第６の抵抗を含む電源回路とを備える。ここで、第３及び第４の抵抗の間のノードは、第５及び第６の抵抗の間のノードと結線される。これにより、電源回路はデータ再生回路からの反射を除去することが可能になる。
好ましくは、第１及び第２の抵抗と、第３及び第４の抵抗とは近接配置される。これにより、差動伝送線路及び雑音除去回路のインピーダンス整合を良好にとることが可能となる。
より好ましくは、第１及び第３の抵抗の合成抵抗値と、第２及び第４の抵抗の合成抵抗値とは、差動伝送線路のインピーダンスと等しい値を有する。これにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
より好ましくは、第１及び第２の抵抗が直列接続された状態の合成抵抗値と、第３及び第４の抵抗が直列接続された状態の合成抵抗値とはそれぞれ、差動伝送線路のインピーダンスの略２倍である。これにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
図１は、本発明の一実施例に係る受信器３を組み込んだ伝送系の全体構成を示すブロック図である。
図２は、図１の送信器１の詳細な回路構成を示す模式図である。
図３は、図１の受信器３の詳細な回路構成を示す模式図である。
図４は、図３の雑音除去回路３１の変型例（雑音除去回路３３）を示す模式図である。
図５は、従来の伝送回路の構成を示す模式図である。
図１は、本発明の一実施例に係る受信器３を備える伝送系の構成を示すブロック図である。図１において、伝送系は、受信器３以外に、送信器１と、差動伝送線路２とを備える。
送信器１は、図２の（Ａ）に示すように、差動信号生成回路１１と、雑音除去回路１２とを含む。
差動信号生成回路１１は、ドライバ１１１と、２個の抵抗１１２及び１１３とを含む。
ドライバ１１１は、入力端子Ｔｉｎを有する。入力端子Ｔｉｎには、受信器３に送信すべきデータＴＤが入力される。入力データＴＤから、ドライバ１１１は、正相信号ＩＳを生成して、一方の端子から出力する。さらに、ドライバ１１１は、同じ入力データＴＤから逆相信号ＢＳを生成して、他方の端子から出力する。正相信号ＩＳ及び逆相信号ＢＳは、所定の電圧値を基準として、実質的に対称な形状の電圧波形を有する。言い換えれば、逆相信号ＢＳは、所定の電圧値を基準として、正相信号ＩＳを実質的に反転させた形状を有する。以上のような正相信号ＩＳ及び逆相信号ＢＳから、差動信号ＤＳは構成される。
抵抗１１２及び１１３の入力端は、ドライバ１１１の一方及び他方の出力端子と結線される。抵抗１１２は、自身の抵抗値に応じて、ドライバ１１１から出力された正相信号ＩＳの振幅を減衰させて、正相信号ＡＩＳを生成し出力する。抵抗１１３は、抵抗１１２と実質的に同じ抵抗値を有しており、ドライバ１１１から出力された逆相信号ＢＳの振幅を減衰させ、逆相信号ＡＢＳを生成し出力する。以上の抵抗１１２及び１１３により、ドライバ１１１と差動伝送線路２との間のインピーダンスの整合をとり、さらに、ドライバ１１１のゲインを一定に保つ。
また、雑音除去回路１２は、２個の低域通過回路（以下、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）と称す）１２１及び１２２と、コモンモードチョーク（以下、ＣＭＣ（Ｃｏｍｍｏｎ−Ｍｏｄｅ Ｃｈｏｋｅｓ）と称する）１２３とを含む。
ＬＰＦ１２１の入力端は、抵抗１１２の出力端と結線される。ＬＰＦ１２１は、所定の遮断特性を有しており、抵抗１１２から出力された正相信号ＡＩＳから、それに含まれる高調波を除去する。また、入力正相信号ＡＩＳには、それぞれが高周波数を有するディファレンシャル雑音及びコモンモード雑音が重畳される場合がある。これらディファレンシャル雑音及びコモンモード雑音を、ＬＰＦ１２１は入力正相信号ＡＩＳから除去する。以上の処理により、ＬＰＦ１２１は、正相信号ＢＩＳを生成し出力する。
ＬＰＦ１２２の入力端は、抵抗１１３の出力端と結線される。ＬＰＦ１２２は、ＬＰＦ１２１と実質的に同じ遮断特性を有しており、抵抗１１３から出力された逆相信号ＡＢＳから、ドライバ１１１で発生する可能性のある高調波、外部から重畳される可能性のあるディファレンシャル雑音及びコモンモード雑音を除去して、逆相信号ＢＢＳを生成し出力する。
ＣＭＣ１２３は典型的には、図２の（Ｂ）に示すように、２個のインダクタンスＬ１及びＬ２を含んでいる。インダクタンスＬ１及びＬ２の入力端は、ＬＰＦ１２１及び１２２の出力端と結線される。これらインダクタンスＬ１又はＬ２は、互いに逆方向に同じ回数だけ巻かれており、同じ向きの電流ｉ１又はｉ２を与えた時、相互誘導により、相手側のインダクタンスＬ２又はＬ１には、矢印で示すように互いに逆向きの電圧が誘起される。以上のインダクタンスＬ１には、ＬＰＦ１２１からの正相信号ＢＩＳが与えられ、また、インダクタンスＬ２には、ＬＰＦ１２２からの逆相信号ＢＢＳが与えられる。ここで、互いに対称な時間波形を有する正相信号ＢＩＳ及び逆相信号ＢＢＳがＣＭＣ１２３に入力された場合、同じ向きの電圧が誘起されるので、ＣＭＣ１２３は、正相信号ＢＩＳ及び逆相信号ＢＢＳを通過させ、正相信号ＣＩＳ及び逆相信号ＣＢＳとして出力する。
ところで、正相信号ＢＩＳ及び逆相信号ＢＢＳには、ＬＰＦ１２１及び１２２で除去しきれなかったコモンモード雑音が重畳されている場合がある。また、ＬＰＦ１２１及び１２２から出力された後に、正相信号ＢＩＳ及び逆相信号ＢＢＳにコモンモード雑音が重畳される場合もある。両信号ＢＩＳ及びＢＢＳ上のコモンモード雑音は同相関係にある。コモンモード雑音の入力時、ＣＭＣ１２３のインピーダンスは、ＬＰＦ１２１及び１２２それぞれのインピーダンスよりも高くなり、ＣＭＣ１２３は、両信号ＦＩＳ及びＦＢＳ上のコモンモード雑音をＬＰＦ１２１及び１２２側に反射する。これによって、ＣＭＣ１２３は、コモンモード雑音を除去した同相信号ＣＩＳ及び逆相信号ＣＢＳを生成し、差動伝送線路２を構成する一方及び他方の線路に出力する。以上の雑音除去回路１２により、送信器１は、差動伝送線路２に、上述した各種雑音が入ることを防止している。
図１において、差動伝送線路２は典型的には、より対線であり、一方の線路は、入力正相信号ＣＩＳを伝送し、他方の線路は、入力逆相信号ＣＢＳを伝送する。これらは、正相信号ＤＩＳ及び逆相信号ＤＢＳとして、受信器３により受信される。ここで、正相信号ＤＩＳ及び逆相信号ＤＢＳには、差動伝送路２上で、コモンモード雑音ＣＭＮが重畳される場合がある。
受信器３は、図３に示すように、雑音除去回路３１と、データ再生回路３２とを備えている。
雑音除去回路３１は、ＣＭＣ３１１と、２個のＬＰＦ３１２及び３１３と、２個の終端抵抗３１４及び３１５と、コモンモード雑音除去回路３２０とを含む。コモンモード雑音除去回路３２０は、２個の終端抵抗３２０１及び３２０２と、２個の抵抗３２０３及び３２０４からなる。
ＣＭＣ３１１は、前述同様のインダクタンスＬ１及びＬ２（図２の（Ｂ）を参照）を含む。インダクタンスＬ１及びＬ２の入力端は、差動伝送線路２の一方及び他方の線路と結線される。
ＬＰＦ３１２及び３１３は、略同一の遮断特性を有しており、ＬＰＦ３１２及び３１３の入力端は、ＣＭＣ３１１のインダクタンスＬ１及びＬ２の出力端と結線される。また、ＬＰＦ３１２及び３１３の出力端は、後述するデータ再生回路３２の一方及び他方の入力端子に結線される。
２個の終端抵抗３１４及び３１５は、略同一の抵抗値Ｒ４及びＲ５を有しており、直列に接続される。このような直列回路の一方端は、ＬＰＦ３１２とデータ再生回路３２の一方の入力端子との間に結線され、その他方端は、ＬＰＦ３１３とデータ再生回路３２の他方の入力端子との間に結線される。さらに、これら終端抵抗３１４及び３１５の間のノード（つまり電圧中点）Ｎ２は、後述するコモンモード雑音除去回路３２０のノード（つまり電圧中点）Ｎ３と結線される。
コモンモード雑音除去回路３２０において、終端抵抗３２０１及び３２０２は、互いに略同一の抵抗値Ｒ０１及びＲ０２を有しており、直列接続された状態で、差動伝送線路２及びＣＭＣ３１１の間に並列に接続される。さらに、これら終端抵抗３２０１及び３２０２の間のノード（つまり電圧中点）Ｎ１は、後述するコモンモード雑音除去回路３２０のノードＮ３と結線される。
ここで、ＣＭＣ３１１のインピーダンスをＺＣとおき、終端抵抗３２０１及び３２０２の合成抵抗をＺＲ１（＝Ｒ０１／／Ｒ０２）とおく。さらに、コモンモード雑音ＣＭＮの周波数帯をｆ１とする。以上の仮定下では、ＺＣ及びＺＲ１は、周波数帯ｆ１ではＺＣ＞＞ＺＲ１の条件を満たす値に選ばれる。詳細は後述するが、これによって、コモンモード雑音ＣＭＮがデータ再生回路３２に入らないようにすることが可能となる。
また、２個の抵抗３２０３及び３２０４は、互いに同一の抵抗値を有しており、直列に接続される。このような直列回路の一方端は図示しない電源に結線され、他方端はグランドと結合される。また、両抵抗３２０３及び３２０４の間のノードＮ３は、上述のノードＮ１及びＮ２の双方と結線される。
以上のような構成の雑音除去回路３１には、正相信号ＤＩＳ及び逆相信号ＤＢＳに加えて、それぞれに重畳されるコモンモード雑音ＣＭＮが入力される場合がある。ここで、正相信号ＤＩＳ及び逆相信号ＤＢＳは互いに、実質的に対称な時間波形を有する。従って、両信号ＤＩＳ及びＤＢＳの入力時、ＣＭＣ３１１は、ＣＭＣ１２３の場合と同様に、それらを通過させ、正相信号ＥＩＳ及び逆相信号ＥＢＳとして出力する。
ＬＰＦ３１２及び３１３は、ＣＭＣ３１１の出力同相信号ＥＩＳ及び出力逆相信号ＥＢＳから、高周波成分を除去して、同相信号ＦＩＳ及び逆相信号ＦＢＳを生成し出力する。出力同相信号ＦＩＳは、終端抵抗３１４により終端され、同相信号ＧＩＳとしてデータ再生回路３２の一方の入力端子に与えられる。また、出力逆相信号ＦＢＳは、終端抵抗３１５により終端され、逆相信号ＧＢＳとしてデータ再生回路３２の他方の入力端子に与えられる。
データ再生回路３２は、入力正相信号ＧＩＳ及び入力逆相信号ＧＢＳの差分をとることにより、データＲＤを再生し、出力端子Ｔｏｕｔから出力する。
ここで、ノードＮ３の電位は、ノードＮ２の電位よりも低くなるので、データ再生回路３２から雑音除去回路３１に戻ってくる可能性のある反射波は、コモンモード雑音除去回路３２０のグランドに導かれる。
また、正相信号ＤＩＳ及び逆相信号ＤＢＳに重畳される可能性のあるコモンモード雑音ＣＭＮは互いに同相である。この場合、ＣＭＣ３１１は、ＣＭＣ１２３の場合と同様、コモンモード雑音ＣＭＮを反射する。その反射波により、ＣＭＣ３１１の直前の電位が上昇する。また、コモンモード雑音除去回路３２０のグランド電位は、ノードＮ１の電位よりも低いので、ＣＭＣ３１１の反射波（つまり、コモンモード雑音ＣＭＮ）は、ノードＮ１からノードＮ３を介してコモンモード雑音除去回路３２０のグランドに導かれる。
より詳細な説明のために、コモンモード雑音ＣＭＮ（周波数帯ｆ１）の電流値をｉＮとすると、終端抵抗３２０１及び３２０２に流れ込む電流値ｉＲは、次式（１）で表される。
ここで、ＺＣは、上述した通り、ＣＭＣ３１１のインピーダンスであり、Ｒ０１／／Ｒ０２及びＲ４／／Ｒ５は、次式（２）及び（３）で表される。
また、データ再生回路３２に流れ込む電流ｉＤは、次式（４）で表される。
従って、周波数帯ｆ１において ＺＣ＞＞ＺＲ１（＝Ｒ０１／／Ｒ０２）であれば、ｉＲ＞＞ｉＤになる。つまり、コモンモード雑音ＣＭＮの大部分がコモンモード雑音除去回路３２０に流れ込み、データ再生回路３２にはほとんど入らない。これによって、データ再生回路３２において、コモンモード雑音ＣＭＮに起因するデータの誤識別が少なくなる。また、同時に、コモンモード雑音ＣＭＮが差動伝送線路２に戻ることを防止することもできる。
ここで、終端抵抗３２０１及び３２０２と、終端抵抗３１４及び３１５とは可能な限り近接配置されることが好ましい。これによって、差動伝送線路２及び雑音除去回路３１の間のインピーダンス整合を良好にとることができる。
また、図３からも明らかなように、終端抵抗３２０１及び３１４は並列に接続されており、また、終端抵抗３２０２及び３１５は並列に接続されている。このような終端抵抗３２０１及び３１４の合成抵抗値をＺＲ２（＝Ｒ０１／／Ｒ４）とおき、このような終端抵抗３２０２及び３１５の合成抵抗値をＺＲ３（＝Ｒ０２／／Ｒ５）とおく。ここで、Ｒ０１／／Ｒ４及びＲ０２／／Ｒ５、次式（５）及び（６）で表される。
さらに、差動伝送線路２のインピーダンスをＺＤＴとおく。以上の仮定下では、ＺＲ２＝ＺＲ３＝ＺＤＴを実質的に満たすことが好ましい。これによって、差動伝送線路２及び雑音除去回路３１の間のインピーダンス整合をより良好にとることができる。
また、終端抵抗３１４及び３１５が直列接続された時の合成抵抗をＺＲ４（＝Ｒ４／／Ｒ５）とおく。この場合に、抵抗値Ｒ０１、Ｒ０２、Ｒ４及びＲ５は、理論上、ＺＲ１＝ＺＲ４＝２・ＺＤＴの関係を満たす値に選ばれることがさらに好ましい。これによって差動伝送線路２及び雑音除去回路３１の間のインピーダンス整合をさらに良好にとることができる。
なお、以上の説明では、ＬＰＦ３１２及び３１３は、ＣＭＣ３１１の後ろに配置されていたが、これに限らず、ＣＭＣ３１１に対して前置されても良い。
図４は、上述の雑音除去回路３１の変型例である雑音除去回路３３の構成を示す模式図である。図４において、雑音除去回路３３は、雑音除去回路３１と比較すると、コモンモード雑音除去回路３２０の代わりに、コモンモード雑音除去回路３３１及び電源回路３３２を含む。それ以外に、両雑音除去回路３１及び３３の間に相違点はないので、図４において、図３の構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
コモンモード雑音除去回路３３１は、コモンモード雑音除去回路３２０と比較すると、両抵抗３２０３及び３２０４の代わりに、キャパシタンス３３１１を含む点で相違する。それ以外に、両コモンモード雑音除去回路３２０及び３３１の間に相違点はない。それゆえ、図４において、図３に示す構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
キャパシタンス３３１１は、予め定められた容量を有しており、その一方端は、ノードＮ１と結線され、その他方端は接地される。
電源回路３３２は、２個の抵抗３３２１及び３３２２を含む。抵抗３３２１及び３３２２は、互いに同一の抵抗値を有しており、直列に接続される。このような直列回路の一方端は図示しない電源に結線され、他方端はグランドと結合される。また、抵抗３３２１及び３３２２の間のノード（つまり電圧中点）Ｎ４は、前述のノードＮ２と結線される。
以上の雑音除去回路３３によっても、上述の雑音除去回路３１の場合と同様に、コモンモード雑音ＣＭＮを除去することが可能となる。ところで、雑音除去回路３１では、広帯域な差動信号ＤＳが伝送されると、ノードＮ１の電位が振れてしまう。また、雑音除去回路３１では、ノードＮ１及びＮ２が結果的に結線されてしまうため、ノードＮ１における電位の振れはノードＮ２に伝わる。その結果、雑音除去回路３１は、データ再生回路３２からの反射を良好に除去できない場合があった。
それに対して、雑音除去回路３３では、ノードＮ１及びＮ２が直接的に結線されないので、ノードＮ１における電位の振れがノードＮ２に伝わらない。これによって、データ再生回路３２からの反射を、電源回路３３２により良好に除去することが可能となる。
産業上の利用性
本発明に係る受信器は、差動信号を送受する伝送回路に利用することができる。
本発明は、受信器に関し、より特定的には、差動伝送線路を通じて送られてくる差動信号を受信する受信器に関する。
以下、図５を参照して、特開平９−２４７２１７号公報に開示されている伝送回路について説明する。図５において、従来の伝送回路は、送信回路１００と、減衰回路２００と、伝送線路対３００と、受信回路４００とを備える。
送信回路１００は、自身の入力端子Ｔｉｎに送信信号が供給されることにより、互いに相補的な論理レベルを有する相補出力ａ−ａ’を生成し、減衰回路２００に与える。
減衰回路２００は、受け取った相補出力ａ−ａ’を、所定の周波数で遮断した後、それぞれの振幅を低減する。さらに、減衰回路２００は、相補出力ａ−ａ’からコモンモード雑音を除去して、相補出力ｂ−ｂ’として伝送線路対３００に出力する。
相補出力ｂ−ｂ’は、伝送線路対３００を通じて伝送された後、受信回路４００に、相補出力ｃ−ｃ’として入力される。受信回路４００は、受け取った相補出力ｃ−ｃ’から、送信信号を再生して、出力端子Ｔｏｕｔから出力する。
特開平９−２４７２１７号公報
以上の伝送回路では、減衰回路２００において、キャパシタンスＣ２及びＣ３と、平衡伝送型Ｔ型抵抗減衰回路との組み合わせにより、外部からのコモンモード雑音が相補出力ｂ−ｂ’に重畳されることを防止している。しかしながら、伝送線路対３００以降でコモンモード雑音が相補出力ｂ−ｂ’に重畳されてしまうと、受信回路４００は、重畳されたコモンモード雑音により、受信差動信号を誤再生してしまうという問題点があった。
それ故に、本発明の目的は、コモンモード雑音を除去して、受信差動信号を正しく再生可能な受信器を提供することである。
上記目的を達成するために、本発明の第１の局面は、差動信号を受信する受信器であって、差動伝送線路を伝送されてくる差動信号から雑音を除去する雑音除去回路と、雑音除去回路から出力される差動信号から、データを再生するデータ再生回路とを備える。雑音除去回路は、入力差動信号に重畳されるコモンモード雑音を反射するコモンモードチョークと、差動伝送線路及びコモンモードチョークの間、並びにコモンモードチョーク及びデータ再生回路の間に複数の終端抵抗を有しており、コモンモードチョークにより反射されたコモンモード雑音を、自身が有する低電位点に導くコモンモード雑音除去回路とを含む。コモンモード雑音除去回路は、複数の終端抵抗として、直列接続されており、差動伝送線路とコモンモードチョークとの間に並列に結線される第１及び第２の抵抗と、直列接続されており、自身の両端に電源電圧が与えられる第３及び第４の抵抗とを含む。第１及び第２の抵抗の間のノードと、第３及び第４の抵抗の間のノードとが結線される。
また、雑音除去回路は、複数の終端抵抗として、直列接続された状態で、データ再生回路とコモンモードチョークとの間に並列に結線される第５及び第６の抵抗をさらに含む。ここで、第５及び第６の抵抗の間のノードは、第３及び第４の抵抗の間のノードに結線される。
好ましくは、第１及び第２の抵抗と、第５及び第６の抵抗とは近接配置される。
より好ましくは、第１及び第５の抵抗の合成抵抗値と、第２及び第６の抵抗の合成抵抗値とは、差動伝送線路のインピーダンスと等しい値を有する。
より好ましくは、第１及び第２の抵抗が直列接続された状態における合成抵抗値と、第５及び第６の抵抗が直列接続された状態における合成抵抗値とはそれぞれ、差動伝送線路のインピーダンスの略２倍である。
また、本発明の第２の局面は、差動信号を受信する受信器であって、差動伝送線路を伝送されてくる差動信号から雑音を除去する雑音除去回路と、雑音除去回路から出力される差動信号から、データを再生するデータ再生回路とを備える。雑音除去回路は、入力差動信号に重畳されるコモンモード雑音を反射するコモンモードチョークと、差動伝送線路及びコモンモードチョークの間、並びにコモンモードチョーク及びデータ再生回路の間に複数の終端抵抗を有しており、コモンモードチョークにより反射されたコモンモード雑音を、自身が有する低電位点に導くコモンモード雑音除去回路とを含む。コモンモード雑音除去回路は、複数の終端抵抗として、両者が直列接続された状態で、差動伝送線路とコモンモードチョークとの間に並列に結線される第１及び第２の抵抗を含む。ここで、第１及び第２の抵抗の間のノードは、キャパシタンスを介して接地される。
また、雑音除去回路はさらに、複数の終端抵抗として、両者が直列接続された状態で、データ再生回路とコモンモードチョークとの間に並列に結線される第３及び第４の抵抗と、電源電圧が与えられる、直列接続された状態の第５及び第６の抵抗を含む電源回路とを備える。ここで、第３及び第４の抵抗の間のノードは、第５及び第６の抵抗の間のノードと結線される。
好ましくは、第１及び第２の抵抗と、第３及び第４の抵抗とは近接配置される。
より好ましくは、第１及び第３の抵抗の合成抵抗値と、第２及び第４の抵抗の合成抵抗値とは、差動伝送線路のインピーダンスと等しい値を有する。
より好ましくは、第１及び第２の抵抗が直列接続された状態の合成抵抗値と、第３及び第４の抵抗が直列接続された状態の合成抵抗値とはそれぞれ、差動伝送線路のインピーダンスの略２倍である。
以上の第１の局面により、コモンモード雑音除去回路は、コモンモードチョークで反射されたコモンモード雑音を低電位点に導くので、差動信号に重畳される可能性のあるコモンモード雑音がデータ再生回路に入ることを抑えることができる。これによって、受信差動信号を正しく再生可能な受信器を提供することができる。
また、雑音除去回路が第５及び第６の抵抗を含むことにより、コモンモード雑音除去回路はさらに、データ再生回路からの反射を除去することが可能になる。
また、第１及び第２の抵抗と、第５及び第６の抵抗とが近接配置されることにより、差動伝送線路及び雑音除去回路のインピーダンス整合を良好にとることが可能となる。
また、第１及び前記第５の抵抗の合成抵抗値と、第２及び第６の抵抗の合成抵抗値とを差動伝送線路のインピーダンスと等しくすることにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
また、第１及び第２の抵抗の合成抵抗値と、第５及び第６の抵抗の合成抵抗値とを差動伝送線路のインピーダンスの略２倍にすることにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
また、第２の局面により、コモンモード雑音除去回路は、コモンモードチョークで反射されたコモンモード雑音を、キャパシタンスを介してグランドに導くことになるので、差動信号に重畳される可能性のあるコモンモード雑音がデータ再生回路に入ることを抑えることができる。これによって、受信差動信号を正しく再生可能な受信器を提供することができる。
また、上記雑音除去回路が第３及び第４の抵抗と電源回路とを備えることにより、電源回路はデータ再生回路からの反射を除去することが可能になる。
また、第１及び第２の抵抗と、第３及び第４の抵抗とが近接配置されることにより、差動伝送線路及び雑音除去回路のインピーダンス整合を良好にとることが可能となる。
また、第１及び第３の抵抗の合成抵抗値と、第２及び第４の抵抗の合成抵抗値とを差動伝送線路のインピーダンスに等しくすることにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
また、第１及び第２の抵抗の合成抵抗値と、第３及び第４の抵抗の合成抵抗値とを差動伝送線路のインピーダンスの略２倍にすることにより、差動伝送線路及び雑音除去回路のインピーダンス整合をさらに良好にとることが可能となる。
図１は、本発明の一実施例に係る受信器３を備える伝送系の構成を示すブロック図である。図１において、伝送系は、受信器３以外に、送信器１と、差動伝送線路２とを備える。
送信器１は、図２の（Ａ）に示すように、差動信号生成回路１１と、雑音除去回路１２とを含む。
差動信号生成回路１１は、ドライバ１１１と、２個の抵抗１１２及び１１３とを含む。
ドライバ１１１は、入力端子Ｔｉｎを有する。入力端子Ｔｉｎには、受信器３に送信すべきデータＴＤが入力される。入力データＴＤから、ドライバ１１１は、正相信号ＩＳを生成して、一方の端子から出力する。さらに、ドライバ１１１は、同じ入力データＴＤから逆相信号ＢＳを生成して、他方の端子から出力する。正相信号ＩＳ及び逆相信号ＢＳは、所定の電圧値を基準として、実質的に対称な形状の電圧波形を有する。言い換えれば、逆相信号ＢＳは、所定の電圧値を基準として、正相信号ＩＳを実質的に反転させた形状を有する。以上のような正相信号ＩＳ及び逆相信号ＢＳから、差動信号ＤＳは構成される。
抵抗１１２及び１１３の入力端は、ドライバ１１１の一方及び他方の出力端子と結線される。抵抗１１２は、自身の抵抗値に応じて、ドライバ１１１から出力された正相信号ＩＳの振幅を減衰させて、正相信号ＡＩＳを生成し出力する。抵抗１１３は、抵抗１１２と実質的に同じ抵抗値を有しており、ドライバ１１１から出力された逆相信号ＢＳの振幅を減衰させ、逆相信号ＡＢＳを生成し出力する。以上の抵抗１１２及び１１３により、ドライバ１１１と差動伝送線路２との間のインピーダンスの整合をとり、さらに、ドライバ１１１のゲインを一定に保つ。
また、雑音除去回路１２は、２個の低域通過回路（以下、ＬＰＦ(Low Pass Filter)と称す）１２１及び１２２と、コモンモードチョーク（以下、ＣＭＣ(Common-Mode Chokes)と称する）１２３とを含む。
ＬＰＦ１２１の入力端は、抵抗１１２の出力端と結線される。ＬＰＦ１２１は、所定の遮断特性を有しており、抵抗１１２から出力された正相信号ＡＩＳから、それに含まれる高調波を除去する。また、入力正相信号ＡＩＳには、それぞれが高周波数を有するディファレンシャル雑音及びコモンモード雑音が重畳される場合がある。これらディファレンシャル雑音及びコモンモード雑音を、ＬＰＦ１２１は入力正相信号ＡＩＳから除去する。以上の処理により、ＬＰＦ１２１は、正相信号ＢＩＳを生成し出力する。
ＬＰＦ１２２の入力端は、抵抗１１３の出力端と結線される。ＬＰＦ１２２は、ＬＰＦ１２１と実質的に同じ遮断特性を有しており、抵抗１１３から出力された逆相信号ＡＢＳから、ドライバ１１１で発生する可能性のある高調波、外部から重畳される可能性のあるディファレンシャル雑音及びコモンモード雑音を除去して、逆相信号ＢＢＳを生成し出力する。
ＣＭＣ１２３は典型的には、図２の（Ｂ）に示すように、２個のインダクタンスＬ１及びＬ２を含んでいる。インダクタンスＬ１及びＬ２の入力端は、ＬＰＦ１２１及び１２２の出力端と結線される。これらインダクタンスＬ１又はＬ２は、互いに逆方向に同じ回数だけ巻かれており、同じ向きの電流ｉ１又はｉ２を与えた時、相互誘導により、相手側のインダクタンスＬ２又はＬ１には、矢印で示すように互いに逆向きの電圧が誘起される。以上のインダクタンスＬ１には、ＬＰＦ１２１からの正相信号ＢＩＳが与えられ、また、インダクタンスＬ２には、ＬＰＦ１２２からの逆相信号ＢＢＳが与えられる。ここで、互いに対称な時間波形を有する正相信号ＢＩＳ及び逆相信号ＢＢＳがＣＭＣ１２３に入力された場合、同じ向きの電圧が誘起されるので、ＣＭＣ１２３は、正相信号ＢＩＳ及び逆相信号ＢＢＳを通過させ、正相信号ＣＩＳ及び逆相信号ＣＢＳとして出力する。
ところで、正相信号ＢＩＳ及び逆相信号ＢＢＳには、ＬＰＦ１２１及び１２２で除去しきれなかったコモンモード雑音が重畳されている場合がある。また、ＬＰＦ１２１及び１２２から出力された後に、正相信号ＢＩＳ及び逆相信号ＢＢＳにコモンモード雑音が重畳される場合もある。両信号ＢＩＳ及びＢＢＳ上のコモンモード雑音は同相関係にある。コモンモード雑音の入力時、ＣＭＣ１２３のインピーダンスは、ＬＰＦ１２１及び１２２それぞれのインピーダンスよりも高くなり、ＣＭＣ１２３は、両信号ＢＩＳ及びＢＢＳ上のコモンモード雑音をＬＰＦ１２１及び１２２側に反射する。これによって、ＣＭＣ１２３は、コモンモード雑音を除去した正相信号ＣＩＳ及び逆相信号ＣＢＳを生成し、差動伝送線路２を構成する一方及び他方の線路に出力する。以上の雑音除去回路１２により、送信器１は、差動伝送線路２に、上述した各種雑音が入ることを防止している。
図１において、差動伝送線路２は典型的には、より対線であり、一方の線路は、入力正相信号ＣＩＳを伝送し、他方の線路は、入力逆相信号ＣＢＳを伝送する。これらは、正相信号ＤＩＳ及び逆相信号ＤＢＳとして、受信器３により受信される。ここで、正相信号ＤＩＳ及び逆相信号ＤＢＳには、差動伝送線路２上で、コモンモード雑音ＣＭＮが重畳される場合がある。
受信器３は、図３に示すように、雑音除去回路３１と、データ再生回路３２とを備えている。
雑音除去回路３１は、ＣＭＣ３１１と、２個のＬＰＦ３１２及び３１３と、２個の終端抵抗３１４及び３１５と、コモンモード雑音除去回路３２０とを含む。コモンモード雑音除去回路３２０は、２個の終端抵抗３２０１及び３２０２と、２個の抵抗３２０３及び３２０４からなる。
ＣＭＣ３１１は、前述同様のインダクタンスＬ１及びＬ２（図２の（Ｂ）を参照）を含む。インダクタンスＬ１及びＬ２の入力端は、差動伝送線路２の一方及び他方の線路と結線される。
ＬＰＦ３１２及び３１３は、略同一の遮断特性を有しており、ＬＰＦ３１２及び３１３の入力端は、ＣＭＣ３１１のインダクタンスＬ１及びＬ２の出力端と結線される。また、ＬＰＦ３１２及び３１３の出力端は、後述するデータ再生回路３２の一方及び他方の入力端子に結線される。
２個の終端抵抗３１４及び３１５は、略同一の抵抗値Ｒ４及びＲ５を有しており、直列に接続される。このような直列回路の一方端は、ＬＰＦ３１２とデータ再生回路３２の一方の入力端子との間に結線され、その他方端は、ＬＰＦ３１３とデータ再生回路３２の他方の入力端子との間に結線される。さらに、これら終端抵抗３１４及び３１５の間のノード（つまり電圧中点）Ｎ２は、後述するコモンモード雑音除去回路３２０のノード（つまり電圧中点）Ｎ３と結線される。
コモンモード雑音除去回路３２０において、終端抵抗３２０１及び３２０２は、互いに略同一の抵抗値Ｒ０１及びＲ０２を有しており、直列接続された状態で、差動伝送線路２及びＣＭＣ３１１の間に並列に接続される。さらに、これら終端抵抗３２０１及び３２０２の間のノード（つまり電圧中点）Ｎ１は、後述するコモンモード雑音除去回路３２０のノードＮ３と結線される。
ここで、ＣＭＣ３１１のインピーダンスをＺＣとおき、終端抵抗３２０１及び３２０２の合成抵抗をＺＲ１（＝Ｒ０１//Ｒ０２）とおく。さらに、コモンモード雑音ＣＭＮの周波数帯をｆ１とする。以上の仮定下では、ＺＣ及びＺＲ１は、周波数帯ｆ１ではＺＣ>>ＺＲ１の条件を満たす値に選ばれる。詳細は後述するが、これによって、コモンモード雑音ＣＭＮがデータ再生回路３２に入らないようにすることが可能となる。
また、２個の抵抗３２０３及び３２０４は、互いに同一の抵抗値を有しており、直列に接続される。このような直列回路の一方端は図示しない電源に結線され、他方端はグランドと結合される。また、両抵抗３２０３及び３２０４の間のノードＮ３は、上述のノードＮ１及びＮ２の双方と結線される。
以上のような構成の雑音除去回路３１には、正相信号ＤＩＳ及び逆相信号ＤＢＳに加えて、それぞれに重畳されるコモンモード雑音ＣＭＮが入力される場合がある。ここで、正相信号ＤＩＳ及び逆相信号ＤＢＳは互いに、実質的に対称な時間波形を有する。従って、両信号ＤＩＳ及びＤＢＳの入力時、ＣＭＣ３１１は、ＣＭＣ１２３の場合と同様に、それらを通過させ、正相信号ＥＩＳ及び逆相信号ＥＢＳとして出力する。
ＬＰＦ３１２及び３１３は、ＣＭＣ３１１の出力正相信号ＥＩＳ及び出力逆相信号ＥＢＳから、高周波成分を除去して、正相信号ＦＩＳ及び逆相信号ＦＢＳを生成し出力する。出力正相信号ＦＩＳは、終端抵抗３１４により終端され、正相信号ＧＩＳとしてデータ再生回路３２の一方の入力端子に与えられる。また、出力逆相信号ＦＢＳは、終端抵抗３１５により終端され、逆相信号ＧＢＳとしてデータ再生回路３２の他方の入力端子に与えられる。
データ再生回路３２は、入力正相信号ＧＩＳ及び入力逆相信号ＧＢＳの差分をとることにより、データＲＤを再生し、出力端子Ｔｏｕｔから出力する。
ここで、ノードＮ３の電位は、ノードＮ２の電位よりも低くなるので、データ再生回路３２から雑音除去回路３１に戻ってくる可能性のある反射波は、コモンモード雑音除去回路３２０のグランドに導かれる。
また、正相信号ＤＩＳ及び逆相信号ＤＢＳに重畳される可能性のあるコモンモード雑音ＣＭＮは互いに同相である。この場合、ＣＭＣ３１１は、ＣＭＣ１２３の場合と同様、コモンモード雑音ＣＭＮを反射する。その反射波により、ＣＭＣ３１１の直前の電位が上昇する。また、コモンモード雑音除去回路３２０のグランド電位は、ノードＮ１の電位よりも低いので、ＣＭＣ３１１の反射波（つまり、コモンモード雑音ＣＭＮ）は、ノードＮ１からノードＮ３を介してコモンモード雑音除去回路３２０のグランドに導かれる。
より詳細な説明のために、コモンモード雑音ＣＭＮ（周波数帯ｆ１）の電流値をｉＮとすると、終端抵抗３２０１及び３２０２に流れ込む電流値ｉＲは、次式（１）で表される。
ここで、ＺＣは、上述した通り、ＣＭＣ３１１のインピーダンスであり、Ｒ０１//Ｒ０２びＲ４//Ｒ５は、次式（２）及び（３）で表される。
また、データ再生回路３２に流れ込む電流ｉＤは、次式（４）で表される。
従って、周波数帯ｆ１において、ＺＣ>>ＺＲ１（＝Ｒ０１//Ｒ０２）であれば、ｉＲ>>ｉＤになる。つまり、コモンモード雑音ＣＭＮの大部分がコモンモード雑音除去回路３２０に流れ込み、データ再生回路３２にはほとんど入らない。これによって、データ再生回路３２において、コモンモード雑音ＣＭＮに起因するデータの誤識別が少なくなる。また、同時に、コモンモード雑音ＣＭＮが差動伝送線路２に戻ることを防止することもできる。
ここで、終端抵抗３２０１及び３２０２と、終端抵抗３１４及び３１５とは可能な限り近接配置されることが好ましい。これによって、差動伝送線路２及び雑音除去回路３１の間のインピーダンス整合を良好にとることができる。
また、図３からも明らかなように、終端抵抗３２０１及び３１４は並列に接続されており、また、終端抵抗３２０２及び３１５は並列に接続されている。このような終端抵抗３２０１及び３１４の合成抵抗値をＺＲ２（＝Ｒ０１//Ｒ４）とおき、このような終端抵抗３２０２及び３１５の合成抵抗値をＺＲ３（＝Ｒ０２//Ｒ５）とおく。ここで、Ｒ０１//Ｒ４及びＲ０２//Ｒ５ は、次式（５）及び（６）で表される。
さらに、差動伝送線路２のインピーダンスをＺＤＴとおく。以上の仮定下では、ＺＲ２＝ＺＲ３＝ＺＤＴを実質的に満たすことが好ましい。これによって、差動伝送線路２及び雑音除去回路３１の間のインピーダンス整合をより良好にとることができる。
また、終端抵抗３１４及び３１５が直列接続された時の合成抵抗をＺＲ４（＝Ｒ４//Ｒ５）とおく。この場合に、抵抗値Ｒ０１、Ｒ０２、Ｒ４及びＲ５は、理論上、ＺＲ１＝ＺＲ４＝２・ＺＤＴの関係を満たす値に選ばれることがさらに好ましい。これによって差動伝送線路２及び雑音除去回路３１の間のインピーダンス整合をさらに良好にとることができる。
なお、以上の説明では、ＬＰＦ３１２及び３１３は、ＣＭＣ３１１の後ろに配置されていたが、これに限らず、ＣＭＣ３１１に対して前置されても良い。
図４は、上述の雑音除去回路３１の変型例である雑音除去回路３３の構成を示す模式図である。図４において、雑音除去回路３３は、雑音除去回路３１と比較すると、コモンモード雑音除去回路３２０の代わりに、コモンモード雑音除去回路３３１及び電源回路３３２を含む。それ以外に、両雑音除去回路３１及び３３の間に相違点はないので、図４において、図３の構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
コモンモード雑音除去回路３３１は、コモンモード雑音除去回路３２０と比較すると、両抵抗３２０３及び３２０４の代わりに、キャパシタンス３３１１を含む点で相違する。それ以外に、両コモンモード雑音除去回路３２０及び３３１の間に相違点はない。それゆえ、図４において、図３に示す構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
キャパシタンス３３１１は、予め定められた容量を有しており、その一方端は、ノードＮ１と結線され、その他方端は接地される。
電源回路３３２は、２個の抵抗３３２１及び３３２２を含む。抵抗３３２１及び３３２２は、互いに同一の抵抗値を有しており、直列に接続される。このような直列回路の一方端は図示しない電源に結線され、他方端はグランドと結合される。また、抵抗３３２１及び３３２２の間のノード（つまり電圧中点）Ｎ４は、前述のノードＮ２と結線される。
以上の雑音除去回路３３によっても、上述の雑音除去回路３１の場合と同様に、コモンモード雑音ＣＭＮを除去することが可能となる。ところで、雑音除去回路３１では、広帯域な差動信号ＤＳが伝送されると、ノードＮ１の電位が振れてしまう。また、雑音除去回路３１では、ノードＮ１及びＮ２が結果的に結線されてしまうため、ノードＮ１における電位の振れはノードＮ２に伝わる。その結果、雑音除去回路３１は、データ再生回路３２からの反射を良好に除去できない場合があった。
それに対して、雑音除去回路３３では、ノードＮ１及びＮ２が直接的に結線されないので、ノードＮ１における電位の振れがノードＮ２に伝わらない。これによって、データ再生回路３２からの反射を、電源回路３３２により良好に除去することが可能となる。
本発明に係る受信器は、差動信号を送受する伝送回路等に利用することができる。
本発明の一実施例に係る受信器３を組み込んだ伝送系の全体構成を示すブロック図 図１の送信器１の詳細な回路構成を示す模式図 図１の受信器３の詳細な回路構成を示す模式図 図３の雑音除去回路３１の変型例（雑音除去回路３３）を示す模式図 従来の伝送回路の構成を示す模式図
符号の説明
１ 送信器
１１ 差動信号生成回路
１１１ ドライバ
１１２，１１３ 抵抗
１２ 雑音除去回路
１２１，１２２ ＬＰＦ
１２３ ＣＭＣ
２ 差動伝送線路
３ 受信器
３１ 雑音除去回路
３１１ ＣＭＣ
３１２，３１３ ＬＰＦ
３１４，３１５ 終端抵抗
３２０，３３１ コモンモード雑音除去回路
３２０１，３２０２ 終端抵抗
３２０３，３２０４ 抵抗
３３１１ キャパシタンス
３３２ 電源回路
３３２１，３３２２ 抵抗
３２ データ再生回路
【請求項６】
差動信号を受信する受信器であって、
差動伝送線路を伝送されてくる差動信号から雑音を除去する雑音除去回路と、
前記雑音除去回路から出力される差動信号から、データを再生するデータ再生回路とを備え、
前記雑音除去回路は、
入力差動信号に重畳されるコモンモード雑音を反射するコモンモードチョークと、
前記差動伝送線路及び前記コモンモードチョークの間に複数の第１の終端抵抗を有しており、前記コモンモードチョークにより反射されたコモンモード雑音を、自身が有する低電位点に導くコモンモード雑音除去回路と、
前記コモンモードチョーク及び前記データ再生回路の間に複数の第２の終端抵抗とを含み、
前記コモンモード雑音除去回路は、
前記複数の第１の終端抵抗として、両者が直列接続された状態で、前記差動伝送線路と前記コモンモードチョークとの間に並列に結線される第１及び第２の抵抗を含み、
前記第１及び前記第２の抵抗の間のノードは、キャパシタンスを介して接地される、受信器。
【請求項７】
前記雑音除去回路はさらに、
前記複数の第２の終端抵抗として、両者が直列接続された状態で、前記データ再生回路と前記コモンモードチョークとの間に並列に結線される第３及び第４の抵抗と、
電源電圧が与えられる、直列接続された状態の第５及び第６の抵抗を含む電源回路とを備え、
前記第３及び前記第４の抵抗の間のノードは、前記第５及び前記第６の抵抗の間のノードと結線される、請求項６に記載の受信器。
また、本発明の第２の局面は、差動信号を受信する受信器であって、差動伝送線路を伝送されてくる差動信号から雑音を除去する雑音除去回路と、雑音除去回路から出力される差動信号から、データを再生するデータ再生回路とを備える。雑音除去回路は、入力差動信号に重畳されるコモンモード雑音を反射するコモンモードチョークと、差動伝送線路及びコモンモードチョークの間に複数の第１の終端抵抗を有しており、コモンモードチョークにより反射されたコモンモード雑音を、自身が有する低電位点に導くコモンモード雑音除去回路と、コモンモードチョーク及びデータ再生回路の間に複数の第２の終端抵抗とを含む。コモンモード雑音除去回路は、複数の第１の終端抵抗として、両者が直列接続された状態で、差動伝送線路とコモンモードチョークとの間に並列に結線される第１及び第２の抵抗を含む。ここで、第１及び第２の抵抗の間のノードは、キャパシタンスを介して接地される。
また、雑音除去回路はさらに、複数の第２の終端抵抗として、両者が直列接続された状態で、データ再生回路とコモンモードチョークとの間に並列に結線される第３及び第４の抵抗と、電源電圧が与えられる、直列接続された状態の第５及び第６の抵抗を含む電源回路とを備える。ここで、第３及び第４の抵抗の間のノードは、第５及び第６の抵抗の間のノードと結線される。

Claims (12)

  1. 差動信号を受信する受信器であって、
    差動伝送線路を伝送されてくる差動信号から雑音を除去する雑音除去回路と、
    前記雑音除去回路から出力される差動信号から、データを再生するデータ再生回路とを備え、
    前記雑音除去回路は、
    入力差動信号に重畳されるコモンモード雑音を反射するコモンモードチョークと、
    前記コモンモードチョークにより反射されたコモンモード雑音を、自身が有する低電位点に導くコモンモード雑音除去回路とを含む、受信器。
  2. 前記雑音除去回路は、前記差動伝送線路及び前記コモンモードチョークの間、並びに前記コモンモード及び前記データ再生回路の間に、複数の終端抵抗を少なくとも含む、請求の範囲第１項に記載の受信器。
  3. 前記コモンモード雑音除去回路は、
    前記複数の終端抵抗として、直列接続されており、前記差動伝送線路と前記コモンモードチョークとの間に並列に結線される第１及び第２の抵抗と、
    直列接続されており、自身の両端に電源電圧が与えられる第３及び第４の抵抗とを含み、
    前記第１及び前記第２の抵抗の間のノードと、前記第３及び前記第４の抵抗の間のノードとが結線される、請求の範囲第２項に記載の受信器。
  4. 前記雑音除去回路は、前記複数の終端抵抗として、直列接続された状態で、前記データ再生回路と前記コモンモードチョークとの間に並列に結線される第５及び第６の抵抗をさらに含み、
    前記第５及び前記第６の抵抗の間のノードは、前記第３及び前記第４の抵抗の間のノードに結線される、請求の範囲第３項に記載の受信器。
  5. 前記第１及び前記第２の抵抗と、前記第５及び前記第６の抵抗とは近接配置される、請求の範囲第４項に記載の受信器。
  6. 前記第１及び前記第５の抵抗の合成抵抗値と、前記第２及び前記第６の抵抗の合成抵抗値とは、前記差動伝送線路のインピーダンスと等しい値を有する、請求の範囲第５項に記載の受信器。
  7. 前記第１及び前記第２の抵抗が直列接続された状態における合成抵抗値と、前記第５及び前記第６の抵抗が直列接続された状態における合成抵抗値とはそれぞれ、前記差動伝送線路のインピーダンスの略２倍である、請求の範囲第５項に記載の受信器。
  8. 前記コモンモード雑音除去回路は、
    前記複数の終端抵抗として、両者が直列接続された状態で、前記差動伝送線路と前記コモンモードチョークとの間に並列に結線される第１及び第２の抵抗を含み、
    前記第１及び前記第２の抵抗の間のノードは、キャパシタンスを介して接地される、請求の範囲第２項に記載の受信器。
  9. 前記雑音除去回路はさらに、
    前記複数の終端抵抗として、両者が直列接続された状態で、前記データ再生回路と前記コモンモードチョークとの間に並列に結線される第３及び第４の抵抗と、
    電源電圧が与えられる、直列接続された状態の第５及び第６の抵抗を含む電源回路とを備え、
    前記第３及び前記第４の抵抗の間のノードは、前記第５及び前記第６の抵抗の間のノードと結線される、請求の範囲第８項に記載の受信器。
  10. 前記第１及び前記第２の抵抗と、前記第３及び前記第４の抵抗とは近接配置される、請求の範囲第９項に記載の受信器。
  11. 前記第１及び前記第３の抵抗の合成抵抗値と、
    前記第２及び前記第４の抵抗の合成抵抗値とは、前記差動伝送線路のインピーダンスと等しい値を有する、請求の範囲第１０項に記載の受信器。
  12. 前記第１及び前記第２の抵抗が直列接続された状態の合成抵抗値と、前記第３及び前記第４の抵抗が直列接続された状態の合成抵抗値とはそれぞれ、前記差動伝送線路のインピーダンスの略２倍である、請求の範囲第１０項に記載の受信器。
JP2004525643A 2002-12-27 2002-12-27 受信器 Pending JPWO2004062220A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/013775 WO2004062220A1 (ja) 2002-12-27 2002-12-27 受信器

Publications (1)

Publication Number Publication Date
JPWO2004062220A1 true JPWO2004062220A1 (ja) 2006-05-18

Family

ID=32697326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004525643A Pending JPWO2004062220A1 (ja) 2002-12-27 2002-12-27 受信器

Country Status (6)

Country Link
US (1) US6992537B2 (ja)
EP (1) EP1492287B1 (ja)
JP (1) JPWO2004062220A1 (ja)
AU (1) AU2002368534A1 (ja)
DE (1) DE60221048T2 (ja)
WO (1) WO2004062220A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956444B2 (en) * 2003-02-14 2005-10-18 Intel Corporation Method and apparatus for rejecting common mode signals on a printed circuit board and method for making same
US7388449B2 (en) * 2004-12-10 2008-06-17 Matsushita Electric Industrial Co., Ltd. Radiation noise suppression circuit for differential transmission line
CN1787504B (zh) * 2004-12-10 2011-05-04 松下电器产业株式会社 差动传送线路的辐射噪音抑制电路
JP4766510B2 (ja) * 2005-07-08 2011-09-07 株式会社アドバンテスト 差動伝送システム
US20090058559A1 (en) * 2007-08-31 2009-03-05 Pakkala William F Microprocessor common-mode emissions reduction circuit
JP4482048B2 (ja) * 2008-05-30 2010-06-16 株式会社日本自動車部品総合研究所 受信装置
JP5347608B2 (ja) 2009-03-17 2013-11-20 ソニー株式会社 受信装置
JP2010233140A (ja) * 2009-03-30 2010-10-14 Hitachi Ltd 半導体集積回路装置
US8478332B2 (en) * 2009-07-31 2013-07-02 Stmicroelectronics, S.R.L. Receiver for signal communication system with disturbance rejection circuit
US8824570B2 (en) * 2010-04-06 2014-09-02 Broadcom Corporation Communications interface to differential-pair cabling
JP5580245B2 (ja) * 2011-04-12 2014-08-27 日本電信電話株式会社 電界通信システムおよび電界通信方法
JP6025438B2 (ja) * 2011-09-14 2016-11-16 キヤノン株式会社 差動伝送回路及びプリント回路板
JP5547345B2 (ja) * 2011-11-15 2014-07-09 パナソニック株式会社 コモンモードフィルタ
JP5498475B2 (ja) * 2011-12-27 2014-05-21 株式会社デンソー 車両用電力線通信システム
US9172563B2 (en) * 2012-01-27 2015-10-27 Tektronix, Inc. Integrated combiner with common mode correction
JP5722849B2 (ja) * 2012-09-03 2015-05-27 株式会社デンソー 車両用電力線通信システムおよび受信装置
WO2014061351A1 (ja) * 2012-10-19 2014-04-24 株式会社村田製作所 コモンモードフィルタ
US9577852B2 (en) * 2014-11-03 2017-02-21 Infineon Technologies Ag Common-mode suppressor based on differential transmission line
JP6524981B2 (ja) * 2016-07-29 2019-06-05 株式会社デンソー リンギング抑制回路
US10305432B1 (en) * 2018-03-09 2019-05-28 Zinwave, Ltd. Balanced RF amplifier using a common mode choke

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5113159A (en) * 1990-02-22 1992-05-12 At&T Bell Laboratories Communications transmission system including facilities for suppressing electromagnetic interference
JP3033424B2 (ja) * 1994-02-28 2000-04-17 松下電工株式会社 平衡−不平衡変換器
CA2196601A1 (en) * 1994-08-03 1996-02-15 Lewis Freeth Harpham Electromagnetic interference isolator
JPH09247217A (ja) * 1996-03-11 1997-09-19 Oki Electric Ind Co Ltd 信号伝送回路
JP4468602B2 (ja) * 2001-02-28 2010-05-26 パナソニック株式会社 平衡伝送終端装置及びそれを用いた受信装置
JP2003018224A (ja) * 2001-07-02 2003-01-17 Canon Inc 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ

Also Published As

Publication number Publication date
WO2004062220A1 (ja) 2004-07-22
EP1492287A1 (en) 2004-12-29
EP1492287B1 (en) 2007-07-04
US20040155720A1 (en) 2004-08-12
DE60221048T2 (de) 2008-03-20
DE60221048D1 (de) 2007-08-16
AU2002368534A1 (en) 2004-07-29
EP1492287A4 (en) 2006-05-10
US6992537B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
JPWO2004062220A1 (ja) 受信器
US6781481B2 (en) Methods and apparatus for filtering electromagnetic interference from a signal in an input/output port
JP2002204272A (ja) 信号伝送装置および信号伝送システム
US5796781A (en) Data receiver having bias restoration
US5255287A (en) Transceiver apparatus and methods
JP3514993B2 (ja) 光受信回路及び当該回路を用いた光モジュール
JPH1022811A (ja) 量子化されたフィードバックを採用している集積回路
JPH07240652A (ja) 平衡−不平衡変換器
CN102404670A (zh) 一种车载音频电路
JPS59114947A (ja) Ｃｍｉ−デコ−ダ
JPH04372213A (ja) Ｌａｎ用伝送インターフェース回路
JPH0936817A (ja) 平衡伝送回路
CN211557469U (zh) 声音信号收发处理电路
JP2008072301A (ja) 同相信号低減回路
US4097687A (en) Partial response system
US7050574B1 (en) Telephone line interface circuit and method
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
KR100694632B1 (ko) 쌍방향 통신용 송수신기
JP2731635B2 (ja) 送受信装置
JP3350476B2 (ja) 通信システムの受信回路
JP5459550B2 (ja) ノイズ対策回路
JPH0697967A (ja) データ伝送方式
KR100681131B1 (ko) 전동차의 ｓｉｖ 모니터 카드용 노이즈 억제 회로
JP4891944B2 (ja) 遅延検波回路及び遅延検波回路の調整方法
JPS6325544B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080903