JP4891944B2

JP4891944B2 - 遅延検波回路及び遅延検波回路の調整方法

Info

Publication number: JP4891944B2
Application number: JP2008126738A
Authority: JP
Inventors: 直彦結城; 智池田; 一哉北村; 健吾野口; 幸雄赤澤
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2008-05-14
Filing date: 2008-05-14
Publication date: 2012-03-07
Anticipated expiration: 2028-05-14
Also published as: JP2009278307A

Description

本発明は、入力されるＦＭ変調パルス信号を遅延検波して所定の変調信号を得る遅延検波回路及び遅延検波回路の調整方法に関する。

従来の遅延検波回路として、例えば図1に示す特許文献１に記載の遅延検波回路１０がある。遅延検波回路１０は、入力信号を予め設定された遅延時間Ｔｄだけ遅延させて出力する信号遅延回路１１と、非反転出力端子及び反転出力端子（図中○で示す）を有する第１及び第２の差動出力バッファ回路１２，１３と、第１及び第２の論理和回路１４，１５とを備えて構成されている。

更に、遅延検波回路１０は、信号遅延回路１１及び第１の差動出力バッファ回路１２の双方の入力端を接続する入力側接続部１６を介してＦＭ（周波数変調）変調パルス信号２１が入力され、また、第１及び第２の論理和回路１４，１５の双方の出力端を接続する出力側接続部１７を介して復調信号２２が出力されるようになっており、更に、出力側接続部１７が抵抗器１８を介して電源Ｖｃｃに接続されている。

遅延検波回路１０に入力されるＦＭ変調パルス信号２１は、入力側接続部１６を介して第１の差動出力バッファ回路１２及び信号遅延回路１１へ入力される。この入力によって第１の差動出力バッファ回路１２の非反転出力端子から非反転信号２３が第１の論理和回路１４へ出力され、反転出力端子から反転信号２４が第２の論理和回路１５へ出力される。

一方、信号遅延回路１１では、ＦＭ変調パルス信号２１が遅延時間Ｔｄだけ遅延され、この遅延信号２５が第２の差動出力バッファ回路１３へ入力され、これによって第２の差動出力バッファ回路１３の非反転出力端子から非反転遅延信号２６が第１の論理和回路１４へ出力され、反転出力端子から反転遅延信号２７が第２の論理和回路１５へ出力される。

第１の論理和回路１４では、非反転信号２３及び非反転遅延信号２６の論理和演算が行われ、この演算結果得られる非反転論理和信号２８が出力される。第２の論理和回路１５では、反転信号２４及び反転遅延信号２７の論理和演算が行われ、この演算結果得られる反転論理和信号２９が出力される。これら非反転論理和信号２８及び反転論理和信号２９が、出力側接続部１７で合成されることによって復調信号２２が得られる。

更に、この遅延検波回路１０の動作を、図２を参照して詳細に説明する。
第１の論理和回路１４に入力される信号は、時刻ｔ１〜ｔ３間に示すように電圧レベルが「Ｈ」レベル（以降、「Ｈ」と略す）、時刻ｔ３〜時刻ｔ５間に示すように電圧レベルが「Ｌ」レベル（以降、「Ｌ」と略す）となる非反転信号２３と、この非反転信号２３に対して時刻ｔ３と時刻ｔ４間に示すように遅延時間Ｔｄだけ遅れた非反転遅延信号２６である。ここで論理和がとられると、時刻ｔ１〜ｔ４間が「Ｈ」、時刻ｔ４〜ｔ５間が「Ｌ」となる非反転論理和信号２８が得られる。

つまり、非反転論理和信号２８は、時刻ｔ１と時刻ｔ３間、並びに時刻ｔ３と時刻ｔ５間に示す周期２Ｔの搬送波信号に時刻ｔ３と時刻ｔ４間に示す遅延時間Ｔｄの幅のパルスが付加された信号となる。一方、入力されるＦＭ変調パルス信号２１の周波数が高い時には符号２８ａで示す波形の様に、周期Ｔが時刻ｔ２−１〜ｔ３間並びに時刻ｔ３〜ｔ４−１間に示すように短くなって非反転論理和信号２８のパルス間隔が密になる。この逆に周波数が低いときは、図示はしないが周期Ｔが長くなって非反転論理和信号２８のパルス間隔が疎になる。

このようにして周期Ｔ幅のパルスの粗密によって周波数−電圧変換動作（以降、ＦＶ変換動作と略す）が行われる。このとき、信号の立ち上がり立下りに要する時間が等しく、時刻ｔ６〜ｔ８間又はｔ９〜ｔ１０間に示すようにＴｒであるとすると、そのＦＶ変換動作は時刻ｔ４〜ｔ５間に示す「Ｌ」の時間幅Ｔｃが０になるまで、即ち、Ｔｃ＝Ｔｒとなるまで線形的に行われる。

理想的な矩形波の場合、線形動作する最大動作周波数ｆｃは、次式（１）で表される。
ｆｃ＝１／｛２・（Ｔｄ＋Ｔｒ）｝…（１）

これと同様なことが、反転信号２４及び反転遅延信号２７に対しても第２の論理和回路１５で行なわれる。図２に示す復調出力である非反転論理和信号２８を見ても明らかなように、当該復調出力には搬送波信号が重畳されている。反転信号２４，２６に対して同様に動作する第２の論理和回路１５における復調出力である反転論理和信号２９にも搬送波信号が重畳されており、この位相は逆相であるため、第１の論理和回路１４から出力される非反転論理和信号２８との和をとることで搬送波成分は相殺される。つまり、出力側接続部１７にて非反転論理和信号２８と反転論理和信号２９とが合成されることで搬送波成分が相殺され、所望の復調信号２２が得られる。

前述のように、最大動作周波数ｆｃを上げるためには論理演算処理の対象となる信号の立ち上がり立下りが速くなる論理素子を使う必要があるが、その場合の信号波形はオーバーシュートやアンダーシュートに伴うリンギングが発生し、これがＦＶ変換動作時におけるＦＶ変換特性の非直線性誤差を招くことになる。

この内容について図３及び図４を用いて説明する。図３は第１の論理和回路１４に入力されるリンギングのある非反転信号２３Ｒ及び非反転遅延信号２６Ｒと、同じくリンギングのある非反転論理和信号２８Ｒの波形図である。図４は第１又は第２の論理和回路１４又は１５の内部回路図である。

論理和回路１４又は１５は、入力側トランジスタ３１，３２と、出力側トランジスタ３３と、抵抗器３４と、電流源３５と、入力論理の闇値を決める電圧源３６と、トランジスタ３１のベース端に接続された入力ベース端子３７と、トランジスタ３２のベース端に接続された入力ベース端子３８と、トランジスタ３３のコレクタ端に接続された論理和出力端子３９とを備えて構成されている。

これら構成要素３１〜３９は、入力側トランジスタ３１，３２のコレクタ端が共に電源Ｖｃｃに接続され、エミッタ端が電流源３５を介して接地され、出力側トランジスタ３３のコレクタ端が抵抗器３４を介して電源Ｖｃｃに接続され、エミッタ端が電流源３５を介してアース４０に接続され、更にベース端が電圧源３６を介して接地されている。

また、この回路が、第１の論理和回路１４である場合、入力ベース端子３７には非反転信号２３が、入力ベース端子３８には非反転遅延信号２６が入力され、論理和出力端子３９から非反転論理和信号２８が出力される。第２の論理和回路１５である場合、入力ベース端子３７には反転信号２４が、入力ベース端子３８には反転遅延信号２７が入力され、論理和出力端子３９から反転論理和信号２９が出力される。

出力側トランジスタ３３は、図３に示す時刻ｔ４とｔ５の信号立ち上がり、立ち下がりのタイミングで線形動作領域を通って遷移し、その他の殆どの時間はオン又はオフの飽和領域にある。この飽和領域にある時間帯では入力信号がどのように変化しても出力信号への影響は少ない。例えば、図３に示す時刻ｔ２やｔ３などのタイミングにおいて、一方のトランジスタ３１又は３２のベース端に、入力ベース端子３７又は３８から論理が反転するような信号が入力されても、論理和出力端子３９から出力される信号への影響は少ない。ところが、時刻ｔ４やｔ５のように出力側のトランジスタ３３が線形動作領域を通過する時刻での入力信号の変化は出力信号に影響を及ぼす。例えば、時刻ｔ４やｔ５の近傍の立ち上がり又は立ち下がり時間Ｔｒ幅の時間帯である。

第１の論理和回路１４を代表して更に説明すると、まず、時刻ｔ４においては、入力ベース端子３８から入力される遅延時間Ｔｄ遅延された非反転遅延信号２６の立ち下がり変化に伴って入力側トランジスタ３２と出力側トランジスタ３３は線形動作状態にある。このとき時刻ｔ３で変化した非反転信号２３Ｒのアンダーシュートによるリンギングが収束していないと、これが他方の入力側トランジスタ３１のベース−エミッタ間の容量に影響し、線形動作状態にある出力側トランジスタ３３を通過してかなり大きく論理和出力端子３９からの非反転論理和信号２８に影響する。

しかし、この影響は入力周波数が変化しても時刻ｔ３からＴｄ時間後の時間幅が不変なので、その時間幅Ｔｄは常に一定であり、ＦＶ変換特性の線形性に影響は与えない。

次に、時刻ｔ５においては、非反転信号２３Ｒの立ち上がり変化に伴って入力側トランジスタ３１と出力側トランジスタ３３とが線形動作状態を通過するが、このとき遅延時間Ｔｄ遅延された非反転遅延信号２６の時刻ｔ４の変化で発生したリンギングが収束していないと、論理和出力端子３９から出力される非反転論理和信号２８に影響を及ぼす。時刻ｔ５は時刻ｔ４からＴｃ時間後に発生するが、この時間幅Ｔｃは入力周波数が高くなるに従って短くなり、Ｔｃ＝０となったとろでＦＶ変換動作は破綻する。

図３から明らかなように、入力信号にアンダーシュートに伴うリンギングがあると高周波側においてリンギングの影響が顕著になりＦＶ変換特性は高域でリップルを持った図５に曲線４２で示すような特性となる。
このリンギングによるＦＶ変換特性のリップル誤差を抑制するために、従来から差動出力バッファ回路や論理回路に帰還技術を用いたり、信号線に抵抗器やキャパシタを挿入して帯域を落としたりすることによってリンギングを抑制する方法がとられている。

特開２００６−１０９０１８

しかし、上述した従来のリンギングを抑制する方法では、遅延検波回路に対して画一的に適用されていたため検波動作帯域も同時にかなり減少してしまうという課題があった。

更に、上述したように検波動作帯域を広げるために位相反転した２組の信号を用い、２つの論理回路を用いて検波し、最終的に合成するという方法では、回路素子の性能のばらつきや信号線路の導電率のばらつき等によって２つの経路のバッファや論理回路の特性に差異があった場合、搬送波成分が完全に相殺されずに残ってしまい、この影響で復調信号のＳＮ比（信号対雑音比）にもばらつきが生じるので、ＳＮ比が低くなるケースが生じるという課題があった。

前記課題を解決するために、本発明は、遅延検波回路の検波動作帯域並びにＳＮ比を改善することを目的とする。

上記目的を達成するために、発明者らは、外部から入力されたＦＭ変調パルス信号を、差動出力バッファ回路で非反転及び反転して非反転信号及び反転信号を出力すると共に、一定時間Ｔｄ遅延したのち差動出力バッファ回路で非反転及び反転して非反転遅延信号及び反転遅延信号を出力し、これら出力信号に個別に帯域制限回路で信号波形のリンギングが抑制されるように帯域制限を掛け、これにより得られた各信号のうち帯域制限非反転信号及び帯域制限非反転遅延信号の組と、帯域制限反転信号及び帯域制限反転遅延信号の組とを各々論理和回路で論理和演算し、この結果である非反転論理和信号及び反転論理和信号を合成して復調信号を得るようにした。

具体的には、周波数変調されたパルス信号であるＦＭ変調パルス信号が入力され、前記ＦＭ変調パルス信号を反転した反転信号及び反転しない非反転信号を出力する第１の差動出力バッファ回路と、前記ＦＭ変調パルス信号が入力され、前記ＦＭ変調パルス信号を一定時間遅延させた遅延信号を出力する信号遅延回路と、
前記信号遅延回路から出力される前記遅延信号を反転した反転遅延信号及び反転しない非反転遅延信号を出力する第２の差動出力バッファ回路と、前記第２の差動出力バッファ回路から出力される非反転遅延信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限非反転遅延信号を出力する第３の帯域制限回路と、前記第２の差動出力バッファ回路から出力される反転信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限反転遅延信号を出力する第４の帯域制限回路と、前記第１の差動出力バッファ回路から出力される非反転信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、帯域制限幅を前記第３の帯域制限回路より広帯域に設定され、この帯域制限非反転信号を出力する第１の帯域制限回路と、前記第１の差動出力バッファ回路から出力される反転信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、帯域制限幅を前記第４の帯域制限回路より広帯域に設定され、この帯域制限反転信号を出力する第２の帯域制限回路と、前記第１の帯域制限回路から出力される帯域制限非反転信号と前記第３の帯域制限回路から出力される帯域制限非反転遅延信号との論理和演算を行い、この結果得られる非反転論理和信号を出力する第１の論理和回路と、前記第２の帯域制限回路から出力される帯域制限反転信号と前記第４の帯域制限回路から出力される帯域制限反転遅延信号との論理和演算を行い、この結果得られる反転論理和信号を出力する第２の論理和回路と、前記第１の論理和回路から出力される非反転論理和信号と前記第２の論理和回路から出力される反転論理和信号とを合成して復調信号を出力する論理和出力端子と、を備えることを特徴とする遅延検波回路である。

この構成によれば、ＦＶ変換特性の線形性にリップルが発生する原因であるリンギングが抑制されるので、遅延検波時のＦＶ変換特性の線形性を改善することができる。そして、帯域制限後の信号のうち遅延されていない方の信号の波形の立ち上がり時間を速くすることができるので、その後段の各論理和回路の論理和演算で生成される信号の立ち上がり時間を速くすることができる。これによって、ＦＭ変調パルス信号の遅延時間が同じ場合、ＦＶ変換特性の線形性を維持しながら検波動作帯域を広げて改善することができる。

本発明の遅延検波回路は、前記第１及び第２の論理和回路に、当該第１及び第２の論理和回路から出力される前記非反転論理和信号及び前記反転論理和信号の各々に含まれる搬送波成分の振幅を調整可能な振幅調整手段を備え、前記振幅調整手段が、前記非反転論理和信号及び前記反転論理和信号の各々に含まれる搬送波成分の振幅が一致するように調整することが望ましい。

この構成によれば、各論理和演算により得られる非反転論理和信号と反転論理和信号に振幅差が生じないので、各搬送波成分を完全に相殺することができるので、搬送波成分が除去され、これによって復調信号のＳＮ比を高くして改善することができる。

本発明の遅延検波回路は、前記搬送波成分が、前記ＦＭ変調パルス信号に代えて用いられた単一の無変調信号であることが望ましい。

この構成によれば、遅延検波回路に無変調信号を入力して復調信号のＳＮ比を向上させておくことができるので、出荷検査などに好適である。

本発明の遅延検波回路は、前記搬送波成分は、前記ＦＭ変調パルス信号に代えて用いられたＦＭ変調信号であることが望ましい。

また、具体的には、前述した遅延検波回路の調整方法であって、前記第１及び第２の論理和回路において当該第１の論理和回路から出力される非反転論理和信号と、当該第２の論理和回路から出力される反転論理和信号との各々に含まれる搬送波信号の振幅が一致するように調整することを特徴とする遅延検波回路の調整方法である。

この方法によれば、各論理和演算により得られる非反転論理和信号と反転論理和信号に振幅差が生じないので、各搬送波成分を完全に相殺することができるので、搬送波成分が除去され、これによって復調信号のＳＮ比を高くして改善することができる。また、人が、各搬送波成分の振幅差が無くなるように調整して復調信号のＳＮ比を向上させることができるので、出荷検査などの各種性能検査に好適である。

本発明の遅延検波回路の調整方法は、前記ＦＭ変調パルス信号に代えて単一の無変調信号を用い、この際に、前記第１及び第２の論理和回路において、当該第１の論理和回路から出力される非反転論理和信号と、当該第２の論理和回路から出力される反転論理和信号との各々に含まれる搬送波信号の振幅が一致するように調整することが望ましい。

この方法によれば、人が、遅延検波回路に無変調信号を入力して復調信号のＳＮ比を向上させることができるので、出荷検査などの各種性能検査に好適である。

本発明の遅延検波回路の調整方法は、前記ＦＭ変調パルス信号に代えてＦＭ変調信号を用い、この際に、前記第１及び第２の論理和回路において、当該第１の論理和回路から出力される非反転論理和信号と、当該第２の論理和回路から出力される反転論理和信号との各々に含まれる搬送波信号の振幅が一致するように調整することが望ましい。

本発明によれば、遅延検波回路の検波動作帯域並びにＳＮ比を改善することができる遅延検波回路及び遅延検波回路の調整方法を提供することができる。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。また、信号の後に符号を付した各種名称の信号を、該当符号を後に付して単に信号と略す場合も有る。

（実施形態）
図６は、本発明の実施形態に係る遅延検波回路の回路構成図である。本実施形態の遅延検波回路５０が、図１に示した従来の遅延検波回路１０と異なる点は、第１の差動出力バッファ回路１２の非反転出力端子と第１の論理和回路１４の一方の入力端子との間に第１の帯域制限回路５１を接続し、第１の差動出力バッファ回路１２の反転出力端子と第１の論理和回路１４の他方の入力端子との間に第２の帯域制限回路５２を接続し、第２の差動出力バッファ回路１３の非反転出力端子と第２の論理和回路１５の一方の入力端子との間に第３の帯域制限回路５３を接続し、第２の差動出力バッファ回路１３の反転出力端子と第２の論理和回路１５の他方の入力端子との間に第４の帯域制限回路５４を接続し、更に、第１の論理和回路１４に振幅調整手段としての第１の振幅調整部５８と、第２の論理和回路１５に振幅調整手段としての第２の振幅調整部５９とを備えたことにある。各帯域制限回路５１〜５４は、帯域制限フィルタ等の濾波器である。

第１の帯域制限回路５１は、第１のバッファ回路１２から出力される非反転信号２３に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限によって得られる帯域制限非反転信号６３を第１の論理和回路１４へ出力するものである。

第２の帯域制限回路５２は、第１のバッファ回路１２から出力される反転信号２４に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限によって得られる帯域制限反転信号６４を第２の論理和回路１５へ出力するものである。

第３の帯域制限回路５３は、第２のバッファ回路１３から出力される非反転遅延信号２６に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限によって得られる帯域制限非反転遅延信号６６を第１の論理和回路１４へ出力するものである。

第４の帯域制限回路５４は、第２のバッファ回路１３から出力される反転遅延信号２７に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限によって得られる帯域制限反転遅延信号６７を第２の論理和回路１５へ出力するものである。

従って、本実施形態では、第１の論理和回路１４は、帯域制限非反転信号６３と帯域制限非反転遅延信号６６との論理和演算を行い、この結果得られる非反転論理和信号６８を出力側接続部１７へ出力する。第２の論理和回路１５は、帯域制限反転信号６４と帯域制限反転遅延信号６７との論理和演算を行い、この結果得られる反転論理和信号６９を出力側接続部１７へ出力する。

第１の振幅調整部５８は、第１の論理和回路１４において、この論理和回路１４から出力される非反転論理和信号６８に含まれる搬送波成分の振幅を調整するものである。
第２の振幅調整部５９は、第２の論理和回路１５において、第２の論理和回路１５から出力される反転論理和信号６９に含まれる搬送波成分の振幅を調整するものである。

第１の振幅調整部５８及び第２の振幅調整部５９によって、非反転論理和信号６８及び反転論理和信号６９の各々に含まれる搬送波成分の振幅が一致するように調整可能となっている。この搬送波成分の振幅調整は、例えば非反転論理和信号６８及び反転論理和信号６９の搬送波成分の振幅を図示せぬ検出装置で自動検出し、この検出結果得られる信号を各振幅調整部５８，５９へフィードバックして双方の搬送波成分の振幅が一致するように行われる。

次に、このような構成の遅延検波回路５０におけるＦＶ変換特性の線形性の改善と検波動作帯域の改善の処理についてその動作を併せて説明する。
図７の波形図に示すように、まず、遅延検波回路５０の動作は、外部からのＦＭ変調パルス信号２１が入力側接続部１６を介して第１の差動出力バッファ回路１２及び信号遅延回路１１へ入力される。信号遅延回路１１では、ＦＭ変調パルス信号２１が遅延時間Ｔｄだけ遅延され、この遅延信号２５が第２の差動出力バッファ回路１３へ入力される。

第１の差動出力バッファ回路１２では、非反転出力端子から非反転信号２３が第１の帯域制限回路５１へ出力され、反転出力端子から反転信号２４が第２の帯域制限回路５２へ出力される。第２の差動出力バッファ回路１３では、非反転出力端子から非反転遅延信号２６が第３の帯域制限回路５３へ出力され、反転出力端子から反転遅延信号２７が第４の帯域制限回路５４へ出力される。

第１の帯域制限回路５１では、入力された非反転信号２３に当該信号波形のリンギングが抑制されるように帯域制限が掛けられ、この帯域制限非反転信号６３が第１の論理和回路１４へ出力される。第２の帯域制限回路５２では、入力された反転信号２４に当該信号波形のリンギングが抑制されるように帯域制限が掛けられ、この帯域制限反転信号６４が第２の論理和回路１５へ出力される。第３の帯域制限回路５３では、入力された非反転遅延信号２６に当該信号波形のリンギングが抑制されるように帯域制限が掛けられ、この帯域制限非反転遅延信号６６が第１の論理和回路１４へ出力される。第４の帯域制限回路５４では、入力された反転遅延信号２７に当該信号波形のリンギングが抑制されるように帯域制限が掛けられ、この帯域制限反転遅延信号６７が第２の論理和回路１５へ出力される。

第１の論理和回路１４では、入力された帯域制限非反転信号６３と帯域制限非反転遅延信号６６との論理和演算が行われ、この結果得られる非反転論理和信号６８が出力側接続部１７へ出力される。第２の論理和回路１５では、入力された帯域制限反転信号６４と帯域制限反転遅延信号６７との論理和演算が行われ、この結果得られる反転論理和信号６９が出力側接続部１７へ出力される。
そして、出力側接続部１７において、それら非反転論理和信号６８及び反転論理和信号６９が合成されることによって復調信号２２が得られる。

ところで、ＦＶ変換特性の線形性にリップルが発生する原因は、前述で図３を参照して説明したように、第１の差動出力バッファ回路１２及び第２の差動出力バッファ回路１３から出力される非反転信号２３及び反転信号２４と、非反転遅延信号２６及び反転遅延信号２７にリンギングが発生しているためであった。

そこで、本実施形態の遅延検波回路５０では、そのリンギングを抑制するために、各非反転信号２３、反転信号２４、非反転遅延信号２６及び反転遅延信号２７に、各帯域制限回路５１〜５４でリンギングが抑制されるように帯域制限をかけて波形をなまらせ、これによりオーバーシュートやアンダーシュートを発生させないようにした。この帯域制限の処理について、更に図８を参照して説明する。

図８は、第１の帯域制限回路５１から出力される帯域制限非反転信号６３及び帯域制限非反転遅延信号６６と、第１の論理和回路１４から出力される非反転論理和信号６８との波形図である。この図８から判るように、帯域制限非反転信号６３、帯域制限非反転遅延信号６６、非反転論理和信号６８の各波形から図３に示したようなリンギングを帯域制限によって無くした場合、ＦＶ変換特性の線形性が改善される。

一方で、図８に時刻ｔ４〜ｔ５の区間Ｔｃで示すように、非反転論理和信号６８の「Ｌ」区間を作る波形の立ち下がりＴｆと立ち上がりＴｒの時間も長くなる（遅くなる）ために、前述の式（１）から判るように検波動作帯域が減少する。但し、Ｔｒ＝Ｔｆである。

更に、図３に示して説明したように、非反転遅延信号２６Ｒの場合、時刻ｔ４で発生するリンギングは区間Ｔｃ後の時刻ｔ５の立ち上がりＴｒに影響するので完全に除去しなくてはならない。一方、非反転信号２３Ｒの場合は時刻ｔ３で発生するリンギングが時刻ｔ４まで残っていてもＦＶ変換特性の線形性に影響せず、時刻ｔ５までに収束すれば良いので帯城制限幅は非反転遅延信号２６Ｒに対するものよりも広帯域に設定することができる。これは、第１の論理和回路１４から出力される反転信号２４についても同様であり、第２の論理和回路１５から出力される反転遅延信号２７に対する帯域制限幅よりも広帯域に設定することができる。

従って、非遅延側の信号である非反転信号２３及び反転信号２４が入力される第１及び第２の帯域制限回路５１，５２のみを広帯域として、これら広帯域の帯域制限回路５１，５２で非反転信号２３及び反転信号２４を帯域制限すれば、帯域制限非反転信号６３及び帯域制限反転信号６４の立ち上がり時間を速くすることができる。この際の波形図を図９に示す。但し、図９には、第１及び第２の論理和回路１４，１５のうち第１の論理和回路１４への入出力信号である帯域制限非反転信号６３、帯域制限非反転遅延信号６６、及び非反転論理和信号６８の波形を代表して示した。また、帯域制限非反転信号６３の立ち下がりエッジに符号Ｔｆ１を付し、立ち上がりエッジにＴｒ１を、帯域制限非反転遅延信号６６の立ち下がりエッジにＴｆ２を、立ち上がりエッジにＴｒ２をそれぞれ付した。

図９に示すように、帯域制限非反転信号６３は、広帯域で帯域制限されているので波線で示すようにリンギングが発生する可能性があるが、これは上述したように非反転論理和信号６８のＴｃで示す「Ｌ」区間の形成には影響を及ぼさない。更に、広帯域で帯域制限されているので、立ち上がりエッジＴｒ１とＴｒ２で図示したように、それよりも狭帯域で帯域制限された帯域制限非反転遅延信号６６よりも立ち上がり時間を速くすることができる。従って、非反転論理和信号６８のＴｃで示す「Ｌ」区間を形成する波形の時刻ｔ５における立ち上がりＴｒの時間を速くすることができる。これは、波形図は示さぬ帯域制限反転信号６４、反転論理和信号６９についても同様である。この結果、遅延時間Ｔｄが同じ場合、ＦＶ変換特性の線形性が維持されながら検波動作帯域が改善されることになる。

次に、遅延検波回路５０における復調信号のＳＮ比の改善の処理についてその動作を併せて説明する。
図７の波形図に示すように、上述と同様に第１の論理和回路１４では、帯域制限非反転信号６３と帯域制限非反転遅延信号６６との論理和演算が行われ、この結果の非反転論理和信号６８が出力される。波形図は示さぬ第２の論理和回路１５では、帯域制限反転信号６４と帯域制限反転遅延信号６７との論理和演算が行われ、この結果の反転論理和信号６９が出力される。

非反転論理和信号６８及び反転論理和信号６９は、それぞれ復調に寄与する斜線の部分及び互いに反転した搬送波成分から或る。この互いに反転した搬送波成分を出力側接続部１７で合成（加算）することで、各搬送波成分は逆位相なので相殺され、入力ＦＭ変調パルス信号２１の立ち上がりと立ち下がり時間に対応した位置に一定幅Ｔｄのパルス列が残る。

しかし、非反転論理和信号６８と反転論理和信号６９に振幅差があると、搬送波成分は完全に相殺されずに残ってしまう。搬送波は通常変調信号よりかなり高い周波数が使用されるが、広帯域ＦＭ信号の場合、変調信号によって搬送波のスペクトルが広範囲に広がり搬送波が変調信号帯域まで覆ってしまう場合がある。このため、搬送波が十分に除去されないと残留ＦＭ信号として復調信号帯域に残り復調信号２２のＳＮ比が低くなって悪化する。

本実施形態では、各論理和回路１４，１５に個別に出力振幅を調整できる振幅調整部５８，５９が設けられているので、各振幅調整部５８，５９によって、非反転論理和信号６８及び反転論理和信号６９の各々に含まれる搬送波成分の振幅が一致するように調整される。言い換えれば、各搬送波スペクトルの振幅が最小となるように調整されることで残留ＦＭ信号が除去され、これによって復調信号２２のＳＮ比が高くなる。

このような本実施形態の遅延検波回路５０によれば、外部から入力されたＦＭ変調パルス信号２１を、第１の差動出力バッファ回路１２で非反転及び反転して非反転信号２３及び反転信号２４を出力すると共に、信号遅延回路１１で遅延時間Ｔｄだけ遅延した遅延信号２５を第２の差動出力バッファ回路１３で非反転及び反転して非反転遅延信号２６及び反転遅延信号２７を出力する。これら出力された信号２３，２４，２６，２７を、予め各々対応付けられた各帯域制限回路５１〜５４で信号波形のリンギングが抑制されるように帯域制限を掛ける。これにより得られた帯域制限非反転信号６３及び帯域制限非反転遅延信号６６を第１の論理和回路１４で論理和演算して非反転論理和信号６８を出力し、帯域制限反転信号６４及び帯域制限反転遅延信号６７を第２の論理和回路１５で論理和演算して反転論理和信号６９を出力する。そして、出力側接続部１７において、それら非反転論理和信号２８及び反転論理和信号２９を合成して復調信号２２を得るようにした。

従って、ＦＶ変換特性の線形性にリップルが発生する原因であるリンギングが抑制されるので、遅延検波時のＦＶ変換特性の線形性を改善することができる。

また、非遅延側の信号２３，２４を帯域制限する方の第１及び第２の帯域制限回路５１，５２の帯域制限幅を、リンギングが抑制されない広帯域とするようにした。これによって、帯域制限後の信号のうち遅延されていない方の信号６３，６４の波形の立ち上がり時間を速くすることができるので、その後段の各論理和回路１４，１５の論理和演算で生成される信号６８，６９の「Ｌ」区間を形成する立ち上がり時間を速くすることができる。この結果、遅延時間Ｔｄが同じ場合、ＦＶ変換特性の線形性を維持しながら検波動作帯域を広げて改善することができる。

また、第１及び第２の論理和回路１４，１５に、これら論理和回路１４，１５から出力される非反転論理和信号６８及び反転論理和信号６９の各々に含まれる搬送波成分の振幅を調整可能な第１及び第２の振幅調整部５８，５９を備え、各振幅調整部５８，５９が、非反転論理和信号６８及び反転論理和信号６９の各々に含まれる搬送波成分の振幅を一致させる調整を行うようにした。

これによって、非反転論理和信号６８と反転論理和信号６９に振幅差が生じないので、各搬送波成分を完全に相殺することができる。従って、広帯域ＦＭ信号のように変調信号により搬送波スペクトルが広範囲に広がり搬送波が変調信号帯域まで覆ってしまう場合でも、搬送波を相殺して十分に除去することができるので、残留ＦＭ信号として復調信号帯域に残ることが無くなる。つまり、各搬送波スペクトルの振幅が最小となるように調整されることで残留ＦＭ信号が除去され、これによって復調信号２２のＳＮ比を高くして改善することができる。

また、各振幅調整部５８，５９を人が手動で振幅調整可能な機構として、出力側接続部１７に図示せぬ信号波形表示装置を接続し、この信号波形表示装置に非反転論理和信号６８及び反転論理和信号６９の双方の搬送波成分の振幅を表示させ、人が、その表示された双方の振幅を確認しながら、各振幅調整部５８，５９で双方の振幅を一致させる調整を行うようにしてもよい。この場合も、各搬送波成分を完全に相殺して復調信号２２のＳＮ比を改善することができる。

この他に、ＦＭ変調パルス信号２１に代えて単一の無変調信号を遅延検波回路５０に入力し、上記同様、信号波形表示装置に出力側接続部１７での信号波形を表示させ、人が、各振幅調整部５８，５９によって入力無変調信号と同一周波数の信号の振幅が最も低くなるように調整することで、残留ＦＭ信号を除去して復調信号２２のＳＮ比を改善することができる。更に、ＦＭ変調パルス信号２１に代えてＦＭ変調信号を遅延検波回路５０に入力するようにしても上記同様の調整によって残留ＦＭ信号を除去して復調信号２２のＳＮ比を改善することができる。これら単一の無変調信号又はＦＭ変調信号を入力信号とする調整は、前述したように各振幅調整部５８，５９で自動で行う場合でも適用可能である。この調整方法は、遅延検波回路５０に無変調信号又はＦＭ変調信号を入力して復調信号２２のＳＮ比を向上させておくことができるので、出荷検査や故障時の検査などに好適である。

（実施例）
次に、本発明の実施例による遅延検波回路７０の回路構成図である。遅延検波回路７０は、上述した実施形態の遅延検波回路５０における第１〜第４の帯域制限回路５１〜５４と、第１及び第２の論理和回路１４，１５とを具体的に電子回路に置き換えた回路である。

図１０に示す第１の差動出力バッファ回路１２は、入力用差動出力バッファ回路１２ｋと、トランジスタ７１ａ，７２ａと、電流源７３ａと、抵抗器７４ａ，７５ａとを備えて構成されている。
第１及び第２の帯域制限回路５１，５２は、抵抗器７６ａ，７７ａと、コンデンサ７８ａ，７９ａとを備えて構成されている。但し、電源Ｖｃｃに接続された抵抗器７４ａ，７５ａ，７６ａ，７７ａは第１の差動出力バッファ回路１２と共用されている。

第１の差動出力バッファ回路１２は、トランジスタ７１ａのベース端が入力用差動出力バッファ回路１２ｋの反転出力端子に接続され、トランジスタ７２ａのベース端が入力用差動出力バッファ回路１２ｋの非反転出力端子に接続されている。また、トランジスタ７１ａはコレクタ端が抵抗器７４ａを介して電源Ｖｃｃに接続され、エミッタ端が電流源７３ａを介して接地されており、トランジスタ７２ａもコレクタ端が抵抗器７５ａを介して電源Ｖｃｃに接続され、エミッタ端が電流源７３ａを介して接地されている。

第２の差動出力バッファ回路１３は、トランジスタ７１ｂのベース端が入力用差動出力バッファ回路１３ｋの反転出力端子に接続され、トランジスタ７２ｂのベース端が入力用差動出力バッファ回路１３ｋの非反転出力端子に接続されている。また、トランジスタ７１ｂはコレクタ端が抵抗器７４ｂを介して電源Ｖｃｃに接続され、エミッタ端が電流源７３ｂを介して接地されており、トランジスタ７２ｂもコレクタ端が抵抗器７５ｂを介して電源Ｖｃｃに接続され、エミッタ端が電流源７３ｂを介して接地されている。

第１の帯域制限回路５１は、第１の差動出力バッファ回路１２のトランジスタ７１ａのコレクタ端と抵抗器７４ａとの接続部分に抵抗器７６ａの一端が接続され、抵抗器７６ａの他端がコンデンサ７８ａを介して接地されている。つまり、抵抗器７６ａとコンデンサ７８ａとでＲＣ回路によるローパスフィルタが構成されている。

第２の帯域制限回路５２は、第１の差動出力バッファ回路１２のトランジスタ７２ａのコレクタ端と抵抗器７５ａとの接続部分に抵抗器７７ａの一端が接続され、抵抗器７７ａの他端がコンデンサ７９ａを介して接地されている。つまり、抵抗器７７ａとコンデンサ７９ａとでローパスフィルタが構成されている。

第３の帯域制限回路５３は、第２の差動出力バッファ回路１３のトランジスタ７１ｂのコレクタ端と抵抗器７４ｂとの接続部分に抵抗器７６ｂの一端が接続され、抵抗器７６ｂの他端がコンデンサ７８ｂを介して接地されている。つまり、抵抗器７６ｂとコンデンサ７８ｂとでローパスフィルタが構成されている。

第４の帯域制限回路５４は、第２の差動出力バッファ回路１３のトランジスタ７２ｂのコレクタ端と抵抗器７５ｂとの接続部分に抵抗器７７ｂの一端が接続され、抵抗器７７ｂの他端がコンデンサ７９ｂを介して接地されている。つまり、抵抗器７７ｂとコンデンサ７９ｂとでローパスフィルタが構成されている。

第１の論理和回路１４の各入力側トランジスタ８１ａ〜８４ａのコレクタ端は電源Ｖｃｃに接続されており、入力側トランジスタ８１ａのエミッタ端は電流源８６ａを介して接地され、入力側トランジスタ８２ａのエミッタ端は電流源８７ａを介して接地されている。入力側トランジスタ８３ａのエミッタ端は可変電流源８８ａを介して接地され、ベース端は入力側トランジスタ８１ａのエミッタ端に接続されている。入力側トランジスタ８４ａのエミッタ端は可変電流源８８ａを介して接地され、ベース端は入力側トランジスタ８２ａのエミッタ端に接続されている。

更に、出力側トランジスタ８５ａのエミッタ端は可変電流源８８ａを介して接地され、ベース端は電圧源８９ａを介して接地され、コレクタ端は出力側接続部１７及び抵抗器１８を介して電源Ｖｃｃに接続されている。また、可変電流源８８ａの電流制御端に振幅調整端子が接続されることにより第１の振幅調整部５８が構成されている。

第２の論理和回路１５の各入力側トランジスタ８１ｂ〜８４ｂのコレクタ端は電源Ｖｃｃに接続されており、入力側トランジスタ８１ｂのエミッタ端は電流源８６ｂを介して接地され、入力側トランジスタ８２ｂのエミッタ端は電流源８７ｂを介して接地されている。入力側トランジスタ８３ｂのエミッタ端は可変電流源８８ｂを介して接地され、ベース端は入力側トランジスタ８１ｂのエミッタ端に接続されている。入力側トランジスタ８４ｂのエミッタ端は可変電流源８８ｂを介して接地され、ベース端は入力側トランジスタ８２ｂのエミッタ端に接続されている。

更に、出力側トランジスタ８５ｂのエミッタ端は可変電流源８８ｂを介して接地され、ベース端は電圧源８９ｂを介して接地され、コレクタ端は出力側接続部１７及び抵抗器１８を介して電源Ｖｃｃに接続されている。また、可変電流源８８ｂの電流制御端に振幅調整端子が接続されることにより第２の振幅調整部５９が構成されている。

このような構成の遅延検波回路７０の動作を説明する。
まず、第１の差動出力バッファ回路１２において、入力用差動出力バッファ回路１２ｋから入力用反転信号２３ｋがトランジスタ７１ａのベース端に入力され、入力用非反転信号２４ｋがトランジスタ７２ａのベース端に入力されると、各トランジスタ７１ａ，７２ａのコレクタ−エミッタ間に電流源７３ａで定まる一定の電流が流れ、これによって、入力用反転信号２３ｋが反転されて非反転信号２３となり、入力用非反転信号２４ｋが反転された反転信号２４となる。

その非反転信号２３は、第１の帯域制限回路５１の抵抗器７６ａ及びコンデンサ７８ａのローパスフィルタで高周波線分が除去され、低周波成分が帯域制限非反転信号６３としてトランジスタ８１ａのベース端へ出力される。反転信号２４は、第２の帯域制限回路５２の抵抗器７７ａ及びコンデンサ７９ａのローパスフィルタで高周波線分が除去され、低周波成分が帯域制限非反転信号６４としてトランジスタ８１ｂのベース端へ出力される。

次に、第２の差動出力バッファ回路１３において、入力用差動出力バッファ回路１３ｋから入力用非反転信号２６ｋがトランジスタ７１ｂのベース端に入力され、入力用反転信号２７ｋがトランジスタ７２ｂのベース端に入力されると、各トランジスタ７１ｂ，７２ｂのコレクタ−エミッタ間に電流源７３ｂで定まる一定の電流が流れ、これによって、入力用非反転信号２６ｋが反転されて非反転信号２６となり、入力用反転信号２７ｋが反転された反転信号２７となる。

その非反転信号２６は、第３の帯域制限回路５３の抵抗器７６ｂ及びコンデンサ７８ｂのローパスフィルタで高周波線分が除去され、低周波成分が帯域制限非反転信号６６としてトランジスタ８２ａのベース端へ出力される。反転信号２７は、第４の帯域制限回路５４の抵抗器７７ｂ及びコンデンサ７９ｂのローパスフィルタで高周波線分が除去され、低周波成分が帯域制限非反転信号６７としてトランジスタ８２ｂのベース端へ出力される。

第１の論理和回路１４において、帯域制限非反転信号６３が入力側トランジスタ８１ａのベース端に入力され、帯域制限非反転遅延信号６６が入力側トランジスタ８２ａのベース端に入力されると、各入力側トランジスタ８１ａ，８２ａのコレクタ−エミッタ間に電流源８６ａ，８７ａで定まる一定の電流が流れ、これによって、他の入力側トランジスタ８３ａ，８４ａのベース端に所定の電流が入力される。

この入力でオンとなった各入力側トランジスタ８３ａ，８４ａのコレクタ−エミッタ間に可変電流源８８ａの現調整値で定まる一定の電流が流れ、この時、電圧源８９ａからベース端に所定の給電が行われている出力側トランジスタ８５ａのコレクタ−エミッタ間に、差動回路関係にある入力側トランジスタ８３ａ，８４ａのコレクタ−エミッタ電流と逆位相の電流が流れ、これによって出力側接続部１７へ非反転論理和信号６８が出力される。

第２の論理和回路１５において、帯域制限反転信号６４が入力側トランジスタ８１ｂのベース端に入力され、帯域制限反転遅延信号６７が入力側トランジスタ８２ｂのベース端に入力されると、各入力側トランジスタ８１ｂ，８２ｂのコレクタ−エミッタ間に電流源８６ｂ，８７ｂで定まる一定の電流が流れ、これによって、他の入力側トランジスタ８３ｂ，８４ｂのベース端に所定の電流が入力される。

この入力でオンとなった各入力側トランジスタ８３ｂ，８４ｂのコレクタ−エミッタ間に可変電流源８８ｂの現調整値で定まる一定の電流が流れ、この時、電圧源８９ｂからベース端に所定の給電が行われている出力側トランジスタ８５ｂのコレクタ−エミッタ間に、差動回路関係にある入力側トランジスタ８３ｂ，８４ｂのコレクタ−エミッタ電流と逆位相の電流が流れ、これによって出力側接続部１７へ反転論理和信号６９が出力される。

出力側接続部１７では、非反転論理和信号６８と反転論理和信号６９とが合成されて復調信号２２が出力される。
この際、非反転論理和信号６８及び反転論理和信号６９の搬送波成分の振幅に差がある場合は、各振幅調整部５８，５９によって可変電流源８８ａ，８８ｂの調整値が、各搬送波成分の振幅が一致するように調整される。これによって、ＳＮ比の高い復調信号２２が得られる。

このような実施例の遅延検波回路７０においては、各論理和回路１４，１５の論理和演算回路は一般的な回路構成であるが、各々の論理和演算結果である非反転論理和信号６８及び反転論理和信号６９を電流出力として加算しやすいようにしてある。また、各論理和回路１４，１５の出力振幅を決める電流源を微調整可能な可変電流源８８ａ，８８ｂとし、これら電流制御端に振幅調整端子を接続して各振幅調整部５８，振幅調整部５９が構成してある。

更に、各帯域制限回路５１〜５４としては、第１及び第２の帯域制限回路５１，５２を代表して説明するように、ＲＣ回路によるローパスフィルタを使用している。また、一対のトランジスタ７１ａ，７１ｂを有する差動回路のコレクタ抵抗器７４ａ，７５ａとコンデンサ７８ａ，７９ａの時定数を利用して、抵抗器７６ａ，７７ａを省くこともできる。

また、コンデンサ７８ａ，７９ａは配線パターンによる分布定数回路を使うことも可能である。特に非遅延側の第１及び第２の帯域制限回路５１，５２に関しては、抵抗ＲとキャパシタンスＣの値が極端に小さくなる可能性があり、レイアウトの寄生抵抗、寄生容量で代用できる場合もある。

本発明の遅延検波回路及び遅延検波回路の調整方法は、電話装置等の各種通信装置やビデオ装置等の各種電子電気装置に幅広く適用される。

従来の遅延検波回路の回路構成図である。従来の遅延検波回路における非反転信号、非反転遅延信号及び非反転論理和信号の波形図である。従来の遅延検波回路におけるリンギング発生状態の非反転信号、非反転遅延信号及び非反転論理和信号の波形図である。従来の遅延検波回路における論理和回路の具体的な回路図である。従来の遅延検波回路におけるＦＶ変換特性曲線を示す図である。本発明の実施形態に係る遅延検波回路の回路構成図である。実施形態の遅延検波回路の動作説明のための波形図である。実施形態の遅延検波回路における帯域制限非反転信号、帯域制限非反転遅延信号及び非反転論理和信号との波形図である。実施形態の遅延検波回路における非遅延側信号の帯域制限幅を広帯域とした際の帯域制限非反転信号及び帯域制限非反転遅延信号と、論理和回路から出力される非反転論理和信号との波形図である。本発明の実施例に係る遅延検波回路の回路構成図である。

符号の説明

１０，５０，７０：遅延検波回路
１１：信号遅延回路
１２：第１の差動出力バッファ回路
１３：第２の差動出力バッファ回路
１４：第１の論理和回路
１５：第２の論理和回路
１６：入力側接続部
１７：出力側接続部
２１：ＦＭ変調パルス信号
２３：非反転信号
２４：反転信号
２５：遅延信号
２６：非反転遅延信号
２７：反転遅延信号
２８：非反転論理和信号
２９：反転論理和信号
３１，３２，８１ａ〜８４ａ，８１ｂ〜８４ｂ：入力側トランジスタ
３３，８５ａ，８５ｂ：出力側トランジスタ
１８，３４，７４ａ〜７７ａ，７４ｂ〜７７ｂ：抵抗器
３５，７３ａ，７３ｂ，８６ａ〜８８ａ，８６ｂ〜８８ｂ：電流源
３６，８９ａ，８９ｂ：電圧源
３７，３８：入力ベース端子
７１ａ，７２ａ，７１ｂ，７２ｂ：トランジスタ
３９：論理和出力端子
４２：ＦＶ変換特性曲線
５１：第１の帯域制限回路
５２：第２の帯域制限回路
５３：第３の帯域制限回路
５４：第４の帯域制限回路
５８：第１の振幅調整部
５９：第２の振幅調整部
６３：帯域制限非反転信号
６４：帯域制限反転信号
６６：帯域制限非反転遅延信号
６７：帯域制限反転遅延信号
６８：非反転論理和信号
６９：反転論理和信号

Claims

周波数変調されたパルス信号であるＦＭ変調パルス信号が入力され、前記ＦＭ変調パルス信号を反転した反転信号及び反転しない非反転信号を出力する第１の差動出力バッファ回路と、
前記ＦＭ変調パルス信号が入力され、前記ＦＭ変調パルス信号を一定時間遅延させた遅延信号を出力する信号遅延回路と、
前記信号遅延回路から出力される前記遅延信号を反転した反転遅延信号及び反転しない非反転遅延信号を出力する第２の差動出力バッファ回路と、
前記第２の差動出力バッファ回路から出力される非反転遅延信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限非反転遅延信号を出力する第３の帯域制限回路と、
前記第２の差動出力バッファ回路から出力される反転信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、この帯域制限反転遅延信号を出力する第４の帯域制限回路と、
前記第１の差動出力バッファ回路から出力される非反転信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、帯域制限幅を前記第３の帯域制限回路より広帯域に設定され、この帯域制限非反転信号を出力する第１の帯域制限回路と、
前記第１の差動出力バッファ回路から出力される反転信号に当該信号波形のリンギングが抑制されるように帯域制限を掛け、帯域制限幅を前記第４の帯域制限回路より広帯域に設定され、この帯域制限反転信号を出力する第２の帯域制限回路と、
前記第１の帯域制限回路から出力される帯域制限非反転信号と前記第３の帯域制限回路から出力される帯域制限非反転遅延信号との論理和演算を行い、この結果得られる非反転論理和信号を出力する第１の論理和回路と、
前記第２の帯域制限回路から出力される帯域制限反転信号と前記第４の帯域制限回路から出力される帯域制限反転遅延信号との論理和演算を行い、この結果得られる反転論理和信号を出力する第２の論理和回路と、
前記第１の論理和回路から出力される非反転論理和信号と前記第２の論理和回路から出力される反転論理和信号とを合成して復調信号を出力する論理和出力端子と、
を備えることを特徴とする遅延検波回路。
前記第１及び第２の論理和回路に、当該第１及び第２の論理和回路から出力される前記非反転論理和信号及び前記反転論理和信号の各々に含まれる搬送波成分の振幅を調整可能な振幅調整手段を備え、
前記振幅調整手段が、前記非反転論理和信号及び前記反転論理和信号の各々に含まれる搬送波成分の振幅が一致するように調整することを特徴とする請求項１に記載の遅延検波回路。
前記搬送波成分が、前記ＦＭ変調パルス信号に代えて用いられた単一の無変調信号であることを特徴とする請求項２に記載の遅延検波回路。
前記搬送波成分が、前記ＦＭ変調パルス信号に代えて用いられたＦＭ変調信号であることを特徴とする請求項２に記載の遅延検波回路。
請求項１に記載の遅延検波回路の調整方法であって、
前記第１及び第２の論理和回路において当該第１の論理和回路から出力される非反転論理和信号と、当該第２の論理和回路から出力される反転論理和信号との各々に含まれる搬送波信号の振幅が一致するように調整することを特徴とする遅延検波回路の調整方法。
前記ＦＭ変調パルス信号に代えて単一の無変調信号を用い、この際に、前記第１及び第２の論理和回路において、当該第１の論理和回路から出力される非反転論理和信号と、当該第２の論理和回路から出力される反転論理和信号との各々に含まれる搬送波信号の振幅が一致するように調整することを特徴とする請求項５に記載の遅延検波回路の調整方法。
前記ＦＭ変調パルス信号に代えてＦＭ変調信号を用い、この際に、前記第１及び第２の論理和回路において、当該第１の論理和回路から出力される非反転論理和信号と、当該第２の論理和回路から出力される反転論理和信号との各々に含まれる搬送波信号の振幅が一致するように調整することを特徴とする請求項５に記載の遅延検波回路の調整方法。