JP4856814B2 - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP4856814B2 JP4856814B2 JP2001132710A JP2001132710A JP4856814B2 JP 4856814 B2 JP4856814 B2 JP 4856814B2 JP 2001132710 A JP2001132710 A JP 2001132710A JP 2001132710 A JP2001132710 A JP 2001132710A JP 4856814 B2 JP4856814 B2 JP 4856814B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- comparison
- ami
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の属する技術分野】
本発明は、ISDN回線等に接続され、端末から送られてくるAMI信号を受信して復調する受信装置に関する。
【0002】
【従来の技術】
ISDN(Integrated Services Digital Network )回線を介してディジタル通信を行うISDN端末などでは、AMI(Alternate Mark Inversion)符号化されたディジタル信号(AMI信号)を受信するためのAMI信号受信装置を備えている。
【0003】
図7に従来のAMI信号受信装置の構成例を示す。AMI信号受信装置は、信号伝送路との絶縁やインピーダンス整合、直流レベルの設定などを行うバッファ回路71、受信したAMI信号のレベルを復号化に適したレベルになるよう増幅利得を自動調整するAGC回路72、AMI信号をNRZ信号等に復号化する復調回路73、接続する外部回路とのインタフェースをとり復調信号を出力するための出力回路74を備えて構成される。
【0004】
このような従来のAMI信号受信装置における復調動作の波形の例を図8及び図9に示す。図8の例では、送信端末においてAMI符号化された原信号(元データ)が信号伝送路に送出され、この伝送信号が信号伝送路を経由してAMI信号受信装置に到達して入力される。このとき、信号伝送路におけるインダクタンスや線間容量、浮遊容量などの影響を受けて入力信号に波形遅延が発生するので、AGC回路72では比較的レベルが小さい遅延部分を高利得で増幅してしまうことになり、出力データの信号は元データの原信号よりも信号波形が延びた形になって出力される。
【0005】
また、図9に示すように、信号伝送路における反射ノイズが元データの原信号に付加されたり、複数の端末からの信号が混在したりなど、複数の伝送信号が重なった状態になって入力された場合には、AGC回路72によって反射ノイズ等の重複する信号の部分を高利得で増幅してしまうため、上記と同様に出力データの信号が元データよりも長くなった状態で出力される。
【0006】
【発明が解決しようとする課題】
上述したように、従来のAMI信号受信装置では、信号伝送路における波形遅延、反射ノイズ、信号重複などによって、入力信号の信号波形が乱れた場合には、出力データの信号は元データの原信号よりも延びた状態になってしまう。このため、受信して復調した出力データが元データと異なるものとなり、これが誤って正常に処理されてしまってデータエラーを起こすという問題点があった。
【0007】
本発明は、上記事情に鑑みてなされたもので、その目的は、信号伝送路において信号の遅延や反射などが生じて受信したAMI信号の入力信号波形に乱れが生じた場合でも正確な復調を行うことができる受信装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明の受信装置は、伝送路からAMI信号を入力するバッファ回路と、前記バッファ回路からの出力信号レベルに比例して変化する比較電圧を生成する比較基準設定回路と、前記バッファ回路からの出力信号と前記比較基準設定回路からの比較電圧とを比較して出力する比較回路と、前記比較回路の出力信号に基づいて前記AMI信号を復調する復調回路と、前記比較基準設定回路の動作時間を制御する動作時間設定回路とを備え、前記動作時間設定回路は、前記バッファ回路からの出力信号レベルに基づいて、かつ、前記AMI信号の原信号のビットが存在する信号期間のみ前記比較基準設定回路を動作させる。
【0011】
上記構成では、比較基準設定回路によりバッファ回路の出力信号、すなわち入力されるAMI信号のレベルに応じて変化する比較電圧が生成され、比較回路において前記バッファ回路からの出力信号と前記比較電圧とが比較される。このとき、判定基準レベルである比較電圧が入力信号レベルに合わせて変動するので、AGC回路を用いて増幅した場合と同様にレベル調整された信号が得られる。よって、信号伝送路において信号遅延が生じたり、ノイズが付加されたAMI信号を受信した場合においても、ノイズ成分のない受信信号を得ることができ、データを正確に復調可能である。
【0012】
また、動作時間設定回路によって、入力されるAMI信号のレベルに応じて比較基準設定回路の動作時間を設定し制御することにより、ノイズ成分などが生じる不要な時間を除き、原信号の信号時間に相当する時間のみ比較動作が機能する。これにより、反射ノイズが付加されたり信号重複が生じたAMI信号を受信した場合でも、ノイズ成分の影響を受けることなく原信号の信号波形長に合った受信信号を得ることができ、データを正確に復調可能である。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
[第1実施形態]
図1は本発明の第1実施形態に係るAMI信号受信装置の構成を示すブロック図、図2は比較基準設定回路の構成例を示すブロック図、図3は第1実施形態の復調動作における各部の信号波形を示す動作説明図である。
【0014】
AMI信号受信装置は、信号伝送路との絶縁やインピーダンス整合、直流レベルの設定などを行うバッファ回路1、受信したAMI信号のバッファ回路1の出力信号と所定の比較電圧との比較を行う比較回路2、AMI信号の比較回路2の出力信号をNRZ信号等の復調信号に復号化する復調回路3、接続する外部回路とのインタフェースをとり復調信号を出力するための出力回路4、比較回路2に対して入力信号レベルに比例した比較電圧を発生する比較基準設定回路5を備えて構成される。
【0015】
比較基準設定回路5は、例えば図2に示すように、ピークホールド回路31と分圧回路32とを有して構成される。この比較基準設定回路5において、バッファ回路1からのバッファ出力信号11の波高値を保持してそのピーク電圧を分圧回路32で所定の分圧比で分圧することによって、入力信号レベルに比例した比較電圧を有する比較信号12が出力される。
【0016】
このように構成された第1実施形態のAMI信号受信装置について、図1ないし図3を参照しながらその動作を説明する。なお、図3の動作波形図においては、AMI信号の正極側についてのみを示し、同様構成の負極側については図示を省略している。
【0017】
ISDN回線等を伝送されるAMI信号は、信号伝送路の諸条件によって波形や信号レベルが変化する。例えば、遠端の送信端末から送られるAMI信号の伝送信号(図3(A))は、受信側の端末においてはレベルが小さくなったり、信号伝送路のインダクタンスや線間容量、浮遊容量等の影響により遅延して歪んだ波形となる。このような信号遅延が発生した状態でAMI信号受信装置に入力された入力信号10は、パルストランスや直流阻止コンデンサ等を含むバッファ回路1で直流レベルを一定にされた後、バッファ出力信号11(図3(B))として比較回路2の第一入力端と比較基準設定回路5とに対して出力される。
【0018】
比較基準設定回路5では、ピークホールド回路31にてバッファ出力信号11の波高値を検出して保持し、このピーク電圧を分圧回路32によって所定の分圧比で分圧することで、入力信号の大きさに比例して定まる比較電圧の比較信号12(図3(C))が生成されて比較回路2の第二入力端に出力される。
【0019】
比較回路2では、入力されるバッファ出力信号11と比較信号12との信号レベルを比較し、比較出力信号を復調回路3に出力する。このときの比較の基準となる比較信号12のレベルは、バッファ出力信号11(すなわち入力信号10)のレベルが大きいときは高くなり、小さいときは低くなるよう生成されるので、比較回路2の比較出力信号は、バッファ出力信号11における所定割合以上の信号レベルの有効成分のみが抽出された信号となる。
【0020】
復調回路3は、比較回路2からの比較出力信号をラッチするとともに、負極側の同様信号と合成してNRZのユニポーラ信号に復号化する。そして、この復号化された復調信号はバッファアンプ等から構成される出力回路4によりインピーダンス変換等が行われ、出力データ13(図3(D))として外部回路に出力される。
【0021】
上記のように、第1実施形態では、AMI信号の入力信号10は増幅されることなく比較回路2に入力され、比較基準設定回路5によりバッファ出力信号11(入力信号10)のレベルに対応して生成された比較信号12と比較される。このとき、比較回路2では、入力信号レベルに合わせて判定基準レベルである比較信号12による比較電圧が変動するので、AGC回路を用いて増幅した場合と同様にレベル調整された比較出力信号が得られる。これにより、信号伝送路における波形ひずみやレベル変動に拘わらず伝送されてきた入力信号の有効成分のみを取り出すことができ、ノイズや信号遅延の影響のない信号を復号化できるため、受信したAMI信号を正確に復調することが可能となる。
【0022】
[第2実施形態]
図4は本発明の第2実施形態に係るAMI信号受信装置の構成を示すブロック図、図5は比較基準設定回路の構成例を示すブロック図、図6は第2実施形態の復調動作における各部の信号波形を示す動作説明図である。
【0023】
第2実施形態は、前述した第1実施形態の構成の一部を変更し、入力信号レベルに比例した比較電圧を発生する比較基準設定回路6と、比較回路2の動作時間を可変設定する動作時間設定回路7とを設けて構成した例である。図1に示した第1実施形態と同一の構成については同一の符号を付して、詳細な説明を省略する。
【0024】
比較基準設定回路6は、例えば図5に示すように、ピークホールド回路31及び分圧回路32に加えて、論理積(AND)回路33を有して構成される。この比較基準設定回路6において、バッファ回路1からのバッファ出力信号11の波高値を保持してそのピーク電圧を分圧回路32で所定の分圧比で分圧し、分圧回路32の出力と動作時間設定回路7からの動作制御信号である比較保持時間設定信号14との論理積をとることによって、入力信号レベルに比例した比較電圧で所定期間の信号長を持った比較信号15が出力される。
【0025】
このように構成された第2実施形態のAMI信号受信装置について、図4ないし図6を参照しながらその動作を説明する。
【0026】
ISDN回線等を伝送されるAMI信号は、前述した信号遅延による波形や信号レベルの変化の他に、信号伝送路と端末装置とのインピーダンス不整合などにより、反射ノイズが発生して元データの原信号に付加されることがある。また、複数の端末からの信号が混在して複数の伝送信号A,Bが重なった状態(図6(A))となる場合がある。このような反射ノイズや信号重複が発生した状態でAMI信号受信装置に入力された入力信号10は、バッファ回路1で直流レベルを一定にされた後、バッファ出力信号11(図6(B))として比較回路2の第一入力端と比較基準設定回路6及び動作時間設定回路7に対して出力される。
【0027】
動作時間設定回路7は、所定レベル以上の入力信号を検出し、AMI信号の原信号のビットが存在する信号期間において比較基準設定回路6を動作させて比較回路2の出力を得るために、通信速度から導かれるAMI信号1ビットの幅(ビット周期)と等しいパルス幅の比較保持時間設定信号14(図6(C))を動作制御信号として生成し、比較基準設定回路6に出力する。比較基準設定回路6では、ピークホールド回路31と分圧回路32によってバッファ出力信号11から生成した入力信号10の大きさに比例して定まる比較電圧と、動作時間設定回路7からの比較保持時間設定信号14との論理積をAND回路33でとることによって、所定期間だけ比較電圧がアクティブとなる比較信号15(図6(D))が生成されて比較回路2の第二入力端に出力される。図6のように複数の端末からの伝送信号A,Bが重複して入力された場合は、最初に到達した伝送信号Aの信号時間に相当するパルス幅の比較保持時間設定信号14がまず生成出力され、遅れて到達した伝送信号Bの信号時間に相当する比較保持時間設定信号14は、伝送信号Aの信号時間が終了してからあらためて出力される。
【0028】
比較回路2では、入力されるバッファ出力信号11と比較信号15との信号レベルを比較し、比較出力信号を復調回路3に出力する。このときの比較の基準となる比較信号15は、バッファ出力信号11(すなわち入力信号10)のレベルが大きいときはレベルが高くなり、小さいときは低くなるように、また、元データの信号期間のみにアクティブとなるような信号となっている。このため、比較回路2の比較出力信号は、バッファ出力信号11における所定割合以上の信号レベルであって、かつAMI信号の原信号のビット周期と等しい時間幅の有効成分のみが取り出された信号となる。
【0029】
復調回路3は、比較回路2からの比較出力信号をラッチするとともに、負極側の同様信号と合成してNRZ信号に復号化する。そして、この復号化された復調信号は出力回路4によりインピーダンス変換等が行われ、出力データ13(図6(E))として外部回路に出力される。この出力データ13において、伝送信号A,Bが重なった部分の短い信号については、異常データが検出されたものとして処理し、通信相手にデータの再送を要求する。
【0030】
上記のように、第2実施形態では、AMI信号の入力信号10は増幅されることなく比較回路2に入力され、バッファ出力信号11(入力信号10)のレベル及び信号時間に対応して生成された比較信号15と比較される。すなわち、伝送されるAMI信号の出現期間に対応する時間のみ比較基準設定回路6が動作して比較信号15が有効となり、比較回路2が機能するようになっている。このため、信号伝送路の諸条件により元データの原信号に反射ノイズなどが付加された入力信号を受信した場合であっても、ノイズや遅延部分に対応する時間には比較回路2から信号が出力されないので、元の伝送信号に対応する信号時間以降の信号成分が復調されることがなく、入力信号における不要な信号成分をカットできる。したがって、ノイズや信号重複の影響を除外して復号化を行えるため、受信したAMI信号を正確に復調することが可能となる。
【0031】
【発明の効果】
以上説明したように本発明によれば、信号伝送路において信号の遅延や反射などが生じて受信したAMI信号の入力信号波形に乱れが生じた場合でも、その信号遅延やノイズ成分の影響を受けることなく、正確な復調を行うことが可能な受信装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るAMI信号受信装置の構成を示すブロック図である。
【図2】第1実施形態の比較基準設定回路の構成例を示すブロック図である。
【図3】第1実施形態の復調動作における各部の信号波形を示す動作説明図である。
【図4】本発明の第2実施形態に係るAMI信号受信装置の構成を示すブロック図である。
【図5】第2実施形態の比較基準設定回路の構成例を示すブロック図である。
【図6】第2実施形態の復調動作における各部の信号波形を示す動作説明図である。
【図7】従来のAMI信号受信装置の構成例を示すブロック図である。
【図8】従来例における復調動作波形を示す動作説明図である。
【図9】従来例における復調動作波形を示す動作説明図である。
【符号の説明】
1 バッファ回路
2 比較回路
3 復調回路
4 出力回路
5,6 比較基準設定回路
7 動作時間設定回路
Claims (1)
- 伝送路からAMI信号を入力するバッファ回路と、前記バッファ回路からの出力信号レベルに比例して変化する比較電圧を生成する比較基準設定回路と、前記バッファ回路からの出力信号と前記比較基準設定回路からの比較電圧とを比較して出力する比較回路と、前記比較回路の出力信号に基づいて前記AMI信号を復調する復調回路と、前記比較基準設定回路の動作時間を制御する動作時間設定回路とを備え、
前記動作時間設定回路は、前記バッファ回路からの出力信号レベルに基づいて、かつ、前記AMI信号の原信号のビットが存在する信号期間のみ前記比較基準設定回路を動作させることを特徴とする受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001132710A JP4856814B2 (ja) | 2001-04-27 | 2001-04-27 | 受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001132710A JP4856814B2 (ja) | 2001-04-27 | 2001-04-27 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002330183A JP2002330183A (ja) | 2002-11-15 |
JP4856814B2 true JP4856814B2 (ja) | 2012-01-18 |
Family
ID=18980682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001132710A Expired - Fee Related JP4856814B2 (ja) | 2001-04-27 | 2001-04-27 | 受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4856814B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62250747A (ja) * | 1986-04-23 | 1987-10-31 | Fujitsu Ltd | 双極性信号受信装置 |
JPS63196136A (ja) * | 1987-02-10 | 1988-08-15 | Matsushita Electric Ind Co Ltd | 受信回路 |
JPH04258059A (ja) * | 1991-02-12 | 1992-09-14 | Nec Corp | 3値信号検出器 |
JP2723874B2 (ja) * | 1995-12-26 | 1998-03-09 | 日本電気エンジニアリング株式会社 | バーストディジタル光受信器 |
-
2001
- 2001-04-27 JP JP2001132710A patent/JP4856814B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002330183A (ja) | 2002-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6590436B2 (en) | System and method of translating wide common mode voltage ranges into narrow common mode voltage ranges | |
US11038508B2 (en) | Controller area network (CAN), CAN device and method therefor | |
US7400675B2 (en) | System and method for digital adaptive equalization with failure detection and recovery | |
WO2007033305A2 (en) | Serializer and deserializer | |
JPH0559968U (ja) | 集積回路およびコンパレータ | |
US5555277A (en) | Technique for cancelling common mode switching noise to achieve reduced error rates in a local area network | |
JP5323842B2 (ja) | インパルス・ベースの通信のための干渉緩和 | |
JP4856814B2 (ja) | 受信装置 | |
US10432188B2 (en) | Ringing suppression circuit and ringing suppression method | |
US6710605B2 (en) | Method and apparatus for detecting valid signal information | |
US5969547A (en) | Analog signal processing circuit with noise immunity and reduced delay | |
JPH01109926A (ja) | 改良された自動路線路補償 | |
US6215334B1 (en) | Analog signal processing circuit with noise immunity and reduced delay | |
US4549290A (en) | Voice/data digital, duplex link | |
JP3908643B2 (ja) | デジタル信号復調回路 | |
WO2018037883A1 (ja) | リンギング抑制回路及びリンギング抑制方法 | |
KR100694632B1 (ko) | 쌍방향 통신용 송수신기 | |
US6314162B1 (en) | Digital telephone link margin verification | |
JPH114265A (ja) | 増幅器、識別器、光受信器およびバースト光伝送システム | |
JPH05129902A (ja) | 波形整形回路 | |
JPH06152658A (ja) | 通信制御装置のインタフェース回路 | |
JP4891944B2 (ja) | 遅延検波回路及び遅延検波回路の調整方法 | |
JP2004120468A (ja) | インプットイコライザ | |
JPH0824300B2 (ja) | バス型lanのモデム装置 | |
US6782055B1 (en) | Receiver circuit for a communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4856814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |