JP4199191B2 - バイナリ信号におけるスライスレベルを設定するための方法及び装置 - Google Patents
バイナリ信号におけるスライスレベルを設定するための方法及び装置 Download PDFInfo
- Publication number
- JP4199191B2 JP4199191B2 JP2004525602A JP2004525602A JP4199191B2 JP 4199191 B2 JP4199191 B2 JP 4199191B2 JP 2004525602 A JP2004525602 A JP 2004525602A JP 2004525602 A JP2004525602 A JP 2004525602A JP 4199191 B2 JP4199191 B2 JP 4199191B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- noise
- peak
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
上記ノイズピークレベル検出手段が、
バイナリ信号のRMSレベルを検出するためのRMSレベル検出器と、
第1のレベルの補償されたノイズ信号を第1のピーク検出器に供給するために、バイナリ信号の第1のレベルと、RMSレベルとの差を増幅するための第1の差動増幅器と、
第2のレベルの補償されたノイズ信号を第2のピーク検出器に対して生成するために、バイナリ信号の第2のレベルと、RMSレベルとの差を増幅するための第2の差動増幅器と、
を有することを特徴とする装置を提供する。この種類のノイズレベル検出器は、従来技術のノイズ検出器が検出するのに失敗することが多い、非常に小さい(50mVを下回る)ノイズピークを検出することができるという利点を有する。
D=A−X+Z=B−Y−Z
上記式からの結果として得られる式は:
Z=1/2(B−A)+1/2(X−Y)である。
上記信号の大きさが等しい場合(A=B)、その結果として得られる式は:
Z=1/2(X−Y)である。
Claims (8)
- ノイズのあるバイナリ信号においてスライスレベルを設定する方法であって、
前記バイナリ信号が、第1の信号部の間の第1の信号レベル及び第2の信号部の間の第2の信号レベルをもち、前記方法が、
最初に、前記第1の信号レベルと前記第2の信号レベルとの中間のレベルに前記スライスレベルを設定するステップと、
前記第1の信号部の間の第1のノイズレベルを測定することによって、ノイズ標示を提供するステップと、
前記ノイズ標示を用いて前記スライスレベルを調整するステップと、を含む方法であって、
前記ノイズ標示を提供する前記ステップが、前記第2の信号部の間の第2のノイズレベルを測定することを含み、
前記スライスレベルを調整する前記ステップが、前記第1の信号部及び前記第2の信号部の双方の間において、同様に前記スライスレベルを調整することを含み、
前記スライスレベルが、前記第1の信号レベルの大きさと前記第2の信号レベルの大きさとの間の差の半分から、前記第1のノイズレベルの大きさと前記第2のノイズレベルの大きさとの間の差の半分を引いたものに実質的に等しい値に設定される
ことを特徴とする方法。 - 各ノイズレベルの測定が、前記バイナリ信号におけるピークの検出を伴う、請求項1に記載の方法。
- ノイズのあるバイナリ信号においてスライスレベルを設定するための装置であって、
前記バイナリ信号を受け取るための入力端子の対と、調整されたバイナリ信号を供給するための出力端子の対との間に結合された第1のレベルシフト手段と、
前記入力端子の対に結合された第2のレベルシフト手段と、
前記第2のレベルシフト手段に結合され、シフトされた入力信号を受け取り、異なる信号レベルをもつ信号部の間のノイズレベルの差を示すノイズ標示信号を生成するためのピーク検出ユニットと、
ノイズレベルの差を補償するように、前記ノイズ標示信号を、前記第1のレベルシフト手段及び前記第2のレベルシフト手段の双方に供給するローパスフィルタを含む手段であって、
前記ローパスフィルタを含む手段が、前記ノイズ標示信号をフィルタリングするためのローパスフィルタを有する
ことを特徴とする装置。 - 前記ノイズピークレベル検出手段が、
前記バイナリ信号の第1の信号レベルにおけるピークを検出し、第1のピーク検出信号を供給するための第1のピーク検出器と、
前記バイナリ信号の第2の信号レベルにおけるピークを検出し、第2のピーク検出信号を供給するための第2のピークレベル検出器と、
前記ノイズ標示信号を生成するように、前記第1のピーク検出信号と前記第2のピーク検出信号との差信号を増幅するための差動増幅器と、
を有する、請求項3に記載の装置。 - 前記第1の信号シフト手段及び前記第2の信号シフト手段が、抵抗素子と、トランジスタと、電流源との直列接続を有し、前記トランジスタのベースが、前記ノイズ標示信号を受け取るために結合される、請求3に記載の装置。
- 前記ノイズピークレベル検出手段が、更に、
前記バイナリ信号のRMSレベルを検出するためのRMSレベル検出器と、
第1のレベルの補償されたノイズ信号を前記第1のピーク検出器に供給するために、前記バイナリ信号の前記第1のレベルと、前記RMSレベルとの差を増幅するための第1の差動増幅器と、
第2のレベルの補償されたノイズ信号を前記第2のピーク検出器に対して生成するために、前記バイナリ信号の前記第2のレベルと、前記RMSレベルとの差を増幅するための第2の差動増幅器と、
を有する、請求項3に記載の装置。 - 前記RMSレベル検出器が、トランジスタと、レジスタと、キャパシタとの直列接続を有する、請求項3に記載の装置。
- 入力信号を受け取り、ノイズ標示信号を生成するためのノイズピークレベル検出手段を有する、バイナリ信号におけるノイズレベルを検出するための装置であって、
前記ノイズピークレベル検出手段が、
前記バイナリ信号のRMSレベルを検出するためのRMSレベル検出器と、
第1のレベルの補償されたノイズ信号を前記第1のピーク検出器に供給するために、前記バイナリ信号の前記第1のレベルと、前記RMSレベルとの差を増幅するための第1の差動増幅器と、
第2のレベルの補償されたノイズ信号を前記第2のピーク検出器に対して生成するために、前記バイナリ信号の前記第2のレベルと、前記RMSレベルとの差を増幅するための第2の差動増幅器と、を有することを特徴とする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02078148 | 2002-07-31 | ||
PCT/IB2003/002934 WO2004014066A2 (en) | 2002-07-31 | 2003-06-27 | Method and devic the for setting the slice level in a binary signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005535196A JP2005535196A (ja) | 2005-11-17 |
JP4199191B2 true JP4199191B2 (ja) | 2008-12-17 |
Family
ID=31197913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004525602A Expired - Fee Related JP4199191B2 (ja) | 2002-07-31 | 2003-06-27 | バイナリ信号におけるスライスレベルを設定するための方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7711071B2 (ja) |
EP (1) | EP1527518A2 (ja) |
JP (1) | JP4199191B2 (ja) |
CN (1) | CN1320753C (ja) |
AU (1) | AU2003246998A1 (ja) |
WO (1) | WO2004014066A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003263500A1 (en) * | 2002-10-17 | 2004-05-04 | Koninklijke Philips Electronics N.V. | Dynamic slice level detector |
US7663697B2 (en) * | 2005-12-08 | 2010-02-16 | Seiko Epson Corporation | Sync-threshold adjust |
US7746150B2 (en) * | 2006-07-25 | 2010-06-29 | Micrel, Incorporated | Circuit and method for providing a fail-safe differential receiver |
TWI463865B (zh) * | 2007-11-23 | 2014-12-01 | Mstar Semiconductor Inc | 多切割之水平同步訊號之產生裝置及方法 |
US20110169501A1 (en) * | 2008-09-24 | 2011-07-14 | Advantest Corporation | Delay circuit |
JP6163930B2 (ja) * | 2013-07-18 | 2017-07-19 | 船井電機株式会社 | 信号伝送装置及び信号伝送方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4651105A (en) * | 1984-09-26 | 1987-03-17 | Applied Magnetics Corp. | Digital peak detecting means for a pulse train of electrical signals having a frequency within a known frequency bandwidth |
US4666046A (en) * | 1985-08-15 | 1987-05-19 | Sun-Diamond Growers Of California | Shell sorter |
JP2646527B2 (ja) | 1986-04-09 | 1997-08-27 | 日産自動車株式会社 | 波形整形回路 |
US4707740A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Sync detector having noise adjusted slice level |
US5130543A (en) * | 1988-01-19 | 1992-07-14 | Bradbeer Peter F | Direction sensitive energy detecting apparatus |
JPH0221720A (ja) | 1988-07-11 | 1990-01-24 | Sumitomo Electric Ind Ltd | 波形整形回路 |
JPH0828750B2 (ja) * | 1989-11-10 | 1996-03-21 | 富士通株式会社 | レシーバ回路における自動閾値制御方式 |
US5101395A (en) | 1990-06-11 | 1992-03-31 | International Business Machines Corporation | Data detection employing high-speed baseline tracking compensation |
JP3163484B2 (ja) | 1990-09-29 | 2001-05-08 | アンリツ株式会社 | 波形整形回路およびディジタル信号解析装置 |
US5210712A (en) | 1990-09-29 | 1993-05-11 | Anritsu Corporation | Waveform shaping circuit and digital signal analyzing apparatus using the same |
US5373400A (en) | 1993-12-01 | 1994-12-13 | Analog Devices, Inc. | Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators |
JP3340341B2 (ja) * | 1996-10-03 | 2002-11-05 | 沖電気工業株式会社 | レベル識別回路 |
KR100247964B1 (ko) | 1997-07-01 | 2000-03-15 | 윤종용 | 자동 문턱값 제어를 이용한 피크 검출기와 그 방법 |
US6041084A (en) * | 1997-08-15 | 2000-03-21 | Lucent Technologies, Inc. | Circuit for optimal signal slicing in a binary receiver |
US6160434A (en) | 1998-05-14 | 2000-12-12 | Mitsubishi Denki Kabushiki Kaisha | Ninety-degree phase shifter |
JP2000036729A (ja) | 1998-05-14 | 2000-02-02 | Mitsubishi Electric Corp | 90°位相シフタ |
US6377633B1 (en) * | 1998-10-09 | 2002-04-23 | Harris Corporation | Apparatus and method for decoding asynchronous data |
JP4029568B2 (ja) | 1999-04-27 | 2008-01-09 | セイコーエプソン株式会社 | クロック生成回路、シリアル/パラレル変換装置及びパラレル/シリアル変換装置並びに半導体装置 |
JP3841640B2 (ja) | 2000-11-24 | 2006-11-01 | 富士通株式会社 | 半導体集積回路 |
US6657488B1 (en) * | 2001-07-03 | 2003-12-02 | Silicon Laboratories, Inc. | Offset correction and slicing level adjustment for amplifier circuits |
US7061995B2 (en) * | 2001-10-31 | 2006-06-13 | Intel Corporation | Apparatus and method to generate an adaptive slicer threshold for binary data |
-
2003
- 2003-06-27 EP EP03766510A patent/EP1527518A2/en not_active Withdrawn
- 2003-06-27 AU AU2003246998A patent/AU2003246998A1/en not_active Abandoned
- 2003-06-27 JP JP2004525602A patent/JP4199191B2/ja not_active Expired - Fee Related
- 2003-06-27 CN CNB038181991A patent/CN1320753C/zh not_active Expired - Fee Related
- 2003-06-27 WO PCT/IB2003/002934 patent/WO2004014066A2/en active Application Filing
- 2003-06-27 US US10/522,470 patent/US7711071B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060152626A1 (en) | 2006-07-13 |
JP2005535196A (ja) | 2005-11-17 |
AU2003246998A1 (en) | 2004-02-23 |
CN1672328A (zh) | 2005-09-21 |
US7711071B2 (en) | 2010-05-04 |
WO2004014066A2 (en) | 2004-02-12 |
WO2004014066A3 (en) | 2004-09-02 |
CN1320753C (zh) | 2007-06-06 |
EP1527518A2 (en) | 2005-05-04 |
AU2003246998A8 (en) | 2004-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4816346B2 (ja) | 容量変化検出装置およびその方法 | |
JP2009522936A (ja) | 高利得複素フィルタのためのdcオフセット補正 | |
JPH08237047A (ja) | 差動振幅検出回路および方法 | |
JP4199191B2 (ja) | バイナリ信号におけるスライスレベルを設定するための方法及び装置 | |
CN110770590B (zh) | 射频功率检测器和功率放大器电路 | |
JP4776724B2 (ja) | 補正回路及び試験装置 | |
JP2002198788A (ja) | 高精度な位相検出器 | |
JP3551642B2 (ja) | 増幅回路 | |
US10812920B2 (en) | Failure determination device and sound output device | |
US6335948B1 (en) | Amplitude detector and equalizer | |
KR101373005B1 (ko) | 입력 신호 레벨 검출 장치 및 방법 | |
JP6711279B2 (ja) | 信号検出器、電子装置、および、信号検出器の制御方法 | |
JPH0324814B2 (ja) | ||
JP2006503470A (ja) | ダイナミックスライスレベル検出器 | |
JP2008109559A (ja) | オフセット・キャンセル回路及びオフセット・キャンセル方法 | |
EP1554850B1 (en) | Method and device for signal amplitude detection | |
JP2008135974A (ja) | 光受信回路 | |
US20030173999A1 (en) | Activity detector circuit | |
JPH07131489A (ja) | 光信号受信回路 | |
JPH0846494A (ja) | 波形整形回路 | |
JPS595789A (ja) | 映像信号に含まれるデ−タ信号分離回路 | |
JP2010028661A (ja) | Nrz信号増幅装置 | |
JP2008109685A (ja) | パルス幅検出回路、直流成分キャンセル回路及び受信回路 | |
JPH11331280A (ja) | 直流リカバリ回路 | |
JPS6143807A (ja) | 直流電流安定化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |