JP4199191B2 - バイナリ信号におけるスライスレベルを設定するための方法及び装置 - Google Patents

バイナリ信号におけるスライスレベルを設定するための方法及び装置 Download PDF

Info

Publication number
JP4199191B2
JP4199191B2 JP2004525602A JP2004525602A JP4199191B2 JP 4199191 B2 JP4199191 B2 JP 4199191B2 JP 2004525602 A JP2004525602 A JP 2004525602A JP 2004525602 A JP2004525602 A JP 2004525602A JP 4199191 B2 JP4199191 B2 JP 4199191B2
Authority
JP
Japan
Prior art keywords
level
signal
noise
peak
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004525602A
Other languages
English (en)
Other versions
JP2005535196A (ja
Inventor
ロエランド ジェイ ヘイナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2005535196A publication Critical patent/JP2005535196A/ja
Application granted granted Critical
Publication of JP4199191B2 publication Critical patent/JP4199191B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

本発明は、バイナリ信号におけるスライスレベルを設定するための方法及び装置に関する。
バイナリ信号の2つの信号レベルは、通常、「ハイ(high)」及び「ロー(low)」と称され、論理「1」及び論理「0」をそれぞれ表し得る。「ハイ」レベルは、例えば、+5Vの信号レベルに対応し、「ロー」レベルは、例えば、グラウンド又は−5Vの信号レベルに対応し得る。送信されたバイナリ信号を回復する場合、どの信号部がハイであり、どの信号部がローであるのかが決定されなければならない。この目的のために、しきい値(threshold,スレッショルド)が、通常、ハイ信号レベルとロー信号レベルとの間のほぼ中間に設定される。このしきい値又は「スライスレベル」を上回るいかなる信号レベルもハイレベルを表すものと考えられ、その他の信号レベルはローとして分類される。
ノイズがある状態では、エラーがもたらされる可能性がある。ローレベル信号部にあるノイズピークは、スライスレベルを上回る可能性があり、そのため、間違ってハイレベルが検出される原因になる。従来技術は、この問題に対して単に部分的な解決策を提供するだけである。
米国特許第4,707,740号明細書は、ビデオ信号から同期信号を回復するための同期検出器を開示する。スライスレベル信号は、ビデオ信号のローレベル(「同期チップ」)部の間に調整される。この目的のために、ノイズ検出器は、このローレベル信号部の間の平均ノイズを表す出力を供給する。このノイズ検出器の出力は、ローレベル信号部の間に正のスライスレベルオフセットを生成し、ハイレベル信号部の間に同じ大きさ(magnitude)の負のオフセットを生成するように用いられる。
この従来技術の解決策は、幾つかの欠点をもつ。スライスレベル調整は断続的であり、それゆえ、何らかの検出エラーを悪化させる。更に、この調整は、ローレベル信号部のみにおけるノイズレベルに基づく。ノイズレベルが上昇するのにつれて、スライスレベルは、ハイ信号レベルに向かって無差別に押し上げられ、明らかに望ましくないハイ信号レベルに達する可能性さえある。更に、等しい大きさの正のオフセット及び負のオフセットは、対称ノイズ分布である、すなわち、ハイレベル信号のノイズピーク及びローレベル信号のノイズピークが、同じ大きさを(平均して)もつ、と仮定する。しかし、ノイズが非対称分布をもつ、すなわち、ある信号レベルのノイズピークが、他の信号レベルのノイズピークに対して異なる大きさを(平均して)もつ、多くのアプリケーションがある。このようなアプリケーションの実施例は、光学通信リンクである。
従って、本発明の目的は、従来技術の問題を解決し、ローレベル信号部及びハイレベル信号部の双方におけるノイズレベルを考慮に入れた、バイナリ信号におけるスライスレベルを設定するための方法を提供することにある。
本発明の他の目的は、非対称ノイズ分布を適切に扱う、バイナリ信号におけるスライスレベルを設定するための方法を提供することにある。
本発明の他の目的は、 本発明による方法を実施するための装置と、このような装置を備えるレシーバとを供給することにある。
本発明は、独立請求項によって規定される。従属請求項は、有利な実施形態を規定する。
第1の信号部の間のノイズレベルを測定すると共に、第2の信号部の間のノイズレベルを測定することによって、スライスレベルを調整する場合、双方のノイズレベルを考慮に入れることが可能になり、それゆえ、より安定した調整を達成する。連続的なスライスレベル調整を、第1の信号部及び第2の信号部の双方に適用することによって、何らかの誤った断続的な調整の悪い影響が避けられる。
好ましい実施形態では、スライスレベルが、第1の信号レベルの大きさと第2の信号レベルの大きさとの間の差の半分から、第1のノイズレベルの大きさと第2のノイズレベルの大きさとの間の差の半分を引いたものに実質的に等しい値に設定される。すなわち、スライスレベルは、好ましくは、最初は、信号レベルの間の中間に設定され、調整は上記ノイズレベル間の差の半分に等しい。信号レベルが、大きさにおいて等しいが異符号からなる場合、これらの信号レベルの差はゼロに等しいことは明らかであろう。同様に、ノイズレベルが大きさにおいて等しい場合、調整は行われないであろう。しかし、ノイズレベルが大きさにおいて等しくない場合(非対称ノイズ)、スライスレベルは、それに応じて調整され、より少ない検出エラーをもたらす。
それぞれのノイズレベルの測定は、バイナリ信号におけるピークの検出を伴うことが好ましい。ピーク検出を用いることによって、ノイズレベルの良好な標示(indication)が、容易に達成され得る。
本発明は、更に、入力信号を受け取り、ノイズ標示信号を生成するためのノイズピークレベル検出手段を有する、バイナリ信号におけるノイズレベルを検出するための装置であって、
上記ノイズピークレベル検出手段が、
バイナリ信号のRMSレベルを検出するためのRMSレベル検出器と、
第1のレベルの補償されたノイズ信号を第1のピーク検出器に供給するために、バイナリ信号の第1のレベルと、RMSレベルとの差を増幅するための第1の差動増幅器と、
第2のレベルの補償されたノイズ信号を第2のピーク検出器に対して生成するために、バイナリ信号の第2のレベルと、RMSレベルとの差を増幅するための第2の差動増幅器と、
を有することを特徴とする装置を提供する。この種類のノイズレベル検出器は、従来技術のノイズ検出器が検出するのに失敗することが多い、非常に小さい(50mVを下回る)ノイズピークを検出することができるという利点を有する。
本発明は、添付の図面に示される例示的な実施形態を参照して以下に詳細に説明されるであろう。
図1に示されるバイナリ信号Tは、2つの信号レベルをもち、一方は論理「1」を表し、他方は論理「0」を表す。双方の信号レベルは、ノイズによって同程度に損なわれる(corrupt)。この信号を受け取る際、どの信号レベルが送信されたかが決定されなければならない。この目的のために、図1に示されるように、しきい値又はスライスレベルSLが、平均の正の信号レベルと平均の負の信号レベルとの間のほぼ中間に設定される。論理値“1”(又は信号レベル「ハイ」)は、スライスレベルSLを上回る信号部に割り当てられ、論理値“0”(又は信号レベル「ロー」)は、残りの信号部に割り当てられる。得られる波形は、点線で示され、検出信号と呼ばれる。
スライスレベルを、図1の信号レベル「グラウンド」に対応する、平均の負の信号レベルと平均の正の信号レベルとの間の中間に設定することは、スライスレベルと交わるノイズピークによって生じる(検出)エラーの回数を最小にする。このように、スライスレベルとノイズピークとの間の最大距離が達成され、 両方の信号レベルのノイズピークは、ほぼ同じ大きさをもつものと仮定する。但し、図2の信号Tにおいては、ハイ信号期間中のノイズピークが、ロー信号期間中のノイズピークより、はるかに大きな大きさをもつ。本発明によれば、スライスレベルSLは、この場合、スライスレベルとノイズピークとの間の最大距離を維持するように調整され、より少ない検出エラーをもたらす。図2に示されるように、スライスレベルSLは、この特定の場合には、グラウンドレベルGよりも低いレベルに設定され、それゆえ、ハイ信号部におけるノイズピークによる検出エラーの確率を低減させ、ロー信号部の間の検出エラーの十分に低い確率を維持する。
図3に示される信号Tは、図2の信号の様式化されたバージョンである。この信号Tは、振幅Aをもつハイ(「1」)信号レベルと、振幅Bをもつロー(「0」)信号レベルとを有する。一般に、振幅A及び振幅Bは、等しいけれども、共通の信号レベルG(例えば、グラウンド)に対して異符号をもつであろう。ハイ信号部は、振幅Xをもつノイズピークを有し、ロー信号部の間のノイズピークは、より小さい振幅Yをもつことが示されている(ロー信号レベルが、最大のノイズピークを有することも可能であることは理解されるであろう)。
本発明によれば、スライスレベルSLは、スライスレベルとノイズピークとの間の距離を最大にするように設定される。スライスレベルSLが、共通の信号レベルGに設定される場合、ノイズピークXとスライスレベルSLとの間の距離は、ノイズピーピークYとスライスレベルとの間の距離より小さい。その結果、ノイズピークXがスライスレベルと交わる不必要なことが起こりそうな確率が大きく、検出エラーをもたらす。しかしながら、スライスレベルSLが、図3に示されるように、オフセットZの分だけ共通の信号レベルGを下回るように設定される場合、ノイズピークX及びYは等しい距離にある。このことは、数学的に説明すると、以下の式を意味する:
D=A−X+Z=B−Y−Z
上記式からの結果として得られる式は:
Z=1/2(B−A)+1/2(X−Y)である。
上記信号の大きさが等しい場合(A=B)、その結果として得られる式は:
Z=1/2(X−Y)である。
言い換えると、上記信号の大きさが等しい場合、オフセットZは、ノイズ(ピーク)大きさの差の半分に等しい。対称ノイズ(X=Y)の場合、この場合は、前述されたように、オフセットがゼロに等しいことを意味する。
本発明によりスライスレベルを設定するための装置は、図4にブロック図の形態で示されている。この装置10は、第1のレベルシフタ11及び第2のレベルシフタ12を有し、これらのレベルシフタが、任意のデカップリングキャパシタ21を介して入力端子15と並列に接続されている。各入力端子15は、グラウンドに対して信号成分IN及びINQを有する図3の信号Tを受け取る。第2のレベルシフタ12において、DCレベルは、ピーク検出が実施される前にノイズレベルの差を補償するように、信号成分IN及びINQから減算される。このレベルシフト後のこれらの信号成分の大きさは、それぞれ、IN’’=IN−Vcon及びINQ’’=INQ+Vconである。このレベルシフトされた信号成分は、その後、ピーク検出ユニット13に渡され、該ピーク検出ユニット13は、第1のピーク検出器17、第2のピーク検出器18及び差動増幅器19を有している。第1のピーク検出器17は、補償された(ハイレベル)信号IN’’のピークを検出し、第2のピーク検出器18は、対応する信号INQ’’のピークを検出する。ピーク検出器17及び18の出力信号は、ノイズピークレベルの差を表すノイズ標示信号Vconを生成するように、差動増幅器19によって受け取られる。好ましい実施形態では、この信号Vconが、いかなる高周波ノイズをも取り除くようにローパスフィルタ14を使用してフィルタリングされる。対称ノイズの場合、信号Vconが実質的にゼロに等しいことは、上記の説明から明らかであろう。
ノイズ標示信号Vconは、第1のレベルシフタ11及び第2のレベルシフタ12の双方に渡される。後者のレベルシフタ12において、この信号は、上記に説明された入力信号成分IN及びINQから、Vconに等しいDCレベルを減算するために用いられる。第1のレベルシフタ11において、信号Vconは、 Vconに等しいDCレベルを入力信号成分IN及びINQに加算するために用いられ、IN’=IN+Vcon及びINQ’=INQ−Vconの大きさをそれぞれもつ出力信号成分IN’ 及びINQ’を出力端子16にもたらす。これは、図3に示されるオフセットスライスレベルを有する信号Tである。
図に示すように、ノイズ標示信号Vconを用いるスライスレベルの調整は連続的である。ノイズ特性が変化する場合、スライスレベルはそれに応じて調整される。例えば、非対称ノイズから対称ノイズへのノイズのタイプにおける変更さえもが考慮に入れられる。検出信号がスライスレベルを設定するためには使われないので、検出エラーを悪化させる可能性を避ける。
図4の装置の有利な実施形態が、図5に示される。ピーク検出ユニット13及びローパスフィルタ14は、容易に識別されることができる。図4とは対照的に、図5の差動増幅器19は、信号Vcon及び反転信号−Vconの双方を生成することが示され、これらの信号の双方が、フィルタ14によってフィルタリングされる。第1のレベルシフタ11と、第2のレベルシフタ12とは、トランジスタの対T1及びT2と、T3及びT4とのそれぞれによって構成され、これらのトランジスタが全て電流源S1に接続されている。各々のトランジスタの対は、差動増幅器を構成している。信号Vcon及び−Vconは、電流がそれぞれのトランジスタを通って流れるようにさせるので、対応するレジスタR1,R2,R3及びR4のそれぞれにおける電圧降下(すなわち、レベルシフト)をもたらす。
図6には、特に、有利なピーク検出ユニット13が示される。ほとんどのピーク検出器は、該検出器が約50mVを上回る信号のみを検出し、そのため、明らかに、小さいノイズピークを検出されないままにするという欠点をもつ。図6のピーク検出ユニットは、ノイズがある信号のRMS(root mean square,実効)値と相対的なノイズの値を検出することによって、この問題を解決する。すなわち、絶対的ではなく、相対的なノイズ値が検出される。この目的のために、25において上記RMSを出力するRMSレベル検出器22が設けられている。第1の差動増幅器23は、入力信号TのRMSと信号成分INとの差を増幅し、第2の差動増幅器24は、該RMSと信号成分INQとの差を増幅する。その後、これらの増幅された差は、ピーク検出器17及び18に供給される。このように、小さいノイズピークでさえも検出されることができる。図6のピーク検出ユニット13は、上記に説明されたスライスレベル検出とは無関係に使用されることもできる。
ピーク検出ユニット13の特に有利な実施形態が、図7に示される。トランジスタT5,T6は、レジスタR5及びキャパシタC5,C6とともに、図6のRMSレベル検出器22を構成し、これは、25においてRMSレベル値を生成する。差動増幅器K1及びトランジスタT7は、図6の増幅器23を形成し、これらの対応部であるK2及びT8は、増幅器24に対応する。キャパシタC7とともにトランジスタT9がピーク検出器17を構成する一方で、キャパシタC8及びトランジスタT10がピーク検出器18を構成する。トランジスタの対T11及びT12は、差動増幅器19を形成する。ノイズ標示信号Vcon及び−Vcon(図5参照)は、端子27及び端子28に現れる。
当業者であれば、添付される特許請求の範囲に規定される本発明の範囲から逸脱しない限りにおいて、さまざまな改良例及び変形例が実施され得ることを理解するであろう。本発明の保護の範囲が、本願明細書に説明された実施形態に限定されるものではないことに留意されたい。本発明の保護の範囲は、特許請求の範囲の参照符号によって限定されるものでもない。動詞「有する(comprising)」は、特許請求の範囲に記載されたもの以外の構成部を除外するものではない。構成要素に先行する冠詞「a(n)」は、これらの構成要素が複数存在することを除外するものではない。本発明の手段を形成する部分は両方とも、専用のハードウェアの形で又はプログラムされた目的プロセッサの形で実施され得る。本発明は、各々の新たな特徴又はこれらの特徴の組み合わせに帰するものである。
対称ノイズを含むバイナリ信号を概略的に示す図である。 対称ノイズを含むバイナリ信号を概略的に示す図である。 より詳細に図2の信号を示す概略図である。 本発明によるスライスレベルを設定するための装置を概略的に示す図である。 図4の装置の一実施形態を概略的に示す図である。 本発明によるピーク検出装置を概略的に示す図である。 図6の装置の一実施形態を概略的に示す図である。

Claims (8)

  1. ノイズのあるバイナリ信号においてスライスレベルを設定する方法であって、
    前記バイナリ信号が、第1の信号部の間の第1の信号レベル及び第2の信号部の間の第2の信号レベルをもち、前記方法が、
    最初に、前記第1の信号レベルと前記第2の信号レベルとの中間のレベルに前記スライスレベルを設定するステップと、
    前記第1の信号部の間の第1のノイズレベルを測定することによって、ノイズ標示を提供するステップと、
    前記ノイズ標示を用いて前記スライスレベルを調整するステップと、を含む方法であって、
    前記ノイズ標示を提供する前記ステップが、前記第2の信号部の間の第2のノイズレベルを測定することを含み、
    前記スライスレベルを調整する前記ステップが、前記第1の信号部及び前記第2の信号部の双方の間において、同様に前記スライスレベルを調整することを含み、
    前記スライスレベルが、前記第1の信号レベルの大きさと前記第2の信号レベルの大きさとの間の差の半分から、前記第1のノイズレベルの大きさと前記第2のノイズレベルの大きさとの間の差の半分を引いたものに実質的に等しい値に設定される
    ことを特徴とする方法。
  2. 各ノイズレベルの測定が、前記バイナリ信号におけるピークの検出を伴う、請求項1に記載の方法。
  3. ノイズのあるバイナリ信号においてスライスレベルを設定するための装置であって、
    前記バイナリ信号を受け取るための入力端子の対と、調整されたバイナリ信号を供給するための出力端子の対との間に結合された第1のレベルシフト手段と、
    前記入力端子の対に結合された第2のレベルシフト手段と、
    前記第2のレベルシフト手段に結合され、シフトされた入力信号を受け取り、異なる信号レベルをもつ信号部の間のノイズレベルの差を示すノイズ標示信号を生成するためのピーク検出ユニットと、
    ノイズレベルの差を補償するように、前記ノイズ標示信号を、前記第1のレベルシフト手段及び前記第2のレベルシフト手段の双方に供給するローパスフィルタを含む手段であって、
    前記ローパスフィルタを含む手段が、前記ノイズ標示信号をフィルタリングするためのローパスフィルタを有する
    ことを特徴とする装置。
  4. 前記ノイズピークレベル検出手段が、
    前記バイナリ信号の第1の信号レベルにおけるピークを検出し、第1のピーク検出信号を供給するための第1のピーク検出器と、
    前記バイナリ信号の第2の信号レベルにおけるピークを検出し、第2のピーク検出信号を供給するための第2のピークレベル検出器と、
    前記ノイズ標示信号を生成するように、前記第1のピーク検出信号と前記第2のピーク検出信号との差信号を増幅するための差動増幅器と、
    を有する、請求項に記載の装置。
  5. 前記第1の信号シフト手段及び前記第2の信号シフト手段が、抵抗素子と、トランジスタと、電流源との直列接続を有し、前記トランジスタのベースが、前記ノイズ標示信号を受け取るために結合される、請求に記載の装置。
  6. 前記ノイズピークレベル検出手段が、更に、
    前記バイナリ信号のRMSレベルを検出するためのRMSレベル検出器と、
    第1のレベルの補償されたノイズ信号を前記第1のピーク検出器に供給するために、前記バイナリ信号の前記第1のレベルと、前記RMSレベルとの差を増幅するための第1の差動増幅器と、
    第2のレベルの補償されたノイズ信号を前記第2のピーク検出器に対して生成するために、前記バイナリ信号の前記第2のレベルと、前記RMSレベルとの差を増幅するための第2の差動増幅器と、
    を有する、請求項に記載の装置。
  7. 前記RMSレベル検出器が、トランジスタと、レジスタと、キャパシタとの直列接続を有する、請求項に記載の装置。
  8. 入力信号を受け取り、ノイズ標示信号を生成するためのノイズピークレベル検出手段を有する、バイナリ信号におけるノイズレベルを検出するための装置であって、
    前記ノイズピークレベル検出手段が、
    前記バイナリ信号のRMSレベルを検出するためのRMSレベル検出器と、
    第1のレベルの補償されたノイズ信号を前記第1のピーク検出器に供給するために、前記バイナリ信号の前記第1のレベルと、前記RMSレベルとの差を増幅するための第1の差動増幅器と、
    第2のレベルの補償されたノイズ信号を前記第2のピーク検出器に対して生成するために、前記バイナリ信号の前記第2のレベルと、前記RMSレベルとの差を増幅するための第2の差動増幅器と、を有することを特徴とする装置。
JP2004525602A 2002-07-31 2003-06-27 バイナリ信号におけるスライスレベルを設定するための方法及び装置 Expired - Fee Related JP4199191B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02078148 2002-07-31
PCT/IB2003/002934 WO2004014066A2 (en) 2002-07-31 2003-06-27 Method and devic the for setting the slice level in a binary signal

Publications (2)

Publication Number Publication Date
JP2005535196A JP2005535196A (ja) 2005-11-17
JP4199191B2 true JP4199191B2 (ja) 2008-12-17

Family

ID=31197913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004525602A Expired - Fee Related JP4199191B2 (ja) 2002-07-31 2003-06-27 バイナリ信号におけるスライスレベルを設定するための方法及び装置

Country Status (6)

Country Link
US (1) US7711071B2 (ja)
EP (1) EP1527518A2 (ja)
JP (1) JP4199191B2 (ja)
CN (1) CN1320753C (ja)
AU (1) AU2003246998A1 (ja)
WO (1) WO2004014066A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003263500A1 (en) * 2002-10-17 2004-05-04 Koninklijke Philips Electronics N.V. Dynamic slice level detector
US7663697B2 (en) * 2005-12-08 2010-02-16 Seiko Epson Corporation Sync-threshold adjust
US7746150B2 (en) * 2006-07-25 2010-06-29 Micrel, Incorporated Circuit and method for providing a fail-safe differential receiver
TWI463865B (zh) * 2007-11-23 2014-12-01 Mstar Semiconductor Inc 多切割之水平同步訊號之產生裝置及方法
US20110169501A1 (en) * 2008-09-24 2011-07-14 Advantest Corporation Delay circuit
JP6163930B2 (ja) * 2013-07-18 2017-07-19 船井電機株式会社 信号伝送装置及び信号伝送方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651105A (en) * 1984-09-26 1987-03-17 Applied Magnetics Corp. Digital peak detecting means for a pulse train of electrical signals having a frequency within a known frequency bandwidth
US4666046A (en) * 1985-08-15 1987-05-19 Sun-Diamond Growers Of California Shell sorter
JP2646527B2 (ja) 1986-04-09 1997-08-27 日産自動車株式会社 波形整形回路
US4707740A (en) * 1986-04-11 1987-11-17 Harris Corporation Sync detector having noise adjusted slice level
US5130543A (en) * 1988-01-19 1992-07-14 Bradbeer Peter F Direction sensitive energy detecting apparatus
JPH0221720A (ja) 1988-07-11 1990-01-24 Sumitomo Electric Ind Ltd 波形整形回路
JPH0828750B2 (ja) * 1989-11-10 1996-03-21 富士通株式会社 レシーバ回路における自動閾値制御方式
US5101395A (en) 1990-06-11 1992-03-31 International Business Machines Corporation Data detection employing high-speed baseline tracking compensation
JP3163484B2 (ja) 1990-09-29 2001-05-08 アンリツ株式会社 波形整形回路およびディジタル信号解析装置
US5210712A (en) 1990-09-29 1993-05-11 Anritsu Corporation Waveform shaping circuit and digital signal analyzing apparatus using the same
US5373400A (en) 1993-12-01 1994-12-13 Analog Devices, Inc. Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators
JP3340341B2 (ja) * 1996-10-03 2002-11-05 沖電気工業株式会社 レベル識別回路
KR100247964B1 (ko) 1997-07-01 2000-03-15 윤종용 자동 문턱값 제어를 이용한 피크 검출기와 그 방법
US6041084A (en) * 1997-08-15 2000-03-21 Lucent Technologies, Inc. Circuit for optimal signal slicing in a binary receiver
US6160434A (en) 1998-05-14 2000-12-12 Mitsubishi Denki Kabushiki Kaisha Ninety-degree phase shifter
JP2000036729A (ja) 1998-05-14 2000-02-02 Mitsubishi Electric Corp 90°位相シフタ
US6377633B1 (en) * 1998-10-09 2002-04-23 Harris Corporation Apparatus and method for decoding asynchronous data
JP4029568B2 (ja) 1999-04-27 2008-01-09 セイコーエプソン株式会社 クロック生成回路、シリアル/パラレル変換装置及びパラレル/シリアル変換装置並びに半導体装置
JP3841640B2 (ja) 2000-11-24 2006-11-01 富士通株式会社 半導体集積回路
US6657488B1 (en) * 2001-07-03 2003-12-02 Silicon Laboratories, Inc. Offset correction and slicing level adjustment for amplifier circuits
US7061995B2 (en) * 2001-10-31 2006-06-13 Intel Corporation Apparatus and method to generate an adaptive slicer threshold for binary data

Also Published As

Publication number Publication date
US20060152626A1 (en) 2006-07-13
JP2005535196A (ja) 2005-11-17
AU2003246998A1 (en) 2004-02-23
CN1672328A (zh) 2005-09-21
US7711071B2 (en) 2010-05-04
WO2004014066A2 (en) 2004-02-12
WO2004014066A3 (en) 2004-09-02
CN1320753C (zh) 2007-06-06
EP1527518A2 (en) 2005-05-04
AU2003246998A8 (en) 2004-02-23

Similar Documents

Publication Publication Date Title
JP4816346B2 (ja) 容量変化検出装置およびその方法
JP2009522936A (ja) 高利得複素フィルタのためのdcオフセット補正
JPH08237047A (ja) 差動振幅検出回路および方法
JP4199191B2 (ja) バイナリ信号におけるスライスレベルを設定するための方法及び装置
CN110770590B (zh) 射频功率检测器和功率放大器电路
JP4776724B2 (ja) 補正回路及び試験装置
JP2002198788A (ja) 高精度な位相検出器
JP3551642B2 (ja) 増幅回路
US10812920B2 (en) Failure determination device and sound output device
US6335948B1 (en) Amplitude detector and equalizer
KR101373005B1 (ko) 입력 신호 레벨 검출 장치 및 방법
JP6711279B2 (ja) 信号検出器、電子装置、および、信号検出器の制御方法
JPH0324814B2 (ja)
JP2006503470A (ja) ダイナミックスライスレベル検出器
JP2008109559A (ja) オフセット・キャンセル回路及びオフセット・キャンセル方法
EP1554850B1 (en) Method and device for signal amplitude detection
JP2008135974A (ja) 光受信回路
US20030173999A1 (en) Activity detector circuit
JPH07131489A (ja) 光信号受信回路
JPH0846494A (ja) 波形整形回路
JPS595789A (ja) 映像信号に含まれるデ−タ信号分離回路
JP2010028661A (ja) Nrz信号増幅装置
JP2008109685A (ja) パルス幅検出回路、直流成分キャンセル回路及び受信回路
JPH11331280A (ja) 直流リカバリ回路
JPS6143807A (ja) 直流電流安定化装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060626

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees