JP6711279B2 - 信号検出器、電子装置、および、信号検出器の制御方法 - Google Patents

信号検出器、電子装置、および、信号検出器の制御方法 Download PDF

Info

Publication number
JP6711279B2
JP6711279B2 JP2016565975A JP2016565975A JP6711279B2 JP 6711279 B2 JP6711279 B2 JP 6711279B2 JP 2016565975 A JP2016565975 A JP 2016565975A JP 2016565975 A JP2016565975 A JP 2016565975A JP 6711279 B2 JP6711279 B2 JP 6711279B2
Authority
JP
Japan
Prior art keywords
signal
input
input signal
reference signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016565975A
Other languages
English (en)
Other versions
JPWO2016103845A1 (ja
Inventor
貴志 増田
貴志 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016103845A1 publication Critical patent/JPWO2016103845A1/ja
Application granted granted Critical
Publication of JP6711279B2 publication Critical patent/JP6711279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
    • G01R19/0053—Noise discrimination; Analog sampling; Measuring transients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45222—Indexing scheme relating to differential amplifiers the differential amplifier output being directly controlled by a feedback or feedforward circuit coupled at the output of the dif amp

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本技術は、信号検出器、電子装置、および、信号検出器の制御方法に関する。詳しくは、基準レベルを超える信号の有無を検出する信号検出器、電子装置、および、信号検出器の制御方法に関する。
従来より、通信装置などにおいては、受信信号が微弱な場合に、その信号を増幅するために増幅回路が用いられている。ただし、この増幅回路では、受信信号のみならず、ノイズも増幅してしまう。このため、増幅回路により増幅された信号が受信信号であるのか、または、ノイズであるのか（言い換えれば、受信信号の有無）を判定する信号検出器を設ける必要がある。受信信号であれば、その信号検出器の後段の信号処理回路において、受信信号に対して信号処理が行われ、ノイズであれば、その信号処理は行われない。例えば、増幅後の信号の信号レベルと固定の基準レベルとを比較するコンパレータを設けて、信号レベルが基準レベルより高いか否かにより受信信号の有無を検出する信号検出器が提案されている（例えば、非特許文献１参照。）。
W. B. Chen, et al, "A Limiting Amplifier with LOS Indication for Gigabit Ethernet（登録商標）", IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), 2008
しかしながら、上述の信号検出器では、プロセス、電圧および温度の条件である、いわゆるＰＶＴ（Process/Voltage/Temperature）条件の変化により増幅回路のゲインが大きく変動すると、受信信号の有無が誤って検出されることがある。例えば、ＰＶＴ条件の変化により増幅回路のゲインが大きくなると、増幅後のノイズのレベルが基準レベルより高くなり、ノイズが受信信号であると誤って検出されるおそれがある。一方、ゲインが小さくなると、増幅後の信号レベルが基準レベル以下となり、受信信号が入力されているにもかかわらず、受信信号が未入力と誤って検出されるおそれがある。このように、上述の通信装置では、信号の有無を正確に検出することができないという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、信号の有無を正確に検出することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入力信号を所定のゲインにより増幅する入力信号増幅回路と、前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅回路と、前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較器とを具備する信号検出器、および、その制御方法である。これにより、実質的に同一のゲインにより増幅された入力信号と基準信号とのそれぞれの信号レベルが比較されるという作用をもたらす。
また、この第１の側面において、前記入力信号および前記基準信号は、一定の周期で値が変化する周期信号であり、前記基準信号の周波数は、前記入力信号より低くてもよい。これにより、入力信号より低い周波数の基準信号が増幅されるという作用をもたらす。
また、この第１の側面において、前記増幅された入力信号の振幅を検出して前記比較器に前記信号レベルとして供給する入力信号振幅検出回路と、前記増幅された基準信号の振幅を検出して前記比較器に前記信号レベルとして供給する基準信号振幅検出回路とをさらに具備してもよい。これにより、増幅された入力信号および基準信号の振幅が検出されるという作用をもたらす。
また、この第１の側面において、前記入力信号振幅検出回路は、前記増幅された入力信号に対する全波整流により前記入力信号の振幅を検出し、前記基準信号振幅検出回路は、前記増幅された基準信号に対する全波整流により前記基準信号の振幅を検出してもよい。これにより、全波整流により振幅が検出されるという作用をもたらす。
また、この第１の側面において、前記入力信号振幅検出回路は、前記増幅された入力信号のピーク値を前記入力信号の振幅として検出し、前記基準信号振幅検出回路は、前記増幅された基準信号のピーク値を前記基準信号の振幅として検出してもよい。これにより、入力信号および基準信号のピーク値が振幅として検出されるという作用をもたらす。
また、この第１の側面において、前記入力信号増幅回路は、前記入力信号を前記所定のゲインにより増幅する入力側アンプと、前記増幅された入力信号に基づいて前記入力側アンプのオフセット電圧を補償する入力側オフセット補償回路とを備え、前記基準信号増幅回路は、前記基準信号を前記所定のゲインにより増幅する基準側アンプと、前記増幅された基準信号に基づいて前記基準側アンプのオフセット電圧を補償する基準側オフセット補償回路とを備えてもよい。これにより、オフセット電圧が保障されるという作用をもたらす。
また、この第１の側面において、前記入力信号増幅回路は、前記入力信号を前記所定のゲインにより増幅する入力側アンプと、所定の遮断周波数より高い高周波数成分を通過させる入力側ハイパスフィルタとを備え、前記基準信号増幅回路は、前記基準信号を前記所定のゲインにより増幅する基準側アンプと、前記所定の遮断周波数より高い高周波数成分を通過させる基準側ハイパスフィルタとを備えてもよい。これにより、遮断周波数より高い周波数成分が比較されるという作用をもたらす。
また、本技術の第２の側面は、入力信号を所定のゲインにより増幅する入力信号増幅回路と、前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅回路と、前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較器と前記入力信号の信号レベルが前記基準信号より高いことを示す前記検出信号が出力された場合には前記増幅された入力信号に対する所定の信号処理を行う信号処理部とを具備する電子装置である。これにより、実質的に同一のゲインにより増幅された入力信号と基準信号とのそれぞれの信号レベルが比較されるという作用をもたらす。
本技術によれば、信号の有無を正確に検出することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
第１の実施の形態における通信装置の一構成例を示すブロック図である。 第１の実施の形態における信号検出器の一構成例を示すブロック図である。 第１の実施の形態におけるリミッティングアンプおよびレプリカ回路の一構成例を示す回路図である。 第１の実施の形態におけるアンプ側振幅検出回路の一構成例を示す回路図である。 第１の実施の形態における時間の経過に伴う振幅の変化の一例を示すグラフである。 第１の実施の形態における各段の信号レベルおよびノイズレベルの一例を示すグラフである。 第１の実施の形態における通信装置の動作の一例を示すフローチャートである。 第２の実施の形態におけるアンプ側振幅検出回路の一構成例を示す回路図である。 第３の実施の形態におけるリミッティングアンプおよびレプリカ回路の一構成例を示す回路図である。 第４の実施の形態におけるリミッティングアンプおよびレプリカ回路の一構成例を示す回路図である。 第４の実施の形態におけるリミッティングアンプおよびレプリカ回路のゲイン特性の一例を示すグラフである。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（入力信号および基準信号を増幅する例）
２．第２の実施の形態（入力信号および基準信号を増幅し、ピーク値を保持する例）
３．第３の実施の形態（入力信号および基準信号を増幅し、オフセットを補償する例）
４．第４の実施の形態（入力信号および基準信号を増幅し、ハイパスフィルタを通過させる例）
＜１．第１の実施の形態＞
［通信装置の構成例］
図１は、第１の実施の形態における通信装置１００の一構成例を示すブロック図である。この通信装置１００は、光電変換部１１０、電流電圧変換回路１２０、信号検出器２００、信号処理部１３０および基準信号生成部１４０を備える。光電変換部１１０は、フォトダイオード１１１を備える。
フォトダイオード１１１は、光ファイバーなどを介して受信した光信号を電流信号に変換するものである。このフォトダイオード１１１は、電流信号を電流電圧変換回路１２０に信号線１１９を介して供給する。
電流電圧変換回路１２０は、電流信号を電圧信号に変換するものである。この電流電圧変換回路１２０は、電圧信号を入力信号として信号検出器２００に信号線１２９を介して供給する。この入力信号として、例えば、クロック信号を乗せた差動信号が供給される。
信号検出器２００は、予め設定された一定のレベル（以下、「基準レベル」と称する。）より信号レベルが高い入力信号の有無を検出するものである。信号レベルとしては、例えば、電圧の値が用いられる。この信号検出器２００は、基準信号生成部１４０からの基準信号を用いて、電流電圧変換回路１２０からの入力信号の有無を検出する。信号検出器２００は、検出結果を示す検出信号を信号処理部１３０に信号線２０９を介して供給する。また、信号検出器２００は、入力信号を増幅して、出力信号として信号処理部１３０に供給する。
基準信号生成部１４０は、基準レベルの信号を基準信号として生成するものである。この基準信号として、例えば、クロック信号を乗せた差動信号が生成される。基準信号生成部１４０は、生成した基準信号を信号検出器２００に信号線１４９を介して供給する。ここで、基準信号生成部１４０は、入力信号よりも低い周波数のクロック信号を基準信号として生成することが望ましい。
信号処理部１３０は、検出信号に基づいて、信号検出器２００からの出力信号に対して所定の信号処理を行うものである。例えば、基準レベルより高い信号レベルの入力信号があったことを検出信号が示す場合には、信号処理部１３０は、出力信号に対して復調処理などを信号処理として行う。
なお、通信装置１００は、電圧信号を入力信号として信号検出器２００に入力しているが、信号処理部１３０が電流入力に対応している場合などにおいて、電流信号を入力信号として入力してもよい。この場合には、電流電圧変換回路１２０を通信装置１００に設ける必要はない。また、信号レベルとして、電流の値が用いられる。
また、通信装置１００に信号検出器２００を設けているが、通信装置以外の電子装置に信号検出器２００を設けてもよい。また、通信装置１００は、特許請求の範囲に記載の電子装置の一例である。
［信号検出器］
図２は、第１の実施の形態における信号検出器２００の一構成例を示すブロック図である。この信号検出器２００は、リミッティングアンプ２１０、アンプ側振幅検出回路２２０、コンパレータ２４０、レプリカ側振幅検出回路２５０およびレプリカ回路２６０を備える。
リミッティングアンプ２１０は、入力信号を所定のゲインにより増幅するものである。このリミッティングアンプ２１０には、例えば、互いに位相が１８０度異なる正側入力信号および負側入力信号からなる入力信号が入力される。リミッティングアンプ２１０は、この入力信号を、所定のゲインＧａにより、一定の制限レベルを超えない範囲で増幅してアンプ側振幅検出回路２２０に供給する。
また、リミッティングアンプ２１０は、入力信号をＧａより大きなゲインＧｂにより一定の制限レベルを超えない範囲で増幅し、出力信号として信号処理部１３０に供給する。この出力信号は、互いに位相が１８０度異なる正側出力信号および負側出力信号を含む。
アンプ側振幅検出回路２２０は、増幅後の入力信号の振幅を信号レベルとして検出するものである。このアンプ側振幅検出回路２２０は、検出した振幅（すなわち、信号レベル）をコンパレータ２４０の非反転入力端子（＋）に供給する。なお、アンプ側振幅検出回路は、特許請求の範囲に記載の入力側振幅検出回路の一例である。
レプリカ回路２６０は、ゲインＧａに実質的に一致するゲインＧａ’により基準信号を増幅するものである。このレプリカ回路２６０には、例えば、互いに位相が１８０度異なる正側基準信号および負側基準信号からなる基準信号が入力される。ここで、ＧａおよびＧａ’が実質的に一致するとは、ＧａおよびＧａ’の差分が、所定の許容範囲（例えば、±０．１デシベル）内であることを意味する。レプリカ回路２６０は、増幅した基準信号をレプリカ側振幅検出回路２５０に供給する。なお、レプリカ回路２６０は、特許請求の範囲に記載の基準信号増幅回路の一例である。
また、レプリカ回路２６０のゲインをリミッティングアンプ２１０のゲインに一致させているが、この構成に限定されない。電流電圧変換回路１２０にもアンプが設けられるため、このアンプのゲインをさらに考慮して、レプリカ回路２６０のゲインを設定してもよい。デシベル表記で、電流電圧変換回路１２０のゲインがＧｃである場合には、Ｇａ＋Ｇｃと同一のゲインがレプリカ回路２６０のゲインとして設定される。
また、前述したように、基準信号生成部２４０が、入力信号より低い周波数の基準信号を生成する構成とすれば、レプリカ回路２６０の消費電力を低減することができる。
レプリカ側振幅検出回路２５０は、増幅後の基準信号の振幅を信号レベルとして検出するものである。このレプリカ側振幅検出回路２５０は、検出した振幅（すなわち、信号レベル）をコンパレータ２４０の反転入力端子（−）に供給する。なお、レプリカ側振幅検出回路は、特許請求の範囲に記載の基準側振幅検出回路の一例である。
コンパレータ２４０は、増幅後の入力信号の信号レベル（振幅）と、増幅後の基準信号の信号レベル（振幅）とを比較して比較結果を検出信号として出力するものである。このコンパレータ２４０として、例えば、ヒステリシス付コンパレータが用いられる。ここで、ヒステリシス付コンパレータとは、出力端子がハイレベルからローレベルに反転する際の入力端子間の電圧と、出力端子がローレベルからハイレベルに反転する際の入力端子間の電圧とが異なるコンパレータである。なお、ヒステリシスの付いていないコンパレータをコンパレータ２４０として設けてもよい。また、コンパレータ２４０は、特許請求の範囲に記載の比較器の一例である。
なお、信号検出器２００において、入力信号および基準信号は差動信号であるが、これらの信号は、シングルエンド信号であってもよい。また、入力信号および基準信号は、クロック信号を乗せた信号であるが、クロック信号に該当しない信号であってもよい。入力信号および基準信号が、周期的に変化しない信号である場合には、アンプ側振幅検出回路２２０およびレプリカ側振幅検出回路２５０を信号検出器２００に設ける必要はない。
［リミッティングアンプおよびレプリカ回路の構成例］
図３は、第１の実施の形態におけるリミッティングアンプ２１０およびレプリカ回路２６０の一構成例を示す回路図である。同図におけるａは、リミッティングアンプ２１０の一構成例を示す回路図であり、同図におけるｂは、レプリカ回路２６０の一構成例を示す回路図である。
リミッティングアンプ２１０は、所定段数の差動アンプ２１２からなる前段アンプ２１１と、所定段数の差動アンプ２１９からなる後段アンプ２１８とを備える。前段アンプ２１１は、入力信号をゲインＧａにより増幅するものである。この前段アンプ２１１は、増幅した入力信号をアンプ側振幅検出回路２２０と、後段アンプ２１８とに供給する。なお、差動アンプ２１２は、特許請求の範囲に記載の入力側アンプの一例である。
後段アンプ２１８は、前段アンプ２１１からの入力信号を増幅して出力信号として信号処理部１３０へ出力するものである。これらの前段アンプ２１１および後段アンプ２１８の全体のゲインが、前述のＧｂに相当する。具体的には、後段アンプ２１８のゲインは、デシベル表記では、Ｇｂ−Ｇａとなる。
ここで、前段アンプ２１１の段数には、その前段アンプ２１１における増幅後の信号レベルが、制限レベル以下となる最大値が設定される。例えば、前段アンプ２１１および後段アンプ２１８の合計の段数が１０段で、５段目で信号レベルが制限レベルを超える場合には、前段アンプ２１１の段数は、４段に設定される。信号レベルが制限される５段目以降においては、信号レベルが制限される一方、ノイズレベルは制限レベルに達しない限り増幅されて、信号とノイズとの切り分けが困難となるためである。
なお、信号検出器２００には、信号レベルを制限するリミッティングアンプ２１０を設けているが、信号レベルの制限を行わない増幅回路をリミッティングアンプ２１０の代わりに設けてもよい。この構成において、その増幅回路には、所定段数の差動アンプ２１２が設けられ、その最終段の出力端子が信号処理部１３０およびアンプ側振幅検出回路２２０に接続される。
一方、レプリカ回路２６０には、所定段数の差動アンプ２６１が設けられる。この差動アンプ２６１の段数には、前段アンプ２１１のゲインとレプリカ回路２６０のゲインとが実質的に同一となる値が設定される。例えば、差動アンプ２１２のゲインと差動アンプ２６１のゲインとが同一である場合には、それらの段数は同一に設定される。また、差動アンプ２６１のゲインが、デシベル表記で差動アンプ２１２のゲインの２倍である場合には、差動アンプ２６１の段数は、差動アンプ２１２の段数の半分に設定される。また、ＰＶＴ条件の変動に対する差動アンプ２６１のゲイン特性は、差動アンプ２１２と実質的に同一である。なお、差動アンプ２６１は、特許請求の範囲に記載の基準側アンプの一例である。
［アンプ側振幅検出回路の構成例］
図４は、第１の実施の形態におけるアンプ側振幅検出回路２２０の一構成例を示す回路図である。このアンプ側振幅検出回路２２０は、全波整流回路２２１を備える。全波整流回路２２１は、差動トランジスタ２２２および２２３と、定電流源２２５と、コンデンサ２２４とを備える。差動トランジスタ２２２および２２３として、例えば、ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
差動トランジスタ２２２のゲートには、増幅後の正側入力信号が入力され、ドレインは電源に接続され、ソースは、定電流源２２５、差動トランジスタ２２３、コンデンサ２２４およびコンパレータ２４０に接続される。また、差動トランジスタ２２３のゲートには、増幅後の負側入力信号が入力され、ドレインは電源に接続され、ソースは、定電流源２２５、差動トランジスタ２２２、コンデンサ２２４およびコンパレータ２４０に接続される。また、コンデンサの一端は、電源に接続され、他端は、差動トランジスタ２２２および２２３と定電流源２２５とコンパレータ２４０とに接続される。なお、レプリカ側振幅検出回路２５０の構成は、アンプ側振幅検出回路２２０と同様である。
上述の構成により、差動トランジスタ２２２および２２３は、正側入力信号および負側入力信号の差に応じた電流を出力し、その電流によりコンデンサ２２４が充電される。この結果、正側入力信号および負側入力信号からなる差動信号の振幅が検出される。
図５は、第１の実施の形態における時間の経過に伴う振幅の変化の一例を示すグラフである。同図における縦軸は、信号レベルの高さを示し、横軸は時間を示す。また、実線は、正側入力信号の信号レベルの変動を示し、細い点線は負側入力信号の信号レベルの変動を示す。一点鎖線は、振幅の検出結果を示し、太い点線は、レプリカ回路２６０において増幅された基準レベルを示す。
図５に例示するように、正側入力信号および負側入力信号からなる差動信号の振幅が、例えば、時刻Ｔ１において増幅後の基準レベルを超えると、コンパレータ２４０において信号が有ると判定される。そして、時刻Ｔ２において、増幅後の基準レベル以下に振幅が低下すると、信号が無いと判定される。
図６は、第１の実施の形態における各段の信号レベルおよびノイズレベルの一例を示すグラフである。同図における縦軸は、信号レベルを示し、横軸はアンプの段数を示す。同図におけるａは、前段アンプ２１１およびレプリカ回路２６０のそれぞれの信号レベルおよびノイズレベルの一例を示すグラフである。同図のａにおいて、太い実線は、最大のゲインにより増幅されたデータ信号の信号レベルを示し、太い点線は、最小のゲインにより増幅されたデータ信号の信号レベルを示す。また、一点鎖線は、最大のゲインにより増幅された基準レベルを示し、二点鎖線は、最小のゲインにより増幅された基準レベルを示す。また、細い実線は、最大のゲインにより増幅されたノイズのノイズレベルを示し、細い点線は、最小のゲインにより増幅されたノイズレベルを示す。
一方、図６におけるｂは、非特許文献１に記載のように、基準レベルを固定値とした信号検出器における信号レベルおよびノイズレベルの一例を示すグラフである。同図のｂにおいて、太い実線は、最大のゲインにより増幅されたデータ信号の信号レベルを示し、太い点線は、最小のゲインにより増幅されたデータ信号の信号レベルを示す。また、一点鎖線は基準レベルを示す。また、細い実線は、最大のゲインにより増幅されたノイズレベルを示し、細い点線は、最小のゲインにより増幅されたノイズレベルを示す。
ＰＶＴ条件の変化によりゲインが最大となった場合を考える。この場合において、基準レベルを固定とすると、図６におけるｂに示すように、増幅後のノイズレベルが基準レベルを超えてしまうおそれがある。この結果、ノイズがデータ信号であると誤って検出されるおそれがある。これに対して、信号検出器２００では、同図におけるａに示すように、基準レベルも同じゲインで増幅されるため、増幅後においてノイズレベルが基準レベル以下となり、誤検出を防止することができる。
また、ゲインが最小となった場合、基準レベルが固定値の信号検出器では、増幅後の信号レベルが基準レベル以下になり、データ信号が入力されているにも関わらず、データ信号が無いと誤って検出されるおそれがある。これに対して、信号検出器２００では、図６におけるａに示すように、基準レベルも同じゲインで増幅されるため、増幅後において信号レベルが基準レベルより大きくなり、誤検出を防止することができる。
［信号検出器の動作例］
図７は、第１の実施の形態における通信装置１００の動作の一例を示すフローチャートである。この動作は、例えば、通信装置１００に電源が投入されたときに開始する。通信装置１００におけるリミッティングアンプ２１０およびレプリカ回路２６０は、入力信号および基準信号を増幅する（ステップＳ９０１）。
そして、アンプ側振幅検出回路２２０およびレプリカ側振幅検出回路２５０は、増幅後の入力信号および基準信号の振幅を検出する（ステップＳ９０２）。コンパレータ２４０は、入力信号の振幅と、基準信号との振幅を比較して、データ信号の有無を検出する（ステップＳ９０３）。
また、信号処理部１３０は、データ信号が有るか否かを判断する（ステップＳ９０４）。データ信号が有る場合に（ステップＳ９０４：Ｙｅｓ）、信号処理部１３０は、所定の信号処理を行う（ステップＳ９０５）。データ信号が無い場合（ステップＳ９０４：Ｎｏ）、または、ステップＳ９０５の後、信号処理部１３０は、ステップＳ９０４に戻る。
このように、本技術の第１の実施の形態によれば、信号検出器２００は、入力信号および基準信号の両者を実質的に同一のゲインにより増幅して、両者を比較するため、ＰＶＴ条件によりゲインが増減した場合であっても信号の有無を正確に検出することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態の信号検出器２００では、全波整流回路２２１により振幅を検出していたが、全波整流回路２２１以外の回路により振幅を検出することもできる。例えば、信号検出器２００は、信号のピーク値を保持するピークホールド回路により振幅を検出してもよい。この第２の実施の形態の信号検出器２００は、ピークホールド回路により振幅を検出する点において第１の実施の形態と異なる。
図８は、第２の実施の形態におけるアンプ側振幅検出回路２２０の一構成例を示す回路図である。第２の実施の形態のアンプ側振幅検出回路２２０は、全波整流回路２２１の代わりにピークホールド回路２３０を備える。このピークホールド回路２３０は、コンパレータ２３１、ダイオード２３２、コンデンサ２３３、抵抗２３４およびオペアンプ２３５を備える。
コンパレータ２３１の非反転入力端子（＋）には、増幅後の正側入力信号および負側入力信号の一方が入力され、反転入力端子（−）は、オペアンプ２３５の反転入力端子（−）および出力端子とコンパレータ２４０とに接続される。また、コンパレータ２３１の出力端子は、ダイオード２３２のアノードに接続される。また、ダイオード２３２のカソードは、コンデンサ２３３および抵抗２３４と、オペアンプ２３５の非反転入力端子（＋）とに接続される。この構成により、増幅後の正側入力信号または負側入力信号のピーク値が振幅として、コンデンサ２３３に保持される。なお、第２の実施の形態のレプリカ側振幅検出回路２５０にも、アンプ側振幅検出回路２２０と同様に、ピークホールド回路が設けられる。
なお、アンプ側振幅検出回路２２０は、正側入力信号および負側入力信号の一方のピーク値のみを検出しているが、両方のピーク値を検出してもよい。この場合には、正側入力信号のピーク値を検出するピークホールド回路と、負側入力信号のピーク値を検出するピークホールド回路とがアンプ側振幅検出回路２２０に設けられる。また、これらのピークホールド回路の後段に、各ピーク値の平均値を求める回路が設けられる。
また、アンプ側振幅検出回路２２０は、差動信号をシングルエンド信号に変換してから、ピーク値を検出してもよい。この場合には、ピークホールド回路２３０の前段に、差動信号をシングルエンド信号に変換する変換回路がさらに設けられる。
このように、第２の実施の形態によれば、信号検出器２００は、入力信号および基準信号のピーク値を振幅として検出するピークホールド回路２３０を設けたため、クロック信号等の周期信号の有無を検出することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態の信号検出器２００では、リミッティングアンプ２１０およびレプリカ回路２６０のオフセット電圧を補償していなかった。しかし、このオフセット電圧が大きいと、出力信号のデューティ比が変動して、信号処理部１３０においてデューティエラーが生じるおそれがある。このため、オフセット電圧を補償するオフセット補償回路を設けることが望ましい。この第３の実施の形態の信号検出器２００は、オフセット補償回路を設けた点において第１の実施の形態と異なる。
図９は、第３の実施の形態におけるリミッティングアンプ２１０およびレプリカ回路２６０の一構成例を示す回路図である。同図におけるａは、第３の実施の形態におけるリミッティングアンプ２１０の一構成例を示す回路図であり、同図におけるｂは、第３の実施の形態におけるレプリカ回路２６０の一構成例を示す回路図である。
第３の実施の形態のリミッティングアンプ２１０は、オフセット補償回路２１３をさらに備える点において第１の実施の形態と異なる。オフセット補償回路２１３は、最終段の差動アンプ２１２から出力された信号を、１段目の差動アンプ２１２の入力端子に帰還させて、オフセット電圧を補償するものである。
ここで、オフセット電圧Ｖofsを考慮すると、前段アンプ２１１により増幅された信号の電圧Ｖoutは、次式により表される。
Ｖout＝Ｇａ×（Ｖin＋−Ｖin−＋Ｖofs）
上式において、Ｖin＋は、正側入力信号の電圧であり、Ｖin−は、負側入力信号の電圧である。
オフセット補償回路２１３は、最終段の差動アンプ２１２から出力された信号に基づいて、オフセット電圧Ｖofsを補償する電圧（−Ｖofs）を生成し、１段目に帰還させる。
また、第３の実施の形態のレプリカ回路２６０にもオフセット補償回路２６２がさらに設けられる。
なお、オフセット補償回路２１３は、特許請求の範囲に記載の入力側オフセット補償回路の一例であり、オフセット補償回路２６２は、特許請求の範囲に記載の基準側オフセット補償回路の一例である。
このように、本技術の第３の実施の形態によれば、信号検出器２００は、オフセット電圧を補償する電圧を生成して帰還させるオフセット補償回路２１３を設けたため、オフセット電圧によるエラーの発生を抑制することができる。
＜４．第４の実施の形態＞
上述の第３の実施の形態の信号検出器２００では、オフセット補償回路によりオフセット電圧を除去していた。このオフセット電圧は直流成分であるため、交流成分を優先して通過させるハイパスフィルタをオフセット補償回路の代わりに設けることによっても、オフセット電圧を除去することができる。この第４の実施の形態の信号検出器２００は、ハイパスフィルタによりオフセット電圧を除去する点において第３の実施の形態と異なる。
図１０は、第４の実施の形態におけるリミッティングアンプ２１０およびレプリカ回路２６０の一構成例を示す回路図である。同図におけるａは、第４の実施の形態におけるリミッティングアンプ２１０の一構成例を示す回路図であり、同図におけるｂは、第４の実施の形態におけるレプリカ回路２６０の一構成例を示す回路図である。
第４の実施の形態の前段アンプ２１１においては、差動アンプ２１２ごとに、コンデンサ２１５および抵抗２１６からなるハイパスフィルタ２１４が設けられる。後段アンプ２１８においても同様に、差動アンプ２１９ごとに、ハイパスフィルタ２１４が設けられる。なお、同図におけるａにおいて、１段目以外の抵抗２１６は、記載の便宜上、省略されている。なお、差動アンプ２１２ごとに、ハイパスフィルタ２１４を設けているが、この構成に限定されず、ハイパスフィルタ２１４の個数は必要に応じて変更することができる。例えば、２つの差動アンプ２１２ごとにハイパスフィルタ２１４を設けてもよい。
コンデンサ２１５および抵抗２１６は、正側および負側のそれぞれに設けられる。正側のコンデンサ２１５は、対応する差動アンプ２１２の正側の出力端子と、その後段の正側の入力端子との間に挿入される。負側のコンデンサ２１５も同様に、対応する差動アンプ２１２の負側の出力端子と、その後段の負側の入力端子との間に挿入される。正側の抵抗２１６の一端は、正側のコンデンサ２１５と差動アンプ２１２の負側の入力端子とに接続され、他端はコモン端子に接続される。負側の抵抗２１６も同様に、その一端が正側のコンデンサ２１５と差動アンプ２１２の負側の入力端子とに接続され、他端はコモン端子に接続される。これらのハイパスフィルタ２１４は、次式に表す遮断周波数ｆｃ以下の周波数の直流成分（オフセット成分など）を除去し、ｆｃより高い周波数の交流成分を通過させる。このように、交流成分を通過させ、アンプ同士を結合する回路は、ＡＣ結合とも呼ばれる。
Figure 0006711279
式１において、Ｒは抵抗２１５の抵抗値の合計であり、単位は、例えば、オーム（Ω）である。Ｃは、コンデンサ２１６の容量の合計であり、単位は、例えば、ファラッド（Ｆ）である。また、遮断周波数ｆｃの単位は、例えば、ヘルツ（Ｈｚ）である。
一方、レプリカ回路２６０においても、差動アンプ２６１ごとに、コンデンサ２６４および抵抗２６５からなるハイパスフィルタ２６３がさらに設けられる。これらの回路による遮断周波数は、前段アンプ２１１の遮断周波数と実質的に同一に設定される。なお、同図におけるｂにおいて、１段目以外の抵抗２６５は、記載の便宜上、省略されている。なお、差動アンプ２６１ごとに、ハイパスフィルタ２６３を設けているが、この構成に限定されず、ハイパスフィルタ２６３の個数は必要に応じて変更することができる。例えば、２つの差動アンプ２６１ごとにハイパスフィルタ２６３を設けてもよい。
なお、ハイパスフィルタ２１４は、特許請求の範囲に記載の入力側ハイパスフィルタの一例である。また、ハイパスフィルタ２６３は、特許請求の範囲に記載の基準側ハイパスフィルタの一例である。
図１１は、第４の実施の形態におけるリミッティングアンプ２１０およびレプリカ回路２６０のゲイン特性の一例を示すグラフである。同図における縦軸はゲインであり、横軸は、入力信号または基準信号の周波数である。また、実線は、リミッティングアンプ２１０のゲイン特性を示し、一点鎖線は、レプリカ回路２６０のゲイン特性を示す。
ＡＣ結合の遮断周波数ｆｃ以下の周波数帯域では、リミッティングアンプ２１０およびレプリカ回路２６０のゲインは、周波数に応じて変動する。一方、遮断周波数ｆｃより高く、ある周波数ｆｒ以下の周波数帯域では、周波数に関わらずに、ゲインが一定となる。ｆｒより高い周波数帯域では、レプリカ回路２６０のゲインが周波数に応じて変化し、リミッティングアンプ２１０およびレプリカ回路２６０のそれぞれのゲインが異なる値となる。このゲインが一定の周波数帯域内の周波数が、基準信号の周波数として用いられる。
ここで、式１を参照すると、抵抗値Ｒと容量Ｃとの積ＲＣを大きくすれば、遮断周波数ｆｃが低くなり、レプリカ回路２６０のゲインが一定となる周波数帯域を広くすることができるが、一方でレプリカ回路２６０の実装面積が大きくなる。しかし、消費電力低減のために基準信号を入力信号より低速とするのであれば、このような広帯域性は、あまり必要ではない。このため、レプリカ回路２６０のゲインが一定となる周波数帯域を十分に確保することができる範囲内で、ＲＣを小さく設計することにより、レプリカ回路２６０の回路規模を小面積にて実装することができる。
このように、本技術の第４の実施の形態によれば、ハイパスフィルタ２１４および２６３を設けたため、リミッティングアンプ２１０およびレプリカ回路２６０のオフセット電圧を除去して、オフセット電圧によるエラーの発生を抑制することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
なお、本技術は以下のような構成もとることができる。
（１）入力信号を所定のゲインにより増幅する入力信号増幅回路と、
前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅回路と、
前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較器と
を具備する信号検出器。
（２）前記入力信号および前記基準信号は、一定の周期で値が変化する周期信号であり、
前記基準信号の周波数は、前記入力信号より低い
前記（１）記載の信号検出器。
（３）前記増幅された入力信号の振幅を検出して前記比較器に前記信号レベルとして供給する入力信号振幅検出回路と、
前記増幅された基準信号の振幅を検出して前記比較器に前記信号レベルとして供給する基準信号振幅検出回路と
をさらに具備する前記（２）記載の信号検出器。
（４）前記入力信号振幅検出回路は、前記増幅された入力信号に対する全波整流により前記入力信号の振幅を検出し、
前記基準信号振幅検出回路は、前記増幅された基準信号に対する全波整流により前記基準信号の振幅を検出する
前記（３）記載の信号検出器。
（５）前記入力信号振幅検出回路は、前記増幅された入力信号のピーク値を前記入力信号の振幅として検出し、
前記基準信号振幅検出回路は、前記増幅された基準信号のピーク値を前記基準信号の振幅として検出する
前記（３）記載の信号検出器。
（６）前記入力信号増幅回路は、
前記入力信号を前記所定のゲインにより増幅する入力側アンプと、
前記増幅された入力信号に基づいて前記入力側アンプのオフセット電圧を補償する入力側オフセット補償回路と
を備え、
前記基準信号増幅回路は、
前記基準信号を前記所定のゲインにより増幅する基準側アンプと、
前記増幅された基準信号に基づいて前記基準側アンプのオフセット電圧を補償する基準側オフセット補償回路と
を備える前記（１）から（５）のいずれかに記載の信号検出器。
（７）前記入力信号増幅回路は、
前記入力信号を前記所定のゲインにより増幅する入力側アンプと、
所定の遮断周波数より高い高周波数成分を通過させる入力側ハイパスフィルタと
を備え、
前記基準信号増幅回路は、
前記基準信号を前記所定のゲインにより増幅する基準側アンプと、
前記所定の遮断周波数より高い高周波数成分を通過させる基準側ハイパスフィルタと
を備える前記（１）から（７）のいずれかに記載の信号検出器。
（８）入力信号を所定のゲインにより増幅する入力信号増幅回路と、
前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅回路と、
前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較器と
前記入力信号の信号レベルが前記基準信号より高いことを示す前記検出信号が出力された場合には前記増幅された入力信号に対する所定の信号処理を行う信号処理部と
を具備する電子装置。
（９）入力信号増幅回路が、入力信号を所定のゲインにより増幅する入力信号増幅手順と、
基準信号増幅回路が、前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅手順と、
比較器が、前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較手順と
を具備する信号検出器の制御方法。
１００ 通信装置
１１０ 光電変換部
１１１ フォトダイオード
１２０ 電流電圧変換回路
１３０ 信号処理部
１４０ 基準信号生成部
２００ 信号検出器
２１０ リミッティングアンプ
２１１ 前段アンプ
２１２、２１９、２６１ 差動アンプ
２１３、２６２ オフセット補償回路
２１４、２６３ ハイパスフィルタ
２１５、２２４、２３３、２６４ コンデンサ
２１６、２３４、２６５ 抵抗
２１８ 後段アンプ
２２０ アンプ側振幅検出回路
２２１ 全波整流回路
２２２、２２３ 差動トランジスタ
２２５ 定電流源
２３０ ピークホールド回路
２３１ コンパレータ
２３２ ダイオード
２３５ オペアンプ
２４０ コンパレータ
２５０ レプリカ側振幅検出回路
２６０ レプリカ回路

Claims (8)

  1. 入力信号を所定のゲインにより増幅する入力信号増幅回路と、
    前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅回路と、
    前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較器と
    を具備し、
    前記入力信号および前記基準信号は、一定の周期で値が変化する周期信号であり、
    前記基準信号の周波数は、前記入力信号の周波数より低い
    信号検出器。
  2. 前記増幅された入力信号の振幅を検出して前記比較器に前記信号レベルとして供給する入力信号振幅検出回路と、
    前記増幅された基準信号の振幅を検出して前記比較器に前記信号レベルとして供給する基準信号振幅検出回路と
    をさらに具備する請求項１記載の信号検出器。
  3. 前記入力信号振幅検出回路は、前記増幅された入力信号に対する全波整流により前記入力信号の振幅を検出し、
    前記基準信号振幅検出回路は、前記増幅された基準信号に対する全波整流により前記基準信号の振幅を検出する
    請求項２記載の信号検出器。
  4. 前記入力信号振幅検出回路は、前記増幅された入力信号のピーク値を前記入力信号の振幅として検出し、
    前記基準信号振幅検出回路は、前記増幅された基準信号のピーク値を前記基準信号の振幅として検出する
    請求項２記載の信号検出器。
  5. 前記入力信号増幅回路は、
    前記入力信号を前記所定のゲインにより増幅する所定段数の入力側アンプと、
    前記所定段数の入力側アンプのうち最終段の入力側アンプにより出力された信号に基づいて前記入力側アンプのオフセット電圧を補償する入力側オフセット補償回路と
    を備え、
    前記基準信号増幅回路は、
    前記基準信号を前記所定のゲインにより増幅する所定段数の基準側アンプと、
    前記所定段数の基準側アンプのうち最終段の基準側アンプにより出力された信号に基づいて前記基準側アンプのオフセット電圧を補償する基準側オフセット補償回路と
    を備える請求項１から４のいずれかに記載の信号検出器。
  6. 前記入力信号増幅回路は、
    前記入力信号を前記所定のゲインにより増幅する入力側アンプと、
    所定の遮断周波数より高い高周波数成分を通過させる入力側ハイパスフィルタと
    を備え、
    前記基準信号増幅回路は、
    前記基準信号を前記所定のゲインにより増幅する基準側アンプと、
    前記所定の遮断周波数より高い高周波数成分を通過させる基準側ハイパスフィルタと
    を備える請求項１から５のいずれかに記載の信号検出器。
  7. 入力信号を所定のゲインにより増幅する入力信号増幅回路と、
    前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅回路と、
    前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較器と
    前記入力信号の信号レベルが前記基準信号より高いことを示す前記検出信号が出力された場合には前記増幅された入力信号に対する所定の信号処理を行う信号処理部と
    を具備し、
    前記入力信号および前記基準信号は、一定の周期で値が変化する周期信号であり、
    前記基準信号の周波数は、前記入力信号の周波数より低い
    電子装置。
  8. 入力信号増幅回路が、入力信号を所定のゲインにより増幅する入力信号増幅手順と、
    基準信号増幅回路が、前記所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する基準信号増幅手順と、
    比較器が、前記増幅された入力信号と前記増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する比較手順と
    を具備し、
    前記入力信号および前記基準信号は、一定の周期で値が変化する周期信号であり、
    前記基準信号の周波数は、前記入力信号の周波数より低い
    信号検出器の制御方法。
JP2016565975A 2014-12-22 2015-10-07 信号検出器、電子装置、および、信号検出器の制御方法 Active JP6711279B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014258192 2014-12-22
JP2014258192 2014-12-22
PCT/JP2015/078513 WO2016103845A1 (ja) 2014-12-22 2015-10-07 信号検出器、電子装置、および、信号検出器の制御方法

Publications (2)

Publication Number Publication Date
JPWO2016103845A1 JPWO2016103845A1 (ja) 2017-09-28
JP6711279B2 true JP6711279B2 (ja) 2020-06-17

Family

ID=56149882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016565975A Active JP6711279B2 (ja) 2014-12-22 2015-10-07 信号検出器、電子装置、および、信号検出器の制御方法

Country Status (3)

Country Link
US (1) US10444261B2 (ja)
JP (1) JP6711279B2 (ja)
WO (1) WO2016103845A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10972093B2 (en) 2018-01-30 2021-04-06 Delta Electronics, Inc. Auxiliary circuit and power converter

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US664816A (en) * 1900-04-19 1900-12-25 Grosvenor B Emmons Pneumatic shuttle and picker-staff buffer for looms.
JP3232622B2 (ja) 1992-01-30 2001-11-26 住友電気工業株式会社 光信号入力断検出回路
JP3502264B2 (ja) * 1998-06-10 2004-03-02 株式会社沖コムテック 受信装置
US7696823B2 (en) * 1999-05-26 2010-04-13 Broadcom Corporation System and method for linearizing a CMOS differential pair
US6961546B1 (en) * 1999-10-21 2005-11-01 Broadcom Corporation Adaptive radio transceiver with offset PLL with subsampling mixers
JP3719119B2 (ja) 2000-09-27 2005-11-24 日本電気株式会社 光受信装置
JP3737058B2 (ja) * 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路
US6664816B1 (en) * 2002-05-29 2003-12-16 Lsi Logic Corporation Signal amplitude comparator
DE10231183A1 (de) * 2002-07-10 2004-01-29 Infineon Technologies Ag Verstärkerschaltung
KR100484257B1 (ko) * 2002-09-12 2005-04-22 주식회사 하이닉스반도체 반도체 소자의 차동증폭형 입력 버퍼
JP4054727B2 (ja) * 2003-07-14 2008-03-05 株式会社リコー 出力バッファ回路及び出力バッファ回路を使用したインタフェース回路
JP2005039568A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 信号検出機能付き増幅回路
JP4727187B2 (ja) * 2004-08-31 2011-07-20 ルネサスエレクトロニクス株式会社 光電流・電圧変換回路
US7809052B2 (en) * 2006-07-27 2010-10-05 Cypress Semiconductor Corporation Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board
JP2011041058A (ja) 2009-08-12 2011-02-24 Rohm Co Ltd 受信回路
WO2012098754A1 (ja) * 2011-01-19 2012-07-26 三菱電機株式会社 出力モード切替増幅器
JP5877168B2 (ja) 2013-02-07 2016-03-02 パナソニック株式会社 多段差動増幅器

Also Published As

Publication number Publication date
US10444261B2 (en) 2019-10-15
US20180024170A1 (en) 2018-01-25
WO2016103845A1 (ja) 2016-06-30
JPWO2016103845A1 (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP6011273B2 (ja) 増幅器
US11099065B2 (en) Method and system for balancing optical receiver
CN104737442B (zh) 跨阻抗型电子装置、具有此装置的光纤通信系统及操作此装置的方法
KR100866091B1 (ko) 문턱 전압을 수렴시키는 광수신 장치, 이를 이용하는광수신 오디오 장치 및 광통신 장치
JP2014192895A (ja) アバランシェフォトダイオード及びＳｉＰＭのための差動光受信器
US9263993B2 (en) Low pass filter with common-mode noise reduction
US8994457B2 (en) Transimpedance amplifier
US7787780B2 (en) Optical signal receiving circuit
US10498461B1 (en) Optical receivers with dc cancellation bias circuit and embedded offset cancellation
JP2020005124A (ja) トランスインピーダンスアンプ
KR20150095060A (ko) 공통 모드 궤환 회로를 포함하는 완전 차동 신호 시스템
US20150270840A1 (en) Current detection circuit and pile-up detection circuit
US7436165B2 (en) Device for measuring very short current pulses
JP6711279B2 (ja) 信号検出器、電子装置、および、信号検出器の制御方法
CN110546883B (zh) 跨阻放大器电路
TW201824767A (zh) 訊號偵測器
US7782095B2 (en) Signal comparison circuit
US9787284B2 (en) Waveform shaping filter and radiation detection device
JP2017108339A (ja) 検出装置
JP4791435B2 (ja) 直流成分キャンセル回路
JP4060597B2 (ja) パルス幅検出回路及び受信回路
CN114665826B (zh) 一种提高电源电压抑制比的非全差分电路系统
CN116566333A (zh) 提高跨阻放大器电源抑制比的电路
US9529023B2 (en) Signal analysis circuit and signal analysis method thereof
JP2010010817A (ja) パルス通信受信回路および電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200511

R151 Written notification of patent or utility model registration

Ref document number: 6711279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151