JP2011041058A - 受信回路 - Google Patents

Abstract

【課題】互いに異なる時間帯に送信された高速の第１の光パルス信号と第１の光パルス信号よりも低速の第２の光パルス信号とを高精度に受信することが可能な受信回路を提供する。
【解決手段】受信回路１００は、フォトダイオード１から出力された電流信号ＩＳを差動の電圧信号ＶＳｐ，ＶＳｎに変換するための第１の増幅回路１０と、第１の増幅回路１０の出力側に互いに並列に設けられた第２および第３の増幅回路２０，３０とを含む。第２の増幅回路２０は高速信号用のリミッティングアンプである。第３の増幅回路３０は、電圧信号ＶＳｐ，ＶＳｎのピーク値を検出するピークホールド回路４０と比較器４５とを含む。比較器４５は、ピークホールド回路４０の出力を分圧した値と、電圧信号ＶＳｐ，ＶＳｎの信号強度とを比較することによって、電圧信号ＶＳｐ，ＶＳｎが低速かつ低デューティ比の場合であってもその論理レベルを正確に検知できる。
【選択図】図１

Description

この発明は、光パルス信号を受信するための受信回路に関する。

ＩｒＤＡ（Infrared Data Association）規格に基づく赤外線通信は、携帯電話機などでのデータ交換に広く用いられている。ＩｒＤＡ規格には様々な方式がある。ＩｒＤＡが最初にリリースした方式はＳＩＲ（Serial Infra Red）規格と呼ばれる。現在、最も高速のデータ通信を可能にする方式はＧｉｇａ−ＩＲ規格と呼ばれる。Ｇｉｇａ−ＩＲ規格では、毎秒１ギガビットのデータ転送が可能になる。

ＩｒＤＡ規格に従った通信機器（ＩｒＤＡ機器）によってデータ通信が行われる場合、送信側のＩｒＤＡ機器は、最初に、周辺の通信可能な機器を検索する装置発見手順（Device Discovery）を行う。これによって、送信側のＩｒＤＡ機器は周辺にある装置の名称や機能を知ることができる。次に、全てのＩｒＤＡ機器が実装している９６００ｂｐｓの通信速度で、送信側と受信側とでお互いの通信速度やパケットサイズなどの通信能力を交換する折衝（Negotiation）が行われる。９６００ｂｐｓの通信速度は、ＳＩＲ規格のうちで最も低速のものである。ＳＩＲ規格では、省電力化のために各ビットタイム中の信号のパルス幅（発光素子の発光時間）は１．６３μ秒に定められている。折衝後に、お互いが共通に有する最も高速で効率の良い通信速度とパケットサイズを使用して通信が行なわれる。したがって、各ＩｒＤＡ機器に設けられた受信回路は、低速の９６００ｂｐｓの光パルス信号と、Ｇｉｇａ−ＩＲ規格などの高速の光パルス信号の両方を受信できる必要がある。

特開昭６４−７８５３９号公報（特許文献１）は、高速ディジタルデータと低速ディジタルデータとをアナログ加算により重畳した光伝送信号を受信して電気信号に変換する光受信回路に関する技術を開示する。この文献の光受信回路は、高速データ受信用プリアンプと低速データ受信用プリアンプとが受光素子の出力ノードに対して並列に設置された構成を有する。高速データ受信用プリアンプは、帰還抵抗を比較的小さく設定することによってその周波数帯域が広帯域に設定される。低速データ受信用プリアンプは、帰還抵抗を比較的大きく設定することによってその周波数帯域が低帯域に設定される。

特開昭６４−７８５３９号公報

上記の特許文献に記載の受信回路は、低速データ信号と高速データ信号とが重畳されて送信されたときに、両信号を分離して高精度に検出するためのものである。この場合、広帯域のプリアンプのみを用いて十分な受信感度で低速データ信号を受信しようとすると、高速データ信号の振幅を犠牲にして低速データ信号の振幅を増大させなければならないという問題がある。

これに対して、ＩｒＤＡ規格に従った受信回路は、折衝時に低速信号を使った通信を行ない、その後に高速信号を使った通信を行なうので、低速データと高速データとを同時に受信する必要はない。このような場合に、上記の特許文献のように低速信号を受信するための低帯域のプリアンプと高速信号を受信するための広帯域のプリアンプとを設けると、無駄に受信回路の面積を増大させることになってしまう。

この発明の目的は、互いに異なる時間帯に送信された高速の第１の光パルス信号と第１の光パルス信号よりも低速の第２の光パルス信号とを、高精度に受信することが可能な受信回路を提供することである。

この発明は要約すれば受信回路であって、光電変換素子と、第１〜第３の増幅回路とを備える。光電変換素子は、第１の光パルス信号および第１の光パスル信号よりも低速の第２の光パルス信号を電流信号に変換する。第１の増幅回路は、光電変換素子から出力された電流信号を増幅して電圧信号に変換する。第２の増幅回路は、光電変換素子に第１の光パルス信号が入力されたときに、第１の増幅回路から出力された電圧信号を増幅する。第３の増幅回路は、第１の増幅回路の出力ノードに対して第２の増幅回路と並列に設けられ、光電変換素子に第２の光パルス信号が入力されたときに、第１の増幅回路から出力された電圧信号を増幅する。受信回路は、第１の時間帯に第１の光パルス信号を受信し、第１の時間帯と異なる第２の時間帯に第２の光パルス信号を受信する。

好ましくは、受信回路は、第１および第３の増幅回路の間に設けられた低域通過フィルタをさらに備える。この場合、低域通過フィルタは、光電変換素子に第１の光パルス信号が入力されたときに、第１の増幅回路から出力された電圧信号を阻止する。さらに、低域通過フィルタは、光電変換素子に第２の光パルス信号が入力されたときに、第１の増幅回路から出力された電圧信号を通過させる。

好ましくは、第３の増幅回路は、第１の増幅回路の出力信号のピーク値を保持するピークホールド回路を含む。

好ましくは、第３の増幅回路は、第１の増幅回路の出力信号とピークホールド回路の出力を分圧した信号とを比較し、比較結果を出力する比較器をさらに含む。

好ましくは、第１の増幅回路は、第１の増幅部と、第１のオフセット調整回路と、スイッチとを含む。第１の増幅部は、入力された電流信号を増幅して電圧信号に変換する。第１のオフセット調整回路は、第１の増幅部の出力信号を検出し、検出した出力信号のオフセット成分を調整する。スイッチは、光電変換素子に第１の光パルス信号が入力されたときに第１のオフセット調整回路によるオフセット調整機能を有効にし、光電変換素子に第２の光パルス信号が入力されたときに第１のオフセット調整回路によるオフセット調整機能を無効にするように外部から切替可能である。

好ましくは、第２の増幅回路は、第２の増幅部と、第２のオフセット調整回路とを含む。第２の増幅部は、入力信号をその電圧レベルによらず一定の電圧レベルまで増幅する。第２のオフセット調整回路は、第２の増幅部の出力信号を検出し、検出した出力信号のオフセット成分を調整する。

この発明によれば、受信回路は、光電変換素子から出力された微弱な電流信号を電圧信号に変換するための第１の増幅回路と、第１の増幅回路の出力側で互いに並列に設けられた高速信号用の第２の増幅回路および低速信号用の第３の増幅回路とを含む。したがって、この受信回路は、高速の第１の光パルス信号と、第１の光パルス信号よりも低速の第２の光パルス信号とを高精度に受信することができる。

この発明の実施の形態１による受信回路１００の構成を示すブロック図である。 図１の第１の増幅回路１０の構成の一例を示すブロック図である。 図２の第２の増幅回路２０の構成の一例を示すブロック図である。 図３の増幅回路２０の入出力信号波形を模式的に示す図である。 図３の増幅回路２０の出力信号波形の実測例を示す図である。 図１の受信回路１００の各部の電圧波形を示す図である。 この発明の実施の形態２による受信回路１００Ａの構成を示すブロック図である。 図７の第１の増幅回路１０Ａの構成の一例を示すブロック図である。

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

＜実施の形態１＞
図１は、この発明の実施の形態１による受信回路１００の構成を示すブロック図である。図１を参照して、受信回路１００は、ＩｒＤＡ規格に従った光（赤外線）パルス信号を受信する。受信回路１００は、フォトダイオード１（光電変換素子）と、抵抗素子２と、コンデンサ３と、第１の増幅回路１０と、第２の増幅回路２０と、ローパスフィルタ５０と、第３の増幅回路３０と、コンデンサ４ｐ，４ｎ，５とを含む。以下、各構成要素について説明する。

［フォトダイオード１］
フォトダイオード１は、受信した光パルス信号を電流信号ＩＳに変換する。フォトダイオード１のカソードは、抵抗素子２を介して電源ノードＶｃｃと接続される。フォトダイオード１のアノードは、第１の増幅回路１０の入力ノードに接続されるとともに、コンデンサ３を介して接地ノードＧＮＤに接続される。

既に説明したように、フォトダイオード１は、Ｇｉｇａ−ＩＲ規格に従った１Ｇｂｐｓの高速の第１の光パルス信号ＯＳ１を受信する場合と、第１の光パルス信号ＯＳ１を受信する前の折衝時に９６００ｂｐｓの低速の第２の光パルス信号ＯＳ２を受信する場合とがあるものとする。この場合、高速の第１の光パルス信号ＯＳ１のデューティ比は５０％である。これに対して、９６００ｂｐｓの低速の第１の光パルス信号ＯＳ２については、省電力化のために各ビット周期中の信号のパルス幅（送信側の発光素子の発光時間）が１．６３μ秒に定められている。したがって、低速の第２の光パルス信号ＯＳ２のデューティ比は１／６４となり、高速の第２の光パルス信号ＯＳ１に比べてかなり小さくなる。

［第１の増幅回路１０：トランスインピーダンス回路］
図２は、図１の第１の増幅回路１０（トランスインピーダンス回路）の構成の一例を示すブロック図である。図１、図２を参照して、第１の増幅回路１０は、フォトダイオード１から出力された微弱な電流信号ＩＳを増幅して、差動の電圧信号ＶＳｐ，ＶＳｎに変換する。

たとえば、第１の増幅回路１０は、図２に示すように、トランスインピーダンスアンプ１１（ＴＩＡ）と、差動増幅器１２と、出力バッファ１３と、オフセット調整回路１５（第１のオフセット調整回路）とを含む。

トランスインピーダンスアンプ１１は、電流信号ＩＳを増幅し、差動の電圧信号に変換する。差動増幅器１２は、トランスインピーダンスアンプ１１から出力された差動の電圧信号をさらに増幅して、出力バッファ１３に出力する。出力バッファ１３は、インピーダンス・マッチングのために設けられ、ＣＭＬ（Current Mode Logic）によって構成される。出力バッファ１３は、差動増幅器１２の出力信号を受け、差動の電圧信号ＶＳｐ，ＶＳｎとして後段の第２および第３の増幅回路２０，３０に向けて出力する。

オフセット調整回路１５は、フォトダイオード１の受光信号の強度が増大したときに、受光信号の直流成分（オフセット成分）によって各増幅器１１，１２，１３が飽和しないように設けられている。図２の増幅回路１０の場合、オフセット調整回路１５は、差動増幅器１２の出力信号を検出し、検出した出力信号のオフセット成分が所定の電圧値（たとえば、０電圧）になるように調整する。たとえば、オフセット調整回路１５は、検出した出力信号のオフセット成分をローパスフィルタなどによって抽出し、抽出したオフセット成分に比例した制御信号ＣＴＬ１をトランスインピーダンスアンプ１１の入力ノードにフィードバックする。

制御信号ＣＴＬ１は、トランスインピーダンスアンプ１１の入力ノードに代えて、差動増幅器１２の出力信号のオフセット成分を調整可能であれば、トランスインピーダンスアンプ１１または差動増幅器１２の内部回路にフィードバックすることもできる。たとえば、差動対のバイアス電流を生成する電流源用トランジスタのゲート電極や、負荷トランジスタのゲート電極などに制御信号ＣＴＬ１をフィードバックしてもよい。すなわち、制御信号ＣＴＬ１は、トランスインピーダンスアンプ１１および差動増幅器１２を含む第１の増幅部１４のうち、オフセット成分を調整可能ないずれかのノードにフィードバックすることができる。

［第２の増幅回路２０：リミッティングアンプ（高速信号用）］
図３は、図２の第２の増幅回路２０の構成の一例を示すブロック図である。図１、図３を参照して、第２の増幅回路２０は、交流結合用のコンデンサ４ｐ，４ｎを介して第１の増幅回路１０の出力ノードと接続される。第２の増幅回路２０は、第１の増幅回路１０から出力された電圧信号ＶＳｐ，ＶＳｎの交流成分をその大きさによらず一定の電圧振幅になるように増幅して出力するリミッティングアンプである。

たとえば、第２の増幅回路２０は、図３に示すように、入力バッファ２１と、縦続接続された３段の差動増幅器２２，２３，２４と、出力バッファ２５と、オフセット調整回路２７（第２のオフセット調整回路）とを含む。以下、３段の差動増幅器２２，２３，２４を総称する場合、差動増幅部２６（第２の増幅部）と記載する。差動増幅部２６は、入力バッファ２１を介して入力された信号を電源電圧レベルまで増幅することによって一定の電圧振幅の信号を生成する。出力バッファ１３は、インピーダンス・マッチングのために設けられ、ＣＭＬによって構成される。出力バッファ１３は、差動増幅部２６の出力信号を受け、差動の電圧信号ＶＳ１ｐ，ＶＳ１ｎとして後段のコントローラ１１０に出力する。

差動増幅部２６は、３段の差動増幅器２２，２３，２４がコンデンサを介さずに直結された構成となっているため、各差動増幅器を構成するトランジスタの製造ばらつきなどによってオフセット電圧（直流電圧）が生じることがある。このオフセット電圧によって最終段の差動増幅器２４が飽和すると入力パルス信号を正しく増幅できなくなるので、第２の増幅回路２０には、オフセット調整回路２７が設けられている。

オフセット調整回路２７は、差動増幅部２６の出力信号を検出し、検出した出力信号のオフセット成分が所定の電圧値（たとえば、０電圧）になるように調整する。具体的には、オフセット調整回路２７は、検出した出力信号のオフセット成分をたとえばローパスフィルタによって抽出し、抽出したオフセット成分に比例した制御信号ＣＴＬ２（第２の制御信号）を差動増幅部２６を構成する初段の差動増幅器２２の内部回路にフィードバックする。制御信号ＣＴＬ２をフィードバックする箇所は、差動増幅器２２の出力信号のオフセット成分を調整可能な箇所であればよく、たとえば、差動対のバイアス電流を生成する電流源用トランジスタのゲート電極や負荷トランジスタのゲート電極などに、制御信号ＣＴＬ２がフィードバックされる。

［オフセット調整回路の問題点］
オフセット調整回路を有した増幅回路２０（リミッティングアンプ）に、９６００ｂｐｓの光パルス信号ＯＳ２に対応した低デューティ比の電圧信号が入力されたとき、増幅回路２０の出力波形が異常になる場合がある。以下、この現象について説明する。

図４は、図３の増幅回路２０の入出力信号波形を模式的に示す図である。図４（Ａ）は、入力信号のデューティ比が５０％の場合の入出力信号波形を示し、図４（Ｂ）は、入力信号のデューティ比が５０％より小さい場合の入出力信号波形を示す。ここで、デューティ比は、１ビット周期のうち信号がハイレベルとなる時間（送信側の発光素子の発光時間）の割合である。図４（Ａ）、（Ｂ）のいずれの場合も、入力信号の０レベルは、ハイ（Ｈ）レベルの電圧とロー（Ｌ）レベルの電圧とのちょうど真ん中の値になっている。

図３のオフセット調整回路２７によって抽出された直流成分（オフセット成分）は、入力信号波形の時間平均になる。したがって、図４（Ａ）のように入力信号のデューティ比が５０％の場合は、直流成分は０レベルに等しい。図３の増幅回路２０の出力信号は入力信号から直流成分が除去された交流成分になるので、図４（Ａ）のように出力信号は入力信号に等しくなる。

一方、図４（Ｂ）のように入力信号のデューティ比が５０％より小さい場合は、入力信号が時間平均された直流成分の電圧値は０レベルより低くなる。以下、０レベルと直流成分の電圧値との差をΔＶとする。この場合、図３の増幅回路２０の出力信号は、入力信号から直流成分が除去された交流成分になるので、図４（Ｂ）のように出力信号は入力信号をΔＶだけ＋方向にシフトさせた値になる。したがって、図４（Ａ）の場合と比べると、図４（Ｂ）の場合の出力信号の０レベルの値は、ローレベルの電圧値により近い値になる。出力信号の０レベルの値は、入力信号のデューティ比が小さくなるほどローレベルの電圧値に近い値になる。

図５は、図３の増幅回路２０の出力信号波形の実測例を示す図である。図５（Ａ）は、９６００ｂｐｓでデューティ比５０％の信号が入力された場合の増幅回路２０の出力波形を示し、図５（Ｂ）は９６００ｂｐｓでパルス幅が１．４μ秒の信号が入力された場合の増幅回路２０の出力波形を示す。図５（Ｂ）の信号波形は、ＩｒＤＡ規格に従ってデータ通信をするときに折衝時で用いられる低速の信号波形を模擬したものである。

図５（Ａ）のようにデューティ比が５０％の場合には入力信号波形に応じた正常な出力信号波形が得られる。これに対して、図５（Ｂ）のようにデューティ比が１．３％（パルス幅：１．４μ秒）のように小さな値の場合には、異常な電圧波形が出力される。この理由は次のように考えられる。

図４で説明したように入力信号のデューティ比が小さいほど、図３のオフセット調整回路２７で検出する直流成分（オフセット成分）の電圧値は、入力信号の０レベルよりも小さい値になり、ローレベルの電圧値に近付く。図５（Ｂ）のようにデューティ比が１．３％の場合には、直流成分の電圧値はローレベルの電圧値にほぼ等しくなる。この結果、増幅回路２０は、ローレベルの信号に含まれるノイズ成分を拾って増幅することになる。増幅回路２０のようなリミッティングアンプは高感度の増幅器であるので、ノイズ成分は電源電圧レベルまで増幅されることになり、出力波形が異常になってしまう。

この問題を解決するために、図１の受信回路１００は、低速の９６００ｂｐｓの光パルス信号ＯＳ２に対応した低速かつ低デューティ比の電圧信号の増幅のために、第３の増幅回路３０が第２の増幅回路２０と別個に設けられる。第２の増幅回路２０はＧｉｇａ−ＩＲ規格の光パルス信号ＯＳ１に対応した高速の電圧信号の増幅専用に用いられる。

なお、第１の増幅回路１０（トランスインピーダンス回路）は、図２に示すようにオフセット調整回路１５が設けられていても、上記のような問題が生じ難い。第１の理由は、フォトダイオード１で受光する低速かつ低デューティ比の光パルス信号ＯＳ２の交流成分の振幅が十分に大きければ、オフセット調整後の増幅回路１０の０レベルとローレベルの電圧差をノイズに比べて十分な大きさに保つことができるからである。第２に、第１の増幅回路１０（トランスインピーダンス回路）は、第２の増幅回路２０（リミッティングアンプ）のような高感度の増幅回路ではないので、出力信号が異常になるほどノイズ成分が増幅されることがほとんどないからである。

［第３の増幅回路３０：低速信号用］
再び図１を参照して、低速信号用の第３の増幅回路３０は、ローパスフィルタ５０および交流結合用のコンデンサ５を介して、第１の増幅回路１０の出力ノードと接続される。第３の増幅回路３０は、第１の増幅回路１０の出力ノードに対して第２の増幅回路２０と並列に配置される。

ローパスフィルタ５０は、抵抗素子５１，５２と、コンデンサ５３とを含む。抵抗素子５１，５２は、第１の増幅回路１０の正側の出力ノードＮＡと交流結合用のコンデンサ５との間に直列に接続される。抵抗素子５１，５２は、コンデンサ５を介して第３の増幅回路の入力ノードＮＣに接続される。コンデンサ５３は、抵抗素子５１，５２の接続ノードＮＢと接地ノードＧＮＤとの間に接続される。

抵抗素子５１，５２の抵抗値およびコンデンサ５３の容量は、ローパスフィルタ５０によって、Ｇｉｇａ−ＩＲ規格の光パルス信号ＯＳ１に対応した高速の電圧信号の入力が阻止され、光パルス信号ＯＳ２の対応した低速の電圧信号が通過するように設定される。これにより、低速光パルス信号ＯＳ２の受信時には、対応の低速信号から高周波ノイズを除去することができる。高速光パルス信号ＯＳ１の受信時には、第３の増幅回路３０の影響を抑制することができる。ローパスフィルタ５０を通過した低速の電圧信号のうち直流成分はコンデンサ５によって遮断され、残りの交流成分が第３の増幅回路３０の入力ノードＮＣに入力される。

第３の増幅回路３０は、ピークホールド回路４０と、抵抗素子３１，３２，３３と、コンデンサ３４，３５と、抵抗分割回路３６と、比較器４５とを含む。

ピークホールド回路４０は、入力電圧の最大値を検出して保持し、保持した電圧を出力する。図１に示すように、ピークホールド回路４０は、演算増幅器４１と、ダイオード４２と、電圧ホールド用のコンデンサ４３とを含む。演算増幅器４１の非反転入力端子は増幅回路３０の入力ノードＮＣに接続される。したがって、演算増幅器４１の非反転入力端子はローパスフィルタ５０を通過した低速の電圧信号の交流成分を受けることになる。ダイオード４２のアノードは演算増幅器４１の出力端子に接続される。ダイオード４２のカソードは、演算増幅器４１の反転入力端子に接続される。コンデンサ４３は、ダイオード４２のカソードと後述する分圧ノードＮＥとの間に接続される。

ピークホールド回路４０において、入力ノードＮＣの電圧がコンデンサ４３の電圧よりも大きい場合には、演算増幅器４１の非反転入力端子の電圧が反転入力端子の電圧よりも大きいので、演算増幅器４１の出力が増加しダイオード４２が順方向にバイアスされる。この結果、演算増幅器４１はゲイン１のバッファになるので、コンデンサ４３は入力ノードＮＣの電圧まで充電される。一方、入力ノードＮＣの電圧がコンデンサ４３の電圧よりも小さい場合には、演算増幅器４１の非反転入力端子の電圧が反転入力端子の電圧よりも小さいので、演算増幅器４１の出力が減少しダイオード４２が逆方向にバイアスされる。この結果、コンデンサ４３は演算増幅器４１の出力端子との間がオープン状態になるので、コンデンサ４３の電圧は保持される。

抵抗素子３１，３２は、この順で電源ノードＶｃｃと接地ノードＧＮＤとの間に直列に接続され、電源電圧を分圧する分圧回路として用いられる。抵抗素子３１，３２の接続ノード（分圧ノードＮＥと称する）の電圧（分圧電圧ＶＥと称する）は、電源電圧を抵抗素子３１，３２の抵抗値の比で分圧した値に等しい。分圧ノードＮＥは、抵抗素子３３を介して演算増幅器４１の非反転入力端子に接続される。したがって、演算増幅器４１の非反転入力端子には、コンデンサ５を介して入力ノードＮＣに入力された交流成分に加えて、直流の分圧電圧ＶＥが入力される。分圧電圧ＶＥは、演算増幅器４１を動作させるのに最適なバイアス電圧に設定される。コンデンサ３４は、抵抗素子３２と並列に接続され、電源ノイズを除去するとともに演算増幅器４１に入力される分圧電圧ＶＥを安定化する。

抵抗分割回路３６は、コンデンサ４３と並列に接続され、コンデンサ４３の電圧（すなわち、ピークホールド回路４０の出力電圧）を分圧する。抵抗分割回路３６の分圧比は通常、０．５に設定される。コンデンサ３５は、抵抗分割回路３６の出力ノードと分圧ノードＮＥとの間に接続され、抵抗分割回路３６から出力された電圧の高周波ノイズを除去するとともにをその電圧値を安定化する。

比較器４５の非反転入力端子はピークホールド回路４０の入力ノードＮＣに接続され、反転入力端子は抵抗分割回路３６の出力ノードに接続される。これによって、比較器４５は、光パルス信号ＯＳ２の対応した低速の電圧信号の交流成分と、そのピーク値を所定の分圧比に分圧した基準電圧とを比較する。比較器４５は、低速の電圧信号の交流成分の大きさが基準電圧よりも大きいときハイレベルの出力信号ＶＳ２をコントローラ１１０に出力し、逆に低速の電圧信号の交流成分の大きさが基準電圧よりも小さいときローレベルの出力信号ＶＳ２をコントローラ１１０に出力する。

以上をまとめると、第３の増幅回路３０は、９６００ｂｐｓの光パルス信号ＯＳ２の対応した低速の電圧信号を受け、そのピーク値を検出する。そして、第３の増幅回路３０は、受信した低速の電圧信号の論理レベルを、検出したピーク値を分圧した基準電圧との大小関係に基づいて判定する。この場合、基準電圧は、受信した低速の電圧信号のデューティ比によらず一定になるので、低速の電圧信号の論理レベルを正確に判定することができる。

図６は、図１の受信回路１００の各部の電圧波形を示す図である。
図６（Ａ）は、図１の出力ノードＮＡの電圧波形を示す。図６（Ａ）に示すように、第１の増幅回路１０から、９６００ｂｐｓの光パルス信号ＯＳ２の対応したパルス幅１．４μ秒のパルス電圧が出力される。

図６（Ｂ）は、図１の接続ノードＮＢの電圧波形を示す。図６（Ｂ）に示すように、ローパスフィルタ５０によって図６（Ａ）に示された電圧波形の高周波ノイズが除去される。

図６（Ｃ）は、図１の入力ノードＮＣの電圧波形を示す。図６（Ｃ）の電圧波形は、図６（Ｂ）の電圧波形の交流成分に、分圧ノードＮＥにおける分圧電圧ＶＥを加算した値に等しい。

図６（Ｄ）は、図１の比較器４５の出力ノードＮＤの電圧波形を示す。図６（Ｄ）に示すように、比較器４５は、図６（Ｃ）に示す入力ノードＮＣの電圧波形に応じた比較結果を出力する。

［まとめ］
以上のとおり、実施の形態１による受信回路１００は、互いに異なる時間帯に送信された高速の第１の光パルス信号ＯＳ１と第１の光パルス信号よりも低速かつ低デューティ比の第２の光パルス信号ＯＳ２とを、高精度に受信するための回路である。受信回路１００は、光パルス信号ＯＳ１，ＯＳ２を受信するフォトダイオード１と、フォトダイオード１から出力された電流信号ＩＳを差動の電圧信号ＶＳｐ，ＶＳｎに変換するための第１の増幅回路１０と、第１の増幅回路１０の出力側に互いに並列に設けられた第２および第３の増幅回路２０，３０とを含む。

第２の増幅回路２０はリミッティングアンプであり、出力信号のオフセットを調整するためのオフセット調整回路２７を含む。第２の増幅回路２０は高速の第１の光パルス信号ＯＳ１に対応した電圧信号の増幅するために設けられる。低速かつ低デューティ比の信号を第２の増幅回路２０によって増幅しようとすると、オフセット調整回路２７の影響で出力信号が異常になるからである。

第３の増幅回路３０は、低速かつ低デューティ比の信号の増幅のために設けられる。第３の増幅回路３０は、電圧信号ＶＳｐ，ＶＳｎのピーク値を検出するピークホールド回路４０と比較器４５とを含む。比較器４５は、ピークホールド回路４０の出力を分圧した値と、電圧信号ＶＳｐ，ＶＳｎの信号強度とを比較することによって、電圧信号ＶＳｐ，ＶＳｎが低速かつ低デューティ比の場合であってもその論理レベルを正確に判定することができる。

好ましくは、第１の増幅回路１０と第３の増幅回路３０との間に、高速の第１の光パルス信号ＯＳ１に対応した信号の入力を阻止し、低速かつ低デューティ比の第２の光パルス信号ＯＳ２に対応した信号を通過させるローパスフィルタ５０が設けられる。これによって、高速光パルス信号ＯＳ１の受信時には、第３の増幅回路３０の影響を抑制することができ、低速光パルス信号ＯＳ２の受信時には、対応の低速信号から高周波ノイズを除去することができる。

＜実施の形態２＞
実施の形態２では、図１の第１の増幅回路１０に設けられたオフセット調整回路１５によって増幅回路１０の出力波形が異常になるような場合にも対応可能なように、図１の受信回路１００を変形した例について説明する。

図７は、この発明の実施の形態２による受信回路１００Ａの構成を示すブロック図である。

図８は、図７の第１の増幅回路１０Ａの構成の一例を示すブロック図である。図７、図８を参照して、実施の形態２による第１の増幅回路１０Ａは、制御信号ＣＴＬ１の経路に設けられたスイッチ１６をさらに含む点で、図１の第１の増幅回路１０と異なる。

スイッチ１６は、図７のコントローラ１１０Ａからの切替信号ＳＷに応じてオン状態またはオフ状態に切替わる。ＩｒＤＡ規格に従ってデータ通信を行なう場合、最初の折衝時に９６００ｂｐｓの低速かつ低デューティ比の光パルス信号を受信するときには、コントローラ１１０Ａは切替信号ＳＷを非活性化することによってスイッチ１６をオフ状態にする。この場合、制御信号ＣＴＬ１はフィードバックされないので、オフセット調整回路１５によるオフセット調整機能を無効にすることができる。この結果、実施の形態１で述べたような入力信号の低デューティ比に起因した異常信号の出力を回避することができる。

一方、Ｇｉｇａ−ＩＲ方式に従う高速の光パルス信号ＯＳ１を受信するときには、コントローラ１１０Ａは、切替信号ＳＷを活性化することによってスイッチ１６をオン状態にする。これによって、オフセット調整回路１５によるオフセット調整機能が有効になるので、入力された電流信号ＩＳのオフセット成分が除去される。

オフセット調整機能を有効または無効に切替えるためのスイッチは、他の場所に設けてもよい。たとえば、オフセット調整回路１５の内部に設けられたループフィルタ用のコンデンサと並列にスイッチを設けてもよい。この場合、スイッチをオン状態にすることによりオフセット調整機能を無効にすることができる。

図７、図８のその他の点については図１、図２の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ フォトダイオード（光電変換素子）、１０，１０Ａ 第１の増幅回路（トランスインピーダンス回路）、１１ トランスインピーダンスアンプ、１２ 差動増幅器、１４ 第１の増幅部、１５ 第１のオフセット調整回路、１６ スイッチ、２０ 第２の増幅回路（リミッティングアンプ）、２６ 差動増幅部（第２の増幅部）、２７ 第２のオフセット調整回路、３０ 第３の増幅回路、３６ 抵抗分割回路、４０ ピークホールド回路、４５ 比較器、５０ ローパスフィルタ、１００，１００Ａ 受信回路、１１０，１１０Ａ コントローラ、ＣＴＬ１ 第１の制御信号、ＣＴＬ２ 第２の制御信号、ＩＳ 電流信号、ＯＳ１ 第１の光パルス信号（高速）、ＯＳ２ 第２の光パルス信号（低速、低デューティ比）、ＳＷ 切替信号、ＶＳｐ，ＶＳｎ 差動の電圧信号。

Claims (6)

1. 第１の光パルス信号および前記第１の光パルス信号よりも低速の第２の光パルス信号を電流信号に変換する光電変換素子と、
   前記光電変換素子から出力された電流信号を増幅して電圧信号に変換する第１の増幅回路と、
   前記光電変換素子に前記第１の光パルス信号が入力されたときに、前記第１の増幅回路から出力された電圧信号を増幅するための第２の増幅回路と、
   前記第１の増幅回路の出力ノードに対して前記第２の増幅回路と並列に設けられ、前記光電変換素子に前記第２の光パルス信号が入力されたときに、前記第１の増幅回路から出力された電圧信号を増幅するための第３の増幅回路とを備え、
   第１の時間帯に前記第１の光パルス信号を受信し、前記第１の時間帯と異なる第２の時間帯に前記第２の光パルス信号を受信する、受信回路。
2. 前記受信回路は、前記第１および第３の増幅回路の間に設けられた低域通過フィルタをさらに備え、
   前記低域通過フィルタは、前記光電変換素子に前記第１の光パルス信号が入力されたときに、前記第１の増幅回路から出力された電圧信号を阻止し、
   前記低域通過フィルタは、前記光電変換素子に前記第２の光パルス信号が入力されたときに、前記第１の増幅回路から出力された電圧信号を通過させる、請求項１に記載の受信回路。
3. 前記第３の増幅回路は、前記第１の増幅回路の出力信号のピーク値を保持するピークホールド回路を含む、請求項１または２に記載の受信回路。
4. 前記第３の増幅回路は、前記第１の増幅回路の出力信号と前記ピークホールド回路の出力を分圧した信号とを比較し、比較結果を出力する比較器をさらに含む、請求項３に記載の受信回路。
5. 前記第１の増幅回路は、
   入力された電流信号を増幅して電圧信号に変換する第１の増幅部と、
   前記第１の増幅部の出力信号を検出し、検出した出力信号のオフセット成分を調整する第１のオフセット調整回路と、
   前記光電変換素子に前記第１の光パルス信号が入力されたときに前記第１のオフセット調整回路によるオフセット調整機能を有効にし、前記光電変換素子に前記第２の光パルス信号が入力されたときに前記第１のオフセット調整回路によるオフセット調整機能を無効にするように外部から切替可能なスイッチとを含む、請求項１に記載の受信回路。
6. 前記第２の増幅回路は、
   入力信号をその電圧レベルによらず一定の電圧レベルまで増幅する第２の増幅部と、
   前記第２の増幅部の出力信号を検出し、検出した出力信号のオフセット成分を調整する第２のオフセット調整回路とを含む、請求項１に記載の受信回路。

Images