JP2009522936A - 高利得複素フィルタのためのdcオフセット補正 - Google Patents
高利得複素フィルタのためのdcオフセット補正 Download PDFInfo
- Publication number
- JP2009522936A JP2009522936A JP2008549572A JP2008549572A JP2009522936A JP 2009522936 A JP2009522936 A JP 2009522936A JP 2008549572 A JP2008549572 A JP 2008549572A JP 2008549572 A JP2008549572 A JP 2008549572A JP 2009522936 A JP2009522936 A JP 2009522936A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- voltage
- output
- signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/02—Details
- H03D1/04—Modifications of demodulators to reduce interference by undesired signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H2011/0494—Complex filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
- Noise Elimination (AREA)
Abstract
複素フィルタ回路のフィルタ段の出力のDCオフセット電圧の補正を提供するDC電圧オフセット補正回路は、フィルタ段の出力においてDCオフセット電圧の存在を示すオフセット存在信号を生成するために複素フィルタのフィルタ段の出力に接続される、DCオフセット検出装置を含んでいる。ディジタル−アナログ変換器は、オフセット存在信号という条件付きの出力に補償信号を加える。プログラミング・レジスタは、フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるようにディジタル信号を生成する二分探索を行なうためにオフセット存在信号を受け取る。フィルタ・コントローラは、フィルタ段のプログラムされた利得値に適合させるように、プログラミング・レジスタに補償電圧レベルをセットする。
Description
本発明は、電子回路におけるDCオフセット電圧を補正する方法と装置に関する。
より詳細には、本発明は、複素フィルタ(complex filter)の利得段の出力において、自動的にDCオフセット電圧を除去するDCオフセット補償装置の補正に関する。
この技術分野で知られているように、複素フィルタの利得段は演算増幅器である。この技術分野では、以下のことが、さらに知られており、「アナログ集積回路およびシステムの設計」、レーカーおよびサンセン、マグロウヒル(NY、ニューヨーク)、1994年1月、pp.448-450の中で説明されている。「理想的な演算増幅器では、入力信号が0ならば、出力は0であろう。演算増幅器では、回路部品の欠陥により入力電圧が0である場合にさえ、DC電圧Voutの出力が存在する。」、「DCでのレスポンスは必ずしも重大ではないが、過度のDCオフセットは約0ボルト近辺の出力波形の対称性を変えてしまうであろう。おそらく、DCオフセットがない場合に生じるであろうよりも小さな信号振幅範囲にわたり波形のクリップが生起する。言いかえれば、正(または負)のDCオフセットは、負(または正)の振動についてよりも低い振幅で正(または負)信号振動についてクリッピングを生じさせ得る。したがって、オペ増幅器のダイナミック・レンジは減少される。このことは特に高い利得状況において問題である。」そのような状況では、「数ミリボルトのDCオフセットは、信号と共に1Vの範囲まで増幅される。アナログ・ディジタル変換器のようなアプリケーションでは、ディジタル・コードが非常に正確に決定されるようにディジタル・コードを示すことをDC電圧に要求する。これらのアプリケーションでは、オフセットヌル化または自動ゼロ回路によって内部オフセットを影響のない程度まで減少させねばならない。」
一般に、複素フィルタの設計では、図1に示されるように、フィルタ5の出力ノードのDCオフセットは、フィルタ回路5のDCオフセットの電圧レベルを決定するためにDCオフセット検出回路10によって検出される。補償または補正の電圧は、DCオフセット検出回路10によって生成され、ローパスフィルタ15に加えられる。前記ローパスフィルタは、その出力電圧が本質的にゆっくり変化するDC電圧であるような非常に低いカットオフ周波数を持っている。前記ローパスフィルタ15の出力は、フィルタ5への入力としての入力信号Vi25と結合する加算回路20に加えられる。フィルタ5の利得を掛けられた補償電圧は、フィルタ回路10のDCオフセットの電圧レベルと大きさが等しく、極性が反対である。
「90nmのCMOSで、DCオフセット補正を備えた1.4V、13.5ミリワット、10/100MHzの6次の楕円フィルタ/VGA(A 1.4V, 13.5mw, 10/100mhz 6th Order Elliptic Filter/VGA with DC Offset Correction in 90nm CMOS)」Elmalaら、2005年IEEE無線周波数集積回路(RFIC)シンポジウム論文のダイジェスト、2005年6月、pp.189−192、は、DCオフセット補正回路を備えた低電圧で作動する非常に線形の可変利得増幅器(variable gain amplifier)(VGA)およびフィルタについて記述する。DCオフセット補正回路は、非常に低い周波数を拒絶し、かつ非常に大きな抵抗を必要とする。非常に大きな抵抗はサブ閾値領域のトランジスタの操作により遂行される。
「非常に線形のフィルタ、および90nmのディジタルCMOSプロセスにおいて新規なDCオフセット補正を備えたVGAチェーン(A Highly Linear Filter and VGA Chain with Novel DC-Offset Correction in 90nm Digital CMOS Process)」、Elmalaら、技術論文のダイジェスト―2005年VLSI回路シンポジウム、2005年6月、pp.302-303、は、6次の楕円のフィルタ、および5段のVGAからなるベース・バンド・フィルタを示す。そのフィルタは、DCオフセットがなく、かつ、非常に大きな抵抗器をエミュレートするサブ閾値デバイスを使用して非常に低い周波数を拒絶することに基づいた、DCオフセットの打ち消しについて2つのオプションを持っている。第1のオプションは、フィード・フォワード経路において、0.3KHzの遮断周波数を持つ段間のハイパスフィルタを使用する。第2のオプションは、DCの情報を検知し、かつVGAチェーンの入力への補正電流を生成するために、フィードバック経路で0.3KHz遮断を備えたローパスフィルタを使用する。
「新しいオフセット補償バイ・クアッド・スイッチ・キャパシタ・フィルタの設計(A Novel Offset Compensation Biquad Switched-Capacitor Filter Design)」Qiangら、講演録―ASICに関する第5回国際会議、2003年10月、1巻、pp.643- 646 、は、RFID読取り装置の中で使用されるバイ・クアッドのSCフィルタについて記述する。このフィルタは、フィルタの微分回路内の不整合によって起こされた入力および内部のオフセットから生じるDCオフセットを補償する。また、我々の設計の出力オフセットは、フィードバック経路の積分器の入力オフセットによって決定される。
米国特許6,937,083および米国特許6,806,756(Manloveら)は、DCオフセットを除去するためにセンサーによって生成されたアナログ信号の処理のためにアナログ信号調整回路について記述する。前記信号調整回路は、アナログ入力信号を受け取る入力、および参照信号を受け取る入力を有している増幅器を含んでいる。前記増幅器は、アナログ入力信号および参照信号の増幅された表現によって定義されたアナログ出力信号を提供する出力を含んでいる。回路は、増幅器の出力に結合された入力、およびアナログ・フィードバック信号の提供のために増幅器の入力に結合された出力を持つフィードバック回路を含んでいる。フィードバック回路は、アナログ増幅器の出力をデジタル信号に変換するためのアナログ・ディジタル変換器、デジタル信号を処理するためのデジタル・コントローラ、および処理されたデジタル信号をアナログ・フィードバック信号に変換するためのディジタル・アナログ変換器を含んでいる。
米国特許6,909,882(Hayashiら)は、後段の増幅器上におけるDCオフセット較正のために使用されるダミーの低雑音増幅器を含んでいる信号処理半導体集積回路を提供する。前記較正は、信号の低雑音増幅器は非活性化され、そして、ダミーの低雑音増幅器は、受理モードへ変えられている間に局部発振器の漏出雑音に起因するDCオフセットの生成を抑えるために、そして受理感度を高めるために、活性化された状態で、受理モードへ変えられている間に実行される。
米国特許6,690,225(Kondoら)は、TDMAシステムおよび非TDMAシステムにかかわらず、DCオフセットを相殺するためのDCオフセット相殺回路を提供する。少なくとも2つ以上の相がある1つの出力信号は移相器ユニットへの入力である。移相器ユニットからの出力である信号は、コンパレータ・ユニット内で移相器ユニットに加えられない他の信号のうちの任意の1つと比較される。比較結果は、信号処理部にフィード・バックされ、そして、DCオフセット成分が相殺される。
米国特許6,756,924(Leeら)は、通信システムにおけるDCオフセットの補正のための信号処理装置を教示する。前記信号処理装置は、低雑音増幅器(LNA)を含んでいる。ミキサーは、ローカルの発振信号と低雑音増幅器からの出力を組み合わせる。第1のオフセット補正増幅器は、ミキサーからの出力信号を増幅し、第1の制御信号に基づいて出力信号の中のDCオフセットを除去する。第2のオフセット補正増幅器は、第1のオフセット補正増幅器からの出力信号を増幅し、第2の制御信号に基づいて出力信号の中のDCオフセットを除去する。可変利得増幅器は、第2のオフセット補正増幅器からの出力を増幅する。可変利得増幅器の利得は、出力のパワーレベルが目標値に維持されるように制御される。オフセット較正装置は、可変利得増幅器の出力でDCオフセットを較正する。オフセット補正装置は、オフセット較正装置の出力に由来する第1と第2の制御信号が、可変利得増幅器からの出力におけるDCオフセットを除去することを証明した。
米国特許6,642,767(Wang)は、DCオフセットを相殺するための装置を提供する。DCレベルを固定する信号発生器は、ミキサーから2つの出力信号のフィードバック入力を受け取り、入力値による2つの出力信号のDCレベルを固定するためにレベル固定制御信号を生成する。DCオフセット相殺信号発生器は、ミキサーから2つの出力信号のフィードバック入力を受け取り、入力値による2つの出力信号のDCレベル間の相対的な差を相殺するためのにオフセットを相殺制御信号を生成する。DCレベルの固定とオフセットを相殺する回路は、ミキサーからの2つの出力信号の各々のDCレベルを固定し、オフセットを相殺する制御信号およびレベル固定制御信号により、2つの出力信号のDCレベル間の相対的な差を相殺する。
米国特許6,327,313(Traylorら)は、DCオフセット補正のための方法と装置について記述する。その装置は、デジタル信号に関連したピークを決定するためのピーク評価器を利用するDCオフセット補正ループを有している。ピーク評価器は、DCオフセットを評価するためにピークを平均する。加算器は、補正出力を作るために前記ディジタル信号と前記DCオフセットを合計する。
米国特許6,114,980(Tilleyら)は、DCオフセットを解決する方法と装置を例示する。その装置には、符号ビットジェネレータ、二分探索段、および、利得段の入力においてDCオフセットを補正するためにそのフィードバック経路でディジタル・アナログ変換器、を利用するDCオフセット補正ループがある。
米国特許5,898,912(Heckら)は、受信機内の直流(DC)オフセット補償法および装置を教示する。受信機は、入力、出力、フィルタを備えたフォワードパス、およびフォワードパスへ結合された誤差増幅器を備えたフィードバック経路を備える。誤差信号記憶装置がフィードバック経路に結合される。制御回路は、入力信号振幅に応答し、フィードバック経路による使用のための格納された誤差電圧情報を検索するために記憶装置に結合される。較正中に、フォワードパス段は、出力を生成するように既知の振幅の複数の信号で刺激される。その出力は誤差電圧を生成するために参照信号と比較される。誤差電圧の値は、入力信号の振幅の関数としてメモリに格納される。オペレーション中に、段入力信号は検知され、既知の振幅の信号と比較される。一致の検知に際して、関心のある信号に関連した誤差電圧の値は、メモリから検索され、DCオフセット補償中に使用される。
米国特許5,760,629(Urabeら)は、DCオフセット補償装置を説明する。その装置は、レベル信号を出力するために入力信号の振幅の変化を検知するレベル検出器を持っている。時定数制御信号は、レベル信号がハイからローに変化する時から所定期間の間、時定数を小さくするように評価器の時定数をコントロールするレベル信号に基づいて時定数制御信号を生成する。前記評価器は、評価を出力するために時定数制御信号により、時定数変化を伴う入力信号に含まれたDCオフセットを評価する。補償器は、補償出力を得るために入力信号から前記評価を差し引く。したがって、評価器では、DCオフセットを評価する速度が、入力信号の頭部分に対応する期間と他の期間の間で異なる。したがって、DCオフセット補償装置は、入力信号の頭部分において速いDCオフセット補償ができるように、かつ他の部分において安定したDCオフセット補償を持つように、構成することができる。
本発明の目的は、複素フィルタ回路のフィルタ段の出力のDCオフセット電圧の補正および補償を提供することである。
少なくともこの目的を遂行するために、DC電圧オフセット補正回路は、DCオフセット検出装置およびディジタル・アナログ変換器を含んでいる。DCオフセット検出装置は、フィルタ段の出力におけるDCオフセット電圧の存在を示すオフセット存在信号を生成するために、複素フィルタのフィルタ段の出力に接続される。ディジタル・アナログ変換器は、DCオフセット検出装置と通信状態にあり、またオフセット存在信号という条件付きの出力に補償信号を加えるためにフィルタ段の出力に接続される。
DC電圧オフセット補正回路は、さらに、オフセット存在信号を受け取るためにDCオフセット検出装置と通信状態にあるプログラミング・レジスタを含んでいる。プログラミング・レジスタは、補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう。プログラミング・レジスタは、ディジタル・アナログ変換器と通信状態にあり、フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるためにディジタル・アナログ変換器へディジタル信号を転送する。前記補償電圧レベルをフィルタ段のプログラムされた利得値に適合させるようにセットする前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ。
DCオフセット検出装置は、本質的に、フィルタ段の同相(in-phase)出力に接続される同相入力と、フィルタ段の異相(out-of-phase) 出力へ接続される異相入力を備えた、電圧コンパレータである。電圧コンパレータは、フィルタ段の同相出力と異相出力に存在する電圧レベルを比較して、DCオフセット電圧の存在を決定する。オフセット存在信号は、電圧コンパレータによって提供されるDCオフセット電圧の存在を示す1ビットの2進数の信号である。
本発明のDC電圧オフセット補正回路は、複素フィルタ回路のフィルタ段の出力のDCオフセット電圧の補正および補償を提供するものであり、DCオフセット検出装置およびディジタル・アナログ変換器を含んでいる。DCオフセット検出装置は、フィルタ段の出力でDCオフセット電圧の存在を示すオフセット存在信号を生成するために、複素フィルタのフィルタ段の出力に接続される。ディジタル・アナログ変換器は、DCオフセット検出装置と通信状態にあり、またオフセット存在信号という条件付きの出力に補償信号を加えるためにフィルタ段の出力に接続されている。
プログラミング・レジスタは、オフセット存在信号を受け取るためにDCオフセット検出装置と通信状態にある。オフセット存在信号から、プログラミング・レジスタは、補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう。フィルタ段の出力に補償電圧を加えることをディジタル・アナログ変換器にさせるために、プログラミング・レジスタは、ディジタル・アナログ変換器にディジタル信号を伝える。フィルタ・コントローラは、プログラミング・レジスタ中でコード化する補償電圧レベルをフィルタ段のプログラムされた利得値に適合させる。
今、本発明のDC電圧オフセット補正回路のより完全な議論に関しては図1を参照してください。当該技術分野で知られているように、複素フィルタの基本のコンポーネントは、一般に演算増幅器で作成されるフィルタ利得段100である。上に説明されたように、演算増幅器の回路部品中の欠陥は、たとえ入力電圧(Vi105)がゼロであったとしても出力においてDC電圧を生成する。過度のDCオフセットは、0ボルト近辺の出力(Vo130)波形の対称性を変えてしまうであろう、そして、DCオフセットが存在しない場合に生じるであろう信号振幅よりも小さな範囲でクリッピングを引き起こすかもしれない。このオフセットは、演算増幅器のダイナミック・レンジを減少する、減少される。このことは、DCオフセット数ミリボルトの入力電圧Vi105がアプリケーションの動作範囲内へ増幅されるような高利得状態において特に問題である。
DCオフセット補正回路110は、フィルタ利得段100の出力電圧を検知して、DCオフセット電圧の存在を決定し、オフセット補正電圧118を生成する。オフセット補正電圧118は、出力信号Vo130を生成するための加算回路125への入力である。
DCオフセット補正回路110は、フィルタ利得段100の出力においてDCオフセット電圧の存在を検出するDCオフセット電圧検出回路112を有している。好適な実施態様では、フィルタ利得段100の出力は差分ペアの出力であり、そして、DCオフセット電圧検出回路112は、フィルタ利得段100の差分ペアの出力間の電圧の差を比較するコンパレータである。この差から、DCオフセット電圧検出回路112は、DCオフセット電圧があることを示すディジタル・コード(単一ビット)を生成する。ディジタル・オフセット信号コードは、ディジタル・ツー・アナログ・プログラム・レジスタ114およびフィルタ・コントローラ120に与えられる。
フィルタ・コントローラ120は、プログラム可能にその利得を調節するためにフィルタ100と通信状態122にある。フィルタ利得段100の利得は、DCオフセット電圧のレベルを決定する。フィルタ100のプログラムされた利得に基づいた補償信号の電圧レベルを表わすために、フィルタ・コントローラ120は、ディジタル・ツー・アナログ・プログラム・レジスタ114にディジタル符号を送る。コンパレータ(DCオフセット電圧検出回路112)の出力は、補償信号の電圧レベルを示す1ビット・ディジタル信号である。この1ビット・ディジタル信号は、ディジタル・ツー・アナログ・プログラム・レジスタ114のためのアドレスとして働く。そのディジタル・ツー・アナログ・プログラム・レジスタ114は、1ビット・ディジタル信号に基づいた補償信号の電圧レベルについてのコードをディジタル・アナログ変換器116へ与える。ディジタル・アナログ変換器116は、ディジタル・アナログ変換器116からの補償信号とフィルタ100の出力信号とを結合する信号コンバイナ125に加えられる、適切な補償信号を生成するためにその出力電圧を調節する。信号コンバイナは、フィルタ利得段100とディジタル・アナログ変換器116の出力間の加算回路あるいは単に配線ノードかもしれない。
今、複素フィルタ・チェーン200の議論に関しては、図3を参照してください。
複素フィルタ・チェーンには一連のフィルタ利得段 100a,100b,...,100nがある。入力信号205。各フィルタ利得段100a,100b,...,100nは、存在するDCオフセット電圧を検出するために各フィルタ利得段100a,100b,...,100nの出力に接続されるDCオフセット補正回路110a,110b,...,110nを持っている。各DCオフセット補正回路110a,110b,...,110nの出力は、各DCオフセット補正回路110a,110b,...,110nからの生成された補償信号と各フィルタ利得段100a,100b,...,100nの出力とを結合させるためのコンバイナ125a,125b,...,125nに接続する出力を備えている。上述したように、各コンバイナ125a,125b,...,125nは、フィルタ利得段100a,100b,...,100nの各々と、DCオフセット補正回路110a,110b,...,110nの各々のディジタル・アナログ変換器116の各々の出力間の加算回路あるいは単なる配線ノードのいずれかである。
フィルタ・コントローラは、フィルタ利得段100a,100b,...,100nの各々の利得を調節するようにフィルタ利得段100a,100b,...,100nの各々と通信状態にある。フィルタ利得段100a,100b,...,100nの各々のDCオフセット電圧は、フィルタ利得段100a,100b,...,100nの各々のプログラムされた利得の関数として決定される。フィルタ・コントローラは、DCオフセット補正回路110a,110b,...,110nの各々のディジタル・ツー・アナログ・プログラム・レジスタをプログラムする。各DCオフセット補正回路110a,110b,...,110nのDCオフセット検出回路は、それが付けられたフィルタ利得段100a,100b,...,100nの出力において そのDCオフセット電圧を決定し、そして、各DCオフセット補正回路110a,110b,...,110nのディジタル・ツー・アナログ・プログラム・レジスタへのアドレス・ラインを活性化し、それから、それは補償信号レベルについてのディジタル・コードをDCオフセット補正回路110a,110b,...,110nへ供給する。各DCオフセット補正回路110a,110b,...,110nのディジタル・アナログ変換器の出力は、適切にコンバイナ125a,125b,...,125nに加えられ、DCオフセット電圧を補償する。
図4は、プログラムされたフィルタ利得段100を組込んだ複素フィルタ200の回路図を提供する。フィルタ利得段100の出力においてDCオフセット補正回路110で、DCオフセット電圧を検出するように、かつ必要なDCオフセット電圧補償信号を提供するように接続される。コンパレータは、DCオフセット電圧の電圧レベルを決定するために接続される入力を備えたDCオフセット電圧検出回路112である。コンパレータ112の出力は、1ビットのディジタル・コードとして、ディジタル・アナログ変換器116と、DCオフセット電圧補償信号を生成するようにディジタル・アナログ変換器116をアドレスするディジタル・ツー・アナログ・プログラム・レジスタ114に加えられる。フィルタ・コントローラ120は、その利得をプログラムするためにフィルタ利得段100と通信状態にあり、また、その利得から、フィルタ・コントローラ120は、必要な電圧補償オフセット信号を表わすような適切なコードでディジタル・ツー・アナログ・プログラム・レジスタ114をプログラムする。ディジタル・アナログ変換器116の出力は、フィルタ利得段100のDCオフセット電圧を補正するDCオフセット補償信号を提供するために、フィルタ利得段100の出力に接続される。
DCオフセット補正回路を組込む複素フィルタを使用するシステムは、図5に例示される。入力信号300a、300b、300c、および300dは、バッファ回路305a、305b、305c、および305dにそれぞれ与えられる。バッファ回路305a、305b、305c、および305dの出力は、プログラムされた利得の増幅段を有する複素フィルタ315への入力である適切なクロス積を生成する乗算回路310a、310b、310c、および310dへの入力である。複素フィルタ315は、本質的に図4に示されるように構築され、図2に記述されるように本発明のDCオフセット補正回路を組込む。このアプリケーションにおける複素フィルタ315の出力は、複素フィルタ315の出力信号の振幅を表わすディジタル・コード325をサンプルし作成するアナログ・ディジタル変換器320に接続される。
概要および図6にフローチャートとして示された中で、複素フィルタの各プログラムされたフィルタ利得段のためのDCオフセット補正は、プログラムされたフィルタの利得段の出力の位相間のオフセット電圧を検出することにより始まる(箱400)。オフセット電圧は、オフセット電圧のレベルを示す2進数のディジタル・コードに変換される(箱405)。図2に記載されたDCオフセット電圧検出回路112において、DCオフセット電圧は、DCオフセット電圧の存在を示す単一ビットの2進数コードとしてエンコードされる。2進数の信号は、DC電圧オフセット補償電圧のレベルを決定する図2のディジタル・ツー・アナログ・プログラム・レジスタ114のコンテンツを探索するのに使用される(箱410)。
ディジタル・ツー・アナログ・プログラム・レジスタ114は、図2のフィルタ・コントローラ120によってプログラムされる。フィルタ・コントローラ120は、プログラムされたフィルタ利得段をプログラムし、DC電圧オフセットの動作レベルを決定する。前記探索(箱410)は、図2のディジタル・アナログ変換器116をプログラムするディジタル・コードを選択する(箱415)。それから、ディジタル・アナログ変換器116の出力は、プログラムされたフィルタ利得段の出力におけるDCオフセット電圧を補正するように、その出力電圧を適切なDCオフセット電圧補償レベルにセットする(箱420)。
本発明は、その好適な実施例に関して特に示され説明されたが、本発明の趣旨および範囲から外れることなく、形式と詳細において種々の変更が行なわれてもよいことは当業者によって理解されるだろう。
Claims (22)
- フィルタ段の出力においてDCオフセット電圧の存在を示すオフセット存在信号を生成するためのDCオフセット検出装置と、
前記DCオフセット検出装置と通信状態にあり、かつ前記オフセット存在信号という条件付きの前記出力に補償信号を加えるために前記フィルタ段の前記出力に接続されるディジタル・アナログ変換器、
を備える複素フィルタ回路のフィルタ段の出力のDCオフセット電圧を補償するためのDC電圧オフセット補正回路。 - 前記オフセット存在信号を受け取るために前記DCオフセット検出装置と通信状態にあるプログラミング・レジスタであって、
前記補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう前記プログラミング・レジスタ、
をさらに備える請求項1に記載のDC電圧オフセット補正回路。 - 前記プログラミング・レジスタは、前記フィルタ段の前記出力に前記補償電圧を加えることを前記ディジタル・アナログ変換器にさせるように、前記ディジタル・アナログ変換器へ前記ディジタル信号を転送するために、前記ディジタル・アナログ変換器と通信状態にある、
請求項2に記載のDC電圧オフセット補正回路。 - 前記補償電圧レベルを前記フィルタ段のプログラムされた利得値と適合させるために前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ、
をさらに備える請求項2に記載のDC電圧オフセット補正回路。 - 前記DCオフセット検出装置は、前記DCオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するために、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力を有する電圧コンパレータを備える、
請求項1に記載のDC電圧オフセット補正回路。 - 前記オフセット存在信号は、前記DCオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される1ビットの2進数の信号である、
請求項5に記載のDC電圧オフセット補正回路。 - 入力信号からの望まれない周波数成分をフィルタするために相互に連結された複数のフィルタ段と、
前記フィルタ段のDCオフセット電圧を補償するために、前記複数のフィルタ段のうちの1つの出力に各々のDC電圧オフセット補正回路が接続される複数のDC電圧オフセット補正回路であって、
前記DC電圧オフセット補正回路は、
前記フィルタ段の出力において前記DCオフセット電圧の存在を示すオフセット存在信号を生成するためのDCオフセット検出装置と、
前記DCオフセット検出装置と通信状態にあり、そして、前記オフセット存在信号という条件付きの前記出力へ補償信号を加えるために前記フィルタ段の前記出力に接続されるディジタル・アナログ変換器とを、
備える前記複数のDC電圧オフセット補正回路、
を備える複素フィルタ。 - 前記DC電圧オフセット補正回路は、
前記オフセット存在信号を受け取るために前記DCオフセット検出装置と通信状態にあるプログラミング・レジスタであって、前記補償信号の大きさを示すディジタル信号を生成するために二分探索を行なう前記プログラミング・レジスタ、
をさらに備える請求項7に記載の複素フィルタ。 - 前記プログラミング・レジスタが、前記フィルタ段の前記出力に前記補償電圧を加えることを前記ディジタル・アナログ変換器にさせるために、前記ディジタル・アナログ変換器へ前記ディジタル信号を転送するように前記ディジタル・アナログ変換器と通信状態にある、
請求項8に記載の複素フィルタ。 - 前記DC電圧オフセット補正回路が、前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させるようにセットするために、前記プログラミング・レジスタと通信状態にあるフィルタ・コントローラ、
をさらに備える請求項8に記載の複素フィルタ。 - 前記DCオフセット検出装置は、前記DCオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するために、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力を有する電圧コンパレータを備える、
請求項7に記載の複素フィルタ。 - 前記オフセット存在信号は、前記DCオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される1ビットの2進数の信号である、
請求項11に記載の複素フィルタ。 - フィルタ段の出力においてDCオフセット電圧を検出することと、
前記フィルタ段の出力で前記DCオフセット電圧の存在を示すオフセット存在信号を生成することと、
前記オフセット存在信号をアナログ補償信号に変換することと、
前記オフセット存在信号という条件付きの前記フィルタ段の前記出力に補償信号を加えること、
の各ステップを含む複素フィルタ回路のフィルタ段の出力のDCオフセット電圧を補正する方法。 - 補償レベルが選ばれる複数の電圧レベルの大きさを保持することと、
前記オフセット存在信号に基づいた前記補償信号となるように、前記電圧レベルのどれが選択されるかを決定するために前記複数の電圧レベル大きさの二分探索を行なうことと、
前記決定された電圧レベルの大きさから前記補償信号を生成すること、
のステップをさらに含む請求項13に記載のDCオフセット電圧を補正する方法。 - 前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させること、
のステップをさらに含む請求項14に記載の方法。 - 前記フィルタ段の前記出力におけるDCオフセット電圧を検出することは、前記DCオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するための、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力とを有する電圧コンパレータによって行なわれる、
請求項13に記載のDCオフセット電圧を補正する方法。 - 前記オフセット存在信号は、前記DCオフセット電圧の前記存在を示す、前記電圧コンパレータによって提供される1ビットの2進数の信号である、
請求項16に記載のDCオフセット電圧を補正する方法。 - フィルタ段の出力におけるDCオフセット電圧を検出するための手段と、
前記フィルタ段の出力の前記DCオフセット電圧の存在を示すオフセット存在信号を生成するための手段と、
前記オフセット存在信号をアナログ補償信号に変換するための手段と、
前記オフセット存在信号という条件付きの前記フィルタ段の前記出力に補償信号を加えるための手段、
を備える複素フィルタ回路のフィルタ段の出力のDCオフセット電圧を補正するための装置。 - 前記補償レベルが選ばれる複数の電圧レベルの大きさを保持するための手段と、
前記オフセット存在信号に基づいた前記補償信号となるように、前記電圧レベルのどれが選択されるかを決定するために前記複数の電圧レベルの大きさの二分探索を行なうための手段と、
前記決定された電圧レベルの大きさからの前記補償信号を生成するための手段、
をさらに含む請求項18に記載のDCオフセット電圧を補正するための装置。 - 前記補償電圧レベルを前記フィルタ段のプログラムされた利得値に適合させるための手段、
をさらに含む請求項19に記載のDCオフセット電圧を補正するための装置。 - 前記フィルタ段の前記出力におけるDCオフセット電圧を検出するための前記手段は、
前記DCオフセット電圧の存在を決定するように、前記フィルタ段の同相出力と異相出力において存在する電圧レベルを比較するための、前記フィルタ段の同相出力に接続される同相入力と、前記フィルタ段の異相出力に接続される異相入力とを有する電圧コンパレータ、
を備える請求項18に記載のDCオフセット電圧を補正するための装置。 - 前記オフセット存在信号は、前記DCオフセット電圧の前記存在を示す前記電圧コンパレータによって提供される1ビットの2進数の信号である、
請求項21に記載のDCオフセット電圧を補正するための装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/325,804 US7835467B2 (en) | 2006-01-05 | 2006-01-05 | DC offset correction for high gain complex filter |
PCT/US2007/000264 WO2007081795A2 (en) | 2006-01-05 | 2007-01-05 | Dc offset correction for high gain complex filter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009522936A true JP2009522936A (ja) | 2009-06-11 |
Family
ID=38224409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549572A Pending JP2009522936A (ja) | 2006-01-05 | 2007-01-05 | 高利得複素フィルタのためのdcオフセット補正 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7835467B2 (ja) |
EP (1) | EP1969715A4 (ja) |
JP (1) | JP2009522936A (ja) |
KR (1) | KR20080084852A (ja) |
CN (1) | CN101366169A (ja) |
WO (1) | WO2007081795A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8463225B2 (en) | 2011-01-28 | 2013-06-11 | Renesas Electronics Corporation | Semiconductor integrated circuit and operation method of the same |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7668237B2 (en) * | 2002-02-22 | 2010-02-23 | Harman Becker Automotive Systems Gmbh | Equalizer containing a plurality of interference correcting equalizer sections |
KR101472469B1 (ko) * | 2008-01-15 | 2014-12-12 | 삼성전자주식회사 | Dc 오프셋을 실시간으로 제거하는 dc 오프셋 보상 회로및 상기 dc 오프셋 보상 회로를 포함하는 수신 시스템 |
US8164494B2 (en) * | 2008-12-02 | 2012-04-24 | Electronics And Telecommunications Research Institute | Method and device for digitally correcting DC offset |
JP5599352B2 (ja) * | 2011-03-30 | 2014-10-01 | パナソニック株式会社 | 受信装置 |
CN103312647B (zh) | 2012-03-08 | 2017-07-04 | 英特尔德国有限责任公司 | 用于精细rf收发器直流偏移校准的方法 |
EP2637312B1 (en) * | 2012-03-08 | 2017-01-11 | Intel Deutschland GmbH | Algorithm for fine rf transceiver dc offset calibration |
EP2637311B1 (en) * | 2012-03-08 | 2016-12-07 | Intel Deutschland GmbH | Algorithm for raw rf transceiver dc offset calibration |
US8787503B2 (en) * | 2012-09-18 | 2014-07-22 | Vixs Systems, Inc. | Frequency mixer with compensated DC offset correction to reduce linearity degradation |
US9118371B2 (en) * | 2013-05-21 | 2015-08-25 | Mediatek Inc. | Digital transmitter and method for compensating mismatch in digital transmitter |
ES2727636T3 (es) | 2013-06-03 | 2019-10-17 | Basf Se | Membranas mejoradas |
EP2869077B1 (en) * | 2013-10-30 | 2017-06-14 | Nxp B.V. | Offset compensation for zero-crossing detection |
KR102293056B1 (ko) | 2015-07-30 | 2021-08-27 | 삼성전자주식회사 | 디지털 아날로그 변환기 |
US10651797B2 (en) * | 2018-04-09 | 2020-05-12 | Infineon Technologies Austria Ag | Amplifier offset and compensation |
IT202000007021A1 (it) * | 2020-04-02 | 2021-10-02 | St Microelectronics Srl | Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6114980A (en) * | 1999-04-13 | 2000-09-05 | Motorola, Inc. | Method and apparatus for settling a DC offset |
JP2000295305A (ja) * | 1999-03-11 | 2000-10-20 | Intersil Corp | データ無線受信器のフィルタバッファベースバンド路におけるdcオフセットの逐次近似修正 |
US6313769B1 (en) * | 2000-05-03 | 2001-11-06 | Agere Systems Guardian Corp. | Baseband digital offset correction |
US6356217B1 (en) * | 2000-02-29 | 2002-03-12 | Motorola, Inc. | Enhanced DC offset correction through bandwidth and clock speed selection |
JP2003152563A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | ダイレクトコンバージョン送信回路及び集積化送受信回路 |
JP2003273945A (ja) * | 2002-03-14 | 2003-09-26 | Nec Corp | ダイレクトコンバージョン受信機およびdcオフセット消去方法 |
JP2004519888A (ja) * | 2001-02-21 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 送信機における同相と直交送信ブランチの較正 |
US20040252037A1 (en) * | 2003-06-10 | 2004-12-16 | Matsushita Electric Industrial Co., Ltd | D/A converting device with offset compensation function and offset compensation method for D/A converting device |
JP2005518757A (ja) * | 2002-02-21 | 2005-06-23 | アナログ・デバイシズ・インコーポレーテッド | 3g無線受信機 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4091671B2 (ja) * | 1995-08-08 | 2008-05-28 | 松下電器産業株式会社 | 直流オフセット補償装置 |
US5898912A (en) * | 1996-07-01 | 1999-04-27 | Motorola, Inc. | Direct current (DC) offset compensation method and apparatus |
US6332205B1 (en) * | 1998-12-08 | 2001-12-18 | Stmicroelectronics N.V. | Data recovery system having offset compensation |
US6327313B1 (en) * | 1999-12-29 | 2001-12-04 | Motorola, Inc. | Method and apparatus for DC offset correction |
JP3979485B2 (ja) * | 2001-01-12 | 2007-09-19 | 株式会社ルネサステクノロジ | 信号処理用半導体集積回路および無線通信システム |
US6476973B1 (en) | 2001-02-13 | 2002-11-05 | Eastman Kodak Company | Compound surface to aid in the fabrication of a lens with a plano surface |
US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
KR100394318B1 (ko) * | 2001-03-22 | 2003-08-09 | 주식회사 버카나와이어리스코리아 | 주파수 변환 믹서 출력의 디씨 오프셋 제거 장치 및 방법 |
GB0127535D0 (en) * | 2001-11-16 | 2002-01-09 | Hitachi Ltd | A communication semiconductor integrated circuit device and wireless communication system |
US6775530B2 (en) * | 2001-11-27 | 2004-08-10 | Qualcomm Inc. | Direct conversion of narrow-band RF signals |
JP3968250B2 (ja) * | 2002-02-05 | 2007-08-29 | 富士通株式会社 | Dcオフセットキャンセル回路 |
US6756924B2 (en) * | 2002-05-16 | 2004-06-29 | Integrant Technologies Inc. | Circuit and method for DC offset calibration and signal processing apparatus using the same |
US6753727B2 (en) * | 2002-06-13 | 2004-06-22 | Skyworks Solutions, Inc. | Sequential DC offset correction for amplifier chain |
FR2850499B1 (fr) * | 2003-01-28 | 2005-10-21 | St Microelectronics Sa | Procede et circuit de correction de l'offset d'une chaine d'amplification |
US7215722B2 (en) * | 2003-06-09 | 2007-05-08 | Ali Corporation | Device for WLAN baseband processing with DC offset reduction |
US6806756B1 (en) * | 2003-06-16 | 2004-10-19 | Delphi Technologies, Inc. | Analog signal conditioning circuit having feedback offset cancellation |
KR100678244B1 (ko) * | 2003-12-18 | 2007-02-02 | 삼성전자주식회사 | 주파수 직접 변환 장치에서 직류 옵셋 제거 장치 및 방법 |
JP2005295494A (ja) * | 2003-12-25 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 直流オフセットキャンセル回路 |
US7409189B2 (en) * | 2004-03-30 | 2008-08-05 | Intel Corporation | Calibration and testing architecture for receivers |
TWI290640B (en) * | 2004-06-16 | 2007-12-01 | Mediatek Inc | Laser power controller and method for performing an auto power control |
-
2006
- 2006-01-05 US US11/325,804 patent/US7835467B2/en active Active
-
2007
- 2007-01-05 EP EP07709582A patent/EP1969715A4/en not_active Withdrawn
- 2007-01-05 CN CNA2007800019701A patent/CN101366169A/zh active Pending
- 2007-01-05 JP JP2008549572A patent/JP2009522936A/ja active Pending
- 2007-01-05 KR KR1020087019212A patent/KR20080084852A/ko not_active Application Discontinuation
- 2007-01-05 WO PCT/US2007/000264 patent/WO2007081795A2/en active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295305A (ja) * | 1999-03-11 | 2000-10-20 | Intersil Corp | データ無線受信器のフィルタバッファベースバンド路におけるdcオフセットの逐次近似修正 |
US6114980A (en) * | 1999-04-13 | 2000-09-05 | Motorola, Inc. | Method and apparatus for settling a DC offset |
US6356217B1 (en) * | 2000-02-29 | 2002-03-12 | Motorola, Inc. | Enhanced DC offset correction through bandwidth and clock speed selection |
US6313769B1 (en) * | 2000-05-03 | 2001-11-06 | Agere Systems Guardian Corp. | Baseband digital offset correction |
JP2004519888A (ja) * | 2001-02-21 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 送信機における同相と直交送信ブランチの較正 |
JP2003152563A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | ダイレクトコンバージョン送信回路及び集積化送受信回路 |
JP2005518757A (ja) * | 2002-02-21 | 2005-06-23 | アナログ・デバイシズ・インコーポレーテッド | 3g無線受信機 |
JP2003273945A (ja) * | 2002-03-14 | 2003-09-26 | Nec Corp | ダイレクトコンバージョン受信機およびdcオフセット消去方法 |
US20040252037A1 (en) * | 2003-06-10 | 2004-12-16 | Matsushita Electric Industrial Co., Ltd | D/A converting device with offset compensation function and offset compensation method for D/A converting device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8463225B2 (en) | 2011-01-28 | 2013-06-11 | Renesas Electronics Corporation | Semiconductor integrated circuit and operation method of the same |
Also Published As
Publication number | Publication date |
---|---|
EP1969715A2 (en) | 2008-09-17 |
EP1969715A4 (en) | 2009-03-04 |
US20070153945A1 (en) | 2007-07-05 |
CN101366169A (zh) | 2009-02-11 |
WO2007081795A3 (en) | 2008-04-10 |
WO2007081795A2 (en) | 2007-07-19 |
US7835467B2 (en) | 2010-11-16 |
KR20080084852A (ko) | 2008-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009522936A (ja) | 高利得複素フィルタのためのdcオフセット補正 | |
US6504427B2 (en) | Switching amplifier having digital correction and method therefor | |
US6166668A (en) | Method and apparatus for providing DC offset correction and hold capability | |
JP3135409B2 (ja) | 被ディザリング・アナログ/デジタル変換回路 | |
US20040028242A1 (en) | Audio reproducing apparatus and method | |
JP2006352401A (ja) | 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 | |
US20050174274A1 (en) | Method and system for mixed analog-digital automatic gain control | |
US20040157573A1 (en) | Circuit and method for DC offset calibration and signal processing apparatus using the same | |
CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
JP2924373B2 (ja) | A/d変換回路 | |
JP2003332860A (ja) | 閉ループ演算増幅器のdcオフセット補償回路及びdcオフセット補償方法並びに閉ループ演算増幅器 | |
CN113726297A (zh) | 具有用于校正输入偏移的多个传感点的斩波放大器 | |
US20200403583A1 (en) | Dc offset cancellation circuit and dc offset cancellation method | |
US7915927B2 (en) | Offset cancellation circuit and a method thereof | |
US9702898B1 (en) | Method and system for detecting and correcting quadrature error signals for MEMS device | |
EP3477855B1 (en) | Sensor arrangement | |
JP3776392B2 (ja) | D級増幅器 | |
US8487704B2 (en) | Reference voltage generator for biasing an amplifier | |
US6175254B1 (en) | System for compensating a signal for an offset from a reference level | |
US10812920B2 (en) | Failure determination device and sound output device | |
US7046177B2 (en) | Servo system, apparatus comprising a servo system, sigma delta modulator, and integrated circuit comprising a sigma delta modulator | |
JPH11317626A (ja) | Fm復調器 | |
TWI429193B (zh) | 放大器電路及偏移消除方法 | |
JP4950957B2 (ja) | Nrz信号増幅装置 | |
US7154424B2 (en) | Digital equalization apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |