TWI429193B - 放大器電路及偏移消除方法 - Google Patents
放大器電路及偏移消除方法 Download PDFInfo
- Publication number
- TWI429193B TWI429193B TW99104323A TW99104323A TWI429193B TW I429193 B TWI429193 B TW I429193B TW 99104323 A TW99104323 A TW 99104323A TW 99104323 A TW99104323 A TW 99104323A TW I429193 B TWI429193 B TW I429193B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- offset
- amplifier
- signal
- input
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
本發明係有關於一種放大器/比較器電路,特別是有關於一種具有偏移消除之放大器/比較器電路。
現今,電源供應電路廣泛使用在不同電子產品上,例如可攜式電子產品、電腦產品等。電源供應電路可提供電壓或電流轉換或是提供具有固定電壓或電流之電力以供電子產品使用。在電源供應電路中,電源積體電路(Power integrated circuit,Power IC)為必要的主動元件之一。因此,為了得到較佳的電源轉換效率,電源積體電路需要較精準的控制。
在電源積體電路中,許多內部電路都會使用到放大器或是比較器等元件,例如誤差放大器(Error amplifier)、電流感測器(current sensor)等。然而,在放大器或是比較器中,少量的雜訊都有可能會影響到運算的結果。舉例來說,由於製程所造成的元件不匹配,將會使得放大器或是比較器有偏移(offset)存在,因而影響輸出的結果。
因此,需要一種具有偏移消除功能之放大器/比較器。
本發明提供一種具有偏移消除之放大器電路,適用於一電源積體電路。上述放大器電路包括:一放大器,具有一第一輸入端用以接收一第一輸入信號、一第二輸入端用以接收一第二輸入信號以及一輸出端用以輸出一輸出信號;以及,一第一偏移消除電路,耦接於上述放大器之上述第一輸入端,用以提供一偏移量於上述放大器之上述第一輸入端。
再者,本發明提供一種偏移消除方法,適用於一電源積體電路之一放大器,其中上述放大器包括具有一第一輸入端與一第二輸入端之一輸入級電路、至少一級放大電路以及具有一輸出端之一輸出級電路。上述方法包括:提供一參考電壓至上述輸入級電路之上述第一輸入端以及上述第二輸入端,並於上述輸出級電路之上述輸出端得到一輸出信號;提供一偏移量至上述輸入級電路、上述放大電路以及上述輸出級電路之一者;以及,根據上述輸出信號,調整上述偏移量。
再者,本發明提供另一種偏移消除方法,適用於一電源積體電路之一比較器,其中上述放大器包括具有一第一輸入端與一第二輸入端之一輸入級電路、至少一級比較電路以及具有一輸出端之一輸出級電路。上述方法包括:提供一參考電壓至上述輸入級電路之上述第一輸入端以及上述第二輸入端,並於上述輸出級電路之上述輸出端得到一輸出信號;提供一偏移量至上述輸入級電路、上述比較電路以及上述輸出級電路之一者;以及根據上述輸出信號,調整上述偏移量。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
實施例:第1圖係顯示根據本發明一實施例所述之偏移消除之放大器電路110,適用於一電源積體電路100。電源積體電路100包括放大器電路110、電力開啟重置(power on reset,POR)電路160、計時器170以及軟啟動(soft start)電路180。在此實施例中,放大器電路110可設置於電源積體電路100的誤差放大器或是電流感測器(未顯示)內。電力開啟重置電路160接收到來自外部的電源Ext_Power時,會提供信號S1至計時器170以及其他內部電路(未顯示),以指示電源積體電路100已上電,並開始執行偏移的校正程序。當計時器170接收到信號S1之後,會每間隔一段時間提供信號S2至控制器150。此外,當接收到來自控制器150的信號S4時,計時器170會停止產生信號S2至控制器150,並提供信號S3至軟啟動電路180。接著,軟啟動電路180會根據信號S3提供致能信號EN給後續其他電路,以指示該校正程序已結束,於是電源積體電路100內的各電路可以開始正常工作。放大器電路110包括放大器120、偏移消除電路140以及控制器150。放大器120具有正輸入端、負輸入端以及輸出端,其正輸入端用以接收輸入信號Vp、負輸入端用以接收信號Vno(即輸入信號Vn與偏移量offset之和)、以及輸出端用以提供輸出信號Vout至下一級電路(未顯示)和控制器150。
在校正程序期間,輸入信號Vn以及輸入信號Vp為相同的參考電壓Vref,其為放大器120之直流操作點。此外,控制器150會每間隔一段時間接收到來自計時器170的信號S2。當接收到信號S2時,控制器150會根據放大器120的輸出信號Vout提供控制信號Ctrl至偏移消除電路140,以便偏移消除電路140能提供偏移量offset至放大器120的負輸入端。在此實施例中,加法器130將輸入信號Vn以及偏移量offset進行加總以產生信號Vno,然後再將信號Vno提供至放大器120的負輸入端。偏移消除電路140包括選擇器142,其可根據控制信號Ctrl從N組校正值中選擇一或多組校正值來進行加總,以產生偏移量offset。值得注意的是,提供偏移量offset於放大器120的負輸入端僅是個例子,然其並非用以限定本發明的範圍。在一實施例中,加法器130係耦接於放大器120的正輸入端,以提供偏移量offset至放大器120的正輸入端。此外,根據本發明之實施例,亦可分別提供不同的偏移量至放大器120的正輸入端以及負輸入端以消除放大器的偏移誤差。一般而言,放大器的負輸入端以及其輸出端之間有一負回授路徑存在。在校正程序期間,放大器的負回授路徑需為不導通,使得放大器可作為比較器使用。另一方面,當致能信號EN產生時(其指示校正程序已結束),放大器的負回授路徑將會回復。此外,若放大器120原本就作為比較器使用的話,則其負輸入端以及其輸出端之間不會有負回授路徑存在。
第2圖係顯示根據本發明一實施例所述之電源積體電路中信號的波形圖。同時參考第1圖與第2圖,假設偏移消除電路140具有4組校正值ofs1、ofs2、ofs3與ofs4,且控制信號Ctrl為一4位元之信號,其中每一位元對應於一校正值。首先,在時間點t1時,開啟重置電路160產生信號S1以指示開始執行校正程序。在校正程序期間,會被設定為放大器120之直流操作電壓Vref。此外,當開始執行校正程序時,偏移消除電路140不會立即提供任何偏移量offset至放大器120,即信號Vno會相同於輸入信號Vn以及輸入信號Vp(Vno=Vref),直到控制器150接收到來自計時器170的信號S2。由於,放大器120本身有偏移誤差存在,因此當放大器120接收到相同的輸入信號Vn以及輸入信號Vp時,放大器120會根據該偏移誤差而產生具有一原始電壓位準之輸出信號Vout。在此實施例中,假設放大器120的原始電壓位準為高電壓位準,即在時間點t1至時間點t2之間,放大器120的輸出信號Vout為高電壓位準。接著,在時間點t2,計時器170提供信號S2至控制器150。如第2圖所顯示,在校正程序期間,計時器170會每間隔時間週期T傳送一個脈波信號S2至控制器150。在接收到第一個信號S2之後,控制器150會提供內容值“0001”之控制信號Ctrl至偏移消除電路140。在第2圖中,為了方便說明,控制信號Ctrl的內容值以2進位方式表示。由於控制信號Ctrl的每一位元係對應於一校正值,因此選擇器142會提供相同於校正值ofs1之偏移量offset至加法器130(即offset=ofs1,如標號A所顯示),使得信號Von變為Vref+ofs1。接著,放大器120會根據輸入信號Vp以及加入偏移量offset之信號Von,提供具有高電壓位準之輸出信號Vout。接著,在時間點t3,當接收到來自計時器170之信號S2時,控制器150會提供內容值“0011”之控制信號Ctrl至偏移消除電路140,以便選擇器142提供相同於校正值ofs1與ofs2之和的偏移量offset至加法器130(即offset=ofs1+ofs2,如標號B所顯示),使得信號Von變為Vref+ofs1+ofs2。然後,放大器120會根據輸入信號Vp以及加入新偏移量offset之信號Von,提供具有高電壓位準之輸出信號Vout。
接著,在時間點t4,當接收到來自計時器170之信號S2時,控制器150會提供提供內容值“0111”之控制信號Ctrl至偏移消除電路140,以便選擇器142會提供相同於校正值ofs1、ofs2與ofs3之和的偏移量offset至加法器130(即offset=ofs1+ofs2+ofs3,如標號C所顯示),使得信號Von變為Vref+ofs1+ofs2+ofs3。然後,放大器120會根據輸入信號Vp以及加入新偏移量offset之信號Von,提供具有低電壓位準之輸出信號Vout。值得注意的是,當輸出信號Vout沒有維持在原始電壓位準時,例如由高電壓位準變化成低電壓位準,則代表所新加入的校正值會造成偏移量offset過大,因此需要被移除。接著,在時間點t5,當接收到來自計時器170之信號S2時,控制器150會提供內容值“1011”之控制信號Ctrl至偏移消除電路140,以便選擇器142會提供相同於校正值ofs1、ofs2與ofs4之和的偏移量offset至加法器130(即offset=ofs1+ofs2+ofs4,如標號D所顯示),使得信號Von變為Vref+ofs1+ofs2+ofs4。然後,放大器120會根據輸入信號Vp以及加入新偏移量offset之信號Von,提供具有高電壓位準之輸出信號Vout,即輸出信號Vout又回到原始電壓位準。
當偏移消除電路140內的每組校正值都被選取過之後,控制器150會產生信號S4至計時器170,以便其停止繼續產生信號S2至控制器150,並提供信號S3至軟啟動電路180,如時間點t6所顯示。接著,在時間點t7,軟啟動電路180會提供致能信號EN給電源積體電路100內的其他後續電路,以指示校正程序已結束。於是,輸入信號Vp與Vn將不會被固定在參考電壓Vref上,而是接收實際操作上所需的信號。此外,若在校正程序中將放大器120的負回授路徑斷開的話,則需將負回授路徑回復。在第2圖中,選擇器142每次所加入的校正值是越來越小,即ofs1>ofs2>ofs3>ofs4。然而,在一實施例中,控制器150可調整選擇校正值的順序,使得選擇器142每次所加入的校正值為越來越大,例如依序加入ofs4、ofs3、ofs2、ofs1。此外,為了簡化電路的設計,可將每組校正值設計成相同值。
在校正程序期間,控制器150可從N組校正值中選擇適合之校正值的組合來提供偏移量offset至放大器120,以進行偏移消除。如第2圖所顯示,控制器150會依序將校正值加入至放大器120內。若加入的校正值會使放大器120的輸出信號Vout維持在原始電壓位準,則控制器150會保留該組校正值。反之,若加入的校正值會使放大器120的輸出信號Vout從原始電壓位準改變至另一電壓位準,則控制器150會捨棄該組校正值。因此,當偏移消除電路140內的每組校正值都被嘗試加入過之後,控制器150可得到最佳之校正值的組合來產生偏移量offset。
除了在放大器/比較器的輸入端可使用偏移消除電路來消除偏移量之外,亦可在放大器/比較器內的每一級電路中適當地使用本發明實施例所述之偏移消除電路來消除偏移量。具體而言,偏移消除可在放大器/比較器內的任一級電路中實現,如第3圖所示。第3圖係顯示根據本發明一實施例所述之具有偏移消除功能之放大器/比較器300。在第3圖中,放大器/比較器300包括輸入級電路310、輸出級電路320、N級放大/比較電路3301
-330N
以及偏移消除電路340。在放大器/比較器300中,輸入信號Vp與Vn依序經由輸入級電路310、N級放大/比較電路3301
-330N
的運算,於輸出級電路320產生輸出信號Vout至後續的電路。此外,偏移消除電路340耦接於第一級放大/比較電路3301
,用以對來自輸入級電路310的信號進行偏移的校正程序。如先前所描述,控制器150會根據輸出級電路320的輸出信號Vout提供控制信號Ctrl至偏移消除電路340,使得偏移消除電路340會從其內部的各組校正值中,選取並組合出適當偏移量offset,並提供該適當偏移量offset至第一級放大/比較電路3301
。
第4圖係顯示根據本發明一實施例所述之偏移消除方法,適用於一電源積體電路之一放大器/比較器,其中上述放大器/比較器(例如第1圖的120、第3圖的300)包括具有一第一輸入端、一第二輸入端之一輸入級電路、至少一級放大/比較電路以及具有一輸出端之一輸出級電路。首先,在電源積體電路執行電力開啟重置(POR)之後,提供一參考電壓至上述放大器/比較器之上述輸入級電路的第一以及第二輸入端(步驟S410)。接著,從N組校正值中,選擇第一校正值來作為偏移量,並將偏移量提供至上述放大器/比較器中輸入級電路、放大/比較電路以及輸出級電路之一者(步驟S420),使得放大器於上述輸出級電路之輸出端產生一輸出信號。接著,根據輸出信號,調整偏移量的大小(步驟S430)。例如,當輸出信號為一第一電壓位準時,從尚未被選擇的N-1組校正值中,選擇出第二校正值,並將第二校正值加入至偏移量中。然而,當輸出信號由第一電壓位準變化成第二電壓位準時,則需將所加入之第二校正值從偏移量中移除。以此類推,直到N組校正值中的每一校正值都曾被增加至上述偏移量。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何熟習此項技藝者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電源積體電路
110‧‧‧放大器電路
120‧‧‧放大器
130‧‧‧加法器
140、340‧‧‧偏移消除電路
142‧‧‧選擇器
150‧‧‧控制器
160‧‧‧電力開啟重置電路
170‧‧‧計時器
180‧‧‧軟啟動電路
300‧‧‧放大器/比較器
310‧‧‧輸入級電路
320‧‧‧輸出級電路
3301
-330N
‧‧‧放大/比較電路
Ctrl‧‧‧控制信號
EN‧‧‧致能信號
Ext_Power‧‧‧電源
offset‧‧‧偏移量
ofs1-ofsn‧‧‧校正值
S1、S2、S3、S4、Vno‧‧‧信號
Vn、Vp‧‧‧輸入信號
Vout‧‧‧輸出信號
第1圖係顯示根據本發明一實施例所述之偏移消除之放大器電路,適用於一電源積體電路;
第2圖係顯示根據本發明一實施例所述之電源積體電路中信號的波形圖;
第3圖係顯示根據本發明一實施例所述之具有偏移消除功能之放大器/比較器;以及
第4圖係顯示根據本發明一實施例所述之放大器電路的偏移消除方法,適用於一電源積體電路之一放大器。
100...電源積體電路
110...放大器電路
120...放大器
130...加法器
140...偏移消除電路
142...選擇器
150...控制器
160...電力開啟重置電路
170...計時器
180...軟啟動電路
Ctrl...控制信號
EN...致能信號
Ext_Power...電源
offset...偏移量
ofs1-ofsn...校正值
S1、S2、S3、S4、Vno...信號
Vn、Vp...輸入信號
Vout...輸出信號
Claims (16)
- 一種具有偏移消除之放大器電路,適用於一電源積體電路,包括:一放大器,具有一第一輸入端用以接收一第一輸入信號、一第二輸入端用以接收一第二輸入信號以及一輸出端用以輸出一輸出信號;以及一第一偏移消除電路,耦接於上述放大器之上述第一輸入端,用以提供一偏移量於上述放大器之上述第一輸入端,其中在上述電源積體電路執行電力開啟重置之後,上述第一輸入信號以及上述第二輸入信號為對應於上述放大器之直流操作點的一特定電壓。
- 如申請專利範圍第1項所述之放大器電路,更包括:一控制器,耦接於上述第一偏移消除電路以及上述放大器之間,用以於一校正程序期間,提供一控制信號至上述第一偏移消除電路,以調整上述偏移量。
- 如申請專利範圍第2項所述之放大器電路,其中上述校正程序期間係在上述電源積體電路執行電力開啟重置之後,以及上述放大器根據上述第一輸入信號以及上述第二輸入信號產生具有一第一電壓位準之上述輸出信號。
- 如申請專利範圍第3項所述之放大器電路,其中在上述校正程序期間,當上述放大器的上述輸出信號由上述第一電壓位準改變至一第二電壓位準時,上述控制器提供上述控制信號至上述第一偏移消除電路,以降低上述偏移量。
- 如申請專利範圍第3項所述之放大器電路,其中在上 述校正程序期間,上述第一偏移消除電路根據上述控制信號逐漸增加上述偏移量,直到上述放大器的上述輸出信號由上述第一電壓位準改變至一第二電壓位準。
- 如申請專利範圍第2項所述之放大器電路,其中上述電源積體電路更包括:一電力開啟重置電路,用以提供一第一信號,以指示上述電源積體電路已上電;一計時器,耦接於上述電力開啟重置電路以及上述控制器,用以於上述校正程序期間,每間隔一特定時間提供一第二信號至上述控制器,以便上述控制器根據上述輸出信號提供上述控制信號至上述第一偏移消除電路,以調整上述偏移量;以及一軟啟動電路,耦接於上述計時器,用以根據來自上述計時器之一第三信號產生一致能信號。
- 如申請專利範圍第6項所述之放大器電路,其中當上述校正程序結束時,上述控制器提供一第四信號至上述計時器,以供上述計時器產生上述第三信號。
- 如申請專利範圍第6項所述之放大器電路,其中在上述校正程序期間,上述放大器的上述輸出端與上述第一輸入端以及上述第二輸入端之一者之間的一負回授路徑為不存在且上述輸出信號為一數位信號,以及當上述致能信號產生時,上述負回授路徑為存在且上述輸出信號為一類比信號。
- 如申請專利範圍第1項所述之放大器電路,其中上述放大器係作為上述電源積體電路之一比較器使用。
- 如申請專利範圍第1項所述之放大器電路,更包括:一第二偏移消除電路,耦接於上述放大器之上述第二輸入端,用以提供另一偏移量於上述第二輸入端。
- 一種偏移消除方法,適用於一電源積體電路之一放大器,其中上述放大器包括具有一第一輸入端與一第二輸入端之一輸入級電路、至少一級放大電路以及具有一輸出端之一輸出級電路,上述方法包括:提供一參考電壓至上述輸入級電路之上述第一輸入端以及上述第二輸入端,並於上述輸出級電路之上述輸出端得到一輸出信號;提供一偏移量至上述輸入級電路、上述放大電路以及上述輸出級電路之一者;以及根據上述輸出信號,調整上述偏移量,其中提供上述參考電壓至上述第一以及第二輸入端之步驟更包括:在上述電源積體電路執行電力開啟重置之後,提供上述參考電壓至上述第一以及第二輸入端。
- 如申請專利範圍第11項所述之偏移消除方法,其中上述調整上述偏移量之步驟更包括:從N組校正值中,選擇一第一校正值來作為上述偏移量;當上述輸出信號為一第一電壓位準時,從剩餘之上述校正值中選擇一第二校正值並將上述第二校正值加入至上述偏移量,直到每一上述校正值皆曾被增加至上述偏移量;以及 當上述輸出信號由上述第一電壓位準變化成一第二電壓位準時,將所加入之上述第二校正值從上述偏移量中移除。
- 如申請專利範圍第11項所述之偏移消除方法,其中上述參考電壓係對應於上述放大器之直流操作點。
- 一種偏移消除方法,適用於一電源積體電路之一比較器,其中上述比較器包括具有一第一輸入端與一第二輸入端之一輸入級電路、至少一級比較電路以及具有一輸出端之一輸出級電路,上述方法包括:提供一參考電壓至上述輸入級電路之上述第一輸入端以及上述第二輸入端,並於上述輸出級電路之上述輸出端得到一輸出信號;提供一偏移量至上述輸入級電路、上述比較電路以及上述輸出級電路之一者;以及根據上述輸出信號,調整上述偏移量,其中提供上述參考電壓至上述第一以及第二輸入端之步驟更包括:在上述電源積體電路執行電力開啟重置之後,提供上述參考電壓至上述第一以及第二輸入端。
- 如申請專利範圍第14項所述之偏移消除方法,其中上述調整上述偏移量之步驟更包括:從N組校正值中,選擇一第一校正值來作為上述偏移量;當上述輸出信號為一第一電壓位準時,從剩餘之上述校正值中選擇一第二校正值並將上述第二校正值加入至上 述偏移量,直到每一上述校正值皆曾被增加至上述偏移量;以及當上述輸出信號由上述第一電壓位準變化成一第二電壓位準時,將所加入之上述第二校正值從上述偏移量中移除。
- 如申請專利範圍第14項所述之偏移消除方法,其中上述參考電壓係對應於上述放大器之直流操作點。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99104323A TWI429193B (zh) | 2010-02-11 | 2010-02-11 | 放大器電路及偏移消除方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99104323A TWI429193B (zh) | 2010-02-11 | 2010-02-11 | 放大器電路及偏移消除方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201128934A TW201128934A (en) | 2011-08-16 |
TWI429193B true TWI429193B (zh) | 2014-03-01 |
Family
ID=45025454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99104323A TWI429193B (zh) | 2010-02-11 | 2010-02-11 | 放大器電路及偏移消除方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI429193B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104253780B (zh) * | 2013-06-27 | 2017-07-28 | 鸿富锦精密工业(深圳)有限公司 | 直流偏移校准电路 |
-
2010
- 2010-02-11 TW TW99104323A patent/TWI429193B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201128934A (en) | 2011-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008994B2 (en) | Audio amplifier system | |
US6373334B1 (en) | Real time correction of a digital PWM amplifier | |
JP2009522936A (ja) | 高利得複素フィルタのためのdcオフセット補正 | |
US20130108081A1 (en) | Amplifier | |
JP2008124726A (ja) | ランプ波発生回路およびadコンバータ | |
US11342892B2 (en) | Amplifier and signal processing circuit | |
US20150092510A1 (en) | Method and Apparatus for Amplifier Offset Calibration | |
US9503119B2 (en) | Common mode sampling mechanism for residue amplifier in switched current pipeline analog-to-digital converters | |
JP2010115066A (ja) | Pwm制御回路 | |
KR20210090166A (ko) | 초핑 삼각파 pwm 양자화기 및 제어가능한 아날로그 게인을 갖고 그리고 다중-비이상적 게인에 영향을 미치는 특성에 대해 교정 가능한 양자화기를 구비하는 pwm 변조기 | |
JP2010093818A (ja) | コンパレータベース/ゼロクロスベーススイッチドキャパシタ回路において非直線性を除去すると共にオフセット誤差をキャンセルするためのシステム及び方法 | |
US20170126217A1 (en) | Low power buffer with dynamic gain control | |
US9106240B1 (en) | Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same | |
TWI429193B (zh) | 放大器電路及偏移消除方法 | |
US6999020B2 (en) | Semiconductor integrated circuit | |
JP2002111495A (ja) | ディジタル・アナログ変換回路 | |
JP2006351021A (ja) | レギュレータ | |
US7847713B2 (en) | Algorithmic analog-to-digital converter | |
US20230101927A1 (en) | Class d amplifier with stabilized pwm control loop | |
US9413568B2 (en) | Method and apparatus for calibrating an input interface | |
JP2010085319A (ja) | センサ信号検出回路、レシオメトリック補正回路及びセンサ装置 | |
US20100045350A1 (en) | Semiconductor Device and Amplification Device Generating Triangular Wave Synchronized with Clock Signal | |
US10651797B2 (en) | Amplifier offset and compensation | |
KR100593929B1 (ko) | 자동 전압 조절 기능을 갖는 스위치 모드 전원 공급장치 | |
JP2018037817A (ja) | アナログデジタル混在回路 |