JPS6143807A - 直流電流安定化装置 - Google Patents

直流電流安定化装置

Info

Publication number
JPS6143807A
JPS6143807A JP16595984A JP16595984A JPS6143807A JP S6143807 A JPS6143807 A JP S6143807A JP 16595984 A JP16595984 A JP 16595984A JP 16595984 A JP16595984 A JP 16595984A JP S6143807 A JPS6143807 A JP S6143807A
Authority
JP
Japan
Prior art keywords
signal
output signal
differential amplifier
level
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16595984A
Other languages
English (en)
Other versions
JPH0476243B2 (ja
Inventor
Shinichiro Hayano
早野 慎一郎
Tetsuro Hirayama
平山 哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16595984A priority Critical patent/JPS6143807A/ja
Publication of JPS6143807A publication Critical patent/JPS6143807A/ja
Publication of JPH0476243B2 publication Critical patent/JPH0476243B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明を求、直流帰還方式に関し、特C;不平衡−平衡
信号変換を伴なう2値信号を扱う増幅系l−おいて、不
平衡−平衡変換用直流電圧を発生する直流帰還方式に関
する。
〔従来技術〕
従来、この種の直流帰還方式は、第6図(二示すようC
;、入力端子1より信号を入力し差動増幅器2の出力を
ピーク検出器3.4C入力して差動信号のピーク値をそ
れぞれ検出し、差動増幅器5によって求めたその差(二
よって差動増幅器2の直流入力電圧を調整していた。こ
れらピーク検出器6゜4としては一般C二容量を用いて
ピーク値を保持する方式が用いられるため、容量を充電
する時定数よりも短かいパルスやデユーティサイクルが
50チよりずれたパルスを増幅するとピーク値を正確C
;検出できずC二差動増幅器2の出力バランスがくずれ
るという欠点があった。
〔発明の目的〕
本発明の目的は、より広い周波数帯のパルスやデユーテ
ィサイクルが50−より大きくずれたパルスに対しても
差動バランスをくずすことなく安定に直流帰還がかかる
直流帰還方式を提供することC二ある。
〔発明の構成〕
本発明は、差動増幅器の差動出力信号のマーク部および
スペース部の両方で差動出力信号の正相。
逆相の2つの信号の差を検出し、それがマーク部。
スペース部系(=設定した信号振巾に等しくなるようC
二直流帰還をかけるようC二したものである。
すなわち、本発明の直流帰還方式は、 不平衡−平衡変換機能と不平衡−平衡変換機能制御端子
を有する差動増幅器と、差動増幅器の正相の出力信号の
直流電位を変換する第1の直流電位変換器と、差動増幅
器の正相の出力信号と逆相の出力信号の直流電位を変換
する第2の直流電位変換器と、差動増幅器の正相の出力
信号を基準入力信号、第1の直流電位変換器の出力を被
比較入力信号とし、被比較入力信号が基準入力信号より
大きい場合C;のみ信号を出力する第1の比較器と、差
動増@器の逆相の出力信号を基準入力信号、第2の直流
電位変換器の出力信号を被比較入力信号とし、被比較入
力信号が基準入力信号より大きい場合に;のみ信号を出
力する第2の比較器と、第1゜第2の比較器の出力の差
をとる減算器と、減算器の出力を平滑化して差動増幅器
の不平衡−平衡変換機能制御端子C二出力する低域p波
器を有することを特徴とする。
〔実施例〕
以下、図面を参照しながら本発明の詳細な説明する。
第1図は本発明の直流帰還方式の一実施例を示す回路図
である。本実施例の直流帰還方式は、入力端子11より
正相信号Soと逆相信号s8を入力し、差動増幅する差
動増幅器12と、差動増幅器12の正相の出力信号S1
を入力し、その振幅分だけ下へレベルシフトした信号S
sを出力するレベルタフト回路13と、差動増幅器12
の逆相の出力信号S2を入力し、その振幅分だけ下へレ
ベルシフトした信号S4を出力するレベルシフト回路1
4と、差動増幅器12の逆相の出力信号S2を基準入力
信号、レベルシフト回路16の出力信号S!を被比較入
力信号とし、被比較入力信号が基準入力信号より大きい
場合にのみハイレベルの信号S5を出力する比較器15
と、差動増幅器12の正相の出力信号S1を基準入力信
号、レベルシフト回路14の出力信号S4を被比較入力
信号とし、被比較入力信号が基準入力信号より大きい場
合にのみハイレベルの信号S6を出力する比較器16と
、比較器15.16の出力信号S5.S6の差S7をと
るカレントミラー回路17と、カレントミツ−回路17
の出力S7を平滑化した直流帰還信号S8を差動増幅器
12の逆相入力に出力するローパスフィルタ18とから
なる。
次に、本*施例の直流帰還方式の動作を第2図〜第4図
の波形図を参照しながら説明する。
(1)差動増幅器12の逆相入力(二人力信号SOの中
心値より低いレベルの直流信号が入っている場合(第2
図) 差動増II@器12の正相の出力信号St、逆相の出力
信号S2は差動バランスがくずれていて、正相の出力信
号S1のマーク部とスペース部で差動振幅がそれぞれA
、Bと異なり、正相の出力信号S1の直流レベルが逆相
の出力信号S2の直流レベルより上になる。これら正相
の出力信号S1と逆相の出力信号S2#1それぞれレベ
ルシフト回路13.14(二人力されて振幅分だけ下へ
レベルシフトされ、信号S5.S4となる。そして、逆
相の出力信号S2と16号S”s正相の出力信号S1と
信号S4がそれぞれ比較器15.16+二人力する。こ
の場合、前述したようC差動増幅器12の正相の出力信
号S1の直流レベルが逆相の出力信号S2の直流レベル
より高くなっているので、比較器15のみ出力S5がハ
イレベルとなり(マーク部で差動信号振幅が大きいこと
を示す)、比較器16の出力S6はハイレベルとならな
い。これら比較器15.16の出力S6+S’はカレン
トミラー回@17を二人力されて信号S5から信号S6
が減算され、信号S7が得られる。この信号S7はp−
パスフィルタ18に入力されて平滑化されて直流帰還信
号S8となり差動増幅器12c;帰還される・この直流
帰還信号S6の直流レベルはハイレベしたので、その直
流レベルが上る方向にいくということは、入力信号So
l二対して出力信号S’ + 82の差動バランスがと
れるように帰還がかかっていることを意味している。
(2)  入力信号SOの中心値より逆相に入る信号s
8の直流レベルが高い場合(第3図)。
入力信号SOの中心値より逆相【:入る信号s8の直流
レベルが高いと、差動増幅器12の出力は、正相の出力
信号S1のレベルが逆相の出力信号s2のレベルより下
がる。これら正相の出力信号s1と逆相の出力信号82
#−Lそれぞれレベルシフト回路13.14に入力され
て振幅分だけ下へレベルシフトされ、信号f3B、S4
となる。そして、逆相信号s2と信号ss。
正相信号S1と信号S4がそれぞれ比較器15.16区
二人力する。この場合、差動増幅器12の正相出力レベ
ルが逆相出力レベルより低くなっているので、比較器1
6のみ出力s6がハイレベルとなり(スペース部で差動
信号振幅が大きいことを示す)、比較器15の出力s5
はハイレベルとならない。これら比較器15.16の出
力Ss、 s6はカレントミラー回路17に入力されて
信号s5がら信号s6が減算され、信号S7が得られる
。この信号s7はローパスフィルタ18(二人力されて
直流帰還信号s8となり差動増幅器12(二帰還される
。この直流帰還信号S8の直流レベルはハイレベルHと
ローレベルLの中間より低い値であり、(1)の場合と
逆相出力レベルが下る方向(二ある。以上のよう(二、
差動増幅器12の入力信号Soの中心値より、逆相入力
に入る信号S8の直流レベルがずれている場合、それを
補正するよう(二正しく帰還がかかる。
(3)  入力信号SOの中心値と信号s8の直流電圧
が一致している場合(第4図)。
この差動信号振幅はマーク部、スペース部で同じである
ので、比較器15.16の両方の出力s5゜S6がハイ
レベルとなる。この結果、カレットミラー回路17の出
力S7はハイレベルHとローレベルLを繰返し、ローパ
スフィルタ18から出力される直流帰還信号S8はハイ
レベルHとローレベルLのほぼ中心のレベルとなり、入
力信号SOの中心値と一致したままの状態を保持する。
このように、本実施例はピーク検出を行なわないため高
速の信号に対しても十分対処でき、また、差動振幅の検
出に比較器を使用しているため直流帰還誤差に対し敏感
であり、またデユーティサイクルが50%より大きくず
れた信号C二対しても、より小さな直流帰還誤差しか生
じない。
なお、本実施例では、レベルシフト回路13.14は差
動増幅器12の出力を下へレベルシフトするとして説明
したが1.ヒヘレベルシフトする場合(=は比較器15
.16の入力からローパスフィルタ18の間で位相を逆
転させること(二より本¥施例と同様の効果が得られる
また、比較器15.16とローパスフィルタ18の間で
の位相関係が本実施例と異なっていても比較器15.1
6の入力とローパスフィルタ18の出力の位相が本実施
例で述べた関係と同様であればよいのは勿論のことであ
る・また、減算器として働いているカレントミラー回路
17を、比較器15の正相出力と比較器16の逆相出力
の和をとる加算回路で構成してもよい◇ 第5図は本発明の直流帰還回路の他の実施例を示す回路
図である。
本実施例は信号入力端子50と、入力(8号と直流帰還
信号の和をとる加算器51と、加算器51の出力と定電
圧源54からの信号を入力とする差動増幅器52と、第
1図の帰還系と同様の構成をとる直流帰還回路53とか
P)構成されている。
本実施例では加算器51で入力信号と直流帰還信号の和
をとることにより信号自身の直流電位を変化させ、差動
増幅器52の出力信号の直流電位を一致させる。直流帰
還回路56の動作は前述の実施例と同様である。ただし
、第1図のローパスフィルタ18の出力S8と、本実施
例の直流N還1J号とは位相が反転していなければいけ
ない。すなわち、正常に二負帰還がかかるような位相に
なっていなければならない。本実施例のような構成をと
ることにより、差動増幅器52の入力電位はほぼ一定と
なり、差動増幅器52のダイナミックレンジが広くとれ
る〇 〔発明の効果〕 本発明は以上説明したように、(ii号のマーク部。
スペース部の両部でその差動信号振巾が設定した値C二
等しくなるようζ二直流帰還をかけることができるよう
じしたもので、従来のピーク検出回路を使用した直流#
遠方式では、帰R誤差が大きく、うまく直流帰還のかか
らなかった高速や低速のパルス信号や、デューテイサイ
クノνの変動の大きなパルス信号C二対して、帰還誤差
が少なくかつ安定に直流帰還がかかる。
【図面の簡単な説明】
第1図は本発明の直流帰還方式の一実施例の回路図、第
2図、第6図、第4図はその動作を示す各部の波形図、
第5図は本発明の直流帰還方式の他の実施例の回路図、
第6図は直流帰還方式の従来例の回路図である。 11・・・信号入力端子、12・・・差動増幅器、13
.14・・・レベルシフト回路、15,16・・・比較
器、17・・・ カレントミラー回路、

Claims (1)

  1. 【特許請求の範囲】 不平衡−平衡変換機能と不平衡−平衡変換機能制御端子
    を有する差動増幅器と、 差動増幅器の正相の出力信号の直流電位を変換する第1
    の直流電位変換器と、 差動増幅器の正相の出力信号と逆相の出力信号の直流電
    位を変換する第2の直流電位変換器と、差動増幅器の逆
    相の出力信号を基準入力信号、第1の直流電位変換器の
    出力信号を被比較入力信号とし、被比較入力信号が基準
    入力信号より大きい場合にのみ信号を出力する第1の比
    較器と、差動増幅器の正相の出力信号を基準入力信号、
    第2の直流電位変換器の出力信号を被比較入力信号とし
    、被比較入力信号が基準入力信号より大きい場合にのみ
    信号を出力する第2の比較器と、第1、第2の比較器の
    出力の差をとる減算器と、減算器の出力を平滑化して差
    動増幅器の不平衡−平衡変換機能制御端子に出力する低
    域ろ波器を有することを特徴とする直流帰還方式。
JP16595984A 1984-08-08 1984-08-08 直流電流安定化装置 Granted JPS6143807A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16595984A JPS6143807A (ja) 1984-08-08 1984-08-08 直流電流安定化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16595984A JPS6143807A (ja) 1984-08-08 1984-08-08 直流電流安定化装置

Publications (2)

Publication Number Publication Date
JPS6143807A true JPS6143807A (ja) 1986-03-03
JPH0476243B2 JPH0476243B2 (ja) 1992-12-03

Family

ID=15822263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16595984A Granted JPS6143807A (ja) 1984-08-08 1984-08-08 直流電流安定化装置

Country Status (1)

Country Link
JP (1) JPS6143807A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0377897A2 (en) * 1988-12-28 1990-07-18 Kabushiki Kaisha Toshiba Duty ratio control circuit apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0377897A2 (en) * 1988-12-28 1990-07-18 Kabushiki Kaisha Toshiba Duty ratio control circuit apparatus

Also Published As

Publication number Publication date
JPH0476243B2 (ja) 1992-12-03

Similar Documents

Publication Publication Date Title
US5252865A (en) Integrating phase detector
JP2009522936A (ja) 高利得複素フィルタのためのdcオフセット補正
US20060077013A1 (en) Anomaly detector for vibratory angular rate sensor
JPH057154A (ja) A/d変換回路
JP2007057262A (ja) センサ回路
JPH0955627A (ja) 逓倍回路
JP2002198788A (ja) 高精度な位相検出器
JPS6143807A (ja) 直流電流安定化装置
JPS59183516A (ja) Agc増幅器負帰還回路
JP3326521B2 (ja) 静電容量式検出装置
KR940006599B1 (ko) 3 상전원 위상검출장치
JP3260533B2 (ja) 電流検出装置
JPH0566235A (ja) ピークホールド回路、ピーク検波回路及びピーク位置検出回路
SU1465938A1 (ru) Мультивибратор
JPS62132411A (ja) 利得・オフセツト制御回路
SU961121A1 (ru) Широтно-импульсный усилитель
JPH0156385B2 (ja)
US20050093621A1 (en) Fm demodulator including a dc offset detector
JP2993532B2 (ja) ホイートストンブリッジ型ロードセルの励振回路
US3142804A (en) Precision phase detector
JPS5832208A (ja) 信号レベル検出回路
JPH02235429A (ja) 信号受信器
JPH0120650Y2 (ja)
JPH04126407A (ja) 閾値レベルの自動コントロール回路
JP2000275047A (ja) 位相差検出装置