JP2002198788A

JP2002198788A - 高精度な位相検出器

Info

Publication number: JP2002198788A
Application number: JP2001332022A
Authority: JP
Inventors: Michael C Fischer; マイケル・シー・フィッシャー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 2000-10-30
Filing date: 2001-10-30
Publication date: 2002-07-12
Also published as: CN1351415A; US6351153B1; EP1202067A2; KR20020033537A

Abstract

(57)【要約】【課題】精密で正確であり、温度または供給電圧の変動
によって生じるようなエラーにほとんど影響されないテ゛シ゛タ
ル回路位相検出器の提供。【解決手段】2つの入力の位相を精密に検出する位相検
出器が、開示される。位相検出の方法と装置は、温度変
動及び入力電圧の変動に起因する共通のエラーを取り去
る。位相検出器及び方法は、排他的ORケ゛ート及び差動増幅
器等のテ゛シ゛タル回路要素を利用して正確な位相検出を実施
する。入力及び出力は減衰され、又はフィルタリンク゛されて所
望の結果をもたらす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明の分野は、デジタル回
路要素に関し、とりわけ、高精度入力特性検出回路要素
に関する。

【０００２】

【従来の技術】２つの入力の位相検出によって、独自の
課題が提示された。従来、２つの入力の位相を検出する
ために、アナログ回路が利用されてきた。とりわけ、位
相検出には、アナログミクサが使用されてきた。あいに
く、アナログミクサは、デジタル回路に比べると高価
で、かつ不便である。いくつかの用途において、アナロ
グミクサは簡単に実現不可能である。

【０００３】デジタル回路による解決法の１つは、排他
的ＯＲ（「ＸＯＲ」）ゲートを位相検出器として用いる
ことであった。２つの入力が同相の場合、ＸＯＲゲート
の結果として生じる出力は、低レベル出力（すなわち、
ゼロボルト）であることが知られている。同様に、２つ
の入力の位相が１８０度ずれている場合、ＸＯＲゲート
の結果として生じる出力は、高レベル出力であることが
知られている。あいにく、これらの結果の変換器利得及
びオフセットは、温度及び供給電圧の変動に影響されや
すい。従って、ＸＯＲゲート位相検出器の精度及び精密
度が、欠如している。

【０００４】

【発明が解決しようとする課題】従って、精密で正確で
あり、温度または供給電圧の変動によって生じるような
エラーにほとんど影響されないデジタル回路位相検出器
が、必用とされている。

【０００５】

【課題を解決するための手段】本発明は、精密に位相を
検出するための装置及び方法である。１つの実施態様に
おいて、本発明は、２つの入力に適用される１対の論理
ゲートを利用して、入力が差動増幅器により処理され、
入力の位相を求めることを可能にする。この１対の論理
ゲートは、２つの入力に対して排他的ＯＲ演算を実施す
るＸＯＲゲートが好ましい。第１のＸＯＲゲートは、第
１の入力及び第２の入力に対して排他的ＯＲ演算を実施
する。第２のＸＯＲゲートは、第１の入力、及び反転し
た第２の入力に対して排他的ＯＲ演算を実施する。次
に、第２のＸＯＲゲート及び第１のＸＯＲゲートの出力
が減算されることによって、温度及び入力電圧変動によ
って生じるような共通エラーが除去される。

【０００６】減算の結果は、これらの共通エラーのない
位相表示電圧である。位相表示電圧の既知の電圧レベル
から、第１の入力及び第２の入力の位相を判定すること
が可能である。位相表示電圧は、第１の入力と第２の入
力の位相ずれが０度（すなわち、同相）の場合、最低レ
ベルであり、第１の入力と第２の入力の位相ずれが９０
度の場合、中間レベルであり、第１の入力と第２の入力
の位相ずれが１８０度の場合、最高レベルである。従っ
て、位相検出が、高い精度かつ高い精密度で達成され
る。

【０００７】本発明の１つの実施態様では、２つの追加
ＸＯＲゲートが利用される。第３のＸＯＲゲートは、第
２の入力に伝搬遅延を挿入するために利用される。この
伝搬遅延は、第２の入力を反転するために利用される第
４のＸＯＲゲートによって生じる伝搬遅延に整合させる
ために挿入される。第３のＸＯＲゲート及び第４のＸＯ
Ｒゲートの出力は、それぞれ、第１のＸＯＲゲート及び
第２のＸＯＲゲートに伝送され、第１の入力との排他的
ＯＲ演算を施される。ＸＯＲゲートは、４つのゲートの
パッケージで販売される場合が多いので、第４のＸＯＲ
ゲートの利用は、特に好都合である。

【０００８】好適な実施態様において、位相検出器の所
望の出力は、ＸＯＲゲートの出力波形の低域通過フィル
タリングから生じる低周波平均電圧である。このフィル
タリングは、それ自体の特性によって、または適切なフ
ィードバックコンポーネントによって、波形の減算を実
施することが可能な差動増幅器またはこのフィルタリン
グの一部または全てを提供することが可能な差動増幅器
の前の、各ゲートの後に挿入することもできるし、ある
いは差動増幅器の後に低域通過フィルタを設けることも
可能である。図示の実施態様の場合、この目的のため
に、２つのコンデンサが差動増幅器と関連付けられる。

【０００９】

【発明の実施の形態】図１は、本発明の高精度な位相検
出器１０の典型的な実施態様を例示する。図示の実施態
様は、差動増幅器と組み合わされた排他的ＯＲ（「ＸＯ
Ｒ」）論理ゲートを利用して、２つの測定されたデジタ
ル波形入力の位相差をアナログ信号として正確に判定す
る。論理ゲートを利用するので、入力信号は、アナログ
信号とは対照的に論理レベル信号であることが必要とさ
れる。入力がアナログ信号の場合、アナログ信号にハー
ドリミッタを適用することが必要になる。

【００１０】この実施態様における２つの入力信号は、
入力Ａ及び入力Ｂである。図示の例の場合、入力Ａ及び
Ｂは、両方とも、５０パーセント（５０％）のデューテ
ィサイクルを有する５ボルトの方形波である。入力信号
は、主として本発明が用いられる用途によって決まる。
従って、さまざまな電圧、波形、及びデューティサイク
ルを使用することが可能である。図２ａ〜図２ｃには、
さまざまな入力Ａ及びＢ信号が例示されている。

【００１１】図１に示すように、入力Ａ及びＢは、４つ
のＸＯＲ論理ゲートに加えられる。４つのＸＯＲ論理ゲ
ートは、１〜４で表示されている。ＸＯＲゲート１及び
２は、ＸＯＲゲート３及び４によって修正された入力Ｂ
及び入力Ａを比較する。ＸＯＲゲート４は、入力Ｂ及び
一定の高レベル入力２０に対して排他的ＯＲ演算を実施
する。一定の高レベル入力２０の電圧は、入力Ｂの高レ
ベル電圧に等しいことが好ましい。従って、本実施態様
の場合、一定の高レベル入力２０は５ボルトである。結
果として、入力Ｂが高（すなわち、５ボルト）になる
と、固有の伝搬遅延の後、ＸＯＲゲート４の出力は低
（すなわち、０ボルト）になる。同様に、入力Ｂが低
（すなわち、０ボルト）になると、固有の伝搬遅延の
後、ＸＯＲゲート４の出力は高（すなわち、５ボルト）
になる。換言すれば、ＸＯＲゲート４によって、入力Ｂ
は反転され、遅延させられる。図２ａ〜図２ｃを参照す
ると、ＸＯＲゲート４の出力が、固有の遅延の影響を受
けることが分かる。ＸＯＲゲート４の出力は、ＸＯＲゲ
ート２に入力される。

【００１２】ＸＯＲゲート４の出力には、固有の遅延が
含まれているので、ＸＯＲゲート１に入力する前に、入
力Ｂも遅延させなければならない。従って、ＸＯＲゲー
ト３は、入力Ｂ及び接地入力２５に対して排他的ＯＲ演
算を実施する。ＸＯＲゲート３の出力は、図２ａ〜図２
ｃにおいて明らかなように、ＸＯＲゲート４によって生
じた固有の伝搬遅延と好適に整合する、固有の伝搬遅延
を施された入力Ｂである。ＸＯＲゲート３の出力は、Ｘ
ＯＲゲート１に入力される。

【００１３】ＸＯＲゲート１は、入力Ａ、及びＸＯＲゲ
ート３の出力（すなわち、ＸＯＲゲート３からの固有の
遅延を施された入力Ｂ）に対して排他的ＯＲ演算を実施
する。従って、入力Ａ及びＸＯＲゲート３の出力が、両
方とも高（例えば、５ボルト）になるか、または両方と
も低（例えば、０ボルト）になる場合、ＸＯＲゲート１
の出力は、固有の遅延と共に低になる。そのようなこと
から、入力Ａ及び入力Ｂの位相が同じ（すなわち、位相
ずれが零度（０゜））場合、ＸＯＲゲート１の出力は、
ＸＯＲゲート３によって生じる遅延に起因する短いパル
スを除けば、常に低になる。こうした状況が、図２ａに
例示されている。図２ａにおいて、入力Ａ及び入力Ｂ
は、位相ずれが０度であり、従って、ＸＯＲゲート１の
出力は、前述のパルスを除けば、低になる。

【００１４】逆に、入力Ａ及びＢの位相ずれが１８０度
（１８０゜）の場合、ＸＯＲゲート１の出力は、ＸＯＲ
ゲート３によって生じる遅延に起因する短いパルスを除
けば、常に高になる。図２ｃには、この状況及び結果が
例示されている。一方、入力Ａ及び入力Ｂの位相ずれが
９０度（９０゜）の場合、ＸＯＲゲート１の出力は、交
互に高及び低になるが、入力Ａ及び入力Ｂよりもデュー
ティサイクルが短く、波形が狭くなる。図２ｂには、こ
の状況及び結果が例示されている。

【００１５】図３を参照すると明らかなように、上記結
果は、図示の位相線図に対応する。最小出力が、１８０
度の位相角において（すなわち、入力Ａと入力Ｂの位相
が１８０゜ずれている場合に）認められ、中間出力が、
９０度の位相角において（すなわち、入力Ａと入力Ｂの
位相が９０゜ずれている場合に）認められ、最大出力
が、零度の位相角において（すなわち、入力Ａと入力Ｂ
の位相ずれが０゜の場合に）認められる。位相検出器１
０が位相ロックループ内の位相検出器として利用される
場合、位相ロックループは、図３に示すようにトラッキ
ングを行う。

【００１６】入力Ａ及び入力Ｂから入力されるＸＯＲゲ
ート１は、それ自体位相検出器として利用可能である。
しかし、ＸＯＲゲート１のような論理ゲートが位相検出
器として利用される場合、論理ゲートの出力のＤＣレベ
ルは、とりわけ、温度によって、また、ある程度は、論
理ゲートの供給電圧によって変動を被ることになる。こ
れらのエラーを最小限に抑えるための方法の１つは、Ｘ
ＯＲゲート１に対する相補的機能の出力を備えた第２の
セクションを設けて、ＸＯＲゲート１及び第２のセクシ
ョンの出力を減算することである。差動増幅器を利用し
て、これらの出力の組み合わせ及び減算を行うことが可
能である。こうして減算されることにより、温度または
供給電圧の変化といった共通変動が、差動増幅器によっ
て減算または相殺されることになる。従って、この位相
検出器によれば、単一論理ゲート位相検出器に比べて、
温度及び供給電圧に関する安定性が改善されることにな
る。

【００１７】ＸＯＲゲート２は、入力Ａ及びＸＯＲゲー
ト４の出力（すなわち、ＸＯＲゲート４によって固有の
遅延が生じた反転入力Ｂ）に対する排他的ＯＲ演算を実
施することになる。従って、入力Ａ及びＸＯＲゲート４
の出力が、両方とも高（例えば、５ボルト）になるか、
または両方とも低（例えば、０ボルト）になる場合、Ｘ
ＯＲゲート２の出力は、固有の遅延と共に低になる。そ
のようなことから、入力Ａ及び入力Ｂの位相が同じ（す
なわち、位相ずれが零度（０゜））場合、ＸＯＲゲート
２の出力は、ＸＯＲゲート４によって生じる遅延に起因
する短いパルスを除けば、常に高になる（ＸＯＲゲート
４の出力が、遅延した状態で入力Ａと逆になるので）。
こうした状況が図２ａに例示されている。図２ａにおい
て、入力Ａ及び入力Ｂは、位相ずれが０度であり、従っ
て、ＸＯＲゲート２の出力は、前述のパルスを除けば、
高である。

【００１８】逆に、入力Ａ及び入力Ｂの位相が１８０度
（１８０゜）ずれている場合、ＸＯＲゲート２の出力
は、ＸＯＲゲート４によって生じる遅延に起因する短い
パルスを除けば、常に低になる（ＸＯＲゲート４の出力
が、遅延した状態で入力Ａと同じになるので）。図２ｃ
には、この状況及び結果が例示されている。一方、入力
Ａ及び入力Ｂの位相ずれが９０度（９０゜）の場合、Ｘ
ＯＲゲート２の出力は、交互に高及び低になるが、入力
Ａ及び入力Ｂよりもデューティサイクルが短く、波形が
狭くなる。図２ｂには、この状況及び結果が例示されて
いる。

【００１９】上述のように、ＸＯＲゲート１及びＸＯＲ
ゲート２の出力は、差動増幅器４４０により組み合わせ
られ、減算される。差動増幅器４４０は、ＸＯＲゲート
１及びＸＯＲゲート２に共通のエラーを除去することに
なる。図１に示すように、ＸＯＲゲート２の出力は、差
動増幅器４４０の正入力（「＋」）に入力され、ＸＯＲ
ゲート１の出力は、差動増幅器４４０の負入力
（「−」）に入力される。従って、両出力に共通したエ
ラーが、差動増幅器４４０によって逆の処理を受けるこ
とになり（すなわち、一方の入力については正になり、
他の入力については負になる）、従って、相殺されるこ
とになる。例えば、ＸＯＲゲート１及びＸＯＲゲート２
の両方に共通した電圧供給源のシフトによって生じた．
０１ボルトのエラーが、−入力では−．０１ボルトとし
て処理され、＋入力では＋．０１ボルトとして処理され
るので、結果として、差動増幅器４４０の出力において
正味０ボルトの影響（．０１−．０１＝０）ということ
になる。

【００２０】差動増幅器４４０及びその周囲のコンポー
ネント（例えば、入力抵抗器５０、抵抗器５５、及びコ
ンデンサ６０）は、ＸＯＲゲート１及びＸＯＲゲート２
の出力に対して減衰、フィルタリング、さらに、上述の
ように、減算を施すように設計されることが可能であ
る。出力を減衰させることによって、位相検出器が用い
られる用途に適した電圧レベルを提供することが可能に
なる。ＸＯＲゲート出力に対する低域通過フィルタリン
グを利用して、位相検出器の出力にとって所望の低周波
平均電圧を得ることが可能になる。この低域通過フィル
タリングは、増幅器４４０の前の各ゲートの後に挿入す
ることができるし、増幅器４４０は、それ自体の特性に
よって、または適切なフィードバックコンポーネント及
びその他のコンポーネントによって、このフィルタリン
グの一部または全てを提供することができるし、あるい
は増幅器４４０の後に低域通過フィルタを設けることも
可能である。位相検出器の出力に関して異なる周波数の
平均電圧が所望される場合には、異なるフィルタリング
を利用することが可能である。

【００２１】本実施態様において、ＸＯＲゲート１及び
ＸＯＲゲート２の出力は、両方とも、入力抵抗器５０及
び抵抗器５５によって減衰させられる。図１に示す例の
場合、入力抵抗器５０は、２．１５キロオーム抵抗器で
あり、抵抗器５５は、１．０キロオーム抵抗器である。
従って、ＸＯＲゲート１及びＸＯＲゲート２の出力は、
２．１５（すなわち、２．１５キロオーム／１．００キ
ロオーム）分の１に減衰させられる。本例におけるよう
に入力が５ボルトの場合、２．１５の減衰率によって、
差動増幅器４４０の出力範囲は約−２．３２ボルト〜
２．３２ボルトになる。

【００２２】同様に、ＸＯＲゲート１及びＸＯＲゲート
２の出力は、本実施態様の場合、差動増幅器４４０及び
周囲のコンポーネントによって低域通過フィルタリング
される。コンデンサ６０は、抵抗器５５と協働して、Ｘ
ＯＲゲート１及びＸＯＲゲート２からのパルス波形出力
の低周波平均が、差動増幅器４４０において差動的に組
み合わせられるようにする低域通過フィルタの働きをす
る。図３に示すように、ＸＯＲゲート１及びＸＯＲゲー
ト２の出力の低域通過フィルタリングによって、各位相
において一定の位相表示電圧Ｐ１が生じ、図２ａ及び図
２ｃに示す短いパルスが平均される。

【００２３】差動増幅器４４０の結果として得られる出
力Ｐ１が、図３によって例示されている。上述のよう
に、入力Ａ及び入力Ｂの位相ずれが１８０度（１８０
゜）の場合、出力Ｐ１は最低になる。〜−２．３２ボル
トの最低出力は、上述のように、また、図２ｃに示すよ
うに、ＸＯＲゲート１のほぼ一定の高出力とＸＯＲゲー
ト２のほぼ一定の低すなわち０出力の低周波平均を組み
合わせた結果である。さらに、入力Ａ及び入力Ｂの位相
ずれが９０度（９０゜）の場合、出力Ｐ１は、中間レベ
ルになる。０ボルトの中間出力は、上述のように、ま
た、図２ｂに示すように、常に高及び低と逆になるＸＯ
Ｒゲート１及びＸＯＲゲート２の出力の低周波平均を組
み合わせた結果である。最後に、入力Ａ及び入力Ｂの位
相ずれが０度（０゜）の場合、出力Ｐ１は最高になる。
〜２．３２ボルトの最高出力は、上述のように、また、
図２ａに示すように、ＸＯＲゲート２のほぼ一定の高出
力とＸＯＲゲート１のほぼ一定の低すなわち０出力の低
周波平均を組み合わせた結果である。

【００２４】結果として、本実施態様の位相表示電圧、
すなわち、出力Ｐ１は、多くの用途に好都合な、ゼロ中
心の双極範囲を有する。従って、既知範囲の場合、入力
Ａ及び入力Ｂの位相は、出力Ｐ１の出力電圧から判定さ
れることが可能である。図３におけるＰ１の勾配を計算
することによって、入力Ａ及び入力Ｂの位相において１
ラジアン変化する毎に出力Ｐ１が変化する率を求めるこ
とも可能である。本例の場合、勾配は、約４．６４ボル
ト／ｐラジアン（ｐラジアン＝１８０゜）すなわち約
１．４６４ボルト／ラジアンである。

【００２５】図４には、本発明による位相検出方法４０
が例示されている。この方法４０には、第１の入力及び
第２の入力にＸＯＲ演算を実施して、第１の出力を生じ
させるステップ（４１）と、第２の入力を反転するステ
ップ（４２）と、第１の入力及び反転した第２の入力に
ＸＯＲ演算を実施して、第２の出力を生じさせるステッ
プ（４３）と、第１の出力から第２の出力を減算して、
位相表示電圧を生じさせるステップ（４４）と、位相表
示電圧を測定し、第１の入力と第２の入力の位相を求め
るステップ（４５）とが含まれており、位相表示電圧
が、第１の入力と第２の入力の位相ずれが０度の場合に
は最高になり、第１の入力と第２の入力の位相ずれが１
８０度の場合には最低になる。上述のように、この方法
には、第２の入力及び反転した第２の入力を遅延させる
ステップと（図４には図示せず）、第１の出力と第２の
出力を減衰させるステップと（図４には図示せず）、第
１の出力及び第２の出力に低域通過フィルタリングをす
るステップ（図４には図示せず）と、並びに上記説明及
び図面から明らかな他のステップを含むことも可能であ
る。

【００２６】上述の位相検出器及び位相検出の方法は、
位相検出を必要とするさまざまな用途において利用する
ことが可能である。図１に示す追加の回路要素は、特定
の実施例のためのものであって、本発明によって必要と
されるものではない。例えば、差動増幅器４４０に後続
する図示の可変抵抗器は、この位相検出プロセスの勾配
及び変換器利得を調整するために利用することが可能で
ある。本発明は、その典型的な実施態様に関連して説明
されてきたが、当該技術者であれば、本発明の真の思想
及び範囲から逸脱することなく、説明した本発明の実施
態様にさまざまな修正を加えることが可能であろう。本
明細書において用いられた用語及び説明は、単なる例証
として示されたものであり、制限を意図したものではな
い。すなわち、いくつかの例を挙げて、本発明の方法に
ついて説明してきたが、この方法のステップは、例示と
は異なる順序で、あるいは同時に実施されることも可能
である。当該技術者には明らかなように、これらの及び
その他の変更は、特許請求の範囲に規定された本発明の
思想及び範囲及びその同等物に含まれる可能性がある。

【００２７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。１．高精度の位相検出器（10）であって、高レベルと低
レベルを有する第１の入力と、高レベルと低レベルを有
する第２の入力と、前記第１の入力及び前記第２の入力
に排他的ＯＲ演算を実施して、第１の出力を生じさせる
第１のＸＯＲゲート（１）と、前記第１の入力及び反転
した第２の入力に排他的ＯＲ演算を実施して、第２の出
力を生じさせる第２のＸＯＲゲート（２）と、及び前記
第１の出力から前記第２の出力を減算して、位相表示電
圧を生成する差動増幅器（440）とを含み、前記位相表
示電圧が、前記第１の入力と前記第２の入力の位相ずれ
が０度の場合には最高になり、前記第１の入力と前記第
２の入力の位相ずれが１８０度の場合には最低になる、
位相検出器（10）。２．前記第２の入力を遅延させ、その遅延した第２の入
力を前記第１のＸＯＲゲート（１）に伝送する第３のＸ
ＯＲゲート（３）であって、前記第１のＸＯＲゲート
（１）が、前記第１の入力及び前記遅延した第２の入力
に対して排他的ＯＲ演算を実施する、第３のＸＯＲゲー
ト（３）と、及び前記第２の入力を反転して遅延させ、
その遅延して反転した第２の入力を前記第２のＸＯＲゲ
ート（２）に伝送する第４のＸＯＲゲート（４）であっ
て、前記第２のＸＯＲゲート（２）が、前記第１の入
力、及び前記遅延して反転した第２の入力に対して排他
的ＯＲ演算を実施する、第４のＸＯＲゲート（４）とを
更に含む、上記１に記載の位相検出器。３．前記第３のＸＯＲゲート（３）が、前記第２の入力
及び接地された入力に対して排他的ＯＲ演算を実施す
る、上記２に記載の位相検出器。４．前記第４のＸＯＲゲート（４）が、前記第２の入
力、及び前記第２の入力の高レベルに等しい電圧を有す
る高レベル入力に対して排他的ＯＲ演算を実施する、上
記３に記載の位相検出器。５．前記差動増幅器（440）によって、前記第１の出力
及び前記第２の出力の低周波平均が減算されるように、
前記第１の出力及び前記第２の出力にフィルタリングを
する、１つ以上の低域通過フィルタを更に含む、上記１
に記載の位相検出器。６．前記第１の出力及び前記第２の出力を減衰させる入
力抵抗器（50）を更に含む、上記１に記載の位相検出
器。７．高精度の位相検出の方法であって、第１の入力及び
第２の入力にＸＯＲ演算を実施して、第１の出力を生じ
させるステップ（41）と、前記第２の入力を反転するス
テップ（42）と、前記第１の入力及び前記反転した第２
の入力に対してＸＯＲ演算を実施して、第２の出力を生
じさせるステップ（43）と、及び位相表示電圧を生じさ
せるために前記第１の出力から前記第２の出力を減算し
（44）、前記位相表示電圧を測定して、前記第１の入力
及び前記第２の入力の位相を求めるステップとを含み、
前記位相表示電圧が、前記第１の入力と前記第２の入力
の位相ずれが０度の場合には最高になり、前記第１の入
力と前記第２の入力の位相ずれが１８０度の場合には最
低になる、方法。８．前記第２の入力及び前記反転した第２の入力を遅延
させるステップを更に含み、前記第２の入力及び前記反
転した第２の入力が遅延して、等価な時間周期になる、
上記７に記載の方法。９．差動増幅器によって、前記減算するステップが実施
される、上記７に記載の方法１０．前記減算するステップが、前記第１の出力及び前
記第２の出力の低周波平均の減算を含むように、前記第
１の出力及び前記第２の出力に低域通過フィルタリング
をするステップを更に含む、上記７に記載の方法。

【００２８】

【発明の効果】本発明により、精密で正確であり、温度
または供給電圧の変動によって生じるようなエラーにほ
とんど影響されないデジタル回路位相検出器が提供され
る。

【図面の簡単な説明】

【図１】本発明の実施態様の回路構成要素に関するブロ
ック図である。

【図２ａ】本発明の実施態様の回路構成要素に関するサ
ンプル入力波形及び機能を例示した図である。

【図２ｂ】本発明の実施態様の回路構成要素に関するサ
ンプル入力波形及び機能を例示した図である。

【図２ｃ】本発明の実施態様の回路構成要素に関するサ
ンプル入力波形及び機能を例示した図である。

【図３】ある位相範囲にわたる本発明の実施態様の位相
表示電圧に関する線図である。

【図４】本発明の方法のフローチャートである。

【符号の説明】

１〜４ＸＯＲゲート 50、55 抵抗器 60 コンデンサ 440 差動増幅器

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J039 JJ07 JJ14 JJ19 KK11 KK18 MM01 MM02 5J106 AA04 CC27 JJ02 KK13 KK14 LL02

Claims

【特許請求の範囲】

【請求項１】高精度の位相検出器（10）であって、高レベルと低レベルを有する第１の入力と、高レベルと低レベルを有する第２の入力と、前記第１の入力及び前記第２の入力に排他的ＯＲ演算を
実施して、第１の出力を生じさせる第１のＸＯＲゲート
（１）と、前記第１の入力及び反転した第２の入力に排他的ＯＲ演
算を実施して、第２の出力を生じさせる第２のＸＯＲゲ
ート（２）と、及び前記第１の出力から前記第２の出力
を減算して、位相表示電圧を生成する差動増幅器（44
0）とを含み、前記位相表示電圧が、前記第１の入力と
前記第２の入力の位相ずれが０度の場合には最高にな
り、前記第１の入力と前記第２の入力の位相ずれが１８
０度の場合には最低になる、位相検出器（10）。