JPH1022811A

JPH1022811A - 量子化されたフィードバックを採用している集積回路

Info

Publication number: JPH1022811A
Application number: JP9060542A
Authority: JP
Inventors: Thaddeus John Gabara; ジョンガバラザデウス
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1996-03-15
Filing date: 1997-03-14
Publication date: 1998-01-23
Also published as: EP0795960A2; EP0795960A3; US5708389A

Abstract

(57)【要約】【課題】本発明は、概して、集積回路の通信に関
し、特に、集積回路における量子化されたフィードバッ
クの使用に関する。【解決手段】量子化フィードバックを採用している集
積回路が受信された容量結合型のディジタル信号におけ
る減衰を補償することができる。量子化されたフィード
バック受信回路は容量結合信号と組み合わされる相補性
のフィードバック信号を生成するように動作する。その
フィードバック信号は、組み合わせられた信号の中のデ
ィジタル情報が実質的にその減衰による誤りなしに検出
できるように、その容量結合信号における減衰に対して
補正する大きさの変化のレートで生成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概して、集積回路
の通信に関し、特に、集積回路における量子化されたフ
ィードバックの使用に関する。

【０００２】

【従来の技術、及び、発明が解決しようとする課題】従
来のディジタル通信システムにおいては、動作電圧が違
っていて互換性のない集積回路を、相互に通信するため
に使うことが有利な場合がよくある。例えば、論理状態
として−１．７５Ｖおよび−０．９Ｖを採用しているエ
ミッタ結合論理（ＥＣＬ）の集積回路を、論理状態とし
て０および５Ｖを採用している相補型金属酸化膜半導体
（ＣＭＯＳ）集積回路と通信させたい場合がよくある。
そのようなチップ間の通信を実現するために、送信され
る通信信号におけるＤＣ電圧の期間をブロックするため
に容量性の結合が使われてきた。

【０００３】代表的な通信信号は固定の持続時間のセグ
メントのシーケンスを使ってディジタル情報を伝達す
る。その際、各セグメントはそのディジタル情報のそれ
ぞれのデータ・ビットを表している。各セグメントはそ
の対応しているデータ・ビットの特定のバイナリ論理状
態を表すための特定のＤＣ電圧レベルを有している。従
って、通信信号はそのシーケンスの中の各データ・ビッ
トを表しているＤＣ電圧の期間と、異なる論理状態の連
続したビットの間で発生する電圧の遷移の立ち上がりお
よび立ち下がり時間に対するＡＣ電圧の期間を含んでい
る。

【０００４】容量性の結合はＤＣ期間の電圧の大きさを
ブロックしながら、受信側の集積回路の入力に対する通
信信号の中の電圧の遷移に対応しているＡＣの期間を伝
達する。従って、容量性の結合は論理状態に対して異な
った動作電圧を採用している受信側の集積回路によって
通信信号の中で伝達されているディジタル情報の誤った
読出しを防止することができる。しかし、従来の結合キ
ャパシタは受信側の集積回路の入力抵抗との組合せで高
域通過フィルタを形成するように働くのが欠点である。
この高域通過フィルタによって、受信側の集積回路の入
力における容量結合信号がその通信信号のＤＣ期間の間
に指数関数的に減衰する。

【０００５】さらに詳しく言えば、ＤＣ期間の開始時点
で、その容量結合信号の初期電圧振幅はその通信信号に
おける直前の電圧遷移において得られた電圧の大きさに
等しい。そのような振幅からスタートした後、その信号
はその通信信号の中で次の電圧遷移が受信されるまでそ
の期間の残りの部分の間に減衰する。容量結合信号の減
衰の過渡的なレートは形成される高域通過フィルタのＲ
Ｃ時定数に基づいている。通信信号の中で同じ論理状態
の連続したデータ・ビットのシーケンスが長いほど、そ
れに対応している容量結合信号における減衰が大きくな
る。論理状態の遷移を検出するための受信側の集積回路
のしきい値電圧以下の電圧レベルまでその信号が減衰し
た場合、送信されたデータが誤って読まれることにな
る。

【０００６】容量結合信号の減衰を小さくするために、
大容量の大型の結合キャパシタが高域通過フィルタのＲ
Ｃ時定数を増やすためによく採用される。そのＲＣ時定
数の増加によって、減衰のレートが比較的遅くなり、同
じ論理状態の連続したデータ・ビットの長いシーケンス
でも誤って検出されることがないようにすることができ
る。しかし、０．１μＦのオーダーにもなるような代表
的な容量の増加によって、印刷配線ボードの貴重な表面
積を使う比較的大型の表面実装のキャパシタが必要とな
る。さらに、その比較的大きなキャパシタはそれに対応
している送信または受信の集積回路上に従来の製造技法
を使って形成するには大きすぎる。結果として、集積回
路の内部で使うことができる容量性結合型入出力の接続
の数が減少する。

【０００７】それに加えて、送信される信号は同じ論理
状態の連続したデータ・ビットの長いシーケンスが発生
する機会を減らし、そしてその容量結合信号の減衰の程
度を減らすように符号化されることが多い。しかし、そ
のような符号化およびそれに対応する復号化によって集
積回路の設計に対して望ましくない複雑度および費用が
追加される。従って、大型のキャパシタおよび／または
複雑な符号化を必要としない強化された集積回路の容量
性結合技法に対するニーズが存在する。

【０００８】

【課題を解決するための手段】本発明は容量結合型集積
回路によって作られる過渡的な減衰効果を実質的に減ら
すために量子化されたフィードバックの新しい目立たな
い適用に基づいている。ここで使われている用語「量子
化されたフィードバック」は相補性のフィードバック信
号の発生を指し、そのフィードバック信号の大きさは容
量結合信号の過渡的な減衰レートに対してこれらの信号
が組み合わされた時に補償するようなレートで変化す
る。そのような補償は通信信号の中で伝達されるディジ
タル情報の論理状態を検出する際の誤りを減らすのに十
分でなければならない。大きさの変化のレートが容量結
合信号の過渡的減衰のレートに等しいフィードバック信
号を発生させることによって、そのような誤りを実質的
になくすことができる。

【０００９】量子化フィードバック技法は元々長距離の
海底電話ケーブルにおいて経験された代表的な妨害によ
って影響される通信信号を処理するために、海底ケーブ
ルにおいて再生リピータの中で採用された。量子化フィ
ードバックはそのような長距離ケーブルにおける妨害の
影響を減らすために使われたが、容量結合型の集積回路
間で通信信号の信号減衰を実質的に補正する新しい目立
たない適用がある。

【００１０】従って、量子化フィードバック受信回路は
相補型のフィードバック信号を発生し、それを容量結合
信号と組み合わせるように集積回路の中で採用される。
結果の組み合わせられた信号は受信された信号の減衰し
ている期間に対して実質的に補償され、そのような期間
をその集積回路によって検出可能な電圧の大きさにまで
復元する。その結果の組み合わせられた信号の中のディ
ジタル情報はその集積回路の他の部分または他の集積回
路によって実質的に誤りなしに検出することができる。

【００１１】本発明は論理状態を表すために使われるそ
れぞれのＤＣ電圧とは実質的に無関係に通信信号を受信
するために容量性結合を採用することを可能にし、そし
てそのような結合に普通は付随する減衰を実質的になく
す。結果として、通信信号の中の同じ論理状態の連続し
たデータ・ビットのシーケンスによってデータが誤って
読まれることがなくなる。従って、この目的のための通
信信号の符号化および復号化は不要となり、その結果、
回路の複雑度および所要電力が減少する点で有利であ
る。

【００１２】本発明は、精巧なそして複雑な従来の技法
およびハードウェアを必要とせずに、ＣＭＯＳ、ＥＣ
Ｌ、トランジスタ・トランジスタ・ロジック（ＴＴ
Ｌ）、ガンニング・トランジスタ・ロジック（ＧＴ
Ｌ）、低電圧差動振幅（ＬＶＤＳ）、疑似エミッタ結合
ロジック（ＰＥＣＬ）および高速トランシーバ・ロジッ
ク（ＨＳＴＬ）などの、異なる標準タイプの集積回路を
含んでいる異なる集積回路タイプの相互接続を提供する
のに特に有利である。入力／出力の標準規格が数多く開
発されつつある状態で、本発明はそのような新しい標準
規格に対して集積回路の再設計または再構成を必要とせ
ずに、信号の中で伝達されるディジタル情報を単独の集
積回路受信回路が検出できるようにする。本発明のその
他の特徴および利点は次の詳細説明および付属図面か
ら、より容易に明らかとなる。

【００１３】

【発明の実施の形態】本発明は集積回路の入力において
高域通過フィルタによって発生される容量性結合型入力
信号の減衰期間に対して補償するために、量子化フィー
ドバックが使えるということの発見に基づいている。従
って、本発明による集積回路は量子化フィードバック受
信回路（ＱＦＲ）を採用して相補型のフィードバック信
号を発生し、そのフィードバック信号の大きさは入力信
号と組み合わされた時にその入力信号の中のそのような
時間間隔の過渡減衰に対して補正するための特定のレー
トで変化する。入力信号が集積回路の他のセクションに
対して提供される前に、あるいは他の集積回路に対して
回送される前に、入力信号の中で伝達される論理状態の
誤った検出を減らすために十分な補正がフィードバック
信号によって提供される必要がある。

【００１４】本発明のいくつかの構成例が図１および図
３に関連して以下に詳細に説明される。これらの構成は
説明の目的だけのためのものであり、本発明の制限を意
味するものではない。本発明に従って容量結合の信号に
おける過渡的減衰を消去するために、望ましい補正信号
を作るための数多くのＱＦＲ構成を採用することができ
る。

【００１５】図１は本発明による集積回路１の一例の入
力セクション５を示している。入力セクション５は印刷
配線ボード（ＰＷＢ）またはマルチチップ・モジュール
（ＭＣＭ）などの、アッセンブリ１５に対してインター
コネクト７によって容量的に結合されている入力１０を
備えている。より詳しく言えば、インターコネクト７は
アッセンブリ１５上のメタライズされたトレースなど
の、電気的インターコネクト９に接続されている。イン
ターコネクト７および９は集積回路１と、アッセンブリ
１５に結合されている電気的コンポーネント（図示せ
ず）または他の集積回路との間の電気的通信を提供す
る。入力信号Ｓ_Iはアッセンブリ１５からインターコネ
クト７および９を通って集積回路の入力１０に提供され
る。

【００１６】集積回路の入力セクション５は入力１０に
対して容量性の結合を提供するキャパシタ２５を含んで
いる。ＱＦＲ２０はキャパシタ２５を経由して入力１０
に結合されている。結合キャパシタ２５は図１の集積回
路１の中にあるが、インターコネクト７の一部として、
あるいは集積回路１を包含する保護パッケージ（図示せ
ず）の内部に、アッセンブリ１５上に配置されたキャパ
シタ２５と共に容量性結合の入力１０を形成することも
可能である。

【００１７】さらに、示されている入力セクション５は
単独の容量結合型の入力１０およびそれに対応している
ＱＦＲ２０を含んでいるが、これらは説明を容易にする
ためおよび説明の目的だけのものであり、本発明の制限
を意味するものではない。さらに、本発明に従って複数
の容量結合型入力およびＱＦＲを集積回路の応用によっ
て必要とされるだけ採用することができる。

【００１８】ＱＦＲ２０は抵抗などの電気的に抵抗性の
素子３０、信号の組合せ回路３５、信号量子化回路４０
および低域通過フィルタ（ＬＰＦ）４５を含んでいる。
キャパシタ２５は抵抗性素子３０に結合されており、抵
抗性素子３０は集積回路１のＡＣグランドにも接続され
ている。抵抗性素子３０およびキャパシタ２５はさらに
信号組合せ回路３５に接続されている。キャパシタ２５
および抵抗性素子３０は入力信号Ｓ_Iに基づいて容量結
合の信号Ｓ_Dを作り出す高域通過フィルタ５５を形成し
ている。信号Ｓ_Dは信号組合せ回路３５に対して提供さ
れている。また、信号組合せ回路は相補性のフィードバ
ック信号Ｓ_Fも受けとり、そして信号量子化４０の入力
４２へ提供される、復元された容量結合信号に対応して
いる組み合わせられた信号Ｓ_Cを発生する。

【００１９】信号量子化回路４０は出力信号Ｓ_Oを発生
し、Ｓ_Oは集積回路１の別のセクションに対して、ある
いは他の集積回路（図示せず）に対して処理のために提
供することができる。信号Ｓ_CまたはＳ_Oはいずれも別の
集積回路のセクションまたは集積回路に対してディジタ
ル情報を伝達するために使うことができるが、図２に関
連して以下に詳細に説明されるような目的のためには信
号Ｓ_Oを使うのが望ましい。出力信号Ｓ_OはＬＰＦ４５に
対しても提供される。ＬＰＦ４５は信号組合せ回路３５
に対して提供される相補性フィードバック信号Ｓ_Fを作
り出す。オプションのエッジ検出回路５０が、容量結合
信号Ｓ_Dにおける遷移を検出するために信号量子化回路
４０のクロック入力４１に対しておよび抵抗素子３０に
対して接続されている。

【００２０】容量結合信号Ｓ_Dは入力信号Ｓ_Iに対応して
いるが、フィルタ５５の高域通過フィルタリングのため
に入力信号Ｓ_IのそれぞれのＤＣ電圧期間において減衰
する。また、容量結合信号Ｓ_Dの電圧の大きさは図２に
関して以下に詳細に説明されるように、実質的には集積
回路１の動作電圧の範囲内に制限される。本発明によれ
ば、生成される相補性フィードバック信号Ｓ_Fの振幅に
おける変化のレートが信号Ｓ_Iの各ＤＣ電圧期間の間の
過渡減衰レートと等しいので有利である。従って、信号
Ｓ_DとＳ_Fが信号組合せ回路３５によって組み合わされる
時、その結果の組み合わせられた信号Ｓ_Cは集積回路１
の動作ＤＣ電圧範囲内にあって、実質的に遅延なしの入
力信号Ｓ_Iに対応する。

【００２１】しかし本発明によれば、信号Ｓ_DおよびＳ_F
の変化のレートの大きさは同じである必要はない。入力
信号Ｓ_Iの中で伝達される正しい論理状態を表すため
に、集積回路１、あるいはその集積回路に接続されてい
る他の集積回路によって検出可能な電圧の大きさを有し
ている、対応している組み合わせられた信号Ｓ_Cを作り
出す、信号Ｓ_Fの大きさに対して採用される変化のレー
トが提供される必要がある。信号Ｓ_Dの減衰レートは高
域フィルタ５５のＲＣ時定数に基づいているので、図２
に関して以下に詳細に説明されるように、ＬＰＦ４５に
対する対応している必要なＲＣ時定数を採用することに
よって、信号Ｓ_Fにおける必要な変化のレートを得るこ
とができる。例えば、減衰を実質的に消去するために、
信号Ｓ_DとＳ_Fの振幅の変化のレートが実質的に同じであ
る必要がある場合、高域通過フィルタ５５とＬＰＦ４５
に対するＲＣ時定数は実質的に同じである必要がある。

【００２２】タイミングの例の図１００は図２に示され
ているＱＦＲ２０の動作を示している。図４と同様に図
２の中の波形は説明を簡単にするために理想的な波形と
して描かれているので、図２の中の波形１１０に対する
時刻Ｔ₀などにおいて、電圧の遷移に対して特定の立ち
上がり時間および立ち下がり時間が存在することが理解
されるべきである。図２において、波形１１０は時刻Ｔ
₀とＴ₁との間の期間に対する特定の同じ論理状態の連続
したビットおよび、Ｔ₁の後の別の論理状態の連続した
ビットを表している入力信号Ｓ_Iを示している。同じ論
理状態の連続したビットは、通常は特定のＤＣ電圧レベ
ル、例えば、図２の中の電圧レベルＶ₁またはＶ₂の対応
している期間として通信信号の中に示されている。

【００２３】波形１２０は高域通過フィルタ５５によっ
て作られた、対応している容量結合信号Ｓ_Dを示してい
る。波形１２０およびＱＦＲ２０の中で発生された対応
している波形は、実質的に集積回路１の動作電圧Ｖ_MAX
およびＶ_MINの範囲内にある。集積回路１の動作電圧Ｖ
_MAXおよびＶ_MINは入力信号Ｓ_I１１０の電圧の振幅Ｖ₁お
よびＶ₂と異なっていてもよい。それぞれの動作電圧Ｖ
_MAXおよびＶ_MINとＶ₁およびＶ₂は図２の中のスケールに
対して描かれておらず、同様なＤＣ動作電圧を持ってい
るとして描かれることが意図されてはいない。

【００２４】時刻Ｔ₀などの入力信号Ｓ_I１００のＤＣ電
圧期間の開始時点で、信号Ｓ_D１２０の初期電圧振幅は
（Ｖ_MAX−Ｖ_MIN）などの値であり、それは実質的に入力
信号Ｓ_I１１０における最後の電圧遷移の結果において
得られた電圧振幅（｜Ｖ_MIN−Ｖ_MAX｜）に等しい。その
ような振幅から出発した後、信号Ｓ_D１２０は時刻Ｔ₁な
どにおいて、信号Ｓ_I１１０において次の遷移が受け取
られるまで或る期間の間減衰する。信号Ｓ_D１２０は高
域通過フィルタ５５のＲＣ時定数に基づいたレートで、
通常は指数関数的なレートで減衰する。ＣＭＯＳの場合
のＲＣ時定数の場合、ＣＭＯＳのＱＦＲ２０は、例え
ば、約４〜１０ｎ秒となる可能性がある。

【００２５】入力信号Ｓ_I１１０が特定の電圧レベルに
止まっている時間間隔は、対応している信号Ｓ_D１２０
における減衰の程度を決定する。結果として、入力信号
Ｓ_I１１０の中の同じ論理状態の連続したビットのシー
ケンスが長いほど、それらのビットに対する信号Ｓ_D１
２０における対応している減衰が大きくなる。そのよう
な減衰が補正されない場合、集積回路１によって信号Ｓ
_Iの中に含まれているディジタル情報が誤まって読まれ
る可能性がある。

【００２６】信号Ｓ_D１２０は波形１４０として示され
ているフィードバック信号Ｓ_Fと信号組合せ回路３５に
よって組み合わせられ、以下に説明されるように波形１
５０として示されている組み合わせられた信号Ｓ_Cを形
成する。組み合わせられた信号Ｓ_C１５０は信号量子化
回路４０に対して提供される。信号量子化回路４０は信
号Ｓ_C１５０に基づいて、波形１３０として示されてい
るような量子化された出力信号Ｓ_Oを生成する。出力信
号Ｓ_O１３０はクロック入力４１において信号パルスが
受信される時点で、信号Ｓ_Cに基づいて電圧Ｖ_MAXまたは
Ｖ_MINなどの特定の電圧において生成される。

【００２７】信号量子化回路のクロック入力４１に対し
て、入力信号Ｓ_Iの中の受信されたビットと同期してク
ロック・パルスを提供することができる。そのようなク
ロック・パルスは集積回路１の内部または外部で生成す
ることができる。クロック・パルスが受信された後、信
号量子化回路４０はクロック入力４１において次のクロ
ック・パルスが受信されるまで、量子化回路の入力信号
Ｓ_C１５０の電圧における変化とは無関係に特定の電圧
において出力信号Ｓ_O１３０を生成し続ける。ディジタ
ル信号の処理において、信号量子化回路４０のためにＤ
タイプ・フリップフロップなどのフリップフロップまた
はラッチを使うことができる。

【００２８】出力信号Ｓ_O１３０は図２の中の波形１４
０として示されている、対応しているフィードバック信
号Ｓ_Fを作り出すＬＰＦ４５に対して提供される。信号
Ｓ_Oが時刻Ｔ₀とＴ₁との間などの時間において実質的に
電圧のＶ_MAX、すなわち、ハイの論理状態にある時、Ｌ
ＰＦ４５はＬＰＦ４５のＲＣ時定数によって決定される
特定のレートでＶ_MINなどの特定の低い電圧から大きさ
が増加するフィードバック信号Ｓ_F１４０を作り出す。
ＬＰＦ４５のＲＣ時定数が高域通過フィルタ５５のＲＣ
時定数に実質的に等しい場合、信号Ｓ_F１４０における
増加のレートは図２に示されているように信号Ｓ_Dの１
２０の減衰のレートと等しくなる。

【００２９】結果として、実質的に同じレートで大きさ
がそれぞれ下降および上昇している信号Ｓ_D１２０およ
びＳ_F１４０を組み合わせることによって、時刻Ｔ₀とＴ
₁との間の間隔において実質的なＤＣ電圧の大きさを持
つ組み合わせられた信号Ｓ_Cが、波形１５０に示されて
いるように形成される。言い換えれば、フィードバック
信号Ｓ_F１４０を減衰している信号Ｓ_D１２０と組み合わ
せることによって、実質的に減衰のない容量結合の信号
の電圧振幅が実効的に復元される。従って、信号量子化
回路４０は組み合わされた信号Ｓ_C１５０に基づいて出
力信号Ｓ_O１３０を生成する。信号Ｓ_C１５０またはＳ_O
１３０のいずれかを集積回路の入力セクション５の出力
信号として使うことができるが、そのような目的に対し
ては量子化された信号Ｓ_O１３０を使うので有利であ
る。というのは、信号Ｓ_O１３０の時間間隔は論理状態
に対応しているそれぞれのＤＣ電圧レベルに強制的に設
定され（すなわち、ラッチされ）、信号を組み合わせて
信号Ｓ_C１５０を作る結果として発生する可能性のある
小さな変動の影響を受けないからである。

【００３０】同様な方法で、信号Ｓ_D１２０がハイの論
理状態、すなわち、電圧Ｖ_MAXからローの論理状態、す
なわち、電圧Ｖ_MINへ遷移するＴ₁の時点以降で、フィル
タされた信号Ｓ_F１４０は時刻Ｔ₁における電圧の遷移時
に発生する集積回路１の最小動作電圧Ｖ_MINのアンダー
シュートに対してさらに補正する。この補正が発生する
のは、低域通過フィルタ４５が高域通過フィルタ５５に
よって生じる信号Ｓ_D１２０の変化とは実質的に反対の
方向の、大きさの等しいレートでフィルタされた信号Ｓ
_F１４０を生成するからである。

【００３１】前に述べたように、出力信号Ｓ_Oのために
所望の電圧を維持するために、入力信号Ｓ_Iにおいて受
信されたビットに同期してブロック・パルスを信号量子
化回路のクロック入力４１に提供することができる。し
かし、本発明の第２の態様に従って、図１の中のエッジ
検出回路５０などのエッジ検出回路を使って入力信号Ｓ
_Iにおける電圧の遷移を検出し、それに従って量子化回
路のクロック入力４１に対して対応しているパルスを提
供することができる。エッジ検出回路５０は、前に説明
された同期化の場合に使われたような入力信号Ｓ_Iにお
ける受信された各データ・ビットに対してではなく、入
力信号Ｓ_Iにおける電圧の遷移に対してのみクロック・
パルスを効率的に生成する。従って、図２を参照してエ
ッジ検出回路５０は同じ論理状態の連続したビットの数
とは実質的に無関係に、入力信号Ｓ_I１１０におけるＴ₀
およびＴ₁の時刻において発生しているそれぞれの遷移
に対してのみクロック・パルスを生成することになる。
結果として、この構成によって集積回路１の消費電力が
減少する。

【００３２】図１に示されている機能ブロックの機能
は、本発明に従って集積回路の中の対応しているコンポ
ーネントまたはコンポーネントのグループによって実行
できることは容易に理解されるはずである。さらに、本
発明によれば、二つまたはそれ以上のそのような機能ブ
ロックの機能を統合化するコンポーネントまたはコンポ
ーネントのグループを使うこともできる。例えば、ＬＰ
Ｆ４５または高域通過フィルタ５５に対する実質的に等
しいＲＣ時定数を提供するための有利な技法は、両方の
通過フィルタを形成するために同じコンポーネントを使
う方法である。そのような技法を使うことによって、そ
のようなフィルタに必要な集積回路上の面積が減少する
こと以外に、それぞれのフィルタに対してマッチしてい
る容量および抵抗の値の条件が消去される。そのような
コンポーネントの配置を使い、平衡型の入力信号を受信
することができるＣＭＯＳの回路２００が図３に示され
ている。

【００３３】平衡型の入力信号は互いに位相が１８０度
ずれている一対の信号Ｓ_IおよびＳ_I を含んでいる。平衡
型の信号は共通モード・ノイズ・リジェクションが高い
という利点を提供する。結果として、平衡型の信号によ
ってＰＷＢなどの回路アッセンブリのそれぞれのグラン
ド・プレーン間、およびそれに取り付けられている集積
回路の間の動的な電圧差によって発生する誘導ノイズの
効果を実質的に減らすことができる。

【００３４】図１および図３の中の同様なコンポーネン
トには集積回路の入力１０およびキャパシタ２５を含め
て明確化のために同様に番号が付けられている。回路２
００は平衡型の信号を採用しているので、図３において
は差動入力信号Ｓ_I で使うために差動入力１０′キャパ
シタ２５′も提供されている。キャパシタ２５および２
５′の容量値は、誤まったデータ・ビットを検出する結
果となる差動出力信号を回路２００が生成しないよう
に、実質的に同じである必要がある。出力インピーダン
スが実質的に同じであるインバータ２３０および２３
０′は図１の抵抗素子３０に対応している。各インバー
タ２３０および２３０′は入力２３１および２３１′と
出力２３２および２３２′を備えている。

【００３５】２個のトランジスタ２３５および２３５′
がそれぞれのインバータ２３０および２３０′にまたが
って並列に配置されている。トランジスタ２３５および
２３５′に対して比較的長いチャネルのトランジスタを
採用することができる。各インバータの出力２３２およ
び２３２′はトランジスタ２５０および２５０′のそれ
ぞれのゲート２５２および２５２′に接続されている。
各トランジスタ２５０および２５０′は集積回路２００
に対する最小動作電圧Ｖ_SSと、それぞれのインバータの
入力２３１および２３１′との間にさらに接続されてい
る。トランジスタ２６０および２６０′はそれぞれイン
バータの入力２３１および２３１′と集積回路２００の
最大動作電圧Ｖ_DDとの間に接続されている。トランジス
タ２６０および２６０′のゲート２６１および２６１′
はそれぞれインバータの入力２３１′および２３１に対
して交差接続されている。平衡型の出力信号Ｓ_Oおよび
Ｓ_O がそれぞれのインバータの入力２３１および２３
１′において作られ、それはさらに、増幅された平衡型
の出力信号ＯＵＴおよびＯＵＴを生成する差動増幅器２
７０に接続されている。

【００３６】インバータの出力２３２および２３２′の
出力抵抗とキャパシタ２５および２５′が、図１の中の
ＬＰＦ４５と同様に高域通過フィルタ５５の抵抗素子３
０およびキャパシタ２５に対応している。この方法で、
図１の中の信号Ｓ_Dに対応している高域通過フィルタに
よって作り出される容量結合信号、および図１の信号Ｓ
_Fに対応している低域通過フィルタによって作り出され
るフィードバック信号は、インバータの出力２３２およ
び２３２′におけるそれぞれのコンポジット信号Ｓ_Cお
よびＳ_C の一部である。これらのコンポジット信号Ｓ_Cお
よびＳ_C は図１の組み合わされた信号Ｓ_Cに対応してい
る。

【００３７】図３の中の集積回路２００の中のいくつか
の他のコンポーネントも二つまたはそれ以上の機能ブロ
ック、すなわち、図１のＱＦＲ２０のブロック図の中の
統合化機能ブロックの機能を有利に実行する。例えば、
トランジスタ２５０および２５０′と２６０および２６
０′との交差接続型のフリップフロップ的な構造は、図
１のエッジ検出回路５０および信号量子化回路４０に対
応している。また、図１の中の信号組合せ回路３５の機
能は図３においてはインバータの出力２３２および２３
２′において実行される。

【００３８】回路２００の動作を示しているタイミング
図の一例３００が図４の中に示されている。図４におい
て、波形３１０および３１０′は差動入力信号Ｓ_Iの例
を示し、Ｓ_I は特定の論理状態の連続したデータ・ビッ
トの交番シーケンスを含んでいる。信号Ｓ_I３１０とＳ_I
３１０′に対するハイおよびローの論理状態の間の電圧
差は７００ｍＶのオーダであることが可能である。それ
ぞれのキャパシタ２５および２５′およびインバータ２
３０および２３０′の出力抵抗によって形成される高域
通過フィルタは入力信号Ｓ_IおよびＳ_I に基づいている対
応している減衰された差動信号３３３および３３３′を
作り出す。

【００３９】高域通過フィルタを形成しているコンポー
ネントは低域通過フィルタも形成するので、高域通過フ
ィルタによって作られる減衰している信号と低域通過フ
ィルタによって作り出されるフィードバック信号とが、
波形３２０および３２０′として示されているように、
コンポジットの差動信号Ｓ_CおよびＳ_C の中に含められて
いる。しかし、分かり易くするために、コンポジットの
差動信号Ｓ_C３２０およびＳ_C ３２０′を作る信号のコン
ポーネントが、図４の中の信号Ｓ_COMPおよびＳ_C _OMPの重
畳された波形３３０および３３０′として示されてい
る。高域通過フィルタの構成によって発生される信号
が、重畳された波形３３０および３３０′の中で実線の
波形３３３および３３３′として示されており、図２の
中の信号Ｓ_Dに対応している。さらに、重畳された波形
３３０および３３０′の中の波形３３５および３３５′
が点線で示されており、図２の中のフィードバック信号
Ｓ_Fに対応する低域通過フィルタ構成によって作り出さ
れる差動フィードバック信号を表している。

【００４０】図３の中のＱＦＲ回路２００において高域
通過フィルタおよび低域通過フィルタのフィルタに対し
て同じコンポーネントが使われているので、これらのそ
れぞれのフィルタに対するＲＣ時定数は同じである。従
って、フィードバック信号３３５および３３５′の大き
さの変化のレートは、波形３３３および３３３′の減衰
のレートと実質的に等しく、そして方向が反対である。
結果として、フィードバック信号３３５および３３５′
は高域通過フィルタ構成によって作り出される信号の減
衰部分を補正し、そして実質的に消去して図４に示され
ているようなコンポジット信号Ｓ_C３２０およびＳ_C ３２
０′を形成する。図３の中のＣＭＯＳのＱＦＲ２００に
対するコンポジット信号Ｓ_C３２０およびＳ_C ３２０′の
ハイとローの電圧との間の電圧差として５００ｍＶの程
度が可能である。

【００４１】ふたたび図３を参照して、図４の中の差動
出力信号Ｓ_OおよびＳ_O の波形は、差動入力信号Ｓ_I３１
０およびＳ_I ３１０′のエッジ検出を容易にする正のフ
ィードバック信号コンポーネントを含んでいるコンポジ
ット信号である。さらに、差動出力信号Ｓ_O３４０およ
びＳ_O ３４０′を作り出す交差接続の回路構造は、図１
の信号量子化回路４０の一部分を形成するためにラッチ
に似た構造を備えている。さらに、この交差接続構造の
中にトランジスタ２５０および２６０を含めることによ
って、差動出力信号Ｓ_O３４０およびＳ_O ３４０′を有利
に増幅することができる。差動出力信号Ｓ_O３４０およ
びＳ_O ３４０′のハイおよびローの論理状態の間の差を
２．３Ｖ程度とすることができる。差動出力信号Ｓ_O３
４０およびＳ_O ３４０′は図３の中の増幅器２７０によ
って所望の動作電圧レベルにまでさらに増幅され、増幅
された出力信号ＯＵＴおよびＯＵＴを作り出す。これら
の信号は図１の集積回路１の他のセクションから使うこ
とができ、そして／または集積回路１に接続される他の
集積回路から使うことができる。

【００４２】本発明のいくつかの実施例が上記で詳細に
説明されてきたが、本発明の示している内容から離れる
ことなしに多くの変更が可能である。そのような変更の
すべてが次の特許請求の範囲の中に含まれることが意図
されている。例えば、本発明はディジタル信号を処理す
ることに関して説明されてきたが、高域通過フィルタリ
ングの効果によって生じる減衰を消去するためにアナロ
グ信号を処理するためにも有用である。そのような集積
回路は十分な数の量子化された出力電圧レベルを持って
いる信号量子化回路を採用して所望の出力信号分解能を
提供することになる。さらに、そのような量子化回路の
クロック入力は入力信号の予想される最高周波数の少な
くとも２倍のレートでクロック・パルスを受ける必要が
ある。さらに、前に説明されている実施例は電圧信号を
使っているが、電流信号も本発明に従って集積回路の中
で使うことができる。

【図面の簡単な説明】

【図１】本発明による集積回路チップの入力部分の一例
の回路ブロックを示す図である。

【図２】図１の入力部分の動作を示しているタイミング
の一例を示す図である。

【図３】図１のブロック図に従う回路の一例を示す図で
ある。

【図４】図３の回路の動作を示しているタイミングの一
例を示す図である。

【符号の説明】

１集積回路５入力セクション７，９インターコネクト１０入力２０ＱＦＲ２５キャパシタ３０抵抗素子３５信号組合せ回路４０信号量子化回路４５ＬＰＦ

Claims

【特許請求の範囲】

【請求項１】容量結合型の入力を備えている集積回路
であって、その集積回路は前記入力に接続されている量子化された
フィードバック受信回路（ＱＦＲ）と、前記ＱＦＲの入力抵抗と前記容量結合型入力に付随する
容量によって形成される高域通過フィルタとを含み、前記高域通過フィルタが、前記ＱＦＲの入力での信号に
基づいて容量結合信号を作り出し、前記作り出された容
量結合信号は前記入力信号の減衰していない期間に基づ
いて大きさが減衰している少なくとも一つの期間を備
え、ＱＦＲは前記容量結合信号と組み合わせられるフィ
ードバック信号を生成し、そして前記フィードバック信
号の大きさの変化のレートは前記組み合わされた信号の
中で前記容量結合信号の前記減衰期間に対して補正する
ことを特徴とする集積回路。
【請求項２】前記ＱＦＲによって生成された前記フィ
ードバック信号の大きさの変化のレートが前記容量結合
信号の前記減衰期間の変化のレートと実質的に同じであ
り、前記組み合わされた信号が減衰のない前記入力信号
に実質的に対応していることを特徴とする、請求項１に
記載の集積回路。
【請求項３】前記ＱＦＲが、前記容量結合型入力に接続されている電気的に抵抗性の
素子と、前記抵抗性素子に接続されている信号組合せ回路と、前記組合せ回路の出力に接続される入力を備えている信
号量子化回路と、信号量子化回路の出力および前記信号組合せ回路に接続
されている出力に対して接続されている入力を備えてい
る低域通過フィルタと、を備えてなることを特徴とす
る、請求項１に記載の集積回路。
【請求項４】前記低域通過フィルタおよび高域通過フ
ィルタのＲＣ時定数が実質的に同じであることを特徴と
する、請求項３に記載の集積回路。
【請求項５】前記ＱＦＲが前記抵抗性素子に接続され
ていて、前記信号量子化回路のクロック入力に接続され
ている出力を備えているエッジ検出回路をさらに備えて
なることを特徴とする、請求項３に記載の集積回路。
【請求項６】信号量子化回路がフリップフロップを備
えてなることを特徴とする、請求項３に記載の集積回
路。
【請求項７】前記フリップフロップがＤタイプ・フリ
ップフロップであることを特徴とする、請求項６に記載
の集積回路。
【請求項８】キャパシタと集積回路の入力抵抗とが前
記低域通過フィルタをも実質的に形成することを特徴と
する、請求項３に記載の集積回路。
【請求項９】容量結合型入力を形成するキャパシタを
さらに備えてなることを特徴とする請求項１に記載の集
積回路。
【請求項１０】前記フィードバック信号が前記ＱＦＲ
によって作り出されるコンポジット信号の一部であるこ
とを特徴とする、請求項１に記載の集積回路。
【請求項１１】前記キャパシタが集積回路の外側に置
かれていることを特徴とする、請求項１に記載の集積回
路。
【請求項１２】前記集積回路の入力が平衡型入力信号
を受信できることを特徴とする、請求項１に記載の集積
回路。
【請求項１３】集積回路であって、前記集積回路の一つの入力に接続されているキャパシタ
と、前記キャパシタに接続されている量子化されたフィード
バック受信回路（ＱＦＲ）とを含み、前記キャパシタと
前記ＱＦＲの入力抵抗とによって高域通過フィルタが形
成され、前記高域通過フィルタは前記集積回路の入力に
おける信号に基づいて容量結合信号を作り出し、前記作
り出された容量結合信号は前記入力信号の減衰しない間
隔をベースにして大きさの減衰する少なくとも一つの間
隔があり、ＱＦＲは前記容量結合信号と組み合わされる
フィードバック信号を生成し、そして前記フィードバッ
ク信号の大きさの変化のレートは前記組み合わせられる
信号の中の前記容量結合信号の前記減衰する時間間隔に
対して保証する大きさであることを特徴とする、集積回
路。
【請求項１４】前記フィードバック信号の大きさの変
化のレートが前記容量結合信号の減衰している期間のレ
ートと実質的に同じであり、そして前記組み合わせられ
た信号が実質的に減衰のない前記入力信号に対応するこ
とを特徴とする、請求項１に記載の集積回路。
【請求項１５】前記ＱＦＲが、前記容量結合型入力に接続されている電気的に抵抗性の
素子と、前記抵抗性素子に接続されている信号組合せ回路と、前記組合せ回路の出力に接続される入力を有している信
号量子化回路と、信号量子化回路の出力および前記信号組合せ回路に接続
されている出力に対して接続されている入力を有してい
る低域通過フィルタとを備えてなることを特徴とする、
請求項１３に記載の集積回路。
【請求項１６】前記低域通過フィルタおよび高域通過
フィルタのＲＣ時定数が実質的に同じであることを特徴
とする、請求項１５に記載の集積回路。
【請求項１７】前記信号量子化回路がフリップフロッ
プを備えてなることを特徴とする、請求項１５に記載の
集積回路。
【請求項１８】前記ＱＦＲが前記抵抗性素子に接続さ
れていて、前記信号量子化回路のクロック入力に接続さ
れている出力を備えているエッジ検出回路をさらに備え
てなることを特徴とする、請求項１５に記載の集積回
路。
【請求項１９】前記キャパシタと集積回路の入力抵抗
とが低域通過フィルタをも実質的に形成することを特徴
とする、請求項１５に記載の集積回路。
【請求項２０】前記集積回路の入力が平衡型入力信号
を受信できることを特徴とする、請求項１３に記載の集
積回路。
【請求項２１】前記フィードバック信号が前記ＱＦＲ
によって作り出されるコンポジット信号の一部であるこ
とを特徴とする、請求項１３に記載の集積回路。
【請求項２２】集積回路によって、信号の大きさの第
１の組を有しているディジタル信号を処理してそれに対
応している信号の大きさの第２の組を有しているディジ
タル信号にするための方法であって、その方法が、前記信号の大きさの第１の組を持っているディジタル信
号を容量的に結合し、前記容量的に結合するステップは
前記信号の大きさの第２の組を作り出し、前記容量的に
結合される信号は付随する結合容量と前記集積回路の入
力抵抗とによって生じる高域通過フィルタ効果のために
大きさが減衰している少なくとも一つの期間を備えてい
るような容量結合のステップと、前記容量結合の信号に基づいて相補的な信号を生成する
ステップと、前記相補的な信号と前記容量結合信号とを組み合わせて
前記電圧の大きさの第２の組を有している前記ディジタ
ル信号を作り出すステップとを含み、前記相補的な信号
は前記作り出されたディジタル信号の中で前記容量結合
信号の前記減衰期間に対して補正する大きさの変化のレ
ートで生成されることを特徴とする方法。
【請求項２３】前記相補的な信号が前記容量結合信号
の大きさの減衰に実質的に等しい大きさの変化のレート
で生成されることを特徴とする、請求項２２に記載の方
法。
【請求項２４】前記相補的な信号を生成するステップ
が、前記容量結合信号に基づいて前記信号の大きさの第２の
組を持っている量子化された信号を生成するステップ
と、前記量子化された信号を低域通過フィルタによってフィ
ルタして相補的な信号を生成するためのステップとを含
んでいることを特徴とする、請求項２２に記載の方法。
【請求項２５】前記低域通過および高域通過のフィル
タのＲＣ時定数が実質的に等しいことを特徴とする、請
求項２４に記載の方法。
【請求項２６】容量結合信号における信号の大きさの
遷移を検出するステップと、前記容量結合信号において次の信号の大きさの遷移が検
出されるまで、前記第２の組の信号の大きさの１つにお
いて前記量子化された信号を生成するステップとをさら
に含んでいる、請求項２４に記載の方法。
【請求項２７】前記量子化された信号が前記信号の大
きさの第２の組を持っている前記ディジタル信号を形成
することを特徴とする、請求項２４に記載の方法。
【請求項２８】前記信号が電圧信号であることを特徴
とする、請求項２２に記載の方法。