JP2017526224A - しきい値ベースの信号コーディングのための非同期パルス変調 - Google Patents
しきい値ベースの信号コーディングのための非同期パルス変調 Download PDFInfo
- Publication number
- JP2017526224A JP2017526224A JP2016574409A JP2016574409A JP2017526224A JP 2017526224 A JP2017526224 A JP 2017526224A JP 2016574409 A JP2016574409 A JP 2016574409A JP 2016574409 A JP2016574409 A JP 2016574409A JP 2017526224 A JP2017526224 A JP 2017526224A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- input signal
- threshold
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Biophysics (AREA)
- Molecular Biology (AREA)
- Artificial Intelligence (AREA)
- Biomedical Technology (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
[0001]本出願は、その開示全体が参照により本明細書に明確に組み込まれる、2014年6月23日に出願された、「ASYNCHRONOUS PULSE MODULATION FOR THRESHOLD-BASED SIGNAL CODING」と題する米国仮特許出願第62/015,739号の利益を主張する。
非同期パルス変調
[0033]ニューラルネットワーク、ならびに他のネットワークへの入力データストリームが、事実上連続的であり得る。クロックベースのシステムが、定期的に(周期的に)連続時間信号をサンプリングし、それにより、信号の変化がない場合でさえ信号のサンプリングが生じ得る。そのような手法は、追加の電力を使用するか、またはそのようなシステムの全体的な速度を制限し得る。
例示的なニューラルシステム、トレーニングおよび動作
[0042]図2に、本開示のいくつかの態様による、複数のレベルのニューロンをもつ例示的な人工ニューラルシステム200を示す。図1に示されているシステム10のタイプが、「レベル」または「ティア」で構成された、いくつかの入力と、いくつかのチャネルと、いくつかの出力とを有するニューラルシステムであり得る。ニューラルシステム200は、ニューロンのあるレベル202がシナプス結合のネットワーク204(すなわち、フィードフォワード結合)を通してニューロンの別のレベル206に結合され得る。簡単のために、図2には2つのレベルのニューロンのみが示されているが、ニューラルシステムには、より少ないまたはより多くのレベルのニューロンが存在し得る。ニューロンのうちのいくつかは、ラテラル結合を通して同じ層の他のニューロンに結合し得ることに留意されたい。さらに、ニューロンのうちのいくつかは、フィードバック結合を通して前の層のニューロンに結合し得る。
シナプスタイプ
[0054]ニューラルネットワークのハードウェアおよびソフトウェアモデルでは、シナプス関係機能の処理がシナプスタイプに基づき得る。シナプスタイプは、非塑性シナプス(non-plastic synapse)(荷重および遅延の変化がない)と、可塑性シナプス(荷重が変化し得る)と、構造遅延可塑性シナプス(荷重および遅延が変化し得る)と、完全可塑性シナプス(fully plastic synapse)(荷重、遅延および結合性が変化し得る)と、それの変形(たとえば、遅延は変化し得るが、荷重または結合性の変化はない)とであり得る。複数のタイプの利点は、処理が再分割され得ることである。たとえば、非塑性シナプスは、実行されるべき可塑性機能を使用しない(またはそのような機能が完了するのを待たない)ことがある。同様に、遅延および荷重可塑性は、一緒にまたは別々に、順にまたは並列に動作し得る動作に再分割され得る。異なるタイプのシナプスは、適用される異なる可塑性タイプの各々のための異なるルックアップテーブルまたは式およびパラメータを有し得る。したがって、本方法は、シナプスのタイプのための関連するテーブル、式、またはパラメータにアクセスすることになる。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することとを備える、信号処理の方法。
[C2]
前記出力信号を生成することは、前記入力信号が前記少なくとも1つの正しきい値または前記少なくとも1つの負しきい値を超えるとき、前記出力信号を生成することを備える、C1に記載の方法。
[C3]
前記生成することがニューラルネットワーク中で実行される、C1に記載の方法。
[C4]
前記出力信号を復号することをさらに備える、C1に記載の方法。
[C5]
前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、C4に記載の方法。
[C6]
エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、C5に記載の方法。
[C7]
前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、C1に記載の方法。
[C8]
前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示(indication)とのうちの少なくとも1つを備える、C7に記載の方法。
[C9]
入力信号を少なくとも1つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することとを備える、信号処理の方法。
[C10]
前記出力信号を生成することは、前記入力信号が前記少なくとも1つのしきい値を超えるとき、前記出力信号を生成することを備える、C9に記載の方法。
[C11]
前記生成することがニューラルネットワーク中で実行される、C9に記載の方法。
[C12]
前記出力信号を復号することをさらに備える、C9に記載の方法。
[C13]
前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、C12に記載の方法。
[C14]
エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、C13に記載の方法。
[C15]
前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、C9に記載の方法。
[C16]
前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも1つを備える、C15に記載の方法。
[C17]
メモリと、
前記メモリに結合された少なくとも1つのプロセッサとを備える、信号処理のための装置であって、前記少なくとも1つのプロセッサが、
入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することと
を行うように構成された、装置。
[C18]
前記少なくとも1つのプロセッサは、前記入力信号が前記少なくとも1つの正しきい値または前記少なくとも1つの負しきい値を超えるとき、前記出力信号を生成するようにさらに構成された、C17に記載の装置。
[C19]
前記少なくとも1つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、C17に記載の装置。
[C20]
前記少なくとも1つのプロセッサが、前記出力信号を復号するようにさらに構成された、C17に記載の装置。
[C21]
前記少なくとも1つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを行うようにさらに構成された、C20に記載の装置。
[C22]
前記少なくとも1つのプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、C21に記載の装置。
[C23]
前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、C17に記載の装置。
[C24]
前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも1つを備える、C23に記載の装置。
[C25]
メモリと、
前記メモリに結合された少なくとも1つのプロセッサとを備える、信号処理のための装置であって、前記少なくとも1つのプロセッサは、
入力信号を少なくとも1つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することとを行うように構成された、装置。
[C26]
前記少なくとも1つのプロセッサは、前記入力信号が前記少なくとも1つのしきい値を超えるとき、前記出力信号を生成するようにさらに構成された、C25に記載の装置。
[C27]
前記少なくとも1つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、C25に記載の装置。
[C28]
前記少なくとも1つのプロセッサが、前記出力信号を復号するようにさらに構成された、C25に記載の装置。
[C29]
前記少なくとも1つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを行うようにさらに構成された、C28に記載の装置。
[C30]
前記少なくとも1つプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、C29に記載の装置。
[C31]
前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、C25に記載の装置。
[C32]
前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも1つを備える、C31に記載の装置。
[C33]
入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、
前記再構成された信号を前記入力信号と合成するための手段とを備える、信号処理のための装置。
[C34]
入力信号を少なくとも1つのしきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するための手段とを備える、信号処理のための装置。
[C35]
プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、
前記再構成された信号を前記入力信号と合成することのためのプログラムコードと
を備える、信号処理のためのコンピュータプログラム製品。
[C36]
プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードは、
入力信号を少なくとも1つのしきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するためのプログラムコードとを備える、信号処理のためのコンピュータプログラム製品。
Claims (36)
- 入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することと
を備える、信号処理の方法。 - 前記出力信号を生成することは、前記入力信号が前記少なくとも1つの正しきい値または前記少なくとも1つの負しきい値を超えるとき、前記出力信号を生成することを備える、請求項1に記載の方法。
- 前記生成することがニューラルネットワーク中で実行される、請求項1に記載の方法。
- 前記出力信号を復号することをさらに備える、請求項1に記載の方法。
- 前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、請求項4に記載の方法。 - エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、請求項5に記載の方法。
- 前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、請求項1に記載の方法。
- 前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示(indication)とのうちの少なくとも1つを備える、請求項7に記載の方法。
- 入力信号を少なくとも1つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することと
を備える、信号処理の方法。 - 前記出力信号を生成することは、前記入力信号が前記少なくとも1つのしきい値を超えるとき、前記出力信号を生成することを備える、請求項9に記載の方法。
- 前記生成することがニューラルネットワーク中で実行される、請求項9に記載の方法。
- 前記出力信号を復号することをさらに備える、請求項9に記載の方法。
- 前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、請求項12に記載の方法。 - エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、請求項13に記載の方法。
- 前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、請求項9に記載の方法。
- 前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも1つを備える、請求項15に記載の方法。
- メモリと、
前記メモリに結合された少なくとも1つのプロセッサと
を備える、信号処理のための装置であって、前記少なくとも1つのプロセッサが、
入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することと
を行うように構成された、装置。 - 前記少なくとも1つのプロセッサは、前記入力信号が前記少なくとも1つの正しきい値または前記少なくとも1つの負しきい値を超えるとき、前記出力信号を生成するようにさらに構成された、請求項17に記載の装置。
- 前記少なくとも1つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、請求項17に記載の装置。
- 前記少なくとも1つのプロセッサが、前記出力信号を復号するようにさらに構成された、請求項17に記載の装置。
- 前記少なくとも1つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することと
を行うようにさらに構成された、請求項20に記載の装置。 - 前記少なくとも1つのプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、請求項21に記載の装置。
- 前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、請求項17に記載の装置。
- 前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも1つを備える、請求項23に記載の装置。
- メモリと、
前記メモリに結合された少なくとも1つのプロセッサと
を備える、信号処理のための装置であって、前記少なくとも1つのプロセッサは、
入力信号を少なくとも1つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することと
を行うように構成された、装置。 - 前記少なくとも1つのプロセッサは、前記入力信号が前記少なくとも1つのしきい値を超えるとき、前記出力信号を生成するようにさらに構成された、請求項25に記載の装置。
- 前記少なくとも1つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、請求項25に記載の装置。
- 前記少なくとも1つのプロセッサが、前記出力信号を復号するようにさらに構成された、請求項25に記載の装置。
- 前記少なくとも1つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することと
を行うようにさらに構成された、請求項28に記載の装置。 - 前記少なくとも1つプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、請求項29に記載の装置。
- 前記出力信号がアドレスイベント表現(AER)パケットをさらに備える、請求項25に記載の装置。
- 前記AERパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも1つを備える、請求項31に記載の装置。
- 入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、
前記再構成された信号を前記入力信号と合成するための手段と
を備える、信号処理のための装置。 - 入力信号を少なくとも1つのしきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するための手段と
を備える、信号処理のための装置。 - プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
入力信号を少なくとも1つの正しきい値および少なくとも1つの負しきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、
前記再構成された信号を前記入力信号と合成することのためのプログラムコードと
を備える、信号処理のためのコンピュータプログラム製品。 - プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードは、
入力信号を少なくとも1つのしきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するためのプログラムコードと
を備える、信号処理のためのコンピュータプログラム製品。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462015739P | 2014-06-23 | 2014-06-23 | |
US62/015,739 | 2014-06-23 | ||
US14/513,997 | 2014-10-14 | ||
US14/513,997 US20150372805A1 (en) | 2014-06-23 | 2014-10-14 | Asynchronous pulse modulation for threshold-based signal coding |
PCT/US2015/031568 WO2015199844A1 (en) | 2014-06-23 | 2015-05-19 | Asynchronous pulse modulation for threshold-based signal coding |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017526224A true JP2017526224A (ja) | 2017-09-07 |
Family
ID=54870631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016574409A Pending JP2017526224A (ja) | 2014-06-23 | 2015-05-19 | しきい値ベースの信号コーディングのための非同期パルス変調 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20150372805A1 (ja) |
EP (1) | EP3158697A1 (ja) |
JP (1) | JP2017526224A (ja) |
KR (1) | KR20170021258A (ja) |
CN (1) | CN106663220A (ja) |
BR (1) | BR112016030050A2 (ja) |
TW (1) | TW201618509A (ja) |
WO (1) | WO2015199844A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021033415A (ja) * | 2019-08-19 | 2021-03-01 | 株式会社東芝 | スパイキングニューラルネットワーク装置およびその学習方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10020968B1 (en) * | 2015-03-18 | 2018-07-10 | National Technology & Engineering Solutions Of Sandia, Llc | Coherent radar receiver that comprises a sigma delta modulator |
KR102399548B1 (ko) * | 2016-07-13 | 2022-05-19 | 삼성전자주식회사 | 뉴럴 네트워크를 위한 방법 및 그 방법을 수행하는 장치 |
US10949737B2 (en) * | 2016-07-13 | 2021-03-16 | Samsung Electronics Co., Ltd. | Method for neural network and apparatus performing same method |
US10979030B2 (en) | 2017-08-25 | 2021-04-13 | Mediatek Inc. | System improving signal handling |
US10424370B2 (en) | 2017-10-24 | 2019-09-24 | International Business Machines Corporation | Sensor device with resistive memory for signal compression and reconstruction |
KR102589303B1 (ko) | 2017-11-02 | 2023-10-24 | 삼성전자주식회사 | 고정 소수점 타입의 뉴럴 네트워크를 생성하는 방법 및 장치 |
TWI728556B (zh) | 2019-11-18 | 2021-05-21 | 財團法人工業技術研究院 | 神經元電路及類神經網路晶片 |
KR20210063721A (ko) * | 2019-11-25 | 2021-06-02 | 삼성전자주식회사 | 뉴로모픽 장치 및 이를 포함하는 뉴로모픽 시스템 |
US10862505B1 (en) * | 2020-02-27 | 2020-12-08 | Nxp Usa, Inc. | Arbitrary rate decimator and timing error corrector for an FSK receiver |
CN111461302B (zh) * | 2020-03-30 | 2024-04-19 | 嘉楠明芯(北京)科技有限公司 | 一种基于卷积神经网络的数据处理方法、设备及存储介质 |
CN115842555B (zh) * | 2023-02-23 | 2023-04-21 | 北京大学 | 一种可用于处理生理信号的基于忆阻器的异步脉冲编码器 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161625A (en) * | 1977-04-06 | 1979-07-17 | Licentia, Patent-Verwaltungs-G.M.B.H. | Method for determining the fundamental frequency of a voice signal |
US5149972A (en) * | 1990-01-18 | 1992-09-22 | University Of Massachusetts Medical Center | Two excitation wavelength video imaging microscope |
JPH1011708A (ja) * | 1996-04-04 | 1998-01-16 | Hewlett Packard Co <Hp> | 符号間干渉低減装置および方法 |
JPH1022811A (ja) * | 1996-03-15 | 1998-01-23 | Lucent Technol Inc | 量子化されたフィードバックを採用している集積回路 |
US20030141936A1 (en) * | 2001-11-27 | 2003-07-31 | Staszewski Robert B. | All-digital frequency synthesis with non-linear differential term for handling frequency perturbations |
US7020791B1 (en) * | 2002-09-19 | 2006-03-28 | Nortel Networks Limited | Clock recovery using a double-exponential smoothing process |
US20070155284A1 (en) * | 2005-12-30 | 2007-07-05 | Ring Matthew A | Wafer polishing control |
JP2007533180A (ja) * | 2004-04-09 | 2007-11-15 | オーディオアシクス エー/エス | シグマ・デルタ変調器 |
US20090278720A1 (en) * | 2008-05-07 | 2009-11-12 | Schneider Edmund M | Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise |
US20100197337A1 (en) * | 2007-10-19 | 2010-08-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Target update power control method in a wireless system |
US7860205B1 (en) * | 2001-09-18 | 2010-12-28 | Ciena Corporation | Clock synchronization using a weighted least squares error filtering technique |
US8159932B1 (en) * | 2003-10-31 | 2012-04-17 | Cisco Technology, Inc. | Initial timing estimation in a wireless network receiver |
WO2012108205A1 (ja) * | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 画像符号化方法、画像符号化装置、画像復号方法、画像復号装置および画像符号化復号装置 |
US20120310871A1 (en) * | 2011-06-02 | 2012-12-06 | Hrl Laboratories, Llc | High-order time encoder based neuron circuit |
US20130073497A1 (en) * | 2011-09-16 | 2013-03-21 | Cornell University | Neuromorphic event-driven neural computing architecture in a scalable neural network |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596043B1 (ko) * | 1997-09-09 | 2006-07-05 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 불신뢰도 검출장치 및 이 불신뢰도 검출장치를 구비한 재생장치 |
US6888484B2 (en) * | 2003-05-22 | 2005-05-03 | Agere Systems Inc. | Stable high-order delta-sigma error feedback modulators, and noise transfer functions for use in such modulators |
GB2425668B (en) * | 2005-01-17 | 2009-02-25 | Wolfson Microelectronics Plc | Pulse width modulator quantisation circuit |
US8139654B2 (en) * | 2005-08-08 | 2012-03-20 | University Of Florida Research Foundation | Device and methods for biphasic pulse signal coding |
US7629912B2 (en) * | 2005-12-06 | 2009-12-08 | Nxp B.V. | Analog-to-digital converter of the sigma delta type |
WO2009006405A1 (en) * | 2007-06-28 | 2009-01-08 | The Trustees Of Columbia University In The City Of New York | Multi-input multi-output time encoding and decoding machines |
US9331721B2 (en) * | 2012-04-30 | 2016-05-03 | The Trustees Of Columbia University In The City Of New York | Systems, devices, and methods for continuous time signal processing |
-
2014
- 2014-10-14 US US14/513,997 patent/US20150372805A1/en not_active Abandoned
-
2015
- 2015-05-19 EP EP15727514.0A patent/EP3158697A1/en not_active Withdrawn
- 2015-05-19 WO PCT/US2015/031568 patent/WO2015199844A1/en active Application Filing
- 2015-05-19 KR KR1020167036046A patent/KR20170021258A/ko unknown
- 2015-05-19 CN CN201580033497.XA patent/CN106663220A/zh active Pending
- 2015-05-19 JP JP2016574409A patent/JP2017526224A/ja active Pending
- 2015-05-19 BR BR112016030050A patent/BR112016030050A2/pt not_active IP Right Cessation
- 2015-05-20 TW TW104116147A patent/TW201618509A/zh unknown
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161625A (en) * | 1977-04-06 | 1979-07-17 | Licentia, Patent-Verwaltungs-G.M.B.H. | Method for determining the fundamental frequency of a voice signal |
US5149972A (en) * | 1990-01-18 | 1992-09-22 | University Of Massachusetts Medical Center | Two excitation wavelength video imaging microscope |
JPH1022811A (ja) * | 1996-03-15 | 1998-01-23 | Lucent Technol Inc | 量子化されたフィードバックを採用している集積回路 |
JPH1011708A (ja) * | 1996-04-04 | 1998-01-16 | Hewlett Packard Co <Hp> | 符号間干渉低減装置および方法 |
US7860205B1 (en) * | 2001-09-18 | 2010-12-28 | Ciena Corporation | Clock synchronization using a weighted least squares error filtering technique |
US20030141936A1 (en) * | 2001-11-27 | 2003-07-31 | Staszewski Robert B. | All-digital frequency synthesis with non-linear differential term for handling frequency perturbations |
US7020791B1 (en) * | 2002-09-19 | 2006-03-28 | Nortel Networks Limited | Clock recovery using a double-exponential smoothing process |
US8159932B1 (en) * | 2003-10-31 | 2012-04-17 | Cisco Technology, Inc. | Initial timing estimation in a wireless network receiver |
JP2007533180A (ja) * | 2004-04-09 | 2007-11-15 | オーディオアシクス エー/エス | シグマ・デルタ変調器 |
US20070155284A1 (en) * | 2005-12-30 | 2007-07-05 | Ring Matthew A | Wafer polishing control |
US20100197337A1 (en) * | 2007-10-19 | 2010-08-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Target update power control method in a wireless system |
US20090278720A1 (en) * | 2008-05-07 | 2009-11-12 | Schneider Edmund M | Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise |
WO2012108205A1 (ja) * | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 画像符号化方法、画像符号化装置、画像復号方法、画像復号装置および画像符号化復号装置 |
US20120310871A1 (en) * | 2011-06-02 | 2012-12-06 | Hrl Laboratories, Llc | High-order time encoder based neuron circuit |
US20130073497A1 (en) * | 2011-09-16 | 2013-03-21 | Cornell University | Neuromorphic event-driven neural computing architecture in a scalable neural network |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021033415A (ja) * | 2019-08-19 | 2021-03-01 | 株式会社東芝 | スパイキングニューラルネットワーク装置およびその学習方法 |
JP7118930B2 (ja) | 2019-08-19 | 2022-08-16 | 株式会社東芝 | スパイキングニューラルネットワーク装置およびその学習方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2015199844A1 (en) | 2015-12-30 |
KR20170021258A (ko) | 2017-02-27 |
US20150372805A1 (en) | 2015-12-24 |
CN106663220A (zh) | 2017-05-10 |
EP3158697A1 (en) | 2017-04-26 |
BR112016030050A2 (pt) | 2017-08-22 |
TW201618509A (zh) | 2016-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017526224A (ja) | しきい値ベースの信号コーディングのための非同期パルス変調 | |
JP2017529592A (ja) | 非同期パルス変調を用いた人工ニューロンおよびスパイキングニューロン | |
JP5680751B2 (ja) | 離散順位シナプス及び確率的なstdpによるデジタル神経処理のための方法及びシステム | |
US20190205759A1 (en) | Method and apparatus for compressing neural network | |
JP5792389B2 (ja) | ノイズ制御を介したニューロン発火調節の方法および装置 | |
US20140046885A1 (en) | Method and apparatus for optimized representation of variables in neural systems | |
JP2017509952A (ja) | シャドウネットワークでニューラルネットワークを監視すること | |
Yoon | LIF and simplified SRM neurons encode signals into spikes via a form of asynchronous pulse sigma–delta modulation | |
JP2017513127A (ja) | スパイキング深層信念ネットワーク(dbn)におけるトレーニング、認識、および生成 | |
JP2015510194A (ja) | スパイキングニューラル計算のための方法および装置 | |
CN104094294A (zh) | 用于尖峰神经计算的方法和装置 | |
US20150212861A1 (en) | Value synchronization across neural processors | |
JP2016522495A (ja) | スパイキングネットワークの効率的なハードウェア実装 | |
WO2012006465A1 (en) | Methods and systems for cmos implementation of neuron synapse | |
CN104094295A (zh) | 用于尖峰神经计算的方法和装置 | |
WO2018189600A1 (en) | Update management for rpu array | |
KR20160062158A (ko) | 의사-랜덤 넘버들의 프로그래머블 확률 분포 함수를 생성하기 위한 방법 및 장치 | |
Rafique et al. | Hybrid neuromorphic system for automatic speech recognition | |
CN109671440B (zh) | 一种模拟音频失真方法、装置、服务器及存储介质 | |
JP2024043504A (ja) | ニューラルネットワークモデル推論の加速方法、装置、電子機器及び媒体 | |
JP2017509956A (ja) | 値をスパイクに変換するための方法 | |
CN116127925A (zh) | 基于对文本进行破坏处理的文本数据增强方法及装置 | |
CN113301673B (zh) | 无线传感网络的分布式滤波方法、装置、设备及存储介质 | |
JP2016139420A (ja) | 1次視覚野単純細胞および他の神経回路の入力シナプスの教師なしトレーニングのための方法および装置 | |
CN112384934A (zh) | 因子图上的概率传播 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170308 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191008 |