CN115842555B - 一种可用于处理生理信号的基于忆阻器的异步脉冲编码器 - Google Patents
一种可用于处理生理信号的基于忆阻器的异步脉冲编码器 Download PDFInfo
- Publication number
- CN115842555B CN115842555B CN202310155631.XA CN202310155631A CN115842555B CN 115842555 B CN115842555 B CN 115842555B CN 202310155631 A CN202310155631 A CN 202310155631A CN 115842555 B CN115842555 B CN 115842555B
- Authority
- CN
- China
- Prior art keywords
- memristor
- voltage
- operational amplifier
- input
- asynchronous pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公布了一种可用于处理生理信号的基于忆阻器的异步脉冲编码器。该编码器由具有电容分压器增益级的输入放大器、中间级电压放大器、包含核心忆阻器的输出级和反馈通路四个部分组成,利用忆阻器的正负对称的双阈值特性以及易失特性,再结合CMOS电路,将模拟信号转化为正负两个通道(UP/DOWN)的异步脉冲,编码好的脉冲还可以精确地重构出原始输入信号,可应用于生理信号等模拟信号的处理上。与现有技术相比,本发明无需复杂的ADC/DAC以及数字控制电路部分,大大节省了开销。
Description
技术领域
本发明属于新型计算技术领域,涉及脉冲编码器,具体涉及一种应用于生理信号处理的基于忆阻器的异步脉冲编码器。
背景技术
生理信号反映身体部位的电活动,并提供大量有关情绪、认知和健康问题的宝贵信息,因此对于生理信号的处理和分析具有非常重要的意义。在传统的生理信号处理系统中,生理信号首先被高精度的ADC(模数转换器)采样,然后存储到存储器中。接下来,控制单元调用存储器的数据,再送到计算单元中进行计算,结果再写回存储器当中。这种系统结构受限于冯诺依曼瓶颈,难以满足日益增长的生理信号数据的处理需求。人脑可以在20 W的超低功耗下执行复杂的运算,受人脑工作模式启发的神经形态计算系统在处理时序信息方面具有非常大的潜力。在神经形态计算系统中,信息是以脉冲的形式进行表达和处理的,因此,对于信息的脉冲化编码是非常重要以及基石性的。
传统的脉冲编码方式是频率编码,这种方法可以将模拟信号的幅值转化为脉冲的频率,从而实现模拟信号到脉冲信号的转化。然而,这种基于脉冲频率的方法得到的脉冲信号无法包含具体的时刻信息,因此无法重构出原始的信号。并且,即便输入信号一直不变,输出信号脉冲也在持续发放,因此不利于低功耗的实现。因此,异步的脉冲编码是非常有必要的。要实现异步脉冲编码,可以使用LC-ADC等CMOS电路来实现,但是基于CMOS的实现方式需要高开销的ADC/DAC以及复杂的控制电路,更加高效的异步脉冲编码的实现方式是急切需求的。随着纳米技术的发展,易失型忆阻器的正负对称阈值特性以及易失特性可以大大减小异步编码实现的硬件开销。
发明内容
为了克服上述异步脉冲编码实现成本过高的问题,本发明提供了一种基于忆阻器的异步脉冲编码器,能够将模拟信号转化为两个通道(UP/DOWN通道)的异步脉冲,编码好的脉冲还可以精确地重构出原始输入信号,该编码器可以应用于生理信号等模拟信号的处理上。本发明利用易失性忆阻器例如VO2忆阻器、NbO2忆阻器的双阈值特性以及易失特性,大大减小了异步脉冲编码的开销,无需复杂的ADC/DAC以及数字控制电路部分。
本发明基于忆阻器的异步脉冲编码器由四个部分组成。第一部分是具有电容分压器增益级的输入放大器,第二部分是中间级电压放大器,第三部分是输出级,包含了核心的忆阻器,第四部分是反馈通路。
参见图1,本发明基于忆阻器的异步脉冲编码器中,第一部分是具有电容分压器增益级的输入放大器,由一个运算放大器OP1和两个电容C1、C2构成,其中运算放大器OP1的“+”输入端接地,“-”输入端与模拟信号Vin输入端之间设有一个电容C1,运算放大器OP1的输出端与“-”输入端之间设有一个电容C2。根据运算放大器“-”输入端的节点电荷守恒定律,只有当输入的模拟信号Vin变化时,运算放大器OP1的输出端gout节点的电压才会变化。
第二部分是中间级电压放大器,由一个运算放大器OP2和两个电阻R1、R2组成,其中运算放大器OP2的“+”输入端接地;电阻R1的一端连接运算放大器OP1的输出端,另一端连接运算放大器OP2的“-”输入端;电阻R2设在运算放大器OP2的输出端与“-”输入端之间。gout节点的电压由中间级电压放大器进行放大,再送到输出级。通过调节中间级电压放大器的放大倍数,可以改变信号的编码和重构的精度。
第三部分是输出级。输出级由一个忆阻器,三个电阻R3、R4、R5,以及两个二极管D1、D2构成。其中,所述忆阻器为易失性忆阻器,且具备正负对称的双阈值特性,忆阻器的一端连接运算放大器OP2的输出端,另一端同时与R3和两个反向设置的二极管D1、D2连接,R3的另一端接地。R4一端与二极管D1连接,另一端接地。R5一端与二极管D2连接,另一端接地。忆阻器在这里起到了核心作用,当忆阻器的分压超过器件的阈值后,忆阻器会阻变到低阻态,产生一个大电流,电阻R3上的分压会变大。根据电压的正负,通过两个反向设置的二极管D1、D2分别传送到UP和DOWN两个通道。
第四部分是反馈通路,这部分由一个PMOS和一个NOMS两个MOSFET构成,用来复位gout节点。PMOS与NMOS的栅端一起连接到R3与忆阻器连接的那一端,源漏端分别连接到运算放大器OP1的“-”输入端与输出端。当忆阻器被阻变到低阻后,R3上的正或者负的大电压会分别打开PMOS或者NOMS,gout节点的电压会复位到0。此时,忆阻器上的电压低于了忆阻器的保持电压,忆阻器会自动恢复到高阻态。
在本发明的异步脉冲编码器中,所述忆阻器可以是基于莫特绝缘体材料的易失性忆阻器,且具备正负对称的阈值电压Vth和保持电压Vhold。所述莫特绝缘体材料例如VO2、NbO2等。
本发明异步脉冲编码器的编码和重构信号的精度可以通过中间级电压放大器的放大倍数进行调控,放大倍数α由公式(1)决定:
(1)
公式(1)中,
R 1 、
R 2 分别代表电阻R1、R2的阻值。
优选的,在第一部分中C1=C2,这样Vin输入端的变化量等于gout节点的电压变化量。所述异步脉冲编码器的输入信号Vin每改变一个δ,输出通道上就会出现一个脉冲。两个通道分别代表输入信号是增加还是减小,脉冲出现的时刻代表输入信号变化一个δ的时刻。其中,增量δ可以由公式(2)决定:
(2)
公式(2)中,Vth代表忆阻器的阈值电压,α代表中间级电压放大器的放大倍数,
R off 代表忆阻器的高阻态阻值,
R 3 代表电阻R3的阻值。
本发明提供了一种基于忆阻器的异步脉冲编码器,利用忆阻器的正负对称的双阈值特性以及易失特性,再结合CMOS电路,可以将模拟信号编码为正负两个通道(UP/DOWN)的异步脉冲。UP通道的脉冲代表输入信号增加一个固定增量的时刻,DOWN通道的脉冲代表输入信号减少一个增量的时刻。脉冲发放的快慢与输入信号改变的速度相关,如果输入信号不变,则不会有输出,这与事件驱动的神经形态计算系统是非常一致的,并且有利于低功耗,脉冲的发放率很低。另一个方面,由于编码的脉冲包含了输入信号改变固定增量的时刻信息,两个通道又分别代表了输入信号增加还是减小的方向,因此可以精确地重构出原始信号。与传统的频率编码方案相比,本发明基于忆阻器的异步脉冲编码器编码的脉冲包含了精确的时刻信息,可以精确的重构出原始的输出信号。不同于CMOS的实现方案,本发明可以无需ADC/DAC以及复杂的数字控制电路部分,这得益于引入了易失性忆阻器,其双阈值特性可以替代两个电压比较器,其自动恢复的易失特性的动力学行为可以替代复杂的数字控制电路,从而可以大大节省开销。同时,编码和重构信号的精度可以通过中间级运放的放大倍数进行调控,提高放大倍数可以提高信号的精度,降低放大倍数会降低信号的精度。值得注意的是,提高放大倍数虽然提高了信号编码和重构的精度,同时会增加脉冲的发放数,从而提高系统的功耗。
附图说明
图1为本发明基于忆阻器的异步脉冲编码器结构示意图,由4个部分组成:第一部分是具有电容分压器增益级的输入放大器,第二部分是中间级电压放大器,第三部分是包含忆阻器的输出级,第四部分是反馈复位通路。
图2为本发明基于忆阻器的异步脉冲编码器所需要的忆阻器的I-V特性曲线图。
图3为本发明基于忆阻器的异步脉冲编码器将正弦波信号编码为两个通道异步脉冲以及重构的模拟结果。
图4为本发明基于忆阻器的异步脉冲编码器将典型的心跳信号编码为两个通道异步脉冲以及重构的模拟结果,其中a、b是两种不同的心跳信号的模拟结果。
图5为本发明基于忆阻器的异步脉冲编码器通过中间级运放调节精度的模拟结果,其中a至d的中间级电压放大器放大倍数分别为100、150、200、250倍。
具体实施方式
为了更加清楚地阐明本发明的目的、技术方案与优点,下面结合附图,进一步详细地说明本发明。此处的描述仅仅用以解释本发明,并不用于限定本发明。
本发明提出了一种基于忆阻器的异步脉冲编码器,能够将模拟信号转为正负两个通道的异步脉冲。两个脉冲出现的时刻,分别代表了输入信号增加/减少一个固定量的时刻。脉冲的个数(发放率)由输入信号变化的速度决定,输入信号变化越快,输出的脉冲越多。输入信号变化越慢,输出的脉冲越少。如果输入信号不变,则没有脉冲输出。这带来两个优势,一是由于输入信号不是时刻变化的,因此并非一直有输出,这有利于整个系统的低功耗;二是由于输出的脉冲包含具体的输入信号变化固定量的时刻信息,因此可以精确地重构出原始的输入信号,这是传统的频率编码方案所无法做到的。不同于传统的CMOS实现方案,本发明利用了忆阻器的对称的双阈值特性以及易失特性,无需ADC/DAC以及复杂的数字控制电路,大大简化了电路结构。
图1为本发明基于忆阻器的异步脉冲编码器的结构示意图。该异步脉冲编码器由4个部分组成:具有电容分压器增益级的输入放大器、中间级电压放大器、包含忆阻器的输出级,以及反馈复位通路。
第一部分中,包含一个运算放大器以及两个电容。运算放大器的“+”输入端接地,“-”输入端与模拟信号输入端Vin之间有一个电容C1,运算放大器输出端与“-”输入端之间有一个电容C2。根据“-”节点电压守恒定律,只有Vin的电压有变化,gout节点的电压才会改变。且当C1=C2时,Vin输入端的变化量等于gout端的电压变化量。这为输入信号不变,输出通道没有脉冲的功能打下了基础。
第二个部分是中间级电压放大器,由一个运算放大器和两个电阻R1、R2构成。用于将gout的节点电压进行放大。放大倍数α由公式(1)决定:
(1)
第三个部分是输出级,也是脉冲生成级,由一个易失性忆阻器,两个反向的二极管D1、D2以及三个电阻R3、R4、R5构成,忆阻器在这里起到了核心作用。当gout的电压超过器件的阈值电压Vth时,忆阻器会切换为低阻,此时,R3上会产生一个大电压脉冲,这个电压会通过反馈通路给到PMOS和NOMS的栅上。两个反向的二极管会把正、负脉冲分发到UP和DOWN两个通道上。
第四个部分是反馈通路,由PMOS和NMOS两个MOSFET构成。R3上的正或负高电压会打开PMOS或NMOS管,使得gout上的节点电压复位到0。此时,忆阻器上的电压低于了忆阻器的保持电压Vhold,器件自动恢复到高阻态。此时,R3的电压重新变为低电位。此时,就完整的编码了一个脉冲。
输入信号每改变一个δ,输出通道上就会出现一个脉冲。两个通道分别代表输入信号是增加还是减小,脉冲出现的时刻代表输入信号变化一个δ的时刻。其中,增量δ可以由公式(2)决定:
(2)
公式(2)中,Vth代表忆阻器的阈值电压,
R off 为忆阻器的高阻态阻值,
R 3 为电阻R3的阻值。
图2是本发明基于忆阻器的异步脉冲编码器所需要的忆阻器的I-V特性曲线图。使用的忆阻器应该具备以下特性。
(1)具备正负对称的阈值电压Vth和保持电压Vhold;
(2)具备易失特性。
具体地,当输入电压慢慢增大,超过器件的阈值电压Vth时,器件会切换到低阻态;此时慢慢减小输入电压,当器件上的电压低于保持电压Vhold时,器件会自动恢复到高祖态。在负电压区域,具有同样的特性。
图3为本发明基于忆阻器的异步脉冲编码器将正弦波信号编码为两个通道异步脉冲以及重构的模拟结果。图3第一行显示的是输入原始信号与重构信号的模拟结果。可以看到原始的信号被精确地重构了出来。图3第二行显示的是节点电压gout的曲线,可以看到当gout超过正负两个阈值节点δ时,gout都复位到0。图3第三行是编码好的两个通道的异步脉冲,脉冲出现的时刻代表输入电压改变固定增量的时刻。
图4为本发明基于忆阻器的异步脉冲编码器将典型的心跳信号编码为两个通道异步脉冲以及重构的模拟结果。可以看到两种典型的心跳信号被精确地编码和重构。
图5为本发明基于忆阻器的异步脉冲编码器通过中间级运放调节精度的模拟结果。可以看出,越大的中间级放大倍数α,精度越高。此结论从公式(2)中也可以看出。
本发明提出了一种全新的基于忆阻器的异步脉冲编码器,能够将输入信号编码为两个通道的异步脉冲。传统的频率编码方案由于编码的脉冲只有频率信息,并没有精确的时刻信息,因此无法精确重构出原始信号。而本发明的异步脉冲编码器,编码出的脉冲代表了原始输入信号改变固定量的精确时刻信息,因而可以精确重构原始信号。并且,输出脉冲的个数由输入信号变化的快慢决定。如果输入信号不变,则没有输出,这非常适配于事件驱动的神经形态计算系统,利于低功耗的实现。与CMOS技术相比,本发明巧妙利用了易失性忆阻器的正负对称的阈值特性与易失性,无需高开销的ADC/DAC以及复杂的控制电路,大大简化了电路结构,极具应用前景,推动了神经形态计算领域的发展,
以上实施例仅用以说明本发明的技术方案而非对其进行限制,本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明的精神和范围,本发明的保护范围应以权利要求所述为准。
Claims (7)
1.一种基于忆阻器的异步脉冲编码器,由四个部分组成,其特征在于:
第一部分是具有电容分压器增益级的输入放大器,由一个运算放大器OP1和两个电容C1、C2构成,其中运算放大器OP1的“+”输入端接地,“-”输入端与模拟信号Vin输入端之间设有一个电容C1,运算放大器OP1的输出端与“-”输入端之间设有一个电容C2;根据运算放大器“-”输入端的节点电荷守恒定律,只有当输入的模拟信号Vin变化时,运算放大器OP1的输出端gout节点的电压才会变化;
第二部分是中间级电压放大器,由一个运算放大器OP2和两个电阻R1、R2组成,其中运算放大器OP2的“+”输入端接地;电阻R1的一端连接运算放大器OP1的输出端,另一端连接运算放大器OP2的“-”输入端;电阻R2设在运算放大器OP2的输出端与“-”输入端之间;gout节点的电压由中间级电压放大器进行放大,再送到输出级;
第三部分是输出级,由一个忆阻器,三个电阻R3、R4、R5,以及两个二极管D1、D2构成;其中,所述忆阻器为易失性忆阻器,且具备正负对称的双阈值特性,忆阻器的一端连接运算放大器OP2的输出端,另一端同时与R3和两个反向设置的二极管D1、D2连接,R3的另一端接地;R4一端与二极管D1连接,另一端接地;R5一端与二极管D2连接,另一端接地;当忆阻器的分压超过器件的阈值后,忆阻器会阻变到低阻态,产生一个大电流,电阻R3上的分压会变大;根据电压的正负,通过两个反向设置的二极管D1、D2分别传送到UP和DOWN两个通道;
第四部分是反馈通路,由一个PMOS和一个NOMS两个MOSFET构成,用来复位gout节点;PMOS与NMOS的栅端一起连接到R3与连接忆阻器的那一端,源端一起连接到运算放大器OP1的“-”输入端,漏端一起连接到运算放大器OP1的与输出端;当忆阻器被阻变到低阻后,R3上的正或者负的大电压会分别打开PMOS或者NOMS,gout节点的电压复位到0;此时忆阻器上的电压低于忆阻器的保持电压,忆阻器自动恢复到高阻态。
2.如权利要求1所述的基于忆阻器的异步脉冲编码器,其特征在于,所述忆阻器是基于莫特绝缘体材料的易失性忆阻器,且具备正负对称的阈值电压Vth和保持电压Vhold。
3.如权利要求2所述的基于忆阻器的异步脉冲编码器,其特征在于,所述莫特绝缘体材料为VO2或NbO2。
4.如权利要求1所述的基于忆阻器的异步脉冲编码器,其特征在于,第二部分中间级电压放大器的放大倍数α由公式(1)决定:
(1)
其中,R 1 、R 2 分别代表电阻R1、R2的阻值。
5.如权利要求4所述的基于忆阻器的异步脉冲编码器,其特征在于,第一部分中C1=C2,则所述异步脉冲编码器的输入信号Vin每改变一个δ,输出通道上就会出现一个脉冲;UP和DOWN两个通道分别代表输入信号是增加还是减小,脉冲出现的时刻代表输入信号变化一个δ的时刻;其中,δ由公式(2)决定:
(2)
其中,Vth代表忆阻器的阈值电压,α代表中间级电压放大器的放大倍数,R off 代表忆阻器的高阻态阻值,R 3 代表电阻R3的阻值。
6.权利要求1~5任一所述的基于忆阻器的异步脉冲编码器在模拟信号处理中的应用,其特征在于,利用所述异步脉冲编码器将模拟信号转化为两个通道的异步脉冲。
7.如权利要求6所述的应用,其特征在于,所述模拟信号为生理信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310155631.XA CN115842555B (zh) | 2023-02-23 | 2023-02-23 | 一种可用于处理生理信号的基于忆阻器的异步脉冲编码器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310155631.XA CN115842555B (zh) | 2023-02-23 | 2023-02-23 | 一种可用于处理生理信号的基于忆阻器的异步脉冲编码器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115842555A CN115842555A (zh) | 2023-03-24 |
CN115842555B true CN115842555B (zh) | 2023-04-21 |
Family
ID=85580139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310155631.XA Active CN115842555B (zh) | 2023-02-23 | 2023-02-23 | 一种可用于处理生理信号的基于忆阻器的异步脉冲编码器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115842555B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106301284A (zh) * | 2016-07-21 | 2017-01-04 | 华中科技大学 | 一种基于忆阻器的带宽可调的滤波电路及其操作方法 |
CN106663220A (zh) * | 2014-06-23 | 2017-05-10 | 高通股份有限公司 | 用于基于阈值的信号编码的异步脉冲调制 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11568217B2 (en) * | 2020-07-15 | 2023-01-31 | International Business Machines Corporation | Sparse modifiable bit length deterministic pulse generation for updating analog crossbar arrays |
-
2023
- 2023-02-23 CN CN202310155631.XA patent/CN115842555B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106663220A (zh) * | 2014-06-23 | 2017-05-10 | 高通股份有限公司 | 用于基于阈值的信号编码的异步脉冲调制 |
CN106301284A (zh) * | 2016-07-21 | 2017-01-04 | 华中科技大学 | 一种基于忆阻器的带宽可调的滤波电路及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115842555A (zh) | 2023-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | A sub-microwatt asynchronous level-crossing ADC for biomedical applications | |
Harpe et al. | 21.2 A 3nW signal-acquisition IC integrating an amplifier with 2.1 NEF and a 1.5 fJ/conv-step ADC | |
CN102142840B (zh) | 折叠模数转换器 | |
DE102009004564B4 (de) | ADC mit energiesparender Abtastung | |
DE102015117580A1 (de) | Schaltkondensator-Analog-Digital-Umsetzer in sehr hohem Dynamikbereich mit hoher Eingangsimpedanz für Anwendungen, die erhöhte Verzerrung und Rauschen bei hohen Eingangssignalpegeln tolerieren | |
US20070273411A1 (en) | Amplifier with pulse coded output and remote signal reconstruction from the pulse output | |
CN115842555B (zh) | 一种可用于处理生理信号的基于忆阻器的异步脉冲编码器 | |
CN112564650A (zh) | 一种用于流水线逐次逼近型adc的残差放大器电路 | |
Nasserian et al. | An adaptive-resolution signal-specific ADC for sensor-interface applications | |
CN106688185B (zh) | 单调分段数字-模拟转换器 | |
Cauwenberghs | A micropower cmos algorithmic a/d/a converter | |
CN110690901A (zh) | 高速低功耗sar adc电容失配自校准方法和电路 | |
EP4086816A1 (en) | Neural network circuit and neural network system | |
CN1011844B (zh) | 可变增益编码设备及方法 | |
Chen et al. | A 66-dB SNDR, 8-μW analog front-end for ECG/EEG recording application | |
Yan et al. | An 8-bit 100KS/s low power successive approximation register ADC for biomedical applications | |
Karimlou et al. | A time-based analogue-to-digital converter for ECG applications | |
JP7465797B2 (ja) | リザーバー計算機 | |
CN116029351B (zh) | 基于光电存算单元的模拟域累加读出电路 | |
CN110190853B (zh) | 一种基于静态预放积分器的一阶调制器 | |
Bell et al. | CMOS current mode flash analog to digital converter | |
CN220730705U (zh) | 一种斜坡电压产生电路及波形数字化系统 | |
Restu et al. | Low power and high speed CMOS current comparators | |
Song et al. | A CMOS 3.4 mW 200 MHz continuous-time delta-sigma modulator with 61.5 dB dynamic range and 5 MHz bandwidth for ultrasound application | |
Lin et al. | A Low-power Level-Crossing ADC for Biosignal Acquisition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |