CN106688185B - 单调分段数字-模拟转换器 - Google Patents

Abstract

在一种实现方式中，数字模拟转换器(DAC)是单调的，因为输出仅沿输入的方向移动，并且是分段的，因为DAC的较高有效部分与较低有效部分相分离。DAC接收输入二进制字，其中该输入二进制字包括多个最高有效位和多个最低有效位。DAC将输入二进制字解码为中间信号，其中该中间信号包括等于或大于二进制字位宽的位宽。中间信号设置输出开关和电流源开关。DAC提供表示输入二进制字的模拟输出信号。

Description

单调分段数字-模拟转换器

技术领域

本公开一般涉及数字-模拟转换器领域，更具体地，涉及电流导向型分段且单调的数字-模拟转换器。

背景技术

数字-模拟转换器(DAC)接收数字输入并将数字输入转换为分段线性输出。数字信号使用离散量来描述值。模拟信号使用连续量来描述值。数字输入可以是包括一个或多个二进制位并且每个位精确地具有两个可能值(例如，0和1)的二进制字，而分段线性输出可以具有2^N个可能值，其中N是输入二进制字中的位数。可以以电流、电压或另一种量的形式提供分段线性输出。模拟-数字转换器(ADC)执行DAC的反向功能。

存在许多不同的DAC架构。没有针对所有应用的最优单一架构。选择用于设计和实施的DAC架构的考虑因素包括大小、功率、速度、成本和精度。表征DAC精度的两个重要参数是积分非线性(INL)和微分非线性(DNL)。这两个参数都可以以最低有效位(LSB)为单位表示，最低有效位是DAC的最小步长。对于N位的DAC，LSB等于1/(2^N)。INL误差被定义为DAC的传输曲线与直线的偏差。DNL误差被定义为模拟步长与1LSB的变化量。DAC的输入-输出传输(transfer)特性理想上是表示线性行为的直线。理论上，DAC可以被设计为具有0个INL和DNL误差。然而，由于非理想效应(例如，元件值中的统计不匹配)，实现之后的实际DAC传输特性不是线性的。也就是说，INL和DNL误差中的任一个或两者将大于0LSB。大多数信号处理应用需要DAC满足特定的INL规范。另一方面，许多应用只需要DNL小于1LSB。保证DNL误差小于1LSB的DAC是单调的，即，当输入码在一个方向上移动时，输出将在相同方向上移动，或者在最坏的情况下保持平坦。

为了确保二进制加权的DAC中的单调性，精度转换元件(例如，电流、电阻等)的值必须足够精确并且具有紧密的容差。组件值的随机变化可以使DAC的响应变得非单调。不幸的是，制造这种需要精确匹配组件的DAC架构是非常昂贵的。另一方面，固有的单调结构不对转换元件的匹配精度施加任何要求，因此其实现和批量生产是便宜的。

附图说明

在此参考以下附图描述示例实施例。

图1示出了包括单调分段数字模拟转换器的示例系统。

图2示出了来自图1的系统的示例解码器。

图3示出了用于图2的解码器的示例查找表。

图4示出了单调分段数字模拟转换器的模拟部分的示例。

图5示出了单调分段数字模拟转换器的另一示例。

图6示出了单调分段数字模拟转换器的示例输出。

图7示出了包括单调分段数字模拟转换器的硅光子系统。

图8示出了用于图7的硅光子系统的示例控制器。

图9示出了图8的计算设备的操作的示例流程图。

具体实施方式

概览

在一种实施方式中，一种方法包括接收输入二进制字，其中二进制字包括多个最高有效位和多个最低有效位，并将输入二进制字解码为中间信号。中间信号包括等于或大于二进制字位宽的位宽。该方法包括根据中间信号设置多个输出开关，其中多个输出开关包括针对多个最高有效位的每个状态的开关对和针对多个最低有效位的每个状态的开关对，并且根据中间信号设置多个电流源开关，其中多个电流源开关包括针对多个最高有效位的每个状态的开关对。表示输入二进制字的模拟输出信号被提供，其中模拟输出信号由多个输出开关和多个电流源开关控制。

示例实施例

DAC广泛用于各种应用中。所有音频应用(包括电视、电话、计算机、音乐播放器以及大多数其他消费电子产品)必须包括DAC，以将数字信号转换为人耳可听到的声音。其他示例包括示波器、雷达系统、视频监视器、移动电话、无线电和麦克风。

另一个DAC应用实例在硅光子领域。硅光子利用硅作为驱动电光应答器(transponder)的微芯片内的光学介质。应答器可以包括激光源，该激光源的光输出随环境温度变化。微芯片可以包括传感和控制环路中的DAC，以随着温度变化控制激光器的光输出。为了使这种控制环路稳定和有效，DAC应当具有单调传输特性。

存在固有单调的基于晶体管的非分段DAC电路。然而，N位非分段DAC需要由N到2^N的温度解码器控制的2^N个元件，这造成了大小和成本的损失。以下实施例利用唯一的解码和电流引导策略来引导电流通过晶体管和开关元件的网络，以提供面积相对较小并且制造成本低的单调DAC电路。

图1示出了包括呈现单调传输特性的单调分段数字模拟转换器的示例系统。该系统包括输入设备101和包括了数字部分103和模拟部分102的DAC 105。在系统中可以包括附加的、不同的或更少的组件。输入设备101向解码器103提供数据。输入设备101和解码器103之间的通信路径104可以是导电路径。导电路径可以是电路板上的迹线。导电路径可以是电线或电缆。解码器103和DAC 105之间的通信路径106可以是相似类型的导电路径。或者，通信路径104可以在包括了解码器103和DAC 105的微芯片的内部。

对于单调电流引导的DAC，数字部分主要是解码器，该解码器负责对数字输入字进行解码以生成到DAC模拟部分的控制信号，从而以产生单调传输特性的方式将电流从一组电流源引导到DAC的输出端。

在这些示例的任一示例中，输入设备101生成数字数据，并且通过解码器103将解码的控制信号发送到模拟部分102。数字数据可以被组织成具有特定大小或位数的二进制字。特定大小可以是恒定的或可变的。对于具有大小优势的分段DAC架构，输入二进制字可被划分或分段为包括较低有效位的最低有效部分和包括较高有效位的最高有效部分。因此，DAC 105的模拟部分102被分段为较高有效部分和较低有效部分。

DAC 105被配置为接收表示包括多个最高有效位和多个最低有效位的二进制字的输入信号。解码器103将输入信号转换为中间信号。对于被分段为M位最高有效部分和L位最低有效部分的N位DAC(其中，N＝M+L)，解码器具有2×2^M+2^L位的输出位。值2^M还是电流源和相关联的电流源开关的数目，以及在DAC的最高有效部分中的共源共栅晶体管和开关的数目。值2^L是DAC 105的在最低有效部分中所需的共源共栅晶体管和开关的数目。例如，如果输入二进制字是4位宽，并且如果二进制字被分段为在最高有效部分中具有2位并在最低有效部分中具有2位，即M＝2和L＝2，则解码器103输出的位宽为2x2²+2²＝12位(例如，解密器的位宽是二进制字的位宽的三倍)。这些位中的四(2^M)个用于控制4(2^M)个电流源开关，这些位中的另外四(2^M)个用于控制在DAC的最高有效部分中的4(2^M)个开关，并且剩余的四(2^L)个用于控制DAC的最低有效部分中的其他4(2^L)个开关。

在另一示例中，如果输入二进制字是8位宽，并且如果二进制字被分段成在最高有效部分中具有4位并在最低有效部分中具有4位，即M＝4和L＝4，则解码器103输出的位宽为2×2⁴+2⁴＝48位(例如，解码器的位宽为二进制字的位宽的六倍)。这些位中的十六(2^M)个用于控制16(2^M)个电流源开关，这些位中的另外十六(2^M)个用于控制在DAC的最高有效部分中的16(2^M)个开关，并且剩余的十六(2^L)个用于控制DAC的最低有效部分中的其他16(2^L)个开关。其他示例可以类似地计算。

图2示出了来自图1的系统的示例数字部分或解码器103。由解码器103对来自原始数字信号的二进制输入字进行解码以产生用于DAC 105的模拟部分102的中间信号。二进制输入字包括在最高或较高有效部分中的第一较高有效位111a和第二较高有效位111b，以及在最低或较低有效部分中的第一较低有效位113a和第二较低有效位113a和113b。可以不在最高有效部分和最低有效部分之间均匀地划分二进制字101。例如，可以将5位的DAC分段为包括三位较高有效部分(M＝3)和两位较低有效部分(L＝2)，反之亦然。通常，输入字可以被分段为在较高和较低有效部分中具有任何数目的位。

解码器103可以是独立的设备(例如，复用器或包括与门、或门和与非门的逻辑电路)或与DAC 105的其余部分组合。在图2所示的特定示例中，其中N＝4、M＝2、并且L＝2，解码器103产生12个输出位，P1至P12。

图3示出了图2的解码器103的示例查找表(LUT)110，其中解码器103实现针对M＝2、L＝2的单调和分段DAC的解码方案。“输入值”列，即LUT 110的最左列，列出了4位二进制字的所有16个可能的值。如查找表110的输入值列所示，四位二进制字具有0到15的可能的十进制值。查找表110将来自每个二进制字的唯一输入信号的数据相关联。LUT的输出信号由位P1至P12组成。在表中位于列“P1”至“P12”下的每一行中的12个位表示与在第一列中给出的输入值相对应的解码输出。

LUT 110可以在解码器103中硬连线。也就是说，位111a-b和113a-b(四个输入位)可以直接馈送到产生输出位P1到P12的逻辑电路中。或者，可以在使用4位输入字来查询LUT110并从LUT 110接收经解码的输出位的固件中实现解码器103。

图4示出了DAC 105的模拟部分102，该模拟部分102是M＝2、L＝2分段且固有的单调DAC的模拟部分。DAC 105包括电流源131a-d、电流源开关1A-B、2A-B、3A-B和4A-B；共源共栅晶体管133和开关9A-B、10A-B、11A-B和12A-B；共源共栅晶体管135、开关5A-B、6A-B、7A-B和8A-B以及用于较低有效部分的最低有效总线132；主输出总线134和补充输出总线136。可以包括附加的，不同的或更少的组件。

DAC 105根据输入控制信号控制三组开关。来自解码器103的位P1至P12分别控制开关1A-B至12A-B。具体地，开关1A-B、2A-B、3A-B和4A-B用于将电流从电流源131a-d切换到输出总线134和136，其中通过DAC 105的最高有效部分中的晶体管133和开关9A-B、10A-B、11A-B、12A-B，并通过DAC 105的最低有效部分中的晶体管135和开关5A-B、6A-B、7A-B、8A-B。

一般地说，较高有效部分开关可以包括针对多个最高有效位的每个状态的开关对，且较低有效部分开关可以包括针对多个最低有效位的每个状态的开关对。在本示例中，二进制字包括两个最高有效位(M＝2)和两个最低有效位(L＝2)，因此DAC 105的最高有效部分包括2²＝四对开关(9-12)，并且最低有效部分还包括2²＝四对开关(5-8)，如图4所示。此外，存在四(2²)对电流源开关(1-4)。

可以将开关实现为单刀双掷(SPDT)开关。每个SPDT开关可以包括公共极触点和两个投掷触点。极触点可以连接到其两个投掷触点中的任一触点，这依赖于其输入控制信号(P1-P12)的状态。较低有效部分开关(例如，开关5A-B、6A-B、7A-B和8A-B)包括公共电连接，以将晶体管135的漏极连接到主输出总线134或补充输出总线136。较高有效部分开关(例如，开关9A-B、10A-B、11A-B和12A-B)包括公共电连接，以将晶体管133的漏极连接到主输出总线134或补充输出总线136。电流源开关(例如，开关1A-B、2A-B、3A-B和4A-B)包括公共电连接，以将电流源131a-d连接到晶体管133的源极或到较低有效部分总线132，其中较低有效部分总线132连接到晶体管135的源极。

单刀双掷开关可以是“先通后断”开关，其中，当开关改变状态而转换通过重叠区域时，两个投掷触点都瞬间连接到公共极触点连接并持续预定时间段。通常通过控制到开关的互补输入电压来建立该重叠区域。

较低有效部分开关可以将晶体管135的漏极连接到主输出总线134和补充输出总线136并持续上述预定时间段。较高有效部分开关可以将晶体管135的漏极连接到主输出总线134和补充输出总线136并持续上述预定时间段。输入开关可以将源131a-d连接到晶体管133的源极和较低有效部分总线132，其中较低有效部分总线132连接到晶体管135的源极。

因为开关的两个投掷触点在位转换期间一起被短路，所以诸如131a-d之类的电流源将具有足够的电压依从性来将电流维持在与稳态中相同的电平。可以进一步设计针对SPDT开关的开关波形来最小化不适当的电压偏移。这有助于最大限度地减少DAC输出处的毛刺，并使DAC具有更快的转换时间。

晶体管133用作到电流源131a-d的共源共栅设备。共源共栅有助于增加电流源的输出阻抗。较高的输出阻抗将使在这些节点处的电压改变时总线134和136(例如，Iout)上的输出电流中的变化最小化。晶体管135可以是晶体管133的复制品(例如，电路拓扑中的等效电流密度和/或相似位置)，并且用作电流分路器以将一个MSB的电流划分为几个LSB值。在该示例中，每个LSB是MSB的四分之一。

较高有效部分中的晶体管133和较低有效部分中的晶体管135是相同类型。可以使用晶体管来实现电流源131a-d。示例类型包括n沟道晶体管或p沟道晶体管。晶体管可以是金属氧化物半导体场效应晶体管(MOSFET)，另一种类型的场效应晶体管(FET)或者双极结型晶体管(BJT)，但是晶体管133和晶体管135是相同类型的(例如，p类型或n类型)。

然而，晶体管133可以具有与晶体管135不同的面积。具体地，晶体管133包括具有宽度比晶体管135的沟道更大的沟道。较宽的沟道是考虑到，与最低有效部分相比，有更多电流流过DAC 105的较高有效部分。DAC的最高和最低有效部分中的晶体管之间的沟道宽度比取决于DAC的输入字如何被分段。具体地，宽度比为2^L∶1。在上面讨论的4位示例中，L＝2，因此沟道宽度比为2²＝4∶1。也就是说，晶体管133的沟道是晶体管135的沟道的四倍宽。

来自晶体管的电流是相加的。来自源131a-d的电流可以流过较高有效部分和较低有效部分，并且在输出总线134和136处被加在一起。电流源开关(1A-B、2A-B、3A-B、4A-B)、最低有效部分开关(5A-B、6A-B、7A-B、8A-B)和最高有效部分开关(9A-B、10A-B、11A-B、12A-B)整体的工作是将来自源131a-d的总可用电流的全部或部分引导到输出总线134，并且将总可用电流的其余部分引导到输出总线136。因此，在总线134和136处的输出电流的总和是常量并等于来自源131a-d的总可用电流。为了对进一步使用4位DAC的示例进行说明，考虑输入值为7(例如，0111)，根据LUT 110对其进行解码，分别针对P12，P11，P10和P1产生输出值000101110010。对于P4、P3、P2、P1＝0010，电流源开关4B、3B、2A和1B导通。对于P8、P7、P6、P5＝0111，DAC 105的最低有效部分中的开关8B、7A、6A和5A导通。对于P12、P11、P10、P9＝0001，DAC 105的最高有效部分中的开关12B、11B、10B和9A导通。给定上述开关设置，来自最高有效部分的四个单位的电流加上来自最低有效部分的三个单位的电流流到输出总线134。同时，9个单位的电流流到补充输出总线136。

根据图3和图4，现在可以更有效地解释固有的单调行为。随着输入值(LUT 110中的左列)从1到4变化，保持P1＝1指示了图4中的开关1A针对这四个输入值都导通，并将电流从源131d引导到总线132。此外，P5、P6、P7和P8通过这4个输入值逐渐变为1。这使得开关5A、6A、7A和8A逐渐接通，从而使得134的电流输出每步增加一个LSB。当输入值从4变为5时，则存在主进位转变(major carry transition)，该主进位转变表示最低有效部分中的L＝2位已经经过所有可能组合(在该示例中为2^L＝4)，并且最高有效部分中的位改变正在发生。

在传统的分段DAC中，在每个主进位转变处都存在非单调行为的可能性。这是因为最低有效部分的电流始终来自固定或指定的电流源。然而，在本文所述的实施例中，最低有效部分的电流源不是固定的，而是随最高有效部分中的位的状态变化。对于代码5，即输入值＝5，P1变为0，P2变为1。因此，开关1A和2B截止，1B和2A导通。因此，作为响应，最右边的电流源131d向晶体管133而非总线132和晶体管135提供电流。然而，右边的第二源131c现在用作最低有效部分的源。因此，134上的输出值是基于当输入值为4时此处值的顶部。即使四个源131a-d的电流值中存在大的失配，但保证了输出处的单调性。也可以在其他主进位转变点处预期到类似的行为，在该示例中，为8到9和12到13。重申的是，最高有效部分电流基于确保了固有的单调传输特性的LSB步幅。

因此，在开关瞬变消失之后，即在稳定状态下，传输特性是真正的单调的。通常，主进位转变由于在改变开关网络中的电路路径中的失配电流传播延迟而产生大的输出电流毛刺。在本文描述的架构中，容易注意到最高有效部分和最低有效部分的路径延迟是相同的。例如，对于输入值4，电流路径是通过开关lA、晶体管135和开关5A、6A、7A和8A。当输入值从4变化到5时，最高有效部分电流路径是通过开关1B、晶体管133(其宽度是晶体管135宽度的四倍并且承载四倍的电流)和开关9A。最低有效部分电流路径是通过开关2A、晶体管135和开关5A。因此，最高和最低有效部分的电流路径具有名义上相同的延迟。通过使所有开关都成为先通后断类型，可进一步减少任何剩余的毛刺。

图5示出了单调分段数字模拟转换器的另一示例。在图5中，不包括补偿输出或补充输出总线136。图5的实施例共享了上述关于图4中的电路和参考图2和图3描述的解码器的操作的特征。另外，图4和图5中的电路可以证明以下特性。模拟输出(Iout)处的电流是从2^M个电流源131a-d通过2^M+2^L个输出开关(5A至12A)引导的电流的和。M是输入二进制字中的最高有效位的数目，L是最低有效位的数目。每个单独的电流源131a-d提供等于2^L单位电流的总可用电流，并且当所述输入二进制字增加一个最低有效位(LSB)时，将每个增量电流单位添加到模拟输出(Iout)，或者当所述输入二进制字减少1LSB时，从模拟输出中减去每个增量电流单位。在模拟输出处的最大可用电流等于2^M电流单位与2^L电流单位的乘积。

向模拟输出提供与多个最低有效位内的变化相对应的增量电流单位的2^M个电流源的特定实例不是固定的。向模拟输出提供增量电流单位的电流源的特定实例针对0至2^M-1范围内的多个最高有效位的每个值是不同的。最低有效位从2^L-1到0(或反之亦然)的值的每个相邻转变导致最高有效位的值中的主进位转变，并且向模拟输出提供增量电流单位的电流源的特定实例针对不产生主进位的输入二进制字的值的任何变化保持不变。因此，在主进位转变处的模拟输出处的电流是基于从电流源的实例提供的总电流，其中该总电流与紧接在主进位转变发生之前的多个最高有效位的先前值相对应。

图6示出了单调DAC 105随其输入二进制字值变化的示例输出波形。输出是模拟信号，该模拟信号可以具有数目与二进制字的可能值的数目相等的多个可能振幅。4位二进制字具有十六个可能的值，则图6和7中的输出具有十六个可能的电平。可以以预定间隔对模拟信号进行采样，以产生所示的恒定电平或方波函数。图6示出了针对模拟输出信号的所有可能的预定输出电平的二进制字值的计数序列143(例如，0-1-2-3-4-5-6-7-8-9-10-11-12-13-14-15)。预定输出电平的量可以等于2^M和2^L的乘积，其中M是最高有效位的数量，L是最低有效位的数量。

DAC 105可以向各种设备提供表示输入信号的输出信号。可以将输出信号发送到音频系统(例如，扬声器或耳机)。可以针对通信系统放大输出信号并将其发送到另一端点。其他应用也是可能的。

图7示出了包括单调分段数字模拟转换器的硅光子系统。该系统包括控制输入120、控制器121和数字模拟转换器(DAC)123、激光器125、传感器127和模拟数字(ADC)转换器129。可以包括附加的，不同的或更少的组件。

在硅光子系统中，尽管环境改变，激光器125的光输出126应该保持基本上恒定。传感器127被配置为测量环境变化或光输出126中的变化。传感器127可以是测量激光器125温度的传感器。或者，传感器127可以包括光电二极管或电流测量电路以监测激光器125的光产生。

随着激光器125的温度升高，光输出下降。因此，可以使用补偿策略来保持光输出恒定。实现这一点的常见伺服环路如图7所示。所需的光设置作为通过控制输入120的数字字应用于控制器121。到控制器121的反馈输入也是表示激光器的光输出的一个数字字。可以由模拟信号来描述光输出，其中该模拟信号要由ADC 129转换成数字字。或者，由传感器127测量的激光器125的温度可以是要由ADC 129转换为数字字的模拟信号。

控制器121的输出是应用于DAC 123的数字数据。DAC 123可以处于电流模式。与产生电压输出的电压模式DAC相反，电流模式DAC产生电流输出。DAC 123的模拟输出是确保激光器的光输出随着温度变化保持恒定的电流。在一个示例中，放大器可以包括在DAC 123中，用于将低电平模拟输出放大到用于激光器125的驱动信号。为了使伺服环路正常工作，DAC的传输特性应是单调的。换言之，当应用于DAC的数字数据在一个方向上移动(增大或减小)时，模拟输出也应沿相同方向移动。如果由于任何原因，在传输特性中存在行为是非单调的区域，则环路可能变得不稳定。在某些应用中，DAC 123可以合并到控制器121中。

图8示出了图7的硅光子系统的示例控制器300。控制器300可以对应于控制器121。控制器300至少包括存储器301、控制器303和通信接口305。可以提供附加的、不同的或更少的组件。图9示出了硅光子控制系统的示例流程图。可以提供附加的、不同的或更少的动作。以所示的顺序或其他顺序执行动作。也可以重复这些动作。可以在非暂态计算机可读介质上实现用于执行动作的指令。

在动作S101处，通信接口305或控制器300从控制输入120接收第一二进制字。第一二进制字可以描述要由激光器125传送的数据。该数据可以包括一系列二进制字。

在动作S103处，通信接口305或控制器300接收表示第二二进制字的反馈信号，其中该第二二进制字指示激光器或激光器输出的环境条件。环境条件可以包括下述内容中的一个或多个：由传感器127测量的温度、湿度、压力或浊度。光126所穿过的空气的浊度是对悬挂在空气中的颗粒的测量。压力可以是在光126所穿过的腔中的气压。激光器的输出可以是由激光器125产生的光126的强度或者驱动激光器125的信号的电量(例如，电压、功率或电流)。

在动作S105处，控制器300基于第一二进制字和第二二进制字生成输入信号。第一二进制字包括多个最高有效位和多个最低有效位，并且输入信号包括等于或大于第一二进制字的位宽三倍的位宽。例如，当来自控制输入120的第一二进制字是8位时，输入信号包括24位。根据输入信号设置DAC 123中的输出开关和源开关。输出开关可以包括针对最高有效位的每个状态的开关对和针对最低有效位的每个状态的开关对。多个源开关包括针对多个最高有效位中的每个最高有效位以及针对多个最低有效位中的每个最低有效位的开关对。

在动作S107处，控制器300或DAC 123向激光器提供输出信号。控制器300可以为激光器提供数字模拟信号，该数字模拟信号由DAC 123转换为模拟输出信号。可以将控制器300和DAC 123组合成单个设备。

处理器303可以包括通用处理器、数字信号处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、模拟电路、数字电路、其组合或其它现在已知或以后开发的处理器。处理器303可以是单个设备或设备(例如与网络、分布式处理或云计算相关联的)的组合。

存储器301可以是易失性存储器或非易失性存储器。存储器301可以包括下述内容中的一个或多个：只读存储器(ROM)、随机存取存储器(RAM)、闪存、电可擦除程序只读存储器(EEPROM)或其他类型的存储器。存储器301可以是从网络设备300中可移除的，例如，安全数字(SD)存储卡。

尽管计算机可读介质可以被示出为单个介质，但是术语“计算机可读介质”包括单个介质或多个介质，例如，集中式或分布式数据库、和/或存储一个或多个指令集的相关联的缓存和服务器。术语“计算机可读介质”还将包括能够存储、编码或载送用于由处理器执行的指令集或者使得计算机系统执行本文公开的方法或操作中的任何一个或多个的任何介质。

适合于执行计算机程序的处理器包括例如通用和专用微处理器、以及任何种类的数字计算机的任何一个或多个处理器。通常，处理器将从只读存储器或随机存取存储器或两者接收指令和数据。计算机的基本元件是用于执行指令的处理器和用于存储指令和数据的一个或多个存储器设备。通常，计算机还将包括用于存储数据的一个或多个大容量存储设备(例如，磁盘、磁光盘或光盘)，或者可操作地与其耦接以从其接收数据或向其传输数据或两者皆有。然而，计算机不需要具有这种设备。

本文描述的实施例的说明旨在提供对各种实施例的结构的一般理解。这些说明不旨在用作对使用本文所述的结构或方法的装置和系统的所有元件和特征的完整描述。在阅览本公开时，许多其它实施例对本领域技术人员而言是显而易见的。可以使用和从本公开中导出其他实施例，使得可以进行结构和逻辑替换和改变而不背离本公开的范围。此外，附图仅是代表性的，并且可能不是按比例绘制的。附图中的某些比例可能被夸大，而其他比例可以被最小化。因此，本公开和附图被认为是说明性的而非限制性的。

旨在将前述详细描述当作说明性的而非限制性的，并且应理解的是，包括所有等同物的以下权利要求旨在限定本发明的范围。权利要求书不应被解读为限于所描述的顺序或元件，除非指出了这种效果。因此，将落入以下权利要求及其等同物的范围和精神内的所有实施例作为本发明要求保护的。

Claims (20)

1.一种用于数字-模拟转换的方法，包括：

接收输入二进制字，其中所述二进制字包括多个最高有效位和多个最低有效位；

将所述输入二进制字解码为中间信号，其中所述中间信号包括等于或大于所述二进制字的位宽的位宽；

根据所述中间信号设置多个输出开关，其中所述多个输出开关包括针对所述多个最高有效位的每个状态的开关对和针对所述多个最低有效位的每个状态的开关对；

根据所述中间信号设置多个电流源开关，其中所述多个电流源开关包括针对所述多个最高有效位的每个状态的开关对；并且

提供表示所述输入二进制字的模拟输出信号，其中所述模拟输出信号由所述多个输出开关和所述多个电流源开关控制。

2.根据权利要求1所述的方法，还包括：

使用所述二进制字查询查找表。

3.根据权利要求2所述的方法，其中，解码器包括所述查找表，并且其中从所述解码器输出的所述中间信号的位宽是(2×2^M+2^L)，其中M是最高有效位的数量，L是最低有效位的数量。

4.根据权利要求2所述的方法，还包括：

从所述查找表接收包括位宽等于或大于所述二进制字的位宽三倍的所述中间信号。

5.根据权利要求1所述的方法，其中针对所述最低有效位的所述电流源随所述最高有效位的值改变。

6.根据权利要求1所述的方法，其中，在从所述多个最低有效位到增量所述最高有效位的主进位转变处针对所述模拟输出信号的值的电流是基于针对所述模拟输出信号的先前值的电流。

7.根据权利要求1所述的方法，其中，在所述模拟输出处的电流是从所述多个电流源开关通过所述多个输出开关引导的电流的总和，其中M是所述输入二进制字中的最高有效位的数目并且L是最低有效位的数目，其中所述多个电流源开关中的每个电源流开关提供等于2^L电流单位的总可用电流，其中当所述输入二进制字加1时将每个增量电流单位添加到所述模拟输出，或者当所述输入二进制字减1时从所述模拟输出中减去每个增量电流单位，并且其中在所述模拟输出处的最大可用电流等于2^M电流单位与2^L电流单位的乘积。

8.根据权利要求1所述的方法，其中连接到针对所述多个最高有效位的所述多个输出开关中的一个输出开关的最高有效位晶体管包括具有宽度比最低有效位晶体管的沟道宽度更大的沟道，其中所述最低有效位晶体管连接到针对所述多个最低有效位的所述多个输出开关中的一个输出开关。

9.根据权利要求1所述的方法，其中所述模拟输出信号是基于单调传输特性。

10.一种用于数字-模拟转换的装置，包括：

输出总线，被配置为提供表示包括多个最高有效位和多个最低有效位的数字字的模拟输出信号，其中所述模拟输出信号是基于单调传输特性；

与所述输出总线电连通的多个输出开关，其中所述多个输出开关包括针对所述多个最高有效位的每个状态的开关对和针对所述多个最低有效位中的每个状态的开关对；

与一个或多个电流源电连通的多个源开关，其中所述多个源开关包括针对所述多个最高有效位中的每个状态的开关对；

最低有效位晶体管，连接到针对所述多个最低有效位的所述多个输出开关中的每个输出开关，并连接到所述多个源开关；以及

最高有效位晶体管，连接到针对所述多个最高有效位的所述多个输出开关中的每个输出开关，并连接到所述多个源开关。

11.根据权利要求10所述的装置，还包括：查找表，查找表将所述数字字与针对所述多个源开关和所述多个输出开关的设置相关联。

12.根据权利要求11所述的装置，其中，针对所述多个源开关和所述多个输出开关的设置包括数目等于或大于所述数字字的宽度三倍的多个位。

13.根据权利要求10所述的装置，其中，所述模拟输出信号包括预定数目的输出电平，其中所述预定数目大于2。

14.根据权利要求13所述的装置，其中，所述预定数目等于2^M和2^L的乘积，其中M是所述多个最高有效位的数量，L是所述多个最低有效位的数量。

15.根据权利要求10所述的装置，其中所述最低有效位晶体管和所述最高有效位晶体管是相同类型的共源共栅晶体管。

16.根据权利要求10所述的装置，其中，所述最高有效位晶体管包括具有宽度比所述最低有效位晶体管的沟道宽度更大的沟道。

17.根据权利要求10所述的装置，还包括：

用于将模拟输出信号转换为用于驱动激光器的电平的放大器。

18.根据权利要求10所述的装置，还包括：

传感器，被配置为测量激光器或激光器的输出的环境条件。

19.根据权利要求18所述的装置，其中所述传感器是温度传感器。

20.一种用于数字-模拟转换的方法，包括：

从控制输入接收第一二进制字；

接收表示第二二进制字的反馈信号；

基于所述第一二进制字和所述第二二进制字生成中间信号，其中所述第一二进制字包括多个最高有效位和多个最低有效位，并且其中所述中间信号包括等于或大于所述第一二进制字的位宽三倍的位宽，

其中根据所述中间信号设置多个输出开关，所述多个输出开关包括针对所述多个最高有效位的每个状态的开关对和针对所述多个最低有效位的每个状态的开关对，

其中根据所述中间信号的多个源开关，其中所述多个源开关包括针对所述多个最高有效位的每个状态的开关对；并且

提供模拟输出信号，其中所述模拟输出信号表示所述中间信号，并且所述模拟输出信号由所述多个输出开关控制。

Images