JPH1011708A

JPH1011708A - 符号間干渉低減装置および方法

Info

Publication number: JPH1011708A
Application number: JP9076374A
Authority: JP
Inventors: Richard A Baugh; リチャード・エー・バウ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1996-04-04
Filing date: 1997-03-28
Publication date: 1998-01-16
Anticipated expiration: 2017-03-28
Also published as: DE69708366T2; EP0800171A2; EP0800171B1; JP3806219B2; US5774505A; DE69708366D1; EP0800171A3

Abstract

(57)【要約】【課題】複雑さを軽減して、電力及びチップのリアル・
エステートの消費を減少させつつ、符号間干渉を低減す
ることのできる装置および方法を提供する。【解決手段】本発明の一実施例によれば、データ符号の
前縁を鮮鋭化し減衰指数曲線に近似する後縁を提供する
事前整形フィルタを備えた信号処理チャネルが提供され
る。事前整形フィルタの出力は、指数的に減衰する後縁
を補完するパルス応答を提供するよう選択された時定数
を有する抵抗・容量回路からのキャンセル出力と組合さ
れる。整形出力とキャンセル出力との組合せは、スライ
サまたは他の判定装置に入力される。スライサからの２
レベル出力は、キャンセル出力を発生する判定フィード
バック・フィルタへの入力である。抵抗・容量回路に加
えて、判定フィードバック・フィルタは、事前整形フィ
ルタからの整形出力とキャンセル出力とのタイミングを
適切に一致させる遅延を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、信号処理チャ
ネル及び方法に関するものであり、とりわけ、符号間干
渉を低減し、磁気記録媒体からのデジタル・データの読
み取り時におけるノイズの影響を最小限に抑えることに
関するものである。

【０００２】

【従来の技術】磁気記録装置に用いられるような信号処
理システムの場合、デジタル・データは、一連の符号に
符号化される。デジタル磁気記録の場合、読み取り符号
は、例えば、−１、０、＋１といった限られた数の振幅
を備えるのが理想である。しかし、全チャネルが、さま
ざまな形の歪みを生じる非理想特性を備えている。ある
タイプの歪みは、「符号間干渉」（ＩＳＩ）と呼ばれ
る。ＩＳＩは、データ符号を先行及び／または後続符号
間に拡張するものである。

【０００３】磁気記録媒体における磁気転移の間隔を十
分にあけることによって、ＩＳＩによるエラーを防ぐこ
とが可能である。しかし、傾向として、媒体における線
形データ密度は明らかに増す方向にある。結果として、
読み取りチャネルの、限られた高周波応答によって、か
なりの量のＩＳＩが生じる可能性がある。

【０００４】ＩＳＩを補償する方法がある。こうした方
法の１つは、所望の信号の高周波成分を復元する等化器
に読み取り信号を通すことである。しかし、高周波成分
を復元すると、一般に、高周波ノイズが増幅されるの
で、エラー・レートが増すことになる。ＩＳＩを許容可
能レベルまで低減するもう１つの方法は、判定フィード
バック等化（ＤＦＥ）を利用することである。読み取り
チャネル応答を整形することによって、リーディング(l
eading)ＩＳＩが許容可能レベルまで低減し、特定のデ
ータ符号の後、該データ符号によって生じるＩＳＩが、
主となるようにすることが可能である。結果として、従
来の等化に対して高周波ノイズの増幅を低減することが
可能になる。トレーリング(trailing)ＩＳＩが既知の場
合、入力信号からそれを取り除くことが可能である。従
って、このＩＳＩを低減するアプローチは、かなりの回
路構成を必要とする。例えば、パーシャル・レスポンス
最尤（ＰＲＭＬ）回路には、一般に、複数の極及びゼロ
を備えた、精密に調整された連続時間フィルタ、アナロ
グ・デジタル変換器、及び、入力信号のデジタル化サン
プルに操作を加えるデジタル信号プロセッサが含まれ
る。このアプローチの利用は、より速いデータ転送速
度、より少ない電力消費、及び、集積回路チップのリア
ル・エステートのより効率の高い利用が要求されるの
で、しだいに困難になる。

【０００５】Ｈｕｂｅｒに対する米国特許第４，９５
３，０４１号には、既知のアプローチに関する説明にお
いてより詳細な記載がある。該特許の主張によれば、最
も「一般的な」デジタル磁気記録システムは、波形振幅
のピークを零交差に変換するため、読み取り信号の微分
を行っている。微分器ベースのピーク検出チャネルに
は、ローレンツ入力パルスの前縁と後縁の両方を狭くす
るパルス・スリム化フィルタを含む第１の等化器を含む
ことが可能である。パルス・スリム化は、信号から導き
出される補償パルスの加算及び減算によって実現する。
等化の後、読み取り信号は、微分され、制限され、さら
に、代表的なデジタル・データを完全に復元するため反
転される。Ｈｕｂｅｒの特許において、対称パルス・ス
リム化の難点は、それによって読み取りパルスの帯域幅
が増し、対応する読み取りシステムの帯域幅の拡大が必
要になるということであると主張されている。帯域幅が
広くなるほどシステムに入り込むノイズが増すので、チ
ャネルのＳ／Ｎ比が劣化する。システムのノイズが増す
と、ＩＳＩによる多量のピーク・ジッタに変換されるこ
とが多く、磁気媒体記憶システムにおいて実現可能なウ
インドウのマージンが大幅に減少する。

【０００６】Ｈｕｂｅｒシステムは、スリム化された立
ち上がりエッジと滑らかな立ち下がりエッジを特徴とす
る、孤立された(isolated)読み取りパルスを発生するフ
ォワード・フィルタを利用して、「従来の」デジタル磁
気記録システムの難点を克服するように設計されてい
る。整形パルスは、パルスのスリム化された立ち上がり
エッジが入力しきい値を超えるとステップ応答を発生す
る比較器に入力される。量子化フィードバック・フィル
タは、比較器のステップ応答出力を受信し、フォワード
・フィルタの滑らかな立ち下がりエッジに対してほぼ相
補形の補償波形を送り出す。量子化フィードバック・フ
ィルタの出力は、フォワード・フィルタの出力と合計さ
れ、実質的にステップ関数である等化信号が生じる。

【０００７】Ｈｕｂｅｒシステムによれば、先行システ
ムに対していくつかの改良がもたらされるが、デジタル
磁気記録システムの等化回路構成によって電力消費を減
少させるという重要問題に十分に取り組んだものではな
い。さらに、チップのリアル・エステートのより効率の
優れた利用が望ましい。

【０００８】

【発明が解決しようとする課題】本発明の目的は、複雑
さを軽減して、電力及びチップのリアル・エステートの
消費を減少させることができるやり方で、符号間干渉を
低減するための信号処理チャネル及び方法を提供するこ
とにある。

【０００９】

【課題を解決するための手段】符号間干渉を低減するた
めの信号処理チャネル及び方法には、チャネル入力で受
信するデータ符号に事前整形を施して、符号の前縁が鮮
鋭化し、後縁は、減衰指数曲線に近似した振幅遷移時間
の増加を示すようにすることが含まれる。さらに、その
インパルス応答が遅延指数減衰である低複雑度の判定フ
ィードバック・フィルタを用いることによって、トレー
リング符号間干渉を大幅に低減させるやり方で、データ
符号の後縁と組み合わせられるパルス応答を発生するこ
とが可能である。従って、パルスの事前整形によって、
ＩＳＩが主として後縁に位置決めされ、遅延素子と抵抗
・容量回路から構成されるフィードバック・フィルタ
が、ＩＳＩのかなりの部分を取り除く。

【００１０】望ましい実施例の場合、事前整形は、全域
通過フィルタによって実施される。全域通過フィルタ
は、入力信号の高周波成分を強調することなく、データ
符号の前縁を鮮鋭化する、すなわち、エッジを強調する
フォワード等化器である。全域通過フィルタには、連続
時間適応性が含まれる。

【００１１】全域通過フィルタの代替案の１つとして、
事前整形は、入力信号の導関数の一部を入力信号自体か
ら引くことによって実施することが可能である。導関数
を引くと、データ符号の前縁における振幅遷移時間が減
少し、後縁における振幅遷移時間が増大する。しかし、
全域通過フィルタとは異なり、導関数の減算によって、
高周波ノイズが強調される。

【００１２】整形符号信号は、次に、総和接合を介して
スライサのような判定素子に送られ、整形データ符号に
応答して、２レベル出力が発生する。２レベル出力は、
下流の処理回路要素に伝送されるが、判定フィードバッ
ク・フィルタに対する遅延指数減衰応答を発生するため
の入力も提供する。遅延の長さは、整形符号信号のトレ
ーリングＩＳＩと判定フィードバック・フィルタの指数
減衰応答を一致させることができるように選択される。
例えば、１、７コードの読み取りには、１コード・ビッ
ト時間の固定遅延が必要になる可能性がある。

【００１３】判定フィードバック・フィルタには、指数
遅延応答を決めるＲＣ時定数を備えた抵抗・容量（Ｒ
Ｃ）回路も含まれている。その最も単純な形態の場合、
ＲＣ時定数は、単一固定抵抗器及び単一固定コンデンサ
によって設定される。しかし、望ましい実施例は、ＲＣ
回路は適応形である。ＲＣ回路は、トレーリング符号間
干渉の整合をとるための一次応答を設定する。二次応答
は、トレーリングＩＳＩとのより有効な整合がとれるよ
うに、インダクタンスまたは追加ＲＣ回路を含めること
によって実施可能である。

【００１４】ＲＣ回路からの遅延応答は、事前整形フィ
ルタから出力される整形符号と組み合わせられる。２つ
のフィルタからの出力によるこの組み合わせは、判定素
子への入力前に、総和接合において行われる。

【００１５】信号処理チャネル及び方法の実施は、判定
フィードバック・フィルタからのキャンセル出力の振幅
及び形状が、第１のフィルタからの整形符号出力との相
補整合をなす場合に最適化される。従って、少なくとも
３つの調整が利用可能であることが望ましい。第１に、
総和接合における符号振幅は、適応形であることが望ま
しい。第２に、事前整形フィルタにおける増幅が、適応
形であることが望ましい。さらに、判定フィードバック
・フィルタの抵抗・容量回路は、指数遅延応答の形状を
制御するため、調整可能であることが望ましい。もう１
つの可能性は、適応するように調整可能な遅延を利用す
ることである。調整は、干渉しないことが理想である。
しかし、個々の調整間において部分的干渉が生じる場
合、エラー検出が他の調整可能パラメータによる影響を
最も受けずに済む時間に、各調整を行うのが望ましい。

【００１６】本発明の利点は、電力及びチップのリアル
・エステートの消費が大幅に減少することにある。信号
処理チャネルのコンピュータ・シミュレーションが示す
ように、符号間干渉がかなりの程度に除去される。結果
として、磁気読み取り操作に関して、高データ密度を得
ることが可能になる。もう１つの利点は、複雑さが低下
しても、自動同調を利用する妨げにならないということ
である。

【００１７】

【実施例】図１を参照すると、磁気ディスク１０にデー
タの読み取り及び書き込みを行うための磁気記録装置が
示されている。該装置には、誘導ヘッド１４に接続され
た標準読み取り／書き込み集積回路チップ１２が含まれ
ている。書き込みモードの場合、スクランブラ１６が、
磁気ディスクのセクタに書き込まれるべきスクランブリ
ングを施したデータを出力するため、顧客データ入力１
８、書き込みクロック入力２０、及び、リセット２２を
受信する。スクランブラは、ディスクにユーザ情報デー
タを書き込む前に、顧客データに擬似ランダム・シーケ
ンスによる処理を施すことが可能である。

【００１８】スクランブリングが済むと、後続のデスク
ランブリングにおけるエラー伝搬を防ぐため、エラー補
正コード（ＥＣＣ）符号化が実施される。磁気ディスク
１０に対するデータ書き込みのため、ブロック２６にお
いて事前符号化が行われる。例えば、書き込み電流の極
性は、プリ・コーダ２６の出力に「１」と「０」のいず
れが生じるかに基づくようにすることも可能である。

【００１９】読み取り操作において、ディスク１０にお
ける磁気転移によって、読み取り／書き込みヘッド１４
がデータ符号すなわち転移応答を発生し、これが、さら
に、増幅器２８に入力される。増幅後、アンチ・エイリ
アシング・フィルタ３０において、シーケンスをなすデ
ータ符号を受信する。読み取り／書き込みチップ１２、
増幅器２８、及び、アンチエイリアシング・フィルタ３
０の動作は、当該技術において周知のところである。図
１に構成要素１２、２８、及び、３０で表した回路要素
は、本発明の働きに影響を及ぼすことなく、変更するこ
とも、また、ある程度は、除去することも可能である。

【００２０】図１の読み取り信号処理チャネルには、Ｉ
ＳＩキャンセル及びパルス判定回路３２も含まれてい
る。回路の素子は、図２において識別される。通常は対
称性のローレンツ応答３４が、適応利得回路３６に対す
る孤立入力として示されている。利得回路には、可変抵
抗３８及び増幅器４０が含まれている。図２の実施例の
場合、利得は、孤立された正に向かうデータ符号と負に
向かうデータ符号のピークが、事前整形フィルタ４２か
らの出力（ｗ）の後、＋２Ｖ及び−２Ｖになるように調
整することが望ましい。以下では、利得回路３６の適応
調整について詳述する。

【００２１】事前整形フィルタ４２の目的は、ＩＳＩが
主としてトレーリング現象になるように、読み取り信号
を整形することにある。これは、データ符号の前縁を鮮
鋭化し、後縁の遷移時間を長くすることによって実施さ
れる。「鮮鋭化」は、この場合、データ符号の振幅遷移
時間の短縮、すなわち、エッジの強調と説明される。デ
ータ符号の前縁を鮮鋭化することによって、判定装置４
４は、前縁の遷移をより確実に検出することになる。

【００２２】フィルタ４２における事前整形は、いくつ
かの方法で実施することが可能である。望ましい実施例
の場合、事前整形フィルタは、図３に示すようにセンタ
・タップ付きの二次側を備える変圧器を含む適応形全域
通過フィルタである。全域通過フィルタは、下記の複素
周波数応答を示す：Ｈa(f) ＝ (1−j・2・π・τa・f)／(1＋j・2・π・τａ・f) ここで、τａ＝ＲＣ。フィルタは、下記によって求めら
れる周波数依存移相を生じる： φ(f) ＝ −2・arctan(2・π・τａ・f) 従って、全域通過フィルタは、時間的にデータ符号のフ
ーリエ成分のピークをシフトさせ、データ符号の前縁が
鮮鋭化し、同時に、後縁は勾配が穏やかになるようにす
る。データ符号のピークも時間シフトされる。全域通過
フィルタの利点は、その動作によってあまりノイズの強
調が生じないということである。すなわち、代替事前整
形フィルタに比べて、高周波ノイズが強調されない。許
容可能な全域通過フィルタについては、P. McEwenおよ
びJ. Kenneyによる、「判定フィードバック等化用全域
通過フォワード等化器 (Allpass Forward Equalizer fo
r Decision Feedback Equalization)」、IEEE Transact
ions on Magnetics、Vol. 31、No.6、1995年11月、に記
述されている。全域通過フィルタは、事前整形の実施に
とって望ましい実施例であるが、他の等化技法を用いる
ことも可能である。電力及びチップのリアル・エステー
トが有効に利用され、複雑さが必要とされない実施例が
得られるようにするため、連続時間等化が望ましい。

【００２３】図４には、事前整形フィルタ４２のもう１
つの許容可能実施例が示されている。この実施例の場
合、適応利得回路３６からの線路４６に沿った信号によ
って、総和接合４８及びその信号の導関数を求めるため
の回路要素５０に対する入力が得られる。微分回路５０
の出力は、可変抵抗５２に伝達される。抵抗の調整によ
って、総和接合４８において引かれる導関数の量が決ま
る。さらに詳細に後述するように、可変抵抗５２は、適
応増幅に相当する。

【００２４】図２の事前整形フィルタ４２からの出力
（ｗ）は、線路５４に沿って総和接合５６に伝達され
る。総和接合５６に対する第２の入力５８は、判定フィ
ードバック・フィルタ６０からの出力（ｙ）である。判
定フィードバック・フィルタは、事前整形読み取り信号
からトレーリングＩＳＩをキャンセルするために用いら
れる。総和接合５６からの信号の総和（ｘ）は、線路６
２に沿った２レベル出力（Ｘ）を形成する判定装置４４
に対する入力である。２レベル出力は、判定装置に入力
されるデータ符号に応答する。判定装置の動作は、当該
技術において周知のところである。該装置の実施例の１
つは、スライサまた零交差回路と呼ばれる。図２の線路
６２における出力の値は、＋１Ｖ及び−１Ｖとすること
が可能であるが、他の出力を発生して、同時に、本発明
の範囲内にとどまることも可能である。

【００２５】図２の判定フィードバック・フィルタ６０
には、遅延素子６４、可変抵抗６６、及び、容量６８が
含まれる。遅延素子６４は、線路５８のフィードバック
・フィルタ出力が線路５４に沿った読み取り信号と適正
に一致するという保証が得られるように選択されるデジ
タル遅延素子である。フィードバック・フィルタの抵抗
及び容量は、ＩＳＩのキャンセルに関して所望の指数遅
延曲線が得られるように選択される。第１のフィルタ４
２による整形後におけるデータ符号の後縁の形状は、減
衰指数に近似する。従って、少数の素子を利用して、ト
レーリングＩＳＩの補数であるキャンセル出力（ｙ）を
発生する判定フィードバック・フィルタ６０を設けるこ
とによって、複雑さは低下するが、それに応じて性能が
低下することはない。さらに、先行技術による判定フィ
ードバック・フィルタに比べると、集積回路チップのリ
アル・エステートに対する要求が大幅に減少する。

【００２６】図５には、判定フィルタ６０の実施例が示
されている。該回路は、１、７コードを利用し、０．７
５メートル／秒の従来の１／４インチ・カートリッジ
（ＱＩＣ）、すなわち、ＱＩＣ８０カートリッジの誘導
ヘッドによってユーザ情報の書き込みを行うシステムに
おいて利用することが可能である。ＰＷ５０は、書き込
み等化なしで、３μｓｅｃとすることが可能である。従
って、コード・ビット時間は、１μｓｅｃになり、２×
３／４＝３／２μｓｅｃのデータ符号時間と２．０の密
度比が得られる。図５のデジタル遅延素子７０は、１μ
ｓｅｃである。抵抗器部材７２、コンデンサ部材７４、
及び、インダクタ部材７６の値は、時定数Ｑ＝０．４が
得られるように選択される。その最も単純な形態におい
て、判定フィードバック・フィルタ６０には、インダク
タ部材７６が含まれていない。しかし、インダクタンス
の場合には、抵抗・容量回路の一次応答に比較すると、
トレーリングＩＳＩに対する、より優れた整合を実現す
る二次応答が得られる。

【００２７】図６には、二次応答が得られる判定フィー
ドバック・フィルタ７５の代替実施例が示されている。
デジタル素子７７によって、ほぼ１ビット時間の遅延が
生じる。単位利得部材７９は、連動可変抵抗８１及び８
３を有する２つのＲＣ低域通過回路をリンクする。二次
応答は、タンデムＲＣ回路の動作によって設定される。

【００２８】図７における１対のデータ符号７８及び８
０に関連して、図２のチャネルの動作を説明することに
する。これらの符号は、図２の入力８２において受信さ
れる。符号は、適応利得回路３６において増幅可能であ
り、フィルタ４２で整形を施されて、整形データ符号８
４及び８６が生じる。線形等化フィルタ４２によって、
対称性ローレンツ符号がトレーリングＩＳＩの顕著な符
号に変換される。符号の後縁は、減衰指数によってうま
く整合する。判定フィードバック・フィルタ６０は、減
衰指数に対するトレーリングＩＳＩの近似を利用するよ
うに設計されている。

【００２９】判定装置４４に対する入力（ｘ）は、線路
５４における整形読み取り信号（ｗ）と線路５８からの
キャンセル出力（ｙ）との組み合わせである。図７のキ
ャンセル出力８８が整形データ符号８４及び８６と組み
合わせられると、判定入力９０が生じる。結果として、
判定出力（Ｘ）９２は、ＩＳＩによって誘導されるエラ
ーの影響を受けにくくなる。図７に示す遅延Ｔｄは、図
２におけるデジタル遅延素子６４による結果である。こ
の遅延は、総和接合５６における符号８４及び８６の到
着とキャンセル出力８８の到着との間に一時的な所望の
関係を確立するのに重要な役割を果たす。判定フィード
バック・フィルタ６０の抵抗・容量回路の充電及び放電
によって、図７のキャンセル出力８８の立ち上がり勾配
及び立ち下がり勾配が形成される。

【００３０】図８は、抵抗・容量回路によって確立され
る減衰指数曲線に対するトレーリングＩＳＩの整合を示
すものである。実線９４は、孤立された正に向かうデー
タ符号を表している。交番ライン９６は、ＲＣ回路の放
電である。放電は、トレーリングＩＳＩに極めて近似し
ている。ＲＣ時定数は、実験によって設定することが可
能であるが、さらに詳細に後述するように、適応するよ
うに決定される。判定フィードバック・フィルタの遅延
は、１μｓｅｃに設定される。遅延は、コード、データ
転送速度、及び、図７のフィルタリングを施されていな
いパルス７８及び８０の幅を含む、いくつかの要素によ
って決まる。

【００３１】図９には、間隔が密なデータ符号から構成
される場合に発生するさまざまな信号が示されている。
入力信号９８は、図２の線路８２で受信される。入力信
号９８は、適応利得回路３６で増幅され、データ符号
は、ＩＳＩが主としてトレーリングＩＳＩになるように
等化フィルタ４２で整形される。整形された出力（ｗ）
は、総和接合５６に入力される出力である。もう１つの
入力（ｙ）は、判定フィードバック・フィルタ６０から
のキャンセル出力１０２である。判定フィードバック・
フィルタのＲＣ時定数によって、キャンセル出力の充電
及び放電パラメータが決まる。

【００３２】整形出力１００とキャンセル出力１０２の
組み合わせによって、判定装置４４に対する入力信号
（ｘ）１０４が得られる。トレーリングＩＳＩが、この
キャンセルによってほぼキャンセルされる点に留意され
たい。従って、２レベル出力（Ｘ）１０６は、ＩＳＩに
よって生じるエラーの影響を受けにくくなる。

【００３３】遅延論理レベル信号しか生じない図２のデ
ジタル遅延素子６４は、一連のＩＣバッファのような単
純な非同期遅延とすることが可能である。代替案とし
て、例えば、クロック及びＤフリップ・フロップによっ
て、同期して遅延を生じさせることが可能である。非同
期遅延を用いる利点は、適正な動作のためにクロック再
生位相ロック式ループを必要としなくなるので、回路の
堅牢性が増すことにある。一方、位相が数ビット時間に
わたって平均化されたクロックに基づくものであるた
め、同期遅延に含まれるジッタが減少することになる。
回路の性能は、初期ロック・アップのために非同期遅延
を加え、データ・フィールドには同期遅延を加えること
によって向上させることが可能である。

【００３４】上述の技法と同様の技法を用いて、ヨーク
・ヘッドによって発生する信号におけるＩＳＩをキャン
セルすることが可能である。主たる相違は、判定フィー
ドバック・フィルタ６０が、低域通過フィルタではな
く、高域通過フィルタであるという点である。この実施
例の場合、遅延素子は、除去することが可能である。

【００３５】前述のように、読み取りチャネルには、利
得回路３６、事前整形フィルタ４２、判定フィードバッ
ク・フィルタ６０のＲＣ時定数に関する適応調整を含む
ことが望ましい。該調整は、干渉しないことが理想であ
るが、部分的干渉は許容可能である。利得回路の調整
は、エラー信号の発生がフィードバック・フィルタ６０
のパルス応答及びフィルタ４２において行われる事前整
形による影響を最も受けずに済む時間に行うことが可能
である。調整を実施するタイミングの選択は、事前整形
フィルタ４２及びフィードバック・フィルタ６０に等し
く適合する。

【００３６】エラー検出は、図１０に示す単純な方法で
実施することが可能である。判定装置４４に対する入力
信号（ｘ）は、総和接合１０８において２レベル出力
（Ｘ）と比較することが可能である。この比較によっ
て、線路１１０にエラー信号（ｅ）が発生する。選択さ
れた利得調整時間において、信号（ｘ−Ｘ）間の差が予
測を超える場合、線路１１０のエラー信号を利用して、
利得回路要素３６における増幅を減少させることが可能
である。一方、信号差（ｘ−Ｘ）が所望の差未満の場
合、エラー信号によって、利得回路における増幅の増大
が開始される。

【００３７】利得調整は、データ符号のピークと一致す
るように実施することが可能である。一方、判定フィー
ドバック・フィルタ６０の時定数は、データ符号のピー
ク後に実施することが可能である。図７に簡単に言及す
ると、信号ｘ及びＸは高状態が一致しているのが理想で
ある。キャンセル出力８８を発生するＲＣ回路の充電時
間中に、総和接合１０８に対する２つの信号入力間の差
をサンプリングすることによって、ＲＣ時定数が適正に
設定されているか否かを判定することが可能である。Ｒ
Ｃ時定数は、線路１１０に沿ったエラー信号の極性及び
大きさに応答して、上下に調整することが可能である。

【００３８】事前整形フィルタ４２の調整は、図７の符
号８４のような正に向かうデータ符号の立ち上がり時間
に行うことが可能である。事前整形フィルタによって、
データ符号の前縁が鮮鋭化される。従って、事前整形フ
ィルタによって、信号９０のパルスの立ち上がり時間が
決まる。立ち上がり時間中に信号ｘ及びＸを比較するこ
とによって、エラー信号を発生し、事前整形調整を決定
することが可能である。

【００３９】図１１には、回路３６における利得、フォ
ワード・フィルタ４２における増幅、及び、フィードバ
ック・フィルタ６０におけるＲＣ時定数の動的調整を可
能にする回路が示されている。図１０に関して既述のよ
うに、信号Ｘ及びｘが、総和接合１０８に入力される。
２つの信号間の相違は、１対のフリップ・フロップ１１
８及び１２２と遅延素子１２４に入力されるエラー信号
（ｅ）である。遅延素子１２４からの遅延エラー信号
は、第３のフリップ・フロップ１２６に入力される。

【００４０】判定素子４４からの２レベル出力Ｘは、１
対の遅延素子１１６及び１２０に接続されている。遅延
２レベル信号は、第１と第２のフリップ・フロップ１１
８及び１２２に入力される。判定装置４４の出力から第
３のフリップ・フロップ１２６に直接接続が行われる。

【００４１】３つのフリップ・フロップ１１８、１２
２、及び、１２６の出力によって、関連回路を上下いず
れにインクリメントさせるべきかの判定が行われる。素
子１１８からの出力は、利得回路３６に接続される。こ
の出力に命じられて、利得回路は上下いずれかにインク
リメントする。同様に、素子１２２によって、判定フィ
ードバック・フィルタ６０のＲＣ回路の調整が可能にな
り、この結果、フィルタの時定数がインクリメンタルに
調整されることになる。事前整形フィルタ４２の適応回
路要素は、エラー検出に応答してインクリメンタルな変
更を可能にするため、素子１２６の出力に接続される。

【００４２】図１〜１１の発明は、主として磁気記録産
業における利用に関して解説し、例示したものである。
しかし、例えば、デジタル通信といった、信号処理チャ
ネルの他の用途も意図されている。

【００４３】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００４４】[実施態様１]シーケンスをなすデータ符号
における符号間干渉を低減するための信号処理チャネル
において、チャネル入力（８２）と、前記チャネル入力
に接続されて、前記チャネル入力において受信したデー
タ符号（７０及び８０）の前縁における振幅遷移時間を
減少させ、前記データ符号の後縁における振幅遷移時間
を増加させることによって、整形出力（５４）内におけ
るデータ符号の前記前縁を鮮鋭化するための事前整形回
路（４２）と、前記事前整形回路に接続されて、前記デ
ータ符号に応答し、２レベル出力（９２）を発生する判
定回路（４４）と、前記判定回路への前記データ符号の
入力前に、前記整形出力内において前記データ符号の前
記後縁における指数減衰をキャンセルするための指数減
衰フィードバック・フィルタ（６０）であって、該フィ
ードバック・フィルタは、前記２レベル出力を受信する
ように接続された入力（６２）と、前記事前整形回路と
前記判定回路との間に接続されて、キャンセル出力と前
記整形出力とを組み合わせるキャンセル出力（５８；１
０２）とを有し、前記フィードバック・フィルタは、前
記指数減衰キャンセルを決める抵抗・容量回路（６６及
び６８；７２及び７４；８１及び８３）と、前記事前整
形回路の前記整形出力に前記指数減衰キャンセルを導入
するタイミングを決める遅延（６４；７０；７７）とを
有する指数減衰フィードバック・フィルタ（６０）と、
を備える成る信号処理チャネル。

【００４５】[実施態様２]前記事前整形回路（４２）
が、前記チャネル入力（８２）に接続されて連続時間フ
ィードフォワード等化を行う全域通過フィルタであるこ
とを特徴とする、実施態様１に記載のチャネル。

【００４６】[実施態様３]前記事前整形回路（４２）
に、入力信号（７８及び８０）から該入力信号の導関数
を引くための回路要素（５０及び５２）が含まれてお
り、該回路要素が、前記導関数を引く連続時間が得られ
るように接続されていることを特徴とする、実施態様１
に記載のチャネル。

【００４７】[実施態様４]前記事前整形回路（４２）
が、インパルス応答を生じることによって、前記データ
符号（７８及び８０）の前記後縁が減衰指数曲線に近似
するように整形され、前記フィードバック・フィルタ
（６０）の前記抵抗・容量回路（６６及び６８；７２及
び７４；８１及び８３）のＲＣ時定数が前記減衰指数曲
線に近似するように選択されていることを特徴とする、
実施態様１、２、または、３に記載のチャネル。

【００４８】[実施態様５]前記ＲＣ時定数を適応するよ
うに調整するための回路（１２０及び１２２）をさらに
備えて成る、実施態様４に記載のチャネル。

【００４９】[実施態様６]前記回路が、前記事前整形回
路（４２）に適応調整（１２４及び１２６）を施して、
前記前縁及び後縁における前記振幅遷移時間を変化させ
るように接続されていることを特徴とする、実施態様５
に記載のチャネル。

【００５０】[実施態様７]前記チャネル入力（８２）
が、磁気記録装置（１０及び１４）の読み取りヘッドか
ら読み取り信号を受信するように接続されていることを
特徴とする、実施態様１、２、３、４、５、または、６
に記載のチャネル。

【００５１】[実施態様８]デジタル磁気記録読み取り信
号（９８）における符号間干渉を低減する方法におい
て、磁気記録媒体（１０）からデータを読み取って、シ
ーケンスをなすデータ符号（７８及び８０）を形成する
ステップと、前記データ符号の前縁に再整形を施して、
勾配が増すようにすること、及び、前記後縁に再整形を
施して、勾配が減衰指数曲線に近似するようにすること
を含む、前記シーケンスをなすデータ符号にフィルタリ
ング（６０）を施し、符号間干渉が主として前記データ
符号の後縁にシフトするようにするステップと、前記シ
ーケンスをなすデータ符号に少なくとも部分的に応答す
る２レベル出力（１０６）に判定フィードバック・フィ
ルタリングを施すことを含んでおり、前記判定フィード
バック・フィルタリングには、前記再整形データ符号に
応答（１０４）を示す抵抗・容量回路（６６及び６８；
７２及び７４；８１及び８３）の設定を行い、前記応答
が、前記後縁の前記減衰指数曲線をキャンセルするため
の信号に近似するようにすることと、さらに、前記抵抗
・容量回路の前記応答と前記シーケンスをなす再整形デ
ータ符号との間の一致を決定するように選択された遅延
（６４；７０；７７）を導入することとが含まれる、再
整形データ符号（８４及び８６）の前記シーケンス（１
００）にキャンセル信号（８８；１０２）を導入して、
前記後縁における前記符号間干渉を低減させるステップ
と、を備えて成る方法。

【００５２】[実施態様９]前記キャンセル信号（８８；
１０２）と前記シーケンス（１００）をなす再整形デー
タ符号（８４及び８６）との組み合わせをスライサ（４
４）に入力し、前記抵抗・容量回路（６６及び６８；７
２及び７４；８１及び８３）によってフィルタリングを
施される判定フィードバックである、前記２レベル出力
（１０６）を形成するステップをさらに備えて成る、実
施態様８に記載の方法。

【００５３】[実施態様１０]エラー信号（１１０）に応
答して、前記抵抗・容量回路（６６及び６８；７２及び
７４；８１及び８３）のＲＣ時定数を適応するように調
整し、これによって、前記抵抗・容量回路の前記応答を
変更するステップをさらに備えて成る、実施態様８また
は９に記載の方法。

【００５４】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、複雑さを軽減して、電力及びチップのリアル
・エステートの消費を減少させつつ、符号間干渉を低減
することができる。

【図面の簡単な説明】

【図１】本発明によるＩＳＩキャンセルを可能にする磁
気ディスク読み取り／書き込みアセンブリのブロック図
である。

【図２】本発明によるＩＳＩキャンセルを行うためのパ
ルス・イン及びステップ・アウト回路構成のブロック図
である。

【図３】図２の事前整形フィルタの第１の実施例として
全域通過フィルタの概要を表した図である。

【図４】図２の事前整形フィルタの第２の実施例として
微分・減算回路の概要を表した図である。

【図５】図２の判定フィードバック・フィルタの第１の
実施例の概要を表した図である。

【図６】図２の判定フィードバック・フィルタの第２の
実施例の概要を表した図である。

【図７】データ符号の間隔が十分にあいている場合の、
図２の回路構成の個々のノードにおける波形を示す図で
ある。

【図８】データ符号のトレーリングＩＳＩと図２の判定
フィードバック・フィルタの遅延パルス応答との間にお
ける整合を示す図である。

【図９】データ符号の間隔が密な場合の、図２の回路構
成の個々のノードにおける波形を示す図である。

【図１０】図２の回路構成の個々の素子を調整ためのエ
ラー検出の概要を表した図である。

【図１１】図２の可調整素子に関する動的エラー補正を
可能にする回路構成の概要を表した図である。

【符号の説明】

１０：磁気ディスク１２：読み取り／書き込みチップ１４：薄膜ヘッド１６：スクランブラ１８：顧客データ入力２０：書き込みクロック入力２２：リセット２４：エンコーダ２６：プリ・コーダ２８：増幅器３０：アンチエイリアシング・フィルタ３２：ＩＳＩキャンセル３４：ローレンツ応答３６：適応利得回路３８：可変抵抗４０：増幅器４２：事前整形フィルタ４４：判定素子４５：インダクタンス４６：線路４７：インダクタンス４８：総和接合４９：インダクタンス５０：回路要素５１：容量５２：可変抵抗５３：抵抗５４：線路５６：総和接合５８：入力６０：判定フィードバック・フィルタ６２：パルス化出力６４：遅延６６：可変抵抗６８：容量７０：固定遅延７２：抵抗部材７４：コンデンサ部材７５：フィードバック・フィルタ７６：インダクタ部材７７：デジタル素子７８：正に向かうデータ符号７９：利得１の部材８０：負に向かうデータ符号８１：可変抵抗８２：入力８３：可変抵抗８４：整形データ符号８６：整形データ符号８８：キャンセル出力９０：判定入力９２：判定出力９４：実線９６：交番線９８：信号１００：整形出力１０２：キャンセル出力１０４：入力１０６：パルス化出力１０８：総和接合１１０：線路１１２：判定装置１１４：パルス化出力１１６：遅延素子１１８：フリップ・フロップ１２０：遅延素子１２２：フリップ・フロップ１２４：遅延素子１２６：フリップ・フロップ

Claims

【特許請求の範囲】

【請求項１】シーケンスをなすデータ符号における符号
間干渉を低減するための信号処理チャネルにおいて、チャネル入力と、前記チャネル入力に接続されて、前記チャネル入力にお
いて受信したデータ符号の前縁における振幅遷移時間を
減少させ、前記データ符号の後縁における振幅遷移時間
を増加させることによって、整形出力内におけるデータ
符号の前記前縁を鮮鋭化するための事前整形回路と、前記事前整形回路に接続されて、前記データ符号に応答
し、２レベル出力を発生する判定回路と、前記判定回路への前記データ符号の入力前に、前記整形
出力内において前記データ符号の前記後縁における指数
減衰をキャンセルするための指数減衰フィードバック・
フィルタであって、該フィードバック・フィルタは、前
記２レベル出力を受信するように接続された入力と、前
記事前整形回路と前記判定回路との間に接続されて、キ
ャンセル出力と前記整形出力とを組み合わせるキャンセ
ル出力とを有し、前記フィードバック・フィルタは、前
記指数減衰キャンセルを決める抵抗・容量回路と、前記
事前整形回路の前記整形出力に前記指数減衰キャンセル
を導入するタイミングを決める遅延とを有する指数減衰
フィードバック・フィルタと、を備える成る信号処理チャネル。