JP3806219B2 - 符号間干渉低減装置および方法 - Google Patents
符号間干渉低減装置および方法 Download PDFInfo
- Publication number
- JP3806219B2 JP3806219B2 JP07637497A JP7637497A JP3806219B2 JP 3806219 B2 JP3806219 B2 JP 3806219B2 JP 07637497 A JP07637497 A JP 07637497A JP 7637497 A JP7637497 A JP 7637497A JP 3806219 B2 JP3806219 B2 JP 3806219B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data code
- shaping
- channel
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Digital Magnetic Recording (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、一般に、信号処理チャネル及び方法に関するものであり、とりわけ、符号間干渉を低減し、磁気記録媒体からのデジタル・データの読み取り時におけるノイズの影響を最小限に抑えることに関するものである。
【０００２】
【従来の技術】
磁気記録装置に用いられるような信号処理システムの場合、デジタル・データは、一連の符号に符号化される。デジタル磁気記録の場合、読み取り符号は、例えば、−１、０、＋１といった限られた数の振幅を備えるのが理想である。しかし、全チャネルが、さまざまな形の歪みを生じる非理想特性を備えている。あるタイプの歪みは、「符号間干渉」（ＩＳＩ）と呼ばれる。ＩＳＩは、データ符号を先行及び／または後続符号間に拡張するものである。
【０００３】
磁気記録媒体における磁気転移の間隔を十分にあけることによって、ＩＳＩによるエラーを防ぐことが可能である。しかし、傾向として、媒体における線形データ密度は明らかに増す方向にある。結果として、読み取りチャネルの、限られた高周波応答によって、かなりの量のＩＳＩが生じる可能性がある。
【０００４】
ＩＳＩを補償する方法がある。こうした方法の１つは、所望の信号の高周波成分を復元する等化器に読み取り信号を通すことである。しかし、高周波成分を復元すると、一般に、高周波ノイズが増幅されるので、エラー・レートが増すことになる。ＩＳＩを許容可能レベルまで低減するもう１つの方法は、判定フィードバック等化（ＤＦＥ）を利用することである。読み取りチャネル応答を整形することによって、リーディング(leading)ＩＳＩが許容可能レベルまで低減し、特定のデータ符号の後、該データ符号によって生じるＩＳＩが、主となるようにすることが可能である。結果として、従来の等化に対して高周波ノイズの増幅を低減することが可能になる。トレーリング(trailing)ＩＳＩが既知の場合、入力信号からそれを取り除くことが可能である。従って、このＩＳＩを低減するアプローチは、かなりの回路構成を必要とする。例えば、パーシャル・レスポンス最尤（ＰＲＭＬ）回路には、一般に、複数の極及びゼロを備えた、精密に調整された連続時間フィルタ、アナログ・デジタル変換器、及び、入力信号のデジタル化サンプルに操作を加えるデジタル信号プロセッサが含まれる。このアプローチの利用は、より速いデータ転送速度、より少ない電力消費、及び、集積回路チップのリアル・エステートのより効率の高い利用が要求されるので、しだいに困難になる。
【０００５】
Ｈｕｂｅｒに対する米国特許第４，９５３，０４１号には、既知のアプローチに関する説明においてより詳細な記載がある。該特許の主張によれば、最も「一般的な」デジタル磁気記録システムは、波形振幅のピークを零交差に変換するため、読み取り信号の微分を行っている。微分器ベースのピーク検出チャネルには、ローレンツ入力パルスの前縁と後縁の両方を狭くするパルス・スリム化フィルタを含む第１の等化器を含むことが可能である。パルス・スリム化は、信号から導き出される補償パルスの加算及び減算によって実現する。等化の後、読み取り信号は、微分され、制限され、さらに、代表的なデジタル・データを完全に復元するため反転される。Ｈｕｂｅｒの特許において、対称パルス・スリム化の難点は、それによって読み取りパルスの帯域幅が増し、対応する読み取りシステムの帯域幅の拡大が必要になるということであると主張されている。帯域幅が広くなるほどシステムに入り込むノイズが増すので、チャネルのＳ／Ｎ比が劣化する。システムのノイズが増すと、ＩＳＩによる多量のピーク・ジッタに変換されることが多く、磁気媒体記憶システムにおいて実現可能なウインドウのマージンが大幅に減少する。
【０００６】
Ｈｕｂｅｒシステムは、スリム化された立ち上がりエッジと滑らかな立ち下がりエッジを特徴とする、孤立された(isolated)読み取りパルスを発生するフォワード・フィルタを利用して、「従来の」デジタル磁気記録システムの難点を克服するように設計されている。整形パルスは、パルスのスリム化された立ち上がりエッジが入力しきい値を超えるとステップ応答を発生する比較器に入力される。量子化フィードバック・フィルタは、比較器のステップ応答出力を受信し、フォワード・フィルタの滑らかな立ち下がりエッジに対してほぼ相補形の補償波形を送り出す。量子化フィードバック・フィルタの出力は、フォワード・フィルタの出力と合計され、実質的にステップ関数である等化信号が生じる。
【０００７】
Ｈｕｂｅｒシステムによれば、先行システムに対していくつかの改良がもたらされるが、デジタル磁気記録システムの等化回路構成によって電力消費を減少させるという重要問題に十分に取り組んだものではない。さらに、チップのリアル・エステートのより効率の優れた利用が望ましい。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、複雑さを軽減して、電力及びチップのリアル・エステートの消費を減少させることができるやり方で、符号間干渉を低減するための信号処理チャネル及び方法を提供することにある。
【０００９】
【課題を解決するための手段】
符号間干渉を低減するための信号処理チャネル及び方法には、チャネル入力で受信するデータ符号に事前整形を施して、符号の前縁が鮮鋭化し、後縁は、減衰指数曲線に近似した振幅遷移時間の増加を示すようにすることが含まれる。さらに、そのインパルス応答が遅延指数減衰である低複雑度の判定フィードバック・フィルタを用いることによって、トレーリング符号間干渉を大幅に低減させるやり方で、データ符号の後縁と組み合わせられるパルス応答を発生することが可能である。従って、パルスの事前整形によって、ＩＳＩが主として後縁に位置決めされ、遅延素子と抵抗・容量回路から構成されるフィードバック・フィルタが、ＩＳＩのかなりの部分を取り除く。
【００１０】
望ましい実施例の場合、事前整形は、全域通過フィルタによって実施される。全域通過フィルタは、入力信号の高周波成分を強調することなく、データ符号の前縁を鮮鋭化する、すなわち、エッジを強調するフォワード等化器である。全域通過フィルタには、連続時間適応性が含まれる。
【００１１】
全域通過フィルタの代替案の１つとして、事前整形は、入力信号の導関数の一部を入力信号自体から引くことによって実施することが可能である。導関数を引くと、データ符号の前縁における振幅遷移時間が減少し、後縁における振幅遷移時間が増大する。しかし、全域通過フィルタとは異なり、導関数の減算によって、高周波ノイズが強調される。
【００１２】
整形符号信号は、次に、総和接合を介してスライサのような判定素子に送られ、整形データ符号に応答して、２レベル出力が発生する。２レベル出力は、下流の処理回路要素に伝送されるが、判定フィードバック・フィルタに対する遅延指数減衰応答を発生するための入力も提供する。遅延の長さは、整形符号信号のトレーリングＩＳＩと判定フィードバック・フィルタの指数減衰応答を一致させることができるように選択される。例えば、１、７コードの読み取りには、１コード・ビット時間の固定遅延が必要になる可能性がある。
【００１３】
判定フィードバック・フィルタには、指数遅延応答を決めるＲＣ時定数を備えた抵抗・容量（ＲＣ）回路も含まれている。その最も単純な形態の場合、ＲＣ時定数は、単一固定抵抗器及び単一固定コンデンサによって設定される。しかし、望ましい実施例は、ＲＣ回路は適応形である。ＲＣ回路は、トレーリング符号間干渉の整合をとるための一次応答を設定する。二次応答は、トレーリングＩＳＩとのより有効な整合がとれるように、インダクタンスまたは追加ＲＣ回路を含めることによって実施可能である。
【００１４】
ＲＣ回路からの遅延応答は、事前整形フィルタから出力される整形符号と組み合わせられる。２つのフィルタからの出力によるこの組み合わせは、判定素子への入力前に、総和接合において行われる。
【００１５】
信号処理チャネル及び方法の実施は、判定フィードバック・フィルタからのキャンセル出力の振幅及び形状が、第１のフィルタからの整形符号出力との相補整合をなす場合に最適化される。従って、少なくとも３つの調整が利用可能であることが望ましい。第１に、総和接合における符号振幅は、適応形であることが望ましい。第２に、事前整形フィルタにおける増幅が、適応形であることが望ましい。さらに、判定フィードバック・フィルタの抵抗・容量回路は、指数遅延応答の形状を制御するため、調整可能であることが望ましい。もう１つの可能性は、適応するように調整可能な遅延を利用することである。調整は、干渉しないことが理想である。しかし、個々の調整間において部分的干渉が生じる場合、エラー検出が他の調整可能パラメータによる影響を最も受けずに済む時間に、各調整を行うのが望ましい。
【００１６】
本発明の利点は、電力及びチップのリアル・エステートの消費が大幅に減少することにある。信号処理チャネルのコンピュータ・シミュレーションが示すように、符号間干渉がかなりの程度に除去される。結果として、磁気読み取り操作に関して、高データ密度を得ることが可能になる。もう１つの利点は、複雑さが低下しても、自動同調を利用する妨げにならないということである。
【００１７】
【実施例】
図１を参照すると、磁気ディスク１０にデータの読み取り及び書き込みを行うための磁気記録装置が示されている。該装置には、誘導ヘッド１４に接続された標準読み取り／書き込み集積回路チップ１２が含まれている。書き込みモードの場合、スクランブラ１６が、磁気ディスクのセクタに書き込まれるべきスクランブリングを施したデータを出力するため、顧客データ入力１８、書き込みクロック入力２０、及び、リセット２２を受信する。スクランブラは、ディスクにユーザ情報データを書き込む前に、顧客データに擬似ランダム・シーケンスによる処理を施すことが可能である。
【００１８】
スクランブリングが済むと、後続のデスクランブリングにおけるエラー伝搬を防ぐため、エラー補正コード（ＥＣＣ）符号化が実施される。磁気ディスク１０に対するデータ書き込みのため、ブロック２６において事前符号化が行われる。例えば、書き込み電流の極性は、プリ・コーダ２６の出力に「１」と「０」のいずれが生じるかに基づくようにすることも可能である。
【００１９】
読み取り操作において、ディスク１０における磁気転移によって、読み取り／書き込みヘッド１４がデータ符号すなわち転移応答を発生し、これが、さらに、増幅器２８に入力される。増幅後、アンチ・エイリアシング・フィルタ３０において、シーケンスをなすデータ符号を受信する。読み取り／書き込みチップ１２、増幅器２８、及び、アンチエイリアシング・フィルタ３０の動作は、当該技術において周知のところである。図１に構成要素１２、２８、及び、３０で表した回路要素は、本発明の働きに影響を及ぼすことなく、変更することも、また、ある程度は、除去することも可能である。
【００２０】
図１の読み取り信号処理チャネルには、ＩＳＩキャンセル及びパルス判定回路３２も含まれている。回路の素子は、図２において識別される。通常は対称性のローレンツ応答３４が、適応利得回路３６に対する孤立入力として示されている。利得回路には、可変抵抗３８及び増幅器４０が含まれている。図２の実施例の場合、利得は、孤立された正に向かうデータ符号と負に向かうデータ符号のピークが、事前整形フィルタ４２からの出力（ｗ）の後、＋２Ｖ及び−２Ｖになるように調整することが望ましい。以下では、利得回路３６の適応調整について詳述する。
【００２１】
事前整形フィルタ４２の目的は、ＩＳＩが主としてトレーリング現象になるように、読み取り信号を整形することにある。これは、データ符号の前縁を鮮鋭化し、後縁の遷移時間を長くすることによって実施される。「鮮鋭化」は、この場合、データ符号の振幅遷移時間の短縮、すなわち、エッジの強調と説明される。データ符号の前縁を鮮鋭化することによって、判定装置４４は、前縁の遷移をより確実に検出することになる。
【００２２】
フィルタ４２における事前整形は、いくつかの方法で実施することが可能である。望ましい実施例の場合、事前整形フィルタは、図３に示すようにセンタ・タップ付きの二次側を備える変圧器を含む適応形全域通過フィルタである。全域通過フィルタは、下記の複素周波数応答を示す：
Ｈa(f) ＝ (1−j・2・π・τa・f)／(1＋j・2・π・τａ・f)
ここで、τａ＝ＲＣ。フィルタは、下記によって求められる周波数依存移相を生じる：
φ(f) ＝ −2・arctan(2・π・τａ・f)
従って、全域通過フィルタは、時間的にデータ符号のフーリエ成分のピークをシフトさせ、データ符号の前縁が鮮鋭化し、同時に、後縁は勾配が穏やかになるようにする。データ符号のピークも時間シフトされる。全域通過フィルタの利点は、その動作によってあまりノイズの強調が生じないということである。すなわち、代替事前整形フィルタに比べて、高周波ノイズが強調されない。許容可能な全域通過フィルタについては、P. McEwenおよびJ. Kenneyによる、「判定フィードバック等化用全域通過フォワード等化器 (Allpass Forward Equalizer for Decision Feedback Equalization)」、IEEE Transactions on Magnetics、Vol. 31、No.6、1995年11月、に記述されている。全域通過フィルタは、事前整形の実施にとって望ましい実施例であるが、他の等化技法を用いることも可能である。電力及びチップのリアル・エステートが有効に利用され、複雑さが必要とされない実施例が得られるようにするため、連続時間等化が望ましい。
【００２３】
図４には、事前整形フィルタ４２のもう１つの許容可能実施例が示されている。この実施例の場合、適応利得回路３６からの線路４６に沿った信号によって、総和接合４８及びその信号の導関数を求めるための回路要素５０に対する入力が得られる。微分回路５０の出力は、可変抵抗５２に伝達される。抵抗の調整によって、総和接合４８において引かれる導関数の量が決まる。さらに詳細に後述するように、可変抵抗５２は、適応増幅に相当する。
【００２４】
図２の事前整形フィルタ４２からの出力（ｗ）は、線路５４に沿って総和接合５６に伝達される。総和接合５６に対する第２の入力５８は、判定フィードバック・フィルタ６０からの出力（ｙ）である。判定フィードバック・フィルタは、事前整形読み取り信号からトレーリングＩＳＩをキャンセルするために用いられる。総和接合５６からの信号の総和（ｘ）は、線路６２に沿った２レベル出力（Ｘ）を形成する判定装置４４に対する入力である。２レベル出力は、判定装置に入力されるデータ符号に応答する。判定装置の動作は、当該技術において周知のところである。該装置の実施例の１つは、スライサまた零交差回路と呼ばれる。図２の線路６２における出力の値は、＋１Ｖ及び−１Ｖとすることが可能であるが、他の出力を発生して、同時に、本発明の範囲内にとどまることも可能である。
【００２５】
図２の判定フィードバック・フィルタ６０には、遅延素子６４、可変抵抗６６、及び、容量６８が含まれる。遅延素子６４は、線路５８のフィードバック・フィルタ出力が線路５４に沿った読み取り信号と適正に一致するという保証が得られるように選択されるデジタル遅延素子である。フィードバック・フィルタの抵抗及び容量は、ＩＳＩのキャンセルに関して所望の指数遅延曲線が得られるように選択される。第１のフィルタ４２による整形後におけるデータ符号の後縁の形状は、減衰指数に近似する。従って、少数の素子を利用して、トレーリングＩＳＩの補数であるキャンセル出力（ｙ）を発生する判定フィードバック・フィルタ６０を設けることによって、複雑さは低下するが、それに応じて性能が低下することはない。さらに、先行技術による判定フィードバック・フィルタに比べると、集積回路チップのリアル・エステートに対する要求が大幅に減少する。
【００２６】
図５には、判定フィルタ６０の実施例が示されている。該回路は、１、７コードを利用し、０．７５メートル／秒の従来の１／４インチ・カートリッジ（ＱＩＣ）、すなわち、ＱＩＣ８０カートリッジの誘導ヘッドによってユーザ情報の書き込みを行うシステムにおいて利用することが可能である。ＰＷ５０は、書き込み等化なしで、３μｓｅｃとすることが可能である。従って、コード・ビット時間は、１μｓｅｃになり、２×３／４＝３／２μｓｅｃのデータ符号時間と２．０の密度比が得られる。図５のデジタル遅延素子７０は、１μｓｅｃである。抵抗器部材７２、コンデンサ部材７４、及び、インダクタ部材７６の値は、時定数Ｑ＝０．４が得られるように選択される。その最も単純な形態において、判定フィードバック・フィルタ６０には、インダクタ部材７６が含まれていない。しかし、インダクタンスの場合には、抵抗・容量回路の一次応答に比較すると、トレーリングＩＳＩに対する、より優れた整合を実現する二次応答が得られる。
【００２７】
図６には、二次応答が得られる判定フィードバック・フィルタ７５の代替実施例が示されている。デジタル素子７７によって、ほぼ１ビット時間の遅延が生じる。単位利得部材７９は、連動可変抵抗８１及び８３を有する２つのＲＣ低域通過回路をリンクする。二次応答は、タンデムＲＣ回路の動作によって設定される。
【００２８】
図７における１対のデータ符号７８及び８０に関連して、図２のチャネルの動作を説明することにする。これらの符号は、図２の入力８２において受信される。符号は、適応利得回路３６において増幅可能であり、フィルタ４２で整形を施されて、整形データ符号８４及び８６が生じる。線形等化フィルタ４２によって、対称性ローレンツ符号がトレーリングＩＳＩの顕著な符号に変換される。符号の後縁は、減衰指数によってうまく整合する。判定フィードバック・フィルタ６０は、減衰指数に対するトレーリングＩＳＩの近似を利用するように設計されている。
【００２９】
判定装置４４に対する入力（ｘ）は、線路５４における整形読み取り信号（ｗ）と線路５８からのキャンセル出力（ｙ）との組み合わせである。図７のキャンセル出力８８が整形データ符号８４及び８６と組み合わせられると、判定入力９０が生じる。結果として、判定出力（Ｘ）９２は、ＩＳＩによって誘導されるエラーの影響を受けにくくなる。図７に示す遅延Ｔｄは、図２におけるデジタル遅延素子６４による結果である。この遅延は、総和接合５６における符号８４及び８６の到着とキャンセル出力８８の到着との間に一時的な所望の関係を確立するのに重要な役割を果たす。判定フィードバック・フィルタ６０の抵抗・容量回路の充電及び放電によって、図７のキャンセル出力８８の立ち上がり勾配及び立ち下がり勾配が形成される。
【００３０】
図８は、抵抗・容量回路によって確立される減衰指数曲線に対するトレーリングＩＳＩの整合を示すものである。実線９４は、孤立された正に向かうデータ符号を表している。交番ライン９６は、ＲＣ回路の放電である。放電は、トレーリングＩＳＩに極めて近似している。ＲＣ時定数は、実験によって設定することが可能であるが、さらに詳細に後述するように、適応するように決定される。判定フィードバック・フィルタの遅延は、１μｓｅｃに設定される。遅延は、コード、データ転送速度、及び、図７のフィルタリングを施されていないパルス７８及び８０の幅を含む、いくつかの要素によって決まる。
【００３１】
図９には、間隔が密なデータ符号から構成される場合に発生するさまざまな信号が示されている。入力信号９８は、図２の線路８２で受信される。入力信号９８は、適応利得回路３６で増幅され、データ符号は、ＩＳＩが主としてトレーリングＩＳＩになるように等化フィルタ４２で整形される。整形された出力（ｗ）は、総和接合５６に入力される出力である。もう１つの入力（ｙ）は、判定フィードバック・フィルタ６０からのキャンセル出力１０２である。判定フィードバック・フィルタのＲＣ時定数によって、キャンセル出力の充電及び放電パラメータが決まる。
【００３２】
整形出力１００とキャンセル出力１０２の組み合わせによって、判定装置４４に対する入力信号（ｘ）１０４が得られる。トレーリングＩＳＩが、このキャンセルによってほぼキャンセルされる点に留意されたい。従って、２レベル出力（Ｘ）１０６は、ＩＳＩによって生じるエラーの影響を受けにくくなる。
【００３３】
遅延論理レベル信号しか生じない図２のデジタル遅延素子６４は、一連のＩＣバッファのような単純な非同期遅延とすることが可能である。代替案として、例えば、クロック及びＤフリップ・フロップによって、同期して遅延を生じさせることが可能である。非同期遅延を用いる利点は、適正な動作のためにクロック再生位相ロック式ループを必要としなくなるので、回路の堅牢性が増すことにある。一方、位相が数ビット時間にわたって平均化されたクロックに基づくものであるため、同期遅延に含まれるジッタが減少することになる。回路の性能は、初期ロック・アップのために非同期遅延を加え、データ・フィールドには同期遅延を加えることによって向上させることが可能である。
【００３４】
上述の技法と同様の技法を用いて、ヨーク・ヘッドによって発生する信号におけるＩＳＩをキャンセルすることが可能である。主たる相違は、判定フィードバック・フィルタ６０が、低域通過フィルタではなく、高域通過フィルタであるという点である。この実施例の場合、遅延素子は、除去することが可能である。
【００３５】
前述のように、読み取りチャネルには、利得回路３６、事前整形フィルタ４２、判定フィードバック・フィルタ６０のＲＣ時定数に関する適応調整を含むことが望ましい。該調整は、干渉しないことが理想であるが、部分的干渉は許容可能である。利得回路の調整は、エラー信号の発生がフィードバック・フィルタ６０のパルス応答及びフィルタ４２において行われる事前整形による影響を最も受けずに済む時間に行うことが可能である。調整を実施するタイミングの選択は、事前整形フィルタ４２及びフィードバック・フィルタ６０に等しく適合する。
【００３６】
エラー検出は、図１０に示す単純な方法で実施することが可能である。判定装置４４に対する入力信号（ｘ）は、総和接合１０８において２レベル出力（Ｘ）と比較することが可能である。この比較によって、線路１１０にエラー信号（ｅ）が発生する。選択された利得調整時間において、信号（ｘ−Ｘ）間の差が予測を超える場合、線路１１０のエラー信号を利用して、利得回路要素３６における増幅を減少させることが可能である。一方、信号差（ｘ−Ｘ）が所望の差未満の場合、エラー信号によって、利得回路における増幅の増大が開始される。
【００３７】
利得調整は、データ符号のピークと一致するように実施することが可能である。一方、判定フィードバック・フィルタ６０の時定数は、データ符号のピーク後に実施することが可能である。図７に簡単に言及すると、信号ｘ及びＸは高状態が一致しているのが理想である。キャンセル出力８８を発生するＲＣ回路の充電時間中に、総和接合１０８に対する２つの信号入力間の差をサンプリングすることによって、ＲＣ時定数が適正に設定されているか否かを判定することが可能である。ＲＣ時定数は、線路１１０に沿ったエラー信号の極性及び大きさに応答して、上下に調整することが可能である。
【００３８】
事前整形フィルタ４２の調整は、図７の符号８４のような正に向かうデータ符号の立ち上がり時間に行うことが可能である。事前整形フィルタによって、データ符号の前縁が鮮鋭化される。従って、事前整形フィルタによって、信号９０のパルスの立ち上がり時間が決まる。立ち上がり時間中に信号ｘ及びＸを比較することによって、エラー信号を発生し、事前整形調整を決定することが可能である。
【００３９】
図１１には、回路３６における利得、フォワード・フィルタ４２における増幅、及び、フィードバック・フィルタ６０におけるＲＣ時定数の動的調整を可能にする回路が示されている。図１０に関して既述のように、信号Ｘ及びｘが、総和接合１０８に入力される。２つの信号間の相違は、１対のフリップ・フロップ１１８及び１２２と遅延素子１２４に入力されるエラー信号（ｅ）である。遅延素子１２４からの遅延エラー信号は、第３のフリップ・フロップ１２６に入力される。
【００４０】
判定素子４４からの２レベル出力Ｘは、１対の遅延素子１１６及び１２０に接続されている。遅延２レベル信号は、第１と第２のフリップ・フロップ１１８及び１２２に入力される。判定装置４４の出力から第３のフリップ・フロップ１２６に直接接続が行われる。
【００４１】
３つのフリップ・フロップ１１８、１２２、及び、１２６の出力によって、関連回路を上下いずれにインクリメントさせるべきかの判定が行われる。素子１１８からの出力は、利得回路３６に接続される。この出力に命じられて、利得回路は上下いずれかにインクリメントする。同様に、素子１２２によって、判定フィードバック・フィルタ６０のＲＣ回路の調整が可能になり、この結果、フィルタの時定数がインクリメンタルに調整されることになる。事前整形フィルタ４２の適応回路要素は、エラー検出に応答してインクリメンタルな変更を可能にするため、素子１２６の出力に接続される。
【００４２】
図１〜１１の発明は、主として磁気記録産業における利用に関して解説し、例示したものである。しかし、例えば、デジタル通信といった、信号処理チャネルの他の用途も意図されている。
【００４３】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００４４】
[実施態様１]
シーケンスをなすデータ符号における符号間干渉を低減するための信号処理チャネルにおいて、
チャネル入力（８２）と、
前記チャネル入力に接続されて、前記チャネル入力において受信したデータ符号（７０及び８０）の前縁における振幅遷移時間を減少させ、前記データ符号の後縁における振幅遷移時間を増加させることによって、整形出力（５４）内におけるデータ符号の前記前縁を鮮鋭化するための事前整形回路（４２）と、
前記事前整形回路に接続されて、前記データ符号に応答し、２レベル出力（９２）を発生する判定回路（４４）と、
前記判定回路への前記データ符号の入力前に、前記整形出力内において前記データ符号の前記後縁における指数減衰をキャンセルするための指数減衰フィードバック・フィルタ（６０）であって、該フィードバック・フィルタは、前記２レベル出力を受信するように接続された入力（６２）と、前記事前整形回路と前記判定回路との間に接続されて、キャンセル出力と前記整形出力とを組み合わせるキャンセル出力（５８；１０２）とを有し、前記フィードバック・フィルタは、前記指数減衰キャンセルを決める抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）と、前記事前整形回路の前記整形出力に前記指数減衰キャンセルを導入するタイミングを決める遅延（６４；７０；７７）とを有する指数減衰フィードバック・フィルタ（６０）と、
を備える成る信号処理チャネル。
【００４５】
[実施態様２]
前記事前整形回路（４２）が、前記チャネル入力（８２）に接続されて連続時間フィードフォワード等化を行う全域通過フィルタであることを特徴とする、実施態様１に記載のチャネル。
【００４６】
[実施態様３]
前記事前整形回路（４２）に、入力信号（７８及び８０）から該入力信号の導関数を引くための回路要素（５０及び５２）が含まれており、該回路要素が、前記導関数を引く連続時間が得られるように接続されていることを特徴とする、実施態様１に記載のチャネル。
【００４７】
[実施態様４]
前記事前整形回路（４２）が、インパルス応答を生じることによって、前記データ符号（７８及び８０）の前記後縁が減衰指数曲線に近似するように整形され、前記フィードバック・フィルタ（６０）の前記抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）のＲＣ時定数が前記減衰指数曲線に近似するように選択されていることを特徴とする、実施態様１、２、または、３に記載のチャネル。
【００４８】
[実施態様５]
前記ＲＣ時定数を適応するように調整するための回路（１２０及び１２２）をさらに備えて成る、実施態様４に記載のチャネル。
【００４９】
[実施態様６]
前記回路が、前記事前整形回路（４２）に適応調整（１２４及び１２６）を施して、前記前縁及び後縁における前記振幅遷移時間を変化させるように接続されていることを特徴とする、実施態様５に記載のチャネル。
【００５０】
[実施態様７]
前記チャネル入力（８２）が、磁気記録装置（１０及び１４）の読み取りヘッドから読み取り信号を受信するように接続されていることを特徴とする、実施態様１、２、３、４、５、または、６に記載のチャネル。
【００５１】
[実施態様８]
デジタル磁気記録読み取り信号（９８）における符号間干渉を低減する方法において、
磁気記録媒体（１０）からデータを読み取って、シーケンスをなすデータ符号（７８及び８０）を形成するステップと、
前記データ符号の前縁に再整形を施して、勾配が増すようにすること、及び、前記後縁に再整形を施して、勾配が減衰指数曲線に近似するようにすることを含む、前記シーケンスをなすデータ符号にフィルタリング（６０）を施し、符号間干渉が主として前記データ符号の後縁にシフトするようにするステップと、
前記シーケンスをなすデータ符号に少なくとも部分的に応答する２レベル出力（１０６）に判定フィードバック・フィルタリングを施すことを含んでおり、前記判定フィードバック・フィルタリングには、前記再整形データ符号に応答（１０４）を示す抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）の設定を行い、前記応答が、前記後縁の前記減衰指数曲線をキャンセルするための信号に近似するようにすることと、さらに、前記抵抗・容量回路の前記応答と前記シーケンスをなす再整形データ符号との間の一致を決定するように選択された遅延（６４；７０；７７）を導入することとが含まれる、再整形データ符号（８４及び８６）の前記シーケンス（１００）にキャンセル信号（８８；１０２）を導入して、前記後縁における前記符号間干渉を低減させるステップと、
を備えて成る方法。
【００５２】
[実施態様９]
前記キャンセル信号（８８；１０２）と前記シーケンス（１００）をなす再整形データ符号（８４及び８６）との組み合わせをスライサ（４４）に入力し、前記抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）によってフィルタリングを施される判定フィードバックである、前記２レベル出力（１０６）を形成するステップをさらに備えて成る、実施態様８に記載の方法。
【００５３】
[実施態様１０]
エラー信号（１１０）に応答して、前記抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）のＲＣ時定数を適応するように調整し、これによって、前記抵抗・容量回路の前記応答を変更するステップをさらに備えて成る、実施態様８または９に記載の方法。
【００５４】
【発明の効果】
以上説明したように、本発明を用いることにより、複雑さを軽減して、電力及びチップのリアル・エステートの消費を減少させつつ、符号間干渉を低減することができる。
【図面の簡単な説明】
【図１】本発明によるＩＳＩキャンセルを可能にする磁気ディスク読み取り／書き込みアセンブリのブロック図である。
【図２】本発明によるＩＳＩキャンセルを行うためのパルス・イン及びステップ・アウト回路構成のブロック図である。
【図３】図２の事前整形フィルタの第１の実施例として全域通過フィルタの概要を表した図である。
【図４】図２の事前整形フィルタの第２の実施例として微分・減算回路の概要を表した図である。
【図５】図２の判定フィードバック・フィルタの第１の実施例の概要を表した図である。
【図６】図２の判定フィードバック・フィルタの第２の実施例の概要を表した図である。
【図７】データ符号の間隔が十分にあいている場合の、図２の回路構成の個々のノードにおける波形を示す図である。
【図８】データ符号のトレーリングＩＳＩと図２の判定フィードバック・フィルタの遅延パルス応答との間における整合を示す図である。
【図９】データ符号の間隔が密な場合の、図２の回路構成の個々のノードにおける波形を示す図である。
【図１０】図２の回路構成の個々の素子を調整ためのエラー検出の概要を表した図である。
【図１１】図２の可調整素子に関する動的エラー補正を可能にする回路構成の概要を表した図である。
【符号の説明】
１０：磁気ディスク
１２：読み取り／書き込みチップ
１４：薄膜ヘッド
１６：スクランブラ
１８：顧客データ入力
２０：書き込みクロック入力
２２：リセット
２４：エンコーダ
２６：プリ・コーダ
２８：増幅器
３０：アンチエイリアシング・フィルタ
３２：ＩＳＩキャンセル
３４：ローレンツ応答
３６：適応利得回路
３８：可変抵抗
４０：増幅器
４２：事前整形フィルタ
４４：判定素子
４５：インダクタンス
４６：線路
４７：インダクタンス
４８：総和接合
４９：インダクタンス
５０：回路要素
５１：容量
５２：可変抵抗
５３：抵抗
５４：線路
５６：総和接合
５８：入力
６０：判定フィードバック・フィルタ
６２：パルス化出力
６４：遅延
６６：可変抵抗
６８：容量
７０：固定遅延
７２：抵抗部材
７４：コンデンサ部材
７５：フィードバック・フィルタ
７６：インダクタ部材
７７：デジタル素子
７８：正に向かうデータ符号
７９：利得１の部材
８０：負に向かうデータ符号
８１：可変抵抗
８２：入力
８３：可変抵抗
８４：整形データ符号
８６：整形データ符号
８８：キャンセル出力
９０：判定入力
９２：判定出力
９４：実線
９６：交番線
９８：信号
１００：整形出力
１０２：キャンセル出力
１０４：入力
１０６：パルス化出力
１０８：総和接合
１１０：線路
１１２：判定装置
１１４：パルス化出力
１１６：遅延素子
１１８：フリップ・フロップ
１２０：遅延素子
１２２：フリップ・フロップ
１２４：遅延素子
１２６：フリップ・フロップ
【産業上の利用分野】
本発明は、一般に、信号処理チャネル及び方法に関するものであり、とりわけ、符号間干渉を低減し、磁気記録媒体からのデジタル・データの読み取り時におけるノイズの影響を最小限に抑えることに関するものである。
【０００２】
【従来の技術】
磁気記録装置に用いられるような信号処理システムの場合、デジタル・データは、一連の符号に符号化される。デジタル磁気記録の場合、読み取り符号は、例えば、−１、０、＋１といった限られた数の振幅を備えるのが理想である。しかし、全チャネルが、さまざまな形の歪みを生じる非理想特性を備えている。あるタイプの歪みは、「符号間干渉」（ＩＳＩ）と呼ばれる。ＩＳＩは、データ符号を先行及び／または後続符号間に拡張するものである。
【０００３】
磁気記録媒体における磁気転移の間隔を十分にあけることによって、ＩＳＩによるエラーを防ぐことが可能である。しかし、傾向として、媒体における線形データ密度は明らかに増す方向にある。結果として、読み取りチャネルの、限られた高周波応答によって、かなりの量のＩＳＩが生じる可能性がある。
【０００４】
ＩＳＩを補償する方法がある。こうした方法の１つは、所望の信号の高周波成分を復元する等化器に読み取り信号を通すことである。しかし、高周波成分を復元すると、一般に、高周波ノイズが増幅されるので、エラー・レートが増すことになる。ＩＳＩを許容可能レベルまで低減するもう１つの方法は、判定フィードバック等化（ＤＦＥ）を利用することである。読み取りチャネル応答を整形することによって、リーディング(leading)ＩＳＩが許容可能レベルまで低減し、特定のデータ符号の後、該データ符号によって生じるＩＳＩが、主となるようにすることが可能である。結果として、従来の等化に対して高周波ノイズの増幅を低減することが可能になる。トレーリング(trailing)ＩＳＩが既知の場合、入力信号からそれを取り除くことが可能である。従って、このＩＳＩを低減するアプローチは、かなりの回路構成を必要とする。例えば、パーシャル・レスポンス最尤（ＰＲＭＬ）回路には、一般に、複数の極及びゼロを備えた、精密に調整された連続時間フィルタ、アナログ・デジタル変換器、及び、入力信号のデジタル化サンプルに操作を加えるデジタル信号プロセッサが含まれる。このアプローチの利用は、より速いデータ転送速度、より少ない電力消費、及び、集積回路チップのリアル・エステートのより効率の高い利用が要求されるので、しだいに困難になる。
【０００５】
Ｈｕｂｅｒに対する米国特許第４，９５３，０４１号には、既知のアプローチに関する説明においてより詳細な記載がある。該特許の主張によれば、最も「一般的な」デジタル磁気記録システムは、波形振幅のピークを零交差に変換するため、読み取り信号の微分を行っている。微分器ベースのピーク検出チャネルには、ローレンツ入力パルスの前縁と後縁の両方を狭くするパルス・スリム化フィルタを含む第１の等化器を含むことが可能である。パルス・スリム化は、信号から導き出される補償パルスの加算及び減算によって実現する。等化の後、読み取り信号は、微分され、制限され、さらに、代表的なデジタル・データを完全に復元するため反転される。Ｈｕｂｅｒの特許において、対称パルス・スリム化の難点は、それによって読み取りパルスの帯域幅が増し、対応する読み取りシステムの帯域幅の拡大が必要になるということであると主張されている。帯域幅が広くなるほどシステムに入り込むノイズが増すので、チャネルのＳ／Ｎ比が劣化する。システムのノイズが増すと、ＩＳＩによる多量のピーク・ジッタに変換されることが多く、磁気媒体記憶システムにおいて実現可能なウインドウのマージンが大幅に減少する。
【０００６】
Ｈｕｂｅｒシステムは、スリム化された立ち上がりエッジと滑らかな立ち下がりエッジを特徴とする、孤立された(isolated)読み取りパルスを発生するフォワード・フィルタを利用して、「従来の」デジタル磁気記録システムの難点を克服するように設計されている。整形パルスは、パルスのスリム化された立ち上がりエッジが入力しきい値を超えるとステップ応答を発生する比較器に入力される。量子化フィードバック・フィルタは、比較器のステップ応答出力を受信し、フォワード・フィルタの滑らかな立ち下がりエッジに対してほぼ相補形の補償波形を送り出す。量子化フィードバック・フィルタの出力は、フォワード・フィルタの出力と合計され、実質的にステップ関数である等化信号が生じる。
【０００７】
Ｈｕｂｅｒシステムによれば、先行システムに対していくつかの改良がもたらされるが、デジタル磁気記録システムの等化回路構成によって電力消費を減少させるという重要問題に十分に取り組んだものではない。さらに、チップのリアル・エステートのより効率の優れた利用が望ましい。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、複雑さを軽減して、電力及びチップのリアル・エステートの消費を減少させることができるやり方で、符号間干渉を低減するための信号処理チャネル及び方法を提供することにある。
【０００９】
【課題を解決するための手段】
符号間干渉を低減するための信号処理チャネル及び方法には、チャネル入力で受信するデータ符号に事前整形を施して、符号の前縁が鮮鋭化し、後縁は、減衰指数曲線に近似した振幅遷移時間の増加を示すようにすることが含まれる。さらに、そのインパルス応答が遅延指数減衰である低複雑度の判定フィードバック・フィルタを用いることによって、トレーリング符号間干渉を大幅に低減させるやり方で、データ符号の後縁と組み合わせられるパルス応答を発生することが可能である。従って、パルスの事前整形によって、ＩＳＩが主として後縁に位置決めされ、遅延素子と抵抗・容量回路から構成されるフィードバック・フィルタが、ＩＳＩのかなりの部分を取り除く。
【００１０】
望ましい実施例の場合、事前整形は、全域通過フィルタによって実施される。全域通過フィルタは、入力信号の高周波成分を強調することなく、データ符号の前縁を鮮鋭化する、すなわち、エッジを強調するフォワード等化器である。全域通過フィルタには、連続時間適応性が含まれる。
【００１１】
全域通過フィルタの代替案の１つとして、事前整形は、入力信号の導関数の一部を入力信号自体から引くことによって実施することが可能である。導関数を引くと、データ符号の前縁における振幅遷移時間が減少し、後縁における振幅遷移時間が増大する。しかし、全域通過フィルタとは異なり、導関数の減算によって、高周波ノイズが強調される。
【００１２】
整形符号信号は、次に、総和接合を介してスライサのような判定素子に送られ、整形データ符号に応答して、２レベル出力が発生する。２レベル出力は、下流の処理回路要素に伝送されるが、判定フィードバック・フィルタに対する遅延指数減衰応答を発生するための入力も提供する。遅延の長さは、整形符号信号のトレーリングＩＳＩと判定フィードバック・フィルタの指数減衰応答を一致させることができるように選択される。例えば、１、７コードの読み取りには、１コード・ビット時間の固定遅延が必要になる可能性がある。
【００１３】
判定フィードバック・フィルタには、指数遅延応答を決めるＲＣ時定数を備えた抵抗・容量（ＲＣ）回路も含まれている。その最も単純な形態の場合、ＲＣ時定数は、単一固定抵抗器及び単一固定コンデンサによって設定される。しかし、望ましい実施例は、ＲＣ回路は適応形である。ＲＣ回路は、トレーリング符号間干渉の整合をとるための一次応答を設定する。二次応答は、トレーリングＩＳＩとのより有効な整合がとれるように、インダクタンスまたは追加ＲＣ回路を含めることによって実施可能である。
【００１４】
ＲＣ回路からの遅延応答は、事前整形フィルタから出力される整形符号と組み合わせられる。２つのフィルタからの出力によるこの組み合わせは、判定素子への入力前に、総和接合において行われる。
【００１５】
信号処理チャネル及び方法の実施は、判定フィードバック・フィルタからのキャンセル出力の振幅及び形状が、第１のフィルタからの整形符号出力との相補整合をなす場合に最適化される。従って、少なくとも３つの調整が利用可能であることが望ましい。第１に、総和接合における符号振幅は、適応形であることが望ましい。第２に、事前整形フィルタにおける増幅が、適応形であることが望ましい。さらに、判定フィードバック・フィルタの抵抗・容量回路は、指数遅延応答の形状を制御するため、調整可能であることが望ましい。もう１つの可能性は、適応するように調整可能な遅延を利用することである。調整は、干渉しないことが理想である。しかし、個々の調整間において部分的干渉が生じる場合、エラー検出が他の調整可能パラメータによる影響を最も受けずに済む時間に、各調整を行うのが望ましい。
【００１６】
本発明の利点は、電力及びチップのリアル・エステートの消費が大幅に減少することにある。信号処理チャネルのコンピュータ・シミュレーションが示すように、符号間干渉がかなりの程度に除去される。結果として、磁気読み取り操作に関して、高データ密度を得ることが可能になる。もう１つの利点は、複雑さが低下しても、自動同調を利用する妨げにならないということである。
【００１７】
【実施例】
図１を参照すると、磁気ディスク１０にデータの読み取り及び書き込みを行うための磁気記録装置が示されている。該装置には、誘導ヘッド１４に接続された標準読み取り／書き込み集積回路チップ１２が含まれている。書き込みモードの場合、スクランブラ１６が、磁気ディスクのセクタに書き込まれるべきスクランブリングを施したデータを出力するため、顧客データ入力１８、書き込みクロック入力２０、及び、リセット２２を受信する。スクランブラは、ディスクにユーザ情報データを書き込む前に、顧客データに擬似ランダム・シーケンスによる処理を施すことが可能である。
【００１８】
スクランブリングが済むと、後続のデスクランブリングにおけるエラー伝搬を防ぐため、エラー補正コード（ＥＣＣ）符号化が実施される。磁気ディスク１０に対するデータ書き込みのため、ブロック２６において事前符号化が行われる。例えば、書き込み電流の極性は、プリ・コーダ２６の出力に「１」と「０」のいずれが生じるかに基づくようにすることも可能である。
【００１９】
読み取り操作において、ディスク１０における磁気転移によって、読み取り／書き込みヘッド１４がデータ符号すなわち転移応答を発生し、これが、さらに、増幅器２８に入力される。増幅後、アンチ・エイリアシング・フィルタ３０において、シーケンスをなすデータ符号を受信する。読み取り／書き込みチップ１２、増幅器２８、及び、アンチエイリアシング・フィルタ３０の動作は、当該技術において周知のところである。図１に構成要素１２、２８、及び、３０で表した回路要素は、本発明の働きに影響を及ぼすことなく、変更することも、また、ある程度は、除去することも可能である。
【００２０】
図１の読み取り信号処理チャネルには、ＩＳＩキャンセル及びパルス判定回路３２も含まれている。回路の素子は、図２において識別される。通常は対称性のローレンツ応答３４が、適応利得回路３６に対する孤立入力として示されている。利得回路には、可変抵抗３８及び増幅器４０が含まれている。図２の実施例の場合、利得は、孤立された正に向かうデータ符号と負に向かうデータ符号のピークが、事前整形フィルタ４２からの出力（ｗ）の後、＋２Ｖ及び−２Ｖになるように調整することが望ましい。以下では、利得回路３６の適応調整について詳述する。
【００２１】
事前整形フィルタ４２の目的は、ＩＳＩが主としてトレーリング現象になるように、読み取り信号を整形することにある。これは、データ符号の前縁を鮮鋭化し、後縁の遷移時間を長くすることによって実施される。「鮮鋭化」は、この場合、データ符号の振幅遷移時間の短縮、すなわち、エッジの強調と説明される。データ符号の前縁を鮮鋭化することによって、判定装置４４は、前縁の遷移をより確実に検出することになる。
【００２２】
フィルタ４２における事前整形は、いくつかの方法で実施することが可能である。望ましい実施例の場合、事前整形フィルタは、図３に示すようにセンタ・タップ付きの二次側を備える変圧器を含む適応形全域通過フィルタである。全域通過フィルタは、下記の複素周波数応答を示す：
Ｈa(f) ＝ (1−j・2・π・τa・f)／(1＋j・2・π・τａ・f)
ここで、τａ＝ＲＣ。フィルタは、下記によって求められる周波数依存移相を生じる：
φ(f) ＝ −2・arctan(2・π・τａ・f)
従って、全域通過フィルタは、時間的にデータ符号のフーリエ成分のピークをシフトさせ、データ符号の前縁が鮮鋭化し、同時に、後縁は勾配が穏やかになるようにする。データ符号のピークも時間シフトされる。全域通過フィルタの利点は、その動作によってあまりノイズの強調が生じないということである。すなわち、代替事前整形フィルタに比べて、高周波ノイズが強調されない。許容可能な全域通過フィルタについては、P. McEwenおよびJ. Kenneyによる、「判定フィードバック等化用全域通過フォワード等化器 (Allpass Forward Equalizer for Decision Feedback Equalization)」、IEEE Transactions on Magnetics、Vol. 31、No.6、1995年11月、に記述されている。全域通過フィルタは、事前整形の実施にとって望ましい実施例であるが、他の等化技法を用いることも可能である。電力及びチップのリアル・エステートが有効に利用され、複雑さが必要とされない実施例が得られるようにするため、連続時間等化が望ましい。
【００２３】
図４には、事前整形フィルタ４２のもう１つの許容可能実施例が示されている。この実施例の場合、適応利得回路３６からの線路４６に沿った信号によって、総和接合４８及びその信号の導関数を求めるための回路要素５０に対する入力が得られる。微分回路５０の出力は、可変抵抗５２に伝達される。抵抗の調整によって、総和接合４８において引かれる導関数の量が決まる。さらに詳細に後述するように、可変抵抗５２は、適応増幅に相当する。
【００２４】
図２の事前整形フィルタ４２からの出力（ｗ）は、線路５４に沿って総和接合５６に伝達される。総和接合５６に対する第２の入力５８は、判定フィードバック・フィルタ６０からの出力（ｙ）である。判定フィードバック・フィルタは、事前整形読み取り信号からトレーリングＩＳＩをキャンセルするために用いられる。総和接合５６からの信号の総和（ｘ）は、線路６２に沿った２レベル出力（Ｘ）を形成する判定装置４４に対する入力である。２レベル出力は、判定装置に入力されるデータ符号に応答する。判定装置の動作は、当該技術において周知のところである。該装置の実施例の１つは、スライサまた零交差回路と呼ばれる。図２の線路６２における出力の値は、＋１Ｖ及び−１Ｖとすることが可能であるが、他の出力を発生して、同時に、本発明の範囲内にとどまることも可能である。
【００２５】
図２の判定フィードバック・フィルタ６０には、遅延素子６４、可変抵抗６６、及び、容量６８が含まれる。遅延素子６４は、線路５８のフィードバック・フィルタ出力が線路５４に沿った読み取り信号と適正に一致するという保証が得られるように選択されるデジタル遅延素子である。フィードバック・フィルタの抵抗及び容量は、ＩＳＩのキャンセルに関して所望の指数遅延曲線が得られるように選択される。第１のフィルタ４２による整形後におけるデータ符号の後縁の形状は、減衰指数に近似する。従って、少数の素子を利用して、トレーリングＩＳＩの補数であるキャンセル出力（ｙ）を発生する判定フィードバック・フィルタ６０を設けることによって、複雑さは低下するが、それに応じて性能が低下することはない。さらに、先行技術による判定フィードバック・フィルタに比べると、集積回路チップのリアル・エステートに対する要求が大幅に減少する。
【００２６】
図５には、判定フィルタ６０の実施例が示されている。該回路は、１、７コードを利用し、０．７５メートル／秒の従来の１／４インチ・カートリッジ（ＱＩＣ）、すなわち、ＱＩＣ８０カートリッジの誘導ヘッドによってユーザ情報の書き込みを行うシステムにおいて利用することが可能である。ＰＷ５０は、書き込み等化なしで、３μｓｅｃとすることが可能である。従って、コード・ビット時間は、１μｓｅｃになり、２×３／４＝３／２μｓｅｃのデータ符号時間と２．０の密度比が得られる。図５のデジタル遅延素子７０は、１μｓｅｃである。抵抗器部材７２、コンデンサ部材７４、及び、インダクタ部材７６の値は、時定数Ｑ＝０．４が得られるように選択される。その最も単純な形態において、判定フィードバック・フィルタ６０には、インダクタ部材７６が含まれていない。しかし、インダクタンスの場合には、抵抗・容量回路の一次応答に比較すると、トレーリングＩＳＩに対する、より優れた整合を実現する二次応答が得られる。
【００２７】
図６には、二次応答が得られる判定フィードバック・フィルタ７５の代替実施例が示されている。デジタル素子７７によって、ほぼ１ビット時間の遅延が生じる。単位利得部材７９は、連動可変抵抗８１及び８３を有する２つのＲＣ低域通過回路をリンクする。二次応答は、タンデムＲＣ回路の動作によって設定される。
【００２８】
図７における１対のデータ符号７８及び８０に関連して、図２のチャネルの動作を説明することにする。これらの符号は、図２の入力８２において受信される。符号は、適応利得回路３６において増幅可能であり、フィルタ４２で整形を施されて、整形データ符号８４及び８６が生じる。線形等化フィルタ４２によって、対称性ローレンツ符号がトレーリングＩＳＩの顕著な符号に変換される。符号の後縁は、減衰指数によってうまく整合する。判定フィードバック・フィルタ６０は、減衰指数に対するトレーリングＩＳＩの近似を利用するように設計されている。
【００２９】
判定装置４４に対する入力（ｘ）は、線路５４における整形読み取り信号（ｗ）と線路５８からのキャンセル出力（ｙ）との組み合わせである。図７のキャンセル出力８８が整形データ符号８４及び８６と組み合わせられると、判定入力９０が生じる。結果として、判定出力（Ｘ）９２は、ＩＳＩによって誘導されるエラーの影響を受けにくくなる。図７に示す遅延Ｔｄは、図２におけるデジタル遅延素子６４による結果である。この遅延は、総和接合５６における符号８４及び８６の到着とキャンセル出力８８の到着との間に一時的な所望の関係を確立するのに重要な役割を果たす。判定フィードバック・フィルタ６０の抵抗・容量回路の充電及び放電によって、図７のキャンセル出力８８の立ち上がり勾配及び立ち下がり勾配が形成される。
【００３０】
図８は、抵抗・容量回路によって確立される減衰指数曲線に対するトレーリングＩＳＩの整合を示すものである。実線９４は、孤立された正に向かうデータ符号を表している。交番ライン９６は、ＲＣ回路の放電である。放電は、トレーリングＩＳＩに極めて近似している。ＲＣ時定数は、実験によって設定することが可能であるが、さらに詳細に後述するように、適応するように決定される。判定フィードバック・フィルタの遅延は、１μｓｅｃに設定される。遅延は、コード、データ転送速度、及び、図７のフィルタリングを施されていないパルス７８及び８０の幅を含む、いくつかの要素によって決まる。
【００３１】
図９には、間隔が密なデータ符号から構成される場合に発生するさまざまな信号が示されている。入力信号９８は、図２の線路８２で受信される。入力信号９８は、適応利得回路３６で増幅され、データ符号は、ＩＳＩが主としてトレーリングＩＳＩになるように等化フィルタ４２で整形される。整形された出力（ｗ）は、総和接合５６に入力される出力である。もう１つの入力（ｙ）は、判定フィードバック・フィルタ６０からのキャンセル出力１０２である。判定フィードバック・フィルタのＲＣ時定数によって、キャンセル出力の充電及び放電パラメータが決まる。
【００３２】
整形出力１００とキャンセル出力１０２の組み合わせによって、判定装置４４に対する入力信号（ｘ）１０４が得られる。トレーリングＩＳＩが、このキャンセルによってほぼキャンセルされる点に留意されたい。従って、２レベル出力（Ｘ）１０６は、ＩＳＩによって生じるエラーの影響を受けにくくなる。
【００３３】
遅延論理レベル信号しか生じない図２のデジタル遅延素子６４は、一連のＩＣバッファのような単純な非同期遅延とすることが可能である。代替案として、例えば、クロック及びＤフリップ・フロップによって、同期して遅延を生じさせることが可能である。非同期遅延を用いる利点は、適正な動作のためにクロック再生位相ロック式ループを必要としなくなるので、回路の堅牢性が増すことにある。一方、位相が数ビット時間にわたって平均化されたクロックに基づくものであるため、同期遅延に含まれるジッタが減少することになる。回路の性能は、初期ロック・アップのために非同期遅延を加え、データ・フィールドには同期遅延を加えることによって向上させることが可能である。
【００３４】
上述の技法と同様の技法を用いて、ヨーク・ヘッドによって発生する信号におけるＩＳＩをキャンセルすることが可能である。主たる相違は、判定フィードバック・フィルタ６０が、低域通過フィルタではなく、高域通過フィルタであるという点である。この実施例の場合、遅延素子は、除去することが可能である。
【００３５】
前述のように、読み取りチャネルには、利得回路３６、事前整形フィルタ４２、判定フィードバック・フィルタ６０のＲＣ時定数に関する適応調整を含むことが望ましい。該調整は、干渉しないことが理想であるが、部分的干渉は許容可能である。利得回路の調整は、エラー信号の発生がフィードバック・フィルタ６０のパルス応答及びフィルタ４２において行われる事前整形による影響を最も受けずに済む時間に行うことが可能である。調整を実施するタイミングの選択は、事前整形フィルタ４２及びフィードバック・フィルタ６０に等しく適合する。
【００３６】
エラー検出は、図１０に示す単純な方法で実施することが可能である。判定装置４４に対する入力信号（ｘ）は、総和接合１０８において２レベル出力（Ｘ）と比較することが可能である。この比較によって、線路１１０にエラー信号（ｅ）が発生する。選択された利得調整時間において、信号（ｘ−Ｘ）間の差が予測を超える場合、線路１１０のエラー信号を利用して、利得回路要素３６における増幅を減少させることが可能である。一方、信号差（ｘ−Ｘ）が所望の差未満の場合、エラー信号によって、利得回路における増幅の増大が開始される。
【００３７】
利得調整は、データ符号のピークと一致するように実施することが可能である。一方、判定フィードバック・フィルタ６０の時定数は、データ符号のピーク後に実施することが可能である。図７に簡単に言及すると、信号ｘ及びＸは高状態が一致しているのが理想である。キャンセル出力８８を発生するＲＣ回路の充電時間中に、総和接合１０８に対する２つの信号入力間の差をサンプリングすることによって、ＲＣ時定数が適正に設定されているか否かを判定することが可能である。ＲＣ時定数は、線路１１０に沿ったエラー信号の極性及び大きさに応答して、上下に調整することが可能である。
【００３８】
事前整形フィルタ４２の調整は、図７の符号８４のような正に向かうデータ符号の立ち上がり時間に行うことが可能である。事前整形フィルタによって、データ符号の前縁が鮮鋭化される。従って、事前整形フィルタによって、信号９０のパルスの立ち上がり時間が決まる。立ち上がり時間中に信号ｘ及びＸを比較することによって、エラー信号を発生し、事前整形調整を決定することが可能である。
【００３９】
図１１には、回路３６における利得、フォワード・フィルタ４２における増幅、及び、フィードバック・フィルタ６０におけるＲＣ時定数の動的調整を可能にする回路が示されている。図１０に関して既述のように、信号Ｘ及びｘが、総和接合１０８に入力される。２つの信号間の相違は、１対のフリップ・フロップ１１８及び１２２と遅延素子１２４に入力されるエラー信号（ｅ）である。遅延素子１２４からの遅延エラー信号は、第３のフリップ・フロップ１２６に入力される。
【００４０】
判定素子４４からの２レベル出力Ｘは、１対の遅延素子１１６及び１２０に接続されている。遅延２レベル信号は、第１と第２のフリップ・フロップ１１８及び１２２に入力される。判定装置４４の出力から第３のフリップ・フロップ１２６に直接接続が行われる。
【００４１】
３つのフリップ・フロップ１１８、１２２、及び、１２６の出力によって、関連回路を上下いずれにインクリメントさせるべきかの判定が行われる。素子１１８からの出力は、利得回路３６に接続される。この出力に命じられて、利得回路は上下いずれかにインクリメントする。同様に、素子１２２によって、判定フィードバック・フィルタ６０のＲＣ回路の調整が可能になり、この結果、フィルタの時定数がインクリメンタルに調整されることになる。事前整形フィルタ４２の適応回路要素は、エラー検出に応答してインクリメンタルな変更を可能にするため、素子１２６の出力に接続される。
【００４２】
図１〜１１の発明は、主として磁気記録産業における利用に関して解説し、例示したものである。しかし、例えば、デジタル通信といった、信号処理チャネルの他の用途も意図されている。
【００４３】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００４４】
[実施態様１]
シーケンスをなすデータ符号における符号間干渉を低減するための信号処理チャネルにおいて、
チャネル入力（８２）と、
前記チャネル入力に接続されて、前記チャネル入力において受信したデータ符号（７０及び８０）の前縁における振幅遷移時間を減少させ、前記データ符号の後縁における振幅遷移時間を増加させることによって、整形出力（５４）内におけるデータ符号の前記前縁を鮮鋭化するための事前整形回路（４２）と、
前記事前整形回路に接続されて、前記データ符号に応答し、２レベル出力（９２）を発生する判定回路（４４）と、
前記判定回路への前記データ符号の入力前に、前記整形出力内において前記データ符号の前記後縁における指数減衰をキャンセルするための指数減衰フィードバック・フィルタ（６０）であって、該フィードバック・フィルタは、前記２レベル出力を受信するように接続された入力（６２）と、前記事前整形回路と前記判定回路との間に接続されて、キャンセル出力と前記整形出力とを組み合わせるキャンセル出力（５８；１０２）とを有し、前記フィードバック・フィルタは、前記指数減衰キャンセルを決める抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）と、前記事前整形回路の前記整形出力に前記指数減衰キャンセルを導入するタイミングを決める遅延（６４；７０；７７）とを有する指数減衰フィードバック・フィルタ（６０）と、
を備える成る信号処理チャネル。
【００４５】
[実施態様２]
前記事前整形回路（４２）が、前記チャネル入力（８２）に接続されて連続時間フィードフォワード等化を行う全域通過フィルタであることを特徴とする、実施態様１に記載のチャネル。
【００４６】
[実施態様３]
前記事前整形回路（４２）に、入力信号（７８及び８０）から該入力信号の導関数を引くための回路要素（５０及び５２）が含まれており、該回路要素が、前記導関数を引く連続時間が得られるように接続されていることを特徴とする、実施態様１に記載のチャネル。
【００４７】
[実施態様４]
前記事前整形回路（４２）が、インパルス応答を生じることによって、前記データ符号（７８及び８０）の前記後縁が減衰指数曲線に近似するように整形され、前記フィードバック・フィルタ（６０）の前記抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）のＲＣ時定数が前記減衰指数曲線に近似するように選択されていることを特徴とする、実施態様１、２、または、３に記載のチャネル。
【００４８】
[実施態様５]
前記ＲＣ時定数を適応するように調整するための回路（１２０及び１２２）をさらに備えて成る、実施態様４に記載のチャネル。
【００４９】
[実施態様６]
前記回路が、前記事前整形回路（４２）に適応調整（１２４及び１２６）を施して、前記前縁及び後縁における前記振幅遷移時間を変化させるように接続されていることを特徴とする、実施態様５に記載のチャネル。
【００５０】
[実施態様７]
前記チャネル入力（８２）が、磁気記録装置（１０及び１４）の読み取りヘッドから読み取り信号を受信するように接続されていることを特徴とする、実施態様１、２、３、４、５、または、６に記載のチャネル。
【００５１】
[実施態様８]
デジタル磁気記録読み取り信号（９８）における符号間干渉を低減する方法において、
磁気記録媒体（１０）からデータを読み取って、シーケンスをなすデータ符号（７８及び８０）を形成するステップと、
前記データ符号の前縁に再整形を施して、勾配が増すようにすること、及び、前記後縁に再整形を施して、勾配が減衰指数曲線に近似するようにすることを含む、前記シーケンスをなすデータ符号にフィルタリング（６０）を施し、符号間干渉が主として前記データ符号の後縁にシフトするようにするステップと、
前記シーケンスをなすデータ符号に少なくとも部分的に応答する２レベル出力（１０６）に判定フィードバック・フィルタリングを施すことを含んでおり、前記判定フィードバック・フィルタリングには、前記再整形データ符号に応答（１０４）を示す抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）の設定を行い、前記応答が、前記後縁の前記減衰指数曲線をキャンセルするための信号に近似するようにすることと、さらに、前記抵抗・容量回路の前記応答と前記シーケンスをなす再整形データ符号との間の一致を決定するように選択された遅延（６４；７０；７７）を導入することとが含まれる、再整形データ符号（８４及び８６）の前記シーケンス（１００）にキャンセル信号（８８；１０２）を導入して、前記後縁における前記符号間干渉を低減させるステップと、
を備えて成る方法。
【００５２】
[実施態様９]
前記キャンセル信号（８８；１０２）と前記シーケンス（１００）をなす再整形データ符号（８４及び８６）との組み合わせをスライサ（４４）に入力し、前記抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）によってフィルタリングを施される判定フィードバックである、前記２レベル出力（１０６）を形成するステップをさらに備えて成る、実施態様８に記載の方法。
【００５３】
[実施態様１０]
エラー信号（１１０）に応答して、前記抵抗・容量回路（６６及び６８；７２及び７４；８１及び８３）のＲＣ時定数を適応するように調整し、これによって、前記抵抗・容量回路の前記応答を変更するステップをさらに備えて成る、実施態様８または９に記載の方法。
【００５４】
【発明の効果】
以上説明したように、本発明を用いることにより、複雑さを軽減して、電力及びチップのリアル・エステートの消費を減少させつつ、符号間干渉を低減することができる。
【図面の簡単な説明】
【図１】本発明によるＩＳＩキャンセルを可能にする磁気ディスク読み取り／書き込みアセンブリのブロック図である。
【図２】本発明によるＩＳＩキャンセルを行うためのパルス・イン及びステップ・アウト回路構成のブロック図である。
【図３】図２の事前整形フィルタの第１の実施例として全域通過フィルタの概要を表した図である。
【図４】図２の事前整形フィルタの第２の実施例として微分・減算回路の概要を表した図である。
【図５】図２の判定フィードバック・フィルタの第１の実施例の概要を表した図である。
【図６】図２の判定フィードバック・フィルタの第２の実施例の概要を表した図である。
【図７】データ符号の間隔が十分にあいている場合の、図２の回路構成の個々のノードにおける波形を示す図である。
【図８】データ符号のトレーリングＩＳＩと図２の判定フィードバック・フィルタの遅延パルス応答との間における整合を示す図である。
【図９】データ符号の間隔が密な場合の、図２の回路構成の個々のノードにおける波形を示す図である。
【図１０】図２の回路構成の個々の素子を調整ためのエラー検出の概要を表した図である。
【図１１】図２の可調整素子に関する動的エラー補正を可能にする回路構成の概要を表した図である。
【符号の説明】
１０：磁気ディスク
１２：読み取り／書き込みチップ
１４：薄膜ヘッド
１６：スクランブラ
１８：顧客データ入力
２０：書き込みクロック入力
２２：リセット
２４：エンコーダ
２６：プリ・コーダ
２８：増幅器
３０：アンチエイリアシング・フィルタ
３２：ＩＳＩキャンセル
３４：ローレンツ応答
３６：適応利得回路
３８：可変抵抗
４０：増幅器
４２：事前整形フィルタ
４４：判定素子
４５：インダクタンス
４６：線路
４７：インダクタンス
４８：総和接合
４９：インダクタンス
５０：回路要素
５１：容量
５２：可変抵抗
５３：抵抗
５４：線路
５６：総和接合
５８：入力
６０：判定フィードバック・フィルタ
６２：パルス化出力
６４：遅延
６６：可変抵抗
６８：容量
７０：固定遅延
７２：抵抗部材
７４：コンデンサ部材
７５：フィードバック・フィルタ
７６：インダクタ部材
７７：デジタル素子
７８：正に向かうデータ符号
７９：利得１の部材
８０：負に向かうデータ符号
８１：可変抵抗
８２：入力
８３：可変抵抗
８４：整形データ符号
８６：整形データ符号
８８：キャンセル出力
９０：判定入力
９２：判定出力
９４：実線
９６：交番線
９８：信号
１００：整形出力
１０２：キャンセル出力
１０４：入力
１０６：パルス化出力
１０８：総和接合
１１０：線路
１１２：判定装置
１１４：パルス化出力
１１６：遅延素子
１１８：フリップ・フロップ
１２０：遅延素子
１２２：フリップ・フロップ
１２４：遅延素子
１２６：フリップ・フロップ
Claims (10)
- シーケンスをなすデータ符号における符号間干渉を低減するための信号処理チャネルにおいて、
チャネル入力と、
前記チャネル入力に接続されて、前記チャネル入力において受信したデータ符号の前縁における振幅遷移時間を減少させ、前記データ符号の後縁における振幅遷移時間を増加させることによって、整形出力内におけるデータ符号の前記前縁を鮮鋭化するための事前整形回路と、
前記事前整形回路に接続されて、前記データ符号に応答し、２レベル出力を発生する判定回路と、
前記判定回路への前記データ符号の入力前に、前記整形出力内において前記データ符号の前記後縁における指数減衰をキャンセルするための指数減衰フィードバック・フィルタであって、該フィードバック・フィルタは、前記２レベル出力を受信するように接続された入力と、前記事前整形回路と前記判定回路との間に接続されて、キャンセル出力と前記整形出力とを組み合わせるキャンセル出力とを有し、前記フィードバック・フィルタは、前記指数減衰キャンセルを決める抵抗・容量回路と、前記事前整形回路の前記整形出力に前記指数減衰キャンセルを導入するタイミングを決める遅延とを有する指数減衰フィードバック・フィルタと、
を備えて成る信号処理チャネル。 - 前記事前整形回路が、前記チャネル入力に接続されて連続時間フィードフォワード等化を行う全域通過フィルタであることを特徴とする、請求項１に記載のチャネル。
- 前記事前整形回路に、入力信号から該入力信号の導関数を引くための回路要素が含まれており、該回路要素が、前記導関数を引く連続時間が得られるように接続されていることを特徴とする、請求項１に記載のチャネル。
- 前記事前整形回路が、インパルス応答を生じることによって、前記データ符号の前記後縁が減衰指数曲線に近似するように整形され、前記フィードバック・フィルタ（６０）の前記抵抗・容量回路のＲＣ時定数が前記減衰指数曲線に近似するように選択されていることを特徴とする、請求項１、２、または、３に記載のチャネル。
- 前記ＲＣ時定数を適応するように調整するための回路をさらに備えて成る、請求項４に記載のチャネル。
- 前記回路が、前記事前整形回路に適応調整を施して、前記前縁及び後縁における前記振幅遷移時間を変化させるように接続されていることを特徴とする、請求項５に記載のチャネル。
- 前記チャネル入力が、磁気記録装置の読み取りヘッドから読み取り信号を受信するように接続されていることを特徴とする、請求項１、２、３、４、５、または、６に記載のチャネル。
- デジタル磁気記録読み取り信号における符号間干渉を低減する方法において、
磁気記録媒体からデータを読み取って、シーケンスをなすデータ符号を形成するステップと、
前記データ符号の前縁に再整形を施して勾配が増すようにすること、及び、前記後縁に再整形を施して勾配が減衰指数曲線に近似するようにすることを含む、前記シーケンスをなすデータ符号にフィルタリングを施して、符号間干渉が主として前記データ符号の後縁にシフトするようにするステップと、
前記シーケンスをなすデータ符号に少なくとも部分的に応答する２レベル出力に判定フィードバック・フィルタリングを施すことを含んでおり、前記判定フィードバック・フィルタリングには、前記再整形データ符号に応答を示す抵抗・容量回路の設定を行い、前記応答が、前記後縁の前記減衰指数曲線をキャンセルするための信号に近似するようにすることと、さらに、前記抵抗・容量回路の前記応答と前記シーケンスをなす再整形データ符号との間の一致を決定するように選択された遅延を導入することとが含まれる、再整形データ符号の前記シーケンスにキャンセル信号を導入して、前記後縁における前記符号間干渉を低減させるステップと、
を備えて成る方法。 - 前記キャンセル信号と前記シーケンスをなす再整形データ符号との組み合わせをスライサに入力し、前記抵抗・容量回路によってフィルタリングを施される判定フィードバックである、前記２レベル出力を形成するステップをさらに備えて成る、請求項８に記載の方法。
- エラー信号に応答して、前記抵抗・容量回路のＲＣ時定数を適応するように調整し、これによって、前記抵抗・容量回路の前記応答を変更するステップをさらに備えて成る、請求項８または９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US628,173 | 1996-04-04 | ||
| US08/628,173 US5774505A (en) | 1996-04-04 | 1996-04-04 | Intersymbol interference cancellation with reduced complexity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011708A JPH1011708A (ja) | 1998-01-16 |
| JP3806219B2 true JP3806219B2 (ja) | 2006-08-09 |
Family
ID=24517781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07637497A Expired - Fee Related JP3806219B2 (ja) | 1996-04-04 | 1997-03-28 | 符号間干渉低減装置および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5774505A (ja) |
| EP (1) | EP0800171B1 (ja) |
| JP (1) | JP3806219B2 (ja) |
| DE (1) | DE69708366T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892801A (en) * | 1996-03-04 | 1999-04-06 | Adtran, Inc. | Decision path reduction of M-ary tree-search detector |
| US6192087B1 (en) | 1996-11-15 | 2001-02-20 | Conexant Systems, Inc. | Method and apparatus for spectral shaping in signal-point limited transmission systems |
| US6278744B1 (en) | 1996-11-15 | 2001-08-21 | Conexant Systems, Inc. | System for controlling and shaping the spectrum and redundancy of signal-point limited transmission |
| US6285709B1 (en) * | 1997-10-31 | 2001-09-04 | 3 Com Corporation | Error filtering in a hybrid equalizer system |
| JP3877524B2 (ja) | 1998-01-28 | 2007-02-07 | 富士通株式会社 | 判定帰還等化における誤り伝搬抑制方法及び、これを用いた磁気再生回路 |
| US6473253B1 (en) * | 1999-04-28 | 2002-10-29 | Koninklijke Philips Electronics N.V. | Read channel with programmable bandwidth control |
| US6233276B1 (en) | 1999-09-13 | 2001-05-15 | Virata Corporation | XDSL modem having time domain filter for ISI mitigation |
| US7173551B2 (en) * | 2000-12-21 | 2007-02-06 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
| US20030030873A1 (en) * | 2001-05-09 | 2003-02-13 | Quellan, Inc. | High-speed adjustable multilevel light modulation |
| US7349489B2 (en) * | 2001-08-13 | 2008-03-25 | Nokia Siemens Networks Gmbh & Co. Kg | Pulse shaping filter with minimal intersymbol interference |
| FR2831735B1 (fr) * | 2001-10-26 | 2004-01-30 | France Telecom | Annuleur d'interferences entre symboles |
| US7221958B2 (en) * | 2001-12-12 | 2007-05-22 | Ericsson Inc. | Received signal filtering for enhanced selectivity |
| JP2004013681A (ja) * | 2002-06-10 | 2004-01-15 | Bosu & K Consulting Kk | 名刺情報管理システム |
| AU2003256569A1 (en) | 2002-07-15 | 2004-02-02 | Quellan, Inc. | Adaptive noise filtering and equalization |
| US7180950B2 (en) * | 2002-11-01 | 2007-02-20 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Low-noise feedback cancellation filter for enhanced common-mode rejection and noise immunity |
| AU2003287628A1 (en) | 2002-11-12 | 2004-06-03 | Quellan, Inc. | High-speed analog-to-digital conversion with improved robustness to timing uncertainty |
| US7376356B2 (en) * | 2002-12-17 | 2008-05-20 | Lucent Technologies Inc. | Optical data transmission system using sub-band multiplexing |
| WO2004088857A2 (en) * | 2003-03-26 | 2004-10-14 | Quellan, Inc. | Method and system for equalizing communication signals |
| US6917223B2 (en) * | 2003-04-22 | 2005-07-12 | Texas Instruments Incorporated | Gaussian noise generator |
| US7804760B2 (en) | 2003-08-07 | 2010-09-28 | Quellan, Inc. | Method and system for signal emulation |
| US7050388B2 (en) | 2003-08-07 | 2006-05-23 | Quellan, Inc. | Method and system for crosstalk cancellation |
| EP1687929B1 (en) * | 2003-11-17 | 2010-11-10 | Quellan, Inc. | Method and system for antenna interference cancellation |
| US7522847B2 (en) * | 2003-12-19 | 2009-04-21 | Broadcom Corporation | Continuous time filter-decision feedback equalizer architecture for optical channel equalization |
| US7822113B2 (en) * | 2003-12-19 | 2010-10-26 | Broadcom Corporation | Integrated decision feedback equalizer and clock and data recovery |
| US7616700B2 (en) | 2003-12-22 | 2009-11-10 | Quellan, Inc. | Method and system for slicing a communication signal |
| KR100520224B1 (ko) * | 2003-12-23 | 2005-10-11 | 삼성전자주식회사 | 반도체 메모리 장치에서의 ｉｓｉ 제거장치 및 그에 따른ｉｓｉ 제거방법 |
| US7243798B2 (en) * | 2004-08-04 | 2007-07-17 | Fisher Clinical Services | System and a method for a V-indent blister opening cavity |
| US7522883B2 (en) | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
| US7725079B2 (en) | 2004-12-14 | 2010-05-25 | Quellan, Inc. | Method and system for automatic control in an interference cancellation device |
| US7251090B2 (en) * | 2005-04-13 | 2007-07-31 | Hewlett-Packard Development Company, L.P. | Pattern dependent write equalization |
| US7480110B2 (en) * | 2005-04-13 | 2009-01-20 | Hewlett-Packard Development Company, L.P. | Medium dependent write equalization |
| US7580452B2 (en) * | 2005-11-17 | 2009-08-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Dynamic comparator system |
| JP5078991B2 (ja) | 2006-04-26 | 2012-11-21 | ケラン エルエルシー | 通信チャネルからの放射性放出を削減する方法とシステム |
| EP2103063A2 (en) | 2007-01-09 | 2009-09-23 | Rambus, Inc. | Equalizing stranamitter and method of operation |
| US8094707B1 (en) | 2007-03-21 | 2012-01-10 | Arrowhead Center, Inc. | List-based detection in fading channels with long intersymbol interference |
| KR101368413B1 (ko) * | 2007-10-31 | 2014-03-04 | 삼성전자 주식회사 | 반도체 메모리 장치에서의 ｄｆｅ회로 및 그의 초기화방법 |
| US8170829B1 (en) | 2008-03-24 | 2012-05-01 | Cisco Technology, Inc. | Tester bundle |
| US8963573B2 (en) | 2011-12-22 | 2015-02-24 | Cisco Technology, Inc. | Universal test system for testing electrical and optical hosts |
| MX341538B (es) * | 2011-12-31 | 2016-08-24 | Broad-Ocean Motor Ev Co Ltd | Circuito de filtro de pulsos angostos con compensacion automatica y controlador de motor que lo aplica. |
| US20150372805A1 (en) * | 2014-06-23 | 2015-12-24 | Qualcomm Incorporated | Asynchronous pulse modulation for threshold-based signal coding |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4283788A (en) * | 1976-06-25 | 1981-08-11 | Cselt - Centro Studi E Laboratori Telecomunicazioni S.P.A. | Equalization system with preshaping filter |
| US4276573A (en) * | 1979-06-29 | 1981-06-30 | Datapoint Corporation | Pulse shaping network for disc read circuitry |
| NL8701332A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Systeem voor transmissie van datasignalen met gebruikmaking van beslissingsteruggekoppelde egalisatie. |
| US4953041A (en) * | 1989-01-24 | 1990-08-28 | Maxtor Corporation | Read channel detector for use in digital magnetic recording systems |
| US5107379A (en) * | 1989-01-24 | 1992-04-21 | Maxtor Corporation | Read channel detector with improved signaling speed |
| US5235540A (en) * | 1990-04-26 | 1993-08-10 | Silicon Systems, Inc. | Parasitic insensitive programmable biquadratic pulse slimming technique |
| US5168395A (en) * | 1990-05-02 | 1992-12-01 | International Business Machines Corporation | Controlled magnetic recording head relaxation in a magnetic recording system |
| US5153875A (en) * | 1991-03-25 | 1992-10-06 | Level One Communications, Inc. | Adaptive balancing network |
| JP2552053B2 (ja) * | 1992-03-11 | 1996-11-06 | ローム株式会社 | レベルスライス回路、フロッピーディスク用読取り回路及び磁気再生装置 |
| US5337264A (en) * | 1992-06-01 | 1994-08-09 | Levien Raphael L | Time reversal gaussian approximation filter |
| US5297129A (en) * | 1992-12-24 | 1994-03-22 | Optical Disc Corporation | Waveform shaping method and apparatus for optical recording |
| KR0152023B1 (ko) * | 1993-06-05 | 1998-10-15 | 김광호 | 재생신호 등화방법 및 그 장치 |
| BE1007528A3 (nl) * | 1993-09-16 | 1995-07-25 | Philips Electronics Nv | Transmissiesysteem met verbeterde egalisator. |
| JPH07110906A (ja) * | 1993-10-08 | 1995-04-25 | Toshiba Corp | 磁気記録再生装置とデータ再生方法 |
-
1996
- 1996-04-04 US US08/628,173 patent/US5774505A/en not_active Expired - Lifetime
-
1997
- 1997-03-19 DE DE69708366T patent/DE69708366T2/de not_active Expired - Fee Related
- 1997-03-19 EP EP97301844A patent/EP0800171B1/en not_active Expired - Lifetime
- 1997-03-28 JP JP07637497A patent/JP3806219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0800171A2 (en) | 1997-10-08 |
| EP0800171A3 (en) | 1999-03-24 |
| DE69708366D1 (de) | 2002-01-03 |
| US5774505A (en) | 1998-06-30 |
| JPH1011708A (ja) | 1998-01-16 |
| DE69708366T2 (de) | 2002-05-16 |
| EP0800171B1 (en) | 2001-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3806219B2 (ja) | 符号間干渉低減装置および方法 | |
| US8767813B1 (en) | Circuit and method for finding the sampling phase and canceling intersymbol interference in a decision feedback equalized receiver | |
| EP0808046A2 (en) | Digital signal processing apparatus and method | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| EP0703686A2 (en) | Maximum likelihood estimation using reference and spontaneous output peaks of partial response equalizer | |
| US6028728A (en) | Sampled amplitude read/write channel employing a sub-baud rate write clock | |
| US5467370A (en) | Method and apparatus for an adaptive three tap transversal equalizer for partial-response signaling | |
| EP0766390B1 (en) | Time domain filter for a communication channel | |
| JP3428376B2 (ja) | 自動等化システム | |
| JPH0729307A (ja) | データを制御極性方式で記録および検索するためのシステム | |
| US6654413B2 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| KR100751972B1 (ko) | 가변 임계값을 갖는 매체 잡음 포스트-프로세서 | |
| Yamasaki et al. | A 1, 7 code EEPR4 read channel IC with an analog noise whitened detector | |
| US5467232A (en) | Magnetic recording and reproducing method using phase discrimination and apparatus therefor | |
| WO2000074055A1 (fr) | Dispositif de traitement de signaux, procede associe, et dispositif de stockage d'informations | |
| JP3382639B2 (ja) | 適応フィルタ制御回路 | |
| JP3060884B2 (ja) | 自動等化回路 | |
| Bracken et al. | Adaptive continuous-time equalization followed by FDTS/DF sequence detection | |
| EP0724262A2 (en) | Class 4 partial response using peak sampling | |
| Moon | Timing sensitivity in discrete-time equalization (magnetic recording channels) | |
| KR100474821B1 (ko) | 비선형특성을갖는재생신호처리장치및방법 | |
| JP3087342B2 (ja) | 適応型フィルタ | |
| JPH06177771A (ja) | データ再生装置 | |
| JP3067359B2 (ja) | 磁気記録再生方式および装置 | |
| JPS63195809A (ja) | 磁気記録装置の読出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |