KR20170021258A

KR20170021258A - 임계-기반 신호 코딩을 위한 비동기식 펄스 변조

Info

Publication number: KR20170021258A
Application number: KR1020167036046A
Authority: KR
Inventors: 영철 윤
Original assignee: 퀄컴 인코포레이티드
Priority date: 2014-06-23
Filing date: 2015-05-19
Publication date: 2017-02-27
Also published as: EP3158697A1; BR112016030050A2; US20150372805A1; TW201618509A; JP2017526224A; WO2015199844A1; CN106663220A

Abstract

신호 처리 방법은, 입력 신호를 하나 이상의 포지티브 임계 값들 및 하나 이상의 네거티브 임계 값들과 비교하는 것을 포함한다. 이 방법은 또한, 입력 신호의 포지티브 임계치(들) 및 네거티브 임계치(들)와의 비교에 기초하여 출력 신호를 생성하는 것을 포함한다. 이 방법은, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 것 및 그 재구성된 신호를 입력 신호와 결합하는 것을 더 포함한다.

Description

임계-기반 신호 코딩을 위한 비동기식 펄스 변조{ASYNCHRONOUS PULSE MODULATION FOR THRESHOLD-BASED SIGNAL CODING}

본 출원은, "ASYNCHRONOUS PULSE MODULATION FOR THRESHOLD-BASED SIGNAL CODING" 이라는 제목으로 2014년 6월 23일 출원된 미국 가특허출원 제 62/015,739 호의 이익을 주장하고, 그것의 개시는 그 전체가 본원에 참조에 의해 명시적으로 통합된다.

본 개시의 특정 양태들은 일반적으로 신호 처리 (signal processing) 에 관한 것이고, 보다 상세하게는, 임계-기반 신호 코딩 (threshold-based signal coding) 을 위한 비동기식 펄스 변조 (asynchronous pulse modulation) 방식들에 관한 것이다.

신호 인코딩은, 전기통신, 센서들, 신호 처리 칩들 및 네트워크 설계들을 포함하는 다양한 시스템들에서 채용된다. 예를 들어, 신호 인코딩은 오디오 및 시각적 프로세서들에서, 분산형 네트워크에서의 노드들 사이에서, 또는 뉴럴 (neural) 네트워크에서 상호접속된 인공 뉴런들 (즉, 뉴런 모델들) 사이에서 채용될 수도 있다. 뉴럴 네트워크는 계산 디바이스이거나 또는 계산 디바이스에 의해 수행되는 방법을 나타낸다. 인공 뉴럴 네트워크들은 생물학적 뉴럴 네트워크들에서 대응하는 구조 및/또는 기능을 가질 수도 있다. 하지만, 인공 뉴럴 네트워크들은 전통적인 연산 기법들이 번거롭거나 비실용적이거나 또는 부적절한 소정의 애플리케이션들에 혁신적이고 유용한 연산 기술들을 제공할 수도 있다.

많은 시스템들은 데이터를 샘플링하기 위해 클럭 또는 타이밍을 채용한다. 이러한 시스템들은, 그 데이터가 클럭 펄스들 또는 클럭 속도에 대해 "동기화" 되기 때문에 "동기식 (synchronous)" 시스템들로 불릴 수도 있다. 다른 시스템들은 클럭 없이 실행될 수도 있고, 이러한 시스템들은, 데이터가 주기적인 방식으로 이러한 시스템들을 통해 이동하지 않기 때문에 "비동기식 (asynchronous)" 으로 지칭될 수도 있다. 인공 뉴럴 네트워크들과 같은 일부 네트워크들은 관찰들로부터 함수를 추론할 수 있고, 그들이 비동기식 방식으로 설계될 수 있는 경우에 보다 연산적으로 효율적일 수도 있고 더 낮은 전력 시스템들을 이용할 수도 있다.

본 개시의 일 양태에서, 신호 처리 방법이 제시된다. 이 방법은, 입력 신호를 하나 이상의 포지티브 (positive) 임계 값들 및 하나 이상의 네거티브 (negative) 임계 값들과 비교하는 단계를 포함한다. 이 방법은 또한, 입력 신호의 포지티브 임계 값(들) 및 네거티브 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하는 단계를 포함한다. 이 방법은, 출력 신호를 감쇠 재구성 필터 (decaying reconstruction filter) 내로 피드백하여 재구성된 신호 (reconstructed signal) 를 형성하는 단계를 더 포함한다. 또한, 이 방법은 그 재구성된 신호를 입력 신호와 결합하는 단계를 포함한다.

본 개시의 다른 양태에서, 신호 처리를 위한 장치가 제시된다. 이 장치는, 메모리, 및 그 메모리에 커플링된 하나 이상의 프로세서들을 포함한다. 프로세서(들)는, 입력 신호를 하나 이상의 포지티브 임계 값들 및 하나 이상의 네거티브 임계 값들과 비교하도록 구성된다. 프로세서(들)는 또한, 입력 신호의 포지티브 임계 값(들) 및 네거티브 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하도록 구성된다. 프로세서(들)는 또한, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하도록 구성된다. 또한, 프로세서(들)는, 재구성된 신호를 입력 신호와 결합하도록 구성된다.

본 개시의 또 다른 양태에서, 신호 처리를 위한 장치가 제시된다. 이 장치는, 입력 신호를 하나 이상의 포지티브 임계 값들 및 하나 이상의 네거티브 임계 값들과 비교하는 수단을 포함한다. 이 장치는 또한, 입력 신호의 포지티브 임계 값(들) 및 네거티브 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하는 수단을 포함한다. 이 장치는, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 수단을 더 포함한다. 또한, 이 장치는, 재구성된 신호를 입력 신호와 결합하는 수단을 포함한다.

본 개시의 또 다른 양태에서, 신호 처리를 위한 컴퓨터 프로그램 제품이 제시된다. 컴퓨터 프로그램 제품은 위에 프로그램 코드를 인코딩한 비일시적 (non-transitory) 컴퓨터 판독가능 매체를 포함한다. 프로그램 코드는, 입력 신호를 하나 이상의 포지티브 임계 값들 및 하나 이상의 네거티브 임계 값들과 비교하기 위한 프로그램 코드를 포함한다. 프로그램 코드는 또한, 입력 신호의 포지티브 임계 값(들) 및 네거티브 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하기 위한 프로그램 코드를 포함한다. 프로그램 코드는, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하기 위한 프로그램 코드를 더 포함한다. 또한, 프로그램 코드는, 재구성된 신호를 입력 신호와 결합하기 위한 프로그램 코드를 포함한다.

본 개시의 일 양태에서, 신호 처리 방법이 제시된다. 이 방법은, 입력 신호를 하나 이상의 임계 값들과 비교하는 단계를 포함한다. 이 방법은 또한, 입력 신호의 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하는 단계를 포함한다. 이 방법은, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 단계를 더 포함한다. 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것이다. 또한, 이 방법은, 재구성된 신호를 입력 신호와 결합하는 단계를 포함한다.

본 개시의 또 다른 양태에서, 신호 처리를 위한 장치가 제시된다. 이 장치는, 메모리, 및 그 메모리에 커플링된 하나 이상의 프로세서들을 포함한다. 이 하나 이상의 프로세서(들)는 입력 신호를 하나 이상의 임계 값들과 비교하도록 구성된다. 이 하나 이상의 프로세서(들)는 또한, 입력 신호의 하나 이상의 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하도록 구성된다. 이 하나 이상의 프로세서(들)는 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하도록 더 구성된다. 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것이다. 또한, 이 하나 이상의 프로세서(들)는 재구성된 신호를 입력 신호와 결합하도록 구성된다.

본 개시의 또 다른 양태에서, 신호 처리를 위한 장치가 제시된다. 이 장치는, 입력 신호를 하나 이상의 임계 값들과 비교하는 수단을 포함한다. 이 장치는 또한, 입력 신호의 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하는 수단을 포함한다. 이 장치는, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 수단을 더 포함한다. 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것이다. 또한, 이 장치는, 재구성된 신호를 입력 신호와 결합하는 수단을 포함한다.

본 개시의 또 다른 양태에서, 신호 처리를 위한 컴퓨터 프로그램 제품이 제시된다. 컴퓨터 프로그램 제품은 위에 프로그램 코드를 인코딩한 비일시적 컴퓨터 판독가능 매체를 포함한다. 프로그램 코드는, 입력 신호를 하나 이상의 임계 값들과 비교하기 위한 프로그램 코드를 포함한다. 프로그램 코드는 또한, 입력 신호의 임계 값(들)과의 비교에 기초하여 출력 신호를 생성하기 위한 프로그램 코드를 포함한다. 프로그램 코드는, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하기 위한 프로그램 코드를 더 포함한다. 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것이다. 또한, 프로그램 코드는, 재구성된 신호를 입력 신호와 결합하기 위한 프로그램 코드를 포함한다.

이는, 이어지는 상세한 설명이 더 잘 이해될 수도 있도록 본 개시의 특징들 및 기술적 이점들을 다소 넓게 개관하였다. 본 개시의 추가적인 특징들 및 이점들은 하기에서 기재될 것이다. 당해 기술분야에서 통상의 지식을 가진 자 (이하, '통상의 기술자' 라 함) 는 본 개시물의 동일한 목적들을 수행하기 위해 다른 구조들을 수정하거나 설계하기 위한 기초로서 이 개시물이 쉽게 활용될 수도 있다는 것을 이해하여야 한다. 또한, 통상의 기술자는 그러한 등가의 구성들은 첨부된 청구항들에서 기술되는 바와 같은 개시물의 교시들로부터 벗어나지 않는다는 것을 알아야 한다. 추가적인 목적들 및 이점들과 함께 동작의 체계화 및 방법의 양자에 관하여 개시물의 특징적인 것으로 여겨지는 신규 피처들은, 첨부 도면들과 관련하여 고려될 때 다음의 기재로부터 더 잘 이해될 것이다. 하지만, 도면들의 각각은 단지 도시 및 설명을 위해 제공되고 본 개시물의 제한들의 정의로서 의도되지 않는다는 것을 명백히 이해해야 한다.

본 개시물의 피처들, 성질, 및 이점들은 같은 참조 문자들이 전체에 걸쳐 상응하여 식별하는 도면들과 함께 취해질 때 하기에 기재된 상세한 설명으로부터 더 명백해질 것이다.
도 1 은 본 개시의 특정 양태들에 따른 예시적인 네트워크를 나타낸다.
도 2 는 본 개시의 특정 양태들에 따른 예시적인 뉴런들의 네트워크를 나타낸다.
도 3 은 본 개시의 특정 양태들에 따른 연산 네트워크 (뉴럴 시스템 또는 뉴럴 네트워크) 의 프로세싱 유닛 (뉴런) 의 예를 나타낸다.
도 4 는 본 개시의 일 양태에 따른 비동기식 펄스 변조기 (Asynchronous Pulse Modulator; APM) 를 나타낸다.
도 5 는 본 개시의 양태들에 따라 감쇠 (decay) 없는 예시적인 다중 임계치 양자화 접근법을 나타내는 그래프이다.
도 6 은 본 개시의 일 양태에 따른 예시적인 APM 을 나타내는 블록도이다.
도 7 은 본 개시의 양태들에 따른, 상위-임계치 양자화기를 갖는 예시적인 APM 의 동작을 나타내는 그래프들을 도시한다.
도 8 은 본 개시의 양태들에 따른 예시적인 APM 을 나타내는 블록도이다.
도 9 는 본 개시의 양태들에 따른, 하위-임계치 양자화기를 갖는 예시적인 APM 의 동작을 나타내는 그래프들을 도시한다.
도 10 은 본 개시의 양태들에 따른 예시적인 APM 을 나타내는 블록도이다.
도 11 은 본 개시의 양태들에 따른, 양측형 양자화기를 갖는 예시적인 APM 의 동작을 나타내는 그래프들을 도시한다.
도 12 는 본 개시의 양태들에 따른 단순화된 APM 을 나타내는 블록도이다.
도 13 은 본 개시의 양태들에 따른 리셋 메커니즘을 포함하는 예시적인 APM 을 나타내는 블록도이다.
도 14 및 도 15 는 본 개시의 일 양태에 따른, 신호 인코딩을 위한 방법들을 나타내는 흐름도들이다.

첨부된 도면들과 함께 하기에 기술되는 상세한 설명은, 다양한 구성들의 설명으로서 의도되고 단지 본 명세서에 기재된 개념들이 실시될 수도 있는 구성들만을 나타내는 것으로 의도되지 않는다. 상세한 설명은 다양한 개념들의 철저한 이해를 제공하기 위해 특정 상세들을 포함한다. 하지만, 이러한 특정 상세들 없이도 이들 개념들이 실시될 수도 있다는 것이 통상의 기술자에게 자명할 것이다. 일부 경우들에서, 주지된 구조들 및 컴포넌트들은 그러한 개념들을 모호하게 하는 것을 회피하기 위해서 블록 다이어그램으로 나타낸다.

교시들에 기초하여, 통상의 기술자는, 본 개시물의 임의의 다른 양태와 독립적으로 구현되든 또는 결합되든, 본 개시물의 범위가 본 개시물의 임의의 양태를 커버하도록 의도됨을 인식할 것이다. 예를 들어, 설명된 임의의 수의 양태들을 이용하여 본 개시가 구현될 수도 있거나 방법이 실시될 수도 있다. 부가적으로, 본 개시물의 범위는, 설명된 본 개시물의 다양한 양태들에 부가하여 또는 그 이외에 구조 및 기능, 또는 다른 구조, 기능을 이용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 개시된 본 개시물의 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있음을 이해해야 한다.

단어 "예시적인" 은 "예, 예증, 또는 예시로서 작용하는" 을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에서 설명되는 임의의 양태가 다른 양태들에 비해 반드시 선호되거나 유리한 것으로서 해석되지는 않아야 한다.

특정 양태들이 본 명세서에서 설명되지만, 이들 양태들의 다수의 변형들 및 치환들은 본 개시물의 범위 내에 있다. 선호된 양태들의 일부 이익들 및 이점들이 언급되지만, 본 개시물의 범위는 특정 이익들, 사용들, 또는 목적들에 한정되도록 의도되지 않는다. 대신, 본 개시물의 양태들은 상이한 기술들, 시스템 구성들, 네트워크들, 및 프로토콜들에 널리 적용가능하도록 의도되며, 이들 중 일부는 도면들에서, 그리고 선호된 양태들의 다음의 설명에서 예로써 예시된다. 상세한 설명 및 도면들은 한정하는 것보다는 본 개시물의 단지 예시일 뿐이며, 본 개시물의 범위는 첨부된 청구항들 및 그 균등물들에 의해 정의된다.

비동기식 펄스 변조

뉴럴 네트워크들 및 다른 네트워크들에 대한 입력 데이터 스트림들은 성질상 연속적일 수도 있다. 클럭-기반 시스템들은 연속-시간 신호를 정기적으로 (주기적으로) 샘플링하고, 이는 신호에서의 변화의 부존재 시에도 신호의 샘플링을 초래할 수도 있다. 이러한 접근법은 추가적인 전력을 이용하거나 이러한 시스템의 전체 속도를 제한할 수도 있다.

본 개시의 양태들은 비동기식 펄스 변조를 이용한 신호 처리에 지향된다. 일부 양태들에서, 신호 처리는 클럭 신호의 이용 없이 수행될 수도 있다.

도 1 은 본 개시의 특정 양태들에 따른 예시적인 네트워크를 나타낸다.

컴퓨터들, 셀룰러 전화기들, 네트워크들 등을 포함하는 통신 시스템들에서, 인코딩은 입력 신호 또는 시퀀스를 송신 또는 저장을 위한 상이한 형식으로 두는 프로세스이다. 예를 들어, 시스템 (10) 은 인코더 (14) 를 통해 입력 (12) (예컨대, x(t)) 을 프로세싱할 수도 있다. 입력 (12) 은 아날로그 신호, 디지털 신호, 위상 또는 펄스 변조된 신호, 또는 다른 타입의 신호일 수도 있다. 일 예로서, 아날로그 오디오 신호는 아날로그-대-디지털 변환기를 통해 디지털 신호로 인코딩될 수도 있다. 인코더 (14) 로부터의 출력 (16) 은, 무선이거나 선들, 광섬유들, 또는 다른 송신 매체들을 통한 것일 수도 있는, 챈러 (18) 을 통해 송신된다.

채널 (18) 의 출력 (20) 은 그 다음에 디코더 (22) 에 제공될 수도 있고, 이 디코더 (22) 는 출력 (20) 을 다시 역으로 원래의 입력 (12) 으로 변환한다. 디코더 (22) 는 입력 (12) 의 재생인 출력 (24) 을 갖는다. 인코더 (14) 의 정밀함, 채널 (18) 의 손실들 또는 잡음, 및 인코더 (14) 에 대한 디코더 (22) 의 매칭 (matching) 에 의존하여, 출력 (24) 은 입력 (12) 으로부터 변화할 수도 있다. 예를 들어, 채널 (18) 이 잡음이 있는 경우에, 출력 (24) 은 입력 (12) 의 정확한 재생이 아닐 수도 있다.

많은 상이한 인코딩/디코딩 방식들이 사용될 수도 있다. 쿼드러처 펄스 시프트 키잉 (quadrature pulse shift keying; QPSK) 코덱들, 차분 신호들, 의사랜덤 (PN) 코딩, 시간 분할, 및 다른 신호 인코딩 방식들이 인코더 (14) 및 디코더 (22) 에 의해 채용될 수도 있다. 데이터 통신에서, 맨체스터 인코딩 (Manchester encoding) 이 사용될 수도 있고, 여기서, 바이너리 디지트들 (비트들) 은 하이 및 로우 로직 상태들 사이의 천이들을 나타낸다.

본 개시는, 연속-시간 신호들을 이벤트들로 인코딩하고 및/또는 이벤트들을 다시 역으로 연속-시간 신호의 추정치로 디코딩하기 위해 펄스 변조를 채용하는 비동기식 시스템을 구현 또는 실현하는 문제를 해결한다. 본 개시물은, 일 양태에서, 클럭-선택적 및 효율적 신호 인코딩을 위한 비동기식 펄스 변조 (APM) 설계를 설명한다. 클럭-프리 설계는 연속-시간 (continuous-time) 에서 동작한다. 클럭이 존재하거나 이용가능한 설계는 이산-시간 (discrete-time) 에서 동작할 수도 있다.

본 개시의 양태들에 따른 설계는 일반화된 프레임워크에서 새로운 인코더들의 실현을 가능하게 한다. 예를 들어, 포지티브 유니폴라, 네거티브 유니폴라, 바이폴라 및 다중-값의 시그널링, 감쇠 재구성 (델타) 필터들, 신호 성형을 위한 프리 (시그마) 필터들 및 디코더에서 오직 안티-에일리어싱 필터만이 사용되는 단순화된 설계가 본 개시 내에서 모두 가능하다.

본 개시는 채널들을 통한 연속-시간 신호들의 보다 효율적인 인코딩을 제공한다. 예를 들어, 잡음 또는 신호 감쇠 없는 이상적 채널에서, 연속-시간 신호는 직접 (뉴런들에서의 갭 정크션과 유사하게) 송신될 수 있을 것이다. 하지만, 실제로, 이 직접적 접근법의 충실도는 비-이상성들을 겪는 주어진 채널들로 고통받고, 수신된 신호는 왜곡될 수 있다.

예시적인 뉴럴 시스템, 훈련 및 동작

도 2 는 본 개시의 소정 양태들에 따른 뉴런들의 다중 레벨들을 갖는 예시적인 인공 뉴럴 시스템 (200) 을 도시한다. 도 2 에 도시된 시스템 (10) 의 일 타입은 "레벨들 (levels)" 또는 "단들 (tiers)" 에 배열된 수개의 입력들, 수개의 채널들, 및 수개의 출력들을 갖는 뉴럴 시스템일 수도 있다. 뉴럴 시스템 (200) 은 시냅스 접속들 (즉, 피드-포워드 접속들) 의 네트워크 (204) 를 통해 뉴런들의 다른 레벨 (206) 에 접속되는 뉴런들의 레벨 (202) 을 가질 수도 있다. 단순화를 위해, 비록 뉴런들의 오직 2개 레벨들만이 도 2 에 도시되어 있더라도, 뉴런들의 더 적거나 더 많은 레벨들이 뉴럴 시스템에 존재할 수도 있다. 뉴런들의 일부가 측면 접속들을 통해 동일한 계층의 다른 뉴런들에 접속할 수도 있다는 점을 유의해야 한다. 더욱이, 뉴런들의 일부는 피드백 접속들을 통해 이전 계층의 뉴런에 다시 접속할 수도 있다.

도 2 에 도시된 바와 같이, 레벨 (202) 의 각각의 뉴런은, 이전 레벨 (도 2 에 도시 안됨) 의 뉴런들에 의해 생성될 수도 있는 입력 신호 (208) 를 수신할 수도 있다. 신호 (208) 는 레벨 (202) 뉴런의 입력 전류를 나타낼 수도 있다. 이 전류는 멤브레인 전위를 충전하기 위해 뉴런 멤브레인 상에 누적될 수도 있다. 멤브레인 전위가 그 임계 값에 도달할 경우, 뉴런은 발화하고, 뉴런들의 다음 레벨 (예를 들어, 레벨 (206)) 로 전송될 출력 스파이크를 생성할 수도 있다. 일부 모델링 접근법들에서, 뉴런은 뉴런들의 다음 레벨로 신호를 연속적으로 전송할 수도 있다. 이 신호는 통상적으로 멤브레인 전위의 함수이다. 그러한 거동은 하기에 기재되는 것과 같은 아날로그 및 디지털 구현들을 포함한, 하드웨어 및/또는 소프트웨어에서 에뮬레이션되거나 시뮬레이션될 수 있다.

생물학적 뉴런들에 있어서, 뉴런이 발화할 때 생성되는 출력 스파이크는 활동 전위로서 지칭된다. 이러한 전기 신호는 대략 100 mV 의 진폭 및 약 1 ms 의 지속기간을 갖는, 상대적으로 빠른, 일시적인, 신경 임펄스이다. 접속된 뉴런들의 시리즈를 갖는 뉴럴 시스템의 특정 실시형태 (예를 들어, 도 2 에서 뉴런들의 일 레벨로부터 다른 레벨로의 스파이크들의 전송) 에 있어서, 모든 활동 전위는 기본적으로 동일한 진폭 및 지속기간을 가지며, 따라서, 신호 내 정보는 진폭에 의해서라기 보다는 오히려 오직 스파이크들의 주파수 및 개수 또는 스파이크들의 시간에 의해서만 표현될 수도 있다. 활동 전위에 의해 반송되는 정보는 스파이크, 스파이킹된 뉴런, 및 다른 스파이크 또는 스파이크들에 대한 그 스파이크의 시간에 의해 결정될 수도 있다. 스파이크의 중요성은 하기에서 설명되는 바와 같이 뉴런들 사이의 접속에 가해지는 가중치에 의해 결정될 수도 있다.

도 2 에 도시된 바와 같이, 뉴런들의 일 레벨로부터 다른 레벨로의 스파이크들의 전송은 시냅스 접속들의 네트워크 (또는 간단히 "시냅스들")(204) 를 통해 달성될 수도 있다. 시냅스들 (204) 에 대해, 레벨 (202) 의 뉴런들은 시냅스전 뉴런들로 고려될 수도 있고 레벨 (206) 의 뉴런들은 시냅스후 뉴런들로 고려될 수도 있다. 시냅스들 (204) 은 레벨 (202) 뉴런들로부터 출력 신호들 (즉, 스파이크들) 을 수신하고 그 신호들을 조정가능한 시냅스 가중치들 (w₁ ^(i,i+1),..., w_P ^(i,i+1)) 에 따라 스케일링될 수도 있으며, 여기서 P 는 레벨들 (202 및 106) 의 뉴런들 사이의 시냅스 접속들의 총 개수이고, i 는 뉴런 레벨의 표시자이다. 도 2 의 예에서, i 는 뉴런 레벨 (202) 를 나타내고, i + 1 은 뉴런 레벨 (206) 을 나타낸다. 추가로, (스케일링된) 신호들은 레벨 (206) 에서의 각각의 뉴런의 입력 신호로서 결합될 수도 있다. 레벨 (206) 에서의 모든 뉴런은 대응하는 결합된 입력 신호에 기초하여 출력 스파이크들 (210) 을 생성할 수도 있다. 출력 스파이크들 (210) 은 시냅스 접속들의 다른 네트워크 (도 1 에 도시되지 않음) 를 이용하여 뉴런들의 다른 레벨들로 전송될 수도 있다.

생물학적 시냅스들은 시냅스후 뉴런들에서의 흥분성 또는 억제성 (과분극하는) 활동들을 중재할 수 있으며, 또한 뉴런 신호들을 증폭하도록 기능할 수 있다. 흥분성 신호들은 멤브레인 전위를 탈분극시킨다 (즉, 휴지 전위에 대해 멤브레인 전위를 증가시킴). 멤브레인 전위를 임계 초과로 탈분극시키기 위해 충분한 흥분성 신호들이 소정 시간 기간 이내에 수신되면, 활동 전위가 시냅스후 뉴런에서 발생한다. 이에 반하여, 억제성 신호들은 일반적으로 멤브레인 전위를 과분극시킨다 (즉, 감소시킨다). 억제성 신호들은, 충분히 강하면, 흥분성 신호들의 총합을 상쇄시킬 수 있으며 멤브레인 전위가 임계에 도달하는 것을 방지할 수 있다. 시냅스 흥분을 상쇄시키는 것에 부가하여, 시냅스 억제는 자발적 활성 뉴런들에 걸쳐 강력한 제어를 행할 수 있다. 자발적 활성 뉴런은 추가적인 입력없이, 예를 들어, 그의 역학 또는 피드백으로 인해 스파이크하는 뉴런을 지칭한다. 이들 뉴런들에 있어서 활동 전위들의 자발적 생성을 억제함으로써, 시냅스 억제는 스컬쳐링 (sculpturing) 으로 일반적으로 지칭되는, 뉴런에서의 발화의 패턴을 형상화할 수 있다. 다양한 시냅스들 (104) 은 원하는 거동에 의존하여, 흥분성 또는 억제성 시냅스들의 임의의 조합으로서 작용할 수도 있다.

뉴럴 시스템 (200) 은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그램가능 로직 디바이스 (PLD), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이들의 임의의 조합에 의해 에뮬레이션될 수도 있다. 뉴럴 시스템 (200) 은 이미지 및 패턴 인식, 머신 학습, 모터 제어 등과 같은 광범위한 어플리케이션들에서 활용될 수도 있다. 뉴럴 시스템 (200) 에서의 각각의 뉴런은 뉴런 회로로서 구현될 수도 있다. 출력 스파이크를 개시하는 임계 값까지 하전되는 뉴런 멤브레인은, 예를 들어, 그것을 통해 흐르는 전류를 적분하는 커패시터로서 구현될 수도 있다.

일 양태에 있어서, 커패시터는 뉴런 회로의 전류 적분 디바이스로서 제거될 수도 있고, 더 작은 멤리스터 엘리먼트가 대신 사용될 수도 있다. 이러한 접근법은 뉴런 회로들에 뿐만 아니라, 벌키 커패시터들이 전류 적분기들로서 활용되는 다양한 다른 어플리케이션들에 적용될 수도 있다. 부가적으로, 시냅스들 (204) 의 각각은 멤리스터 엘리먼트에 기초하여 구현될 수도 있으며, 여기서 시냅스 가중치 변경들은 멤리스터 저항의 변경들과 관련될 수도 있다. 나노미터 피처 사이징된 멤리스터들을 사용하여, 뉴런 회로 및 시냅스들의 면적이 실질적으로 감소될 수도 있으며, 이는 대규모 뉴럴 시스템 하드웨어 구현을 보다 실제적으로 구현할 수도 있다.

뉴럴 시스템 (200) 을 에뮬레이션하는 뉴럴 프로세서의 기능은 뉴런들 사이의 접속들의 강도들을 제어할 수도 있는, 시냅스 접속들의 가중치들에 의존할 수도 있다. 시냅스 가중치들은, 파워-다운된 이후 프로세서의 기능을 보존하기 위해 비-휘발성 메모리에 저장될 수도 있다. 일 양태에 있어서, 시냅스 가중치 메모리는 메인 뉴럴 프로세서 칩과는 별개의 외부 칩 상에 구현될 수도 있다. 시냅스 가중치 메모리는 교체가능한 메모리 카드로서 뉴럴 프로세서 칩과는 별개로 패키징될 수도 있다. 이는 뉴럴 프로세서에 다양한 기능들을 제공할 수도 있으며, 여기서 특정 기능은 뉴럴 프로세서에 현재 부착된 메모리 카드에 저장되는 시냅스 가중치들에 기초할 수도 있다.

도 3 은 본 개시물의 소정 양태들에 따른 연산 네트워크 (예를 들어, 뉴럴 시스템 또는 뉴럴 네트워크) 의 프로세싱 유닛 (예를 들어, 뉴런 또는 뉴런 회로 (302)) 의 예시적인 다이어그램 (300) 을 도시한다. 예를 들어, 뉴런 (302) 은 도 2 로부터의 레벨들 (202 및 206) 의 뉴런들 중 임의의 뉴런에 대응할 수도 있다. 뉴런 (302) 은 다중의 입력 신호들 (304₁-304_N) 을 수신할 수도 있으며, 이 다중의 입력 신호들은 뉴럴 시스템 외부의 신호들, 또는 동일한 뉴럴 시스템의 다른 뉴런들에 의해 생성되는 신호들, 또는 이들 양자일 수도 있다. 입력 신호는 실수 값 및/또는 복소수 값인 전류, 컨덕턴스, 전압일 수도 있다. 입력 신호는 고정-소수점 또는 부동-소수점 표현을 가진 수치 값을 포함할 수도 있다. 이들 입력 신호들은 조정가능한 시냅스 가중치들 (306₁-306_N(W₁-W_N)) 에 따라 신호들을 스케일링하는 시냅스 접속들을 통해서 뉴런 (302) 으로 전달될 수도 있으며, 여기서 N 은 뉴런 (302) 의 입력 접속들의 총 개수일 수도 있다.

뉴런 (302) 은 스케일링된 입력 신호들을 결합하고, 그 결합된 스케일링된 입력들을 이용하여 출력 신호 (308) (즉, 신호 (Y)) 를 생성할 수도 있다. 출력 신호 (308) 는 실수 값 및/또는 복소수 값인 전류, 컨덕턴스, 전압일 수도 있다. 출력 신호는 고정-소수점 또는 부동-소수점 표현을 가진 수치 값일 수도 있다. 그 후, 출력 신호 (308) 는 동일한 뉴럴 시스템의 다른 뉴런들로의 입력 신호로서, 또는 동일한 뉴런 (302) 으로의 입력 신호로서, 또는 뉴럴 시스템의 출력으로서 전송될 수도 있다.

프로세싱 유닛 (뉴런)(302) 은 전기 회로에 의해 에뮬레이션될 수도 있으며, 그 입력 및 출력 접속들은 시냅스 회로들을 가진 전기적 접속들에 의해 에뮬레이션될 수도 있다. 프로세싱 유닛 (302) 및 그 입력 및 출력 접속들은 또한 소프트웨어 코드에 의해 에뮬레이션될 수도 있다. 프로세싱 유닛 (302) 은 또한 전기 회로에 의해 에뮬레이션될 수도 있지만, 그 입력 및 출력 접속들은 소프트웨어 코드에 의해 에뮬레이션될 수도 있다. 일 양태에 있어서, 연산 네트워크에서의 프로세싱 유닛 (302) 은 아날로그 전기 회로일 수도 있다. 다른 양태에 있어서, 프로세싱 유닛 (302) 은 디지털 전기 회로일 수도 있다. 또 다른 양태에 있어서, 프로세싱 유닛 (302) 은 아날로그 및 디지털 컴포넌트들 양자와의 믹싱된 신호 전기 회로를 포함할 수도 있다. 연산 네트워크는 프로세싱 유닛들을 전술한 형태들 중 임의의 형태로 포함할 수도 있다. 그러한 프로세싱 유닛들을 이용한 연산 네트워크 (뉴럴 시스템 또는 뉴럴 네트워크) 는, 이미지 및 패턴 인식, 머신 학습, 모터 제어 등과 같은 광범위한 어플리케이션들에서 활용될 수도 있다.

뉴럴 네트워크를 훈련하는 과정 동안, 시냅스 가중치들 (예를 들어, 도 2 로부터의 가중치들 (w₁ ^(i,i+1),..., w_P ^(i,i+1)) 및/또는 도 3 으로부터의 가중치들 (306₁-306_N)) 은 랜덤 값들로 초기화되고, 학습 규칙에 따라 증가되거나 감소될 수도 있다. 통상의 기술자는 학습 규칙의 일부 예들이 스파이크-타이밍 의존 가소성 (STDP) 학습 규칙, Hebb 규칙, Oja 규칙, BCM (Bienenstock-Copper-Munro) 규칙 등을 포함하지만 이에 제한되지 않는다는 것을 알 것이다. 소정의 양태들에서, 가중치들은 2개의 값들 (즉, 가중치들의 이봉 (bimodal) 분포) 중 하나로 정하거나 수렴할 수도 있다. 이 효과는 각각의 시냅스 가중치에 대한 비트수를 감소시키고, 시냅스 가중치들을 저장하는 메모리로부터 판독하고 그 메모리에 기입하는 속도를 증가시키고, 그리고 시냅스 메모리의 전력 및/또는 프로세서 소비를 감소시키는데 활용될 수 있다.

시냅스 타입

뉴럴 네트워크들의 하드웨어 및 소프트웨어 모델들에 있어서, 시냅스 관련 기능들의 프로세싱은 시냅스 타입에 기초할 수 있다. 시냅스 타입들은 비가소성 (non-plastic) 시냅스들 (가중치 및 지연의 변화들이 없음), 가소성 시냅스들 (가중치가 변할 수도 있음), 구조적 지연 가소성 시냅스들 (가중치 및 지연이 변할 수도 있음), 완전 가소성 시냅스들 (가중치, 지연 및 접속도가 변할 수도 있음), 및 그 변형예들 (예를 들어, 지연이 변할 수도 있지만, 가중치 또는 접속도에서의 변화는 없음) 을 포함할 수도 있다. 다중 타입들의 이점은 프로세싱이 세분될 수 있다는 점이다. 예를 들어, 비가소성 시냅스들은 실행될 (또는, 그러한 기능들이 완료하기를 대기할) 가소성 기능들을 필요로 하지 않을 수도 있다. 유사하게, 지연 및 가중치 가소성은, 함께 또는 별개로, 순차적으로 또는 병렬로, 동작할 수도 있는 동작들로 세분될 수도 있다. 상이한 타입들의 시냅스들은, 적용하는 상이한 가소성 타입들의 각각에 대해 상이한 룩업 테이블들 또는 공식들 및 파라미터들을 가질 수도 있다. 따라서, 그 방법들은 시냅스의 타입에 대한 관련 테이블들, 공식들, 파라미터들에 액세스할 것이다.

스파이크-타이밍 의존 구조적 가소성은 시냅스 가소성과는 독립적으로 실행될 수도 있다는 사실의 추가 구현들이 존재한다. 구조적 가소성은 가중치 크기에 어떠한 변화도 없더라도 (예를 들어, 가중치가 최소 또는 최대 값에 도달하였거나, 또는 일부 다른 이유로 인해 변화되지 않으면) 실행될 수도 있고, 구조적 가소성 (즉, 지연 변화의 양) 이 사전-사후 스파이크 시간 차이의 직접 함수일 수도 있다. 대안적으로, 구조적 가소성은 가중치 변화량의 함수로서, 또는 가중치들 또는 가중치 변화들의 한계들에 관련된 조건들에 기초하여 설정될 수도 있다. 예를 들어, 시냅스 지연은 오직 가중치 변화가 발생할 때 또는 가중치들이 제로에 도달하면 변할 수도 있지만, 이들이 최대 값에 있으면 변하지 않을 수도 있다. 하지만, 이들 프로세스들이 병렬화되어 메모리 액세스들의 수 및 중첩을 감소시킬 수 있도록 독립적인 기능들을 갖는 것이 유리할 수도 있다.

도 4 는 본 개시의 일 양태에 따른 비동기식 펄스 변조 (APM) 를 나타낸다. 도 4 는 입력 신호 z(t) (404) 를 송신 신호 s(t) (406) 로 인코딩하기 위해 인코더 (402) 를 채용하고 디코더 (412) 에서 채널을 거친 입력 신호 (404) 의 추정치

(408) 를 재구성하는 APM (400) 을 나타낸다. 채널 (410) 은, 채널 노이즈 및 왜곡 (예컨대, 다중경로 채널들, 시변 감쇠) 이 도입되고 시스템 설계에 영향을 미침을 이해하면서, 디코더 (412) 에서의 수신된 신호 (414) r(t) = s(t) 이도록, 설명의 용이함을 위해 이상적 채널로서 가정될 수도 있다.

일부 양태들에서, 인코더 (402) 는 입력 신호 (404) z(t) 를 사전-성형하고 필터링된 신호 (418) 를 생성하기 위한 선형 시불변 (linear time-invariant; LTI) 프리-필터 (416) g(t) 를 포함할 수도 있다:

(1)

LTI 프리-필터 (416) 는 "시그마 (sigma)" 또는 통합 필터로서 지칭될 수도 있다. LTI 프리-필터 (416) 가 존재하는 경우에, APM (400) 은 비동기식 펄스 시그마-델타 변조기 (APSDM) 로서 지칭될 수도 있다. LTI 프리-필터 (416) 가 부존재하는 경우에, y(t) = z(t) 이고 APM 은 미동기식 펄스 델타 변조기 (APDM) 로서 지칭될 수도 있다.

인코더 (402) 는 또한 양자화기 (420), (펄스 발생기일 수도 있는) 신호 발생기 (422), 및 재구성 필터 (reconstruction filter) (424) 를 포함한다. 양자화기 (420), 신호 발생기 (422), 및 재구성 필터 (424) 조합은 필터링된 신호 (418) y(t) 에서의 변화들 또는 "델타들" 을 인코딩하는 일반화된 비동기식 펄스 델타 변조기 (APDM) 인코더로서 지칭될 수도 있다. 필터링된 신호 (418) y(t) 는 가산기 (428) 에 공급되고, 로컬 재구성 신호 (426)

에 의해 감산되어 차분 신호:

(2)

를 발생시킨다.

차분 신호의 크기는 양자화기 (420) 에 의해 양자화되어 신호 (430):

(3)

가 산출된다.

비록 신호 e(t) 는 연속 값일 수도 있지만, 일부 양태들에서, 그것은 하나 이상의 이산 값들을 취할 수도 있다. 양자화기 (420) 는 또한 다수의 형태들을 취할 수 있다. 예를 들어, 나중에 보다 자세히 설명되는 바와 같이, 양자화기는 1, 2, 또는 다수의 임계치들을 가질 수 있다. 양자화된 차분 신호 (430)

는 그 다음에 신호 발생기 (422) 를 통과하여 송신 신호 (406):

(4)

를 생성하고, 여기서, M 은 인코더에 의해 생성된 출력 펄스들의 총 수를 나타내고, p(t) 는 단위 에너지를 갖는 송신 펄스 형상을 나타내며, T_m 은

에서 (상위 임계치 (upper threshold) 에 도달 또는 초과하는) 포지티브 변화 및/또는 (하위 임계치 (lower threshold) 에 도달 또는 초과하는) 네거티브 변화의 m 번째 발생과 연관된 타임 인스턴트 (time instant) 이고, 여기서,

및

이며, a(m) 은 m 번째 펄스와 연관된 스케일링 (scaling) 값 또는 팩터 (factor) 이다. 예를 들어, a(m) 은 1 또는 임의의 양의 포지티브 또는 네거티브 값들의 셋트 (예컨대, ±1, ±2) 를 나타낼 수도 있다.

하나의 양태에서, 펄스들은 임펄스 함수

를 닮은 큰 대역폭을 가질 수도 있다. 이들은

; B>>1, 나중에 설명되는 상승된 코사인 펄스 (B_m >> 1 및 롤-팩터 β) 및 얇은 직사각형 펄스

; T^(p) << 1 와 같은 펄스들을 포함하고, u_s(t) 는 단위 스텝 함수이다:

일부 양태들에서, 송신 신호 (406) 는 임계치들이 펄스들의 트레인 (train) 에 도달될 때 타임-인스턴트 시퀀스

의 변환으로서 보일 수도 있다. 송신 신호 (406) 는 또한 펄스 시간 변조로서 생각될 수도 있고, 여기서, 각 타임 인스턴트는 펄스가 생성되는 순간을 결정한다.

송신 신호 (406) 는 그 다음에 (델타 필터로서도 지칭되는) 재구성 필터 (424) h(t) 내로 피드백되어서 재구성 신호 (426) 를 산출할 수도 있다:

연속-시간 시스템들에 대해, 클럭은 사용되지 않고, 시그널링 타임 인스턴트들

은 연속 값이다. 한편, 클럭을 사용할 수도 있는 이산-시간 시스템들에 대해, 시그널 타임 인스턴트들

은 (예컨대, 가장 가까운 1ms 로) 양자화될 수도 있다. 이것은 APM (400) 의 이산-시간 버전들을 산출한다.

일부 양태들에서, 양자화기 (420) 및 신호 발생기 (422) 는 요망되는 경우 결합될 수도 있다. 또한, 평활화 필터 (smoothing filter) (432) (예컨대, 안티-에일리어싱 필터 (anti-aliasing filter; AAF)) 는 대역외 노이즈를 제거하기 위해 프리-필터 이전에 삽입될 수도 있다. 평활화 필터 (432) 는 예를 들어 로우-패스 필터 (LPF) 또는 밴드-패스 필터 (BPF) 일 수도 있다. 일부 양태들에서, 평활화 필터 (432) 의 대역폭은 z(t) 의 대역폭에 근사하도록 설정될 수도 있다.

양자화기 (420) 는 다양한 구성들로 제공될 수도 있다. 예를 들어, 양자화기 (420) 는 단측형 (single-sided) 또는 양측형 (double-sided) 일 수도 있다. 단측형 양자화기는, 실례로, 상위-임계치 (upper-threshold) 양자화기 (도 6 에 도시됨) 또는 하위-임계치 (lower-threshold) 양자화기 (도 8 에 도시됨) 를 포함할 수도 있다.

상위-임계치 양자화기들은 신호들을, 실례로 0 일 수도 있는, 최소 값으로 인코딩할 수도 있다. 상위-임계치 양자화기들은 입력 신호들의 양자화를 위해 단일 임계치 또는 다수의 임계치들을 가질 수도 있다.

차분 신호는,

,

및

인 경우

이고, 그렇지 않은 경우, a>0 은 양자화된 값을 나타내도록,

를 통해 양자화된 차분 신호에 맵핑된다. 설명의 용이함을 위해, 그리고 제한함이 없이, 스케일링 팩터는 1 로 설정될 수도 있다. 따라서, 양자화기 (420) 는, 유니폴라 스케일링 또는 포인트 프로세스들로서 또한 지칭될 수도 있는 (예컨대, 스파이킹 뉴럴 네트워크들에서의 스파이크들과 유사한) a 의 팩터에 의해 스케일링된 단일 포지티브-값의 펄스 트레인들의 형태로 송신 신호들을 생성할 수도 있다. 송신 신호들은

에 의해 주어질 수도 있다.

일부 양태들에서, 임계 값의 설계는 재구성 필터 설계에 영향을 미친다. 하나의 예에서, 나중에 정의되는

및 Δ/2 의 임계 값은

를 생성할 수도 있다. 다른 예에서, Δ 의 임계 값 및

는

를 생성할 수도 있다. 제 1 접근법은 차분 신호의 보다 작은 절대 값들을 초래한다. 이것은 상위-임계치 양자화기들에 뿐만 아니라 이 문헌에서 설명되는 모든 양자화기들에 대해 적용된다.

타임 인스턴트들

은

가 임계치 이상인 인스턴트들에 대응한다.

고속 포지티브 값 변화들을 갖는 입력 신호들을 처리하기 위해 다수의 포지티브 임계치들이 도입될 수 있고, 여기서,

이고, 이는 e(t) 가, 인코더가 (예컨대, 전원의 재충전으로 인해) 송신하지 못할 수도 있는 다운-타임 또는 불응 기간 동안 빠르게 변화하는 경우에 발생할 수 있다. 더블-임계치 단측형 양자화기의 예는 이하 설명된다.

차분 신호는

이도록

를 통해 양자화된 차분 신호에 맵핑된다. 양자화기는 2 개의 이산 값 펄스 트레인들의 형태의 송신 신호들을 초래한다. 이들은

형태의 송신 신호들을 초래하고, 여기서,

이다. 타임 인스턴트들

은

가 임계치 초과인 인스턴트들에 대응한다.

하위-임계치 양자화기들은 최대 값 미만의 신호들을 인코딩하기 위한 것이다. 설명의 용이함을 위해, 우리는 인코딩이 비-포지티브 신호들에 대한 것이도록 0 의 최대 값을 가정한다. 하위-임계치 양자화기들은 또한 입력 신호들을 양자화하기 위한 하나 이상의 임계치들을 가질 수도 있다.

차분 신호는

,

인 경우에

이고, 그 외의 경우에

이도록

를 통해 양자화된 차분 신호에 맵핑될 수도 있다. 그 값은 양자화된 값 (예컨대, a=1) 을 나타낸다. 이 양자화기는

에 의해 주어질 수도 있는 단일 네거티브 값 펄스 트레인들의 형태의 송신 신호들을 초래할 수도 있고, 여기서,

는

가 임계치 이하인 인스턴트들에 대응한다.

상위-임계치 임계치 양자화기들로, 고속 네거티브 값의 변화들을 갖는 입력 신호들을 처리하기 위해 다수의 하위-임계치 임계치들이 도입될 수 있고, 여기서,

이다.

차분 신호는

를 통해 양자화된 차분 신호에 맵핑된다.

이는

형태의 송신 신호들을 초래하고, 여기서,

이다. 타임 인스턴트들

은

가 임계치들 이하인 인스턴트들에 대응한다.

(예컨대, 도 10 에 도시된) 양측형 양자화기는 최소치 또는 최대치를 가지지 않을 수도 있는 신호들을 인코딩할 수도 있다. 양측형 양자화기들은 증가하는 및 감소하는 양방의 값의 임계치들을 가질 수도 있다. 이러한 양자화기들은 한정되지 않는 그리고 요망되는 경우에 상위-임계치 및/또는 하위-임계치인 신호들의 양자화를 지원할 수 있다. 양측형 단일-임계치-쌍 양자화기가 도 10 에 도시된다.

차분 신호는

이도록

를 통해 양자화된 차분 신호에 맵핑된다. 이 양자화기는 바이폴라 펄스 트레인들의 형태의 송신 신호들을 초래한다:

여기서,

이다. 타임 인스턴트들

는

가 포지티브-값 임계치 이상 또는 네거티브-값 임계치 이하 중 어느 일방인 인스턴트들에 대응한다.

인 고속 변경 입력 신호들을 처리하기 위해 다수의 임계치 쌍들이 도입될 수 있다. 양측형 더블-임계치-쌍 양자화기의 예가 이하 설명된다.

차분 신호는

이도록

를 통해 양자화된 차분 신호에 맵핑된다. 양자화기는 바이폴라 펄스 트레인들의 형태의 송신 신호들을 초래하고:

여기서,

이다. 타임 인스턴트들

는

양자화기 (420) 가 단측형인 경우에, 재구성 필터 (424) 는 감쇠 필터일 수도 있다. 비-감쇠 재구성 필터는 상위-임계치 양자화기들에 대해 단조 증가하거나 하위-임계치 양자화기들에 대해 단조 감소하는 것 중 어느 일방인 재구성 신호들 (426) 을 초래할 수도 있다. 양자화기 (420) 가 양측형인 경우에, 감쇠 또는 비-감쇠 중 어느 일방의 재구성 필터들 (424) 이 사용될 수도 있다. 감쇠 재구성 필터 (424) 는 연속-값들 또는 이산-값들을 가질 수도 있다.

비-감쇠 재구성 필터는 임펄스 응답에 대해 취할 수도 있고:

여기서, 스케일링 팩터 1/a 는 송신 (또는 수신) 신호에서 팩터를 제거하기 위해 적용될 수도 있고, 스케일링 팩터 Δ 는 양자화기에 의해 정의되는 양 매칭에 의해 입력 신호를 트래킹하기 위해 사용될 수도 있다. 일부 양태들에서,

이도록 Δ = a = 1 이다.

일부 구성들에서, 연속-값의 임펄스 응답을 갖는 임의의 감쇠 필터가 사용될 수도 있다. 예를 들어, 신호 (예컨대, 입력 신호) 가 0 으로 줄어들면서 내려갈 때 임의의 감쇠 필터가 사용될 수도 있다. 일부 양태들에서, 재구성 필터는 입력 신호 타입의 감쇠 거동에 기초하여 선택될 수도 있다. 예를 들어, 고속 감쇠 입력 신호들에 대해, 제로로의 고속 감쇠들을 갖는 재구성 필터들이 사용될 수도 있다. 그 외의 경우에, 느린 감쇠들을 갖는 재구성 필터들이 사용될 수도 있다. 고속 상승들을 갖는 신호들에 대해, 고속 상승들을 갖는 재구성 필터들이 채용될 수도 있다. 그 외의 경우에, 느린 상승들을 갖는 재구성 필터들이 사용될 수 있을 것이다.

단순 감쇠 재구성 필터는 감쇠 지수형이고:

여기서,

는 감쇠 시간 상수를 나타내고, 여기서,

는

인 경우에

이고 그 외의 경우에

이도록 단위-스텝 함수를 나타낸다.

일부 양태들에서, 더블 지수형을 갖는 재구성 필터가 사용될 수도 있다. 예를 들어, 갑작스런 점프라기보다는 부드러운 상승에 대해, 더블 지수형 필터는

에 의해 주어질 수도 있고, 여기서,

은 상승 시간 상수를 나타내고, 스케일링 계수

는

이고, 여기서,

는 더블 지수형의 피크 크기 (예컨대,

) 를 나타내고,

이다.

일부 양태들에서, 이산-값들을 갖는 감쇠 필터들이 채용될 수도 있다. 하나의 예에서, 재구성 필터는 균일하게 이격된 이산 값들을 갖는 선형 감쇠 계산 함수의 형태를 갖는다.

재구성 필터는 또한 각각의 이산 값들에 대해 비-균일하게 이격된 이산 값들 및 비-균일 지속기간들을 가질 수도 있다. 하나의 예에서, 감쇠 지수형의 이산-값 버전에 비길 수 있는 (1/2 의 팩터로) 텔레스코핑 방식으로 조정된 감소하는 스텝 사이즈들을 갖는 재구성 필터가 사용될 수도 있다.

또 다른 양태에서, 재구성 필터는 초기 상승 및 후속 감쇠를 가질 수도 있다. 실례로, 재구성 필터는 처음에 상승하고 그 다음에 더블 지수형의 이산-값 버전에 비길 수 있는 감쇠 계단 함수를 가질 수도 있다.

채널 (410) 이 이상적인 (즉, 손실들 또는 노이즈를 갖지 않는) 경우에, 디코더 (412) 는

이도록 송신 신호 (406) 에 대해 동등한 수신 신호 (414) 를 본다.

한정된 신호들을 인코딩하기 위한 APDM 및 단측형 양자화기들로, 재구성 신호 (또는 필터 임펄스 응답) 는 일반적으로 제로로 향하는 경향이 있다. 그렇지 않은 경우에, 신호 인코딩은 가능하지 않을 수도 있다. 예를 들어, 단위-스텝 함수로 설정된 상위-임계치 양자화기 및 재구성 필터를 갖는 APDM 은 오직 시간과 함께 증가하는 신호들만을 인코딩할 수도 있고 시간과 함께 감소도 하는 신호들은 인코딩하지 않을 수도 있다. 다른 한편, 충분히 빨리 제로로 향하는 경향이 있는 응답을 갖는 재구성 필터는 감쇠도 하는 신호들을 인코딩할 수도 있다.

디코더 (412) 는 (재구성 필터 (424) 와 유사한) 재구성 필터, 반전 필터, 및 평활화 필터 (432) (예컨대, 안티-에일리어싱 필터 (AAF)) 를 포함할 수도 있고, 이들은, 일부 양태들에서, 상이한 순서로 구성 및/또는 결합될 수도 있다.

본 개시의 APM (400) 에서, 임펄스 응답에 대해 추정된 수치적 솔루션 보다는 디코더 (412) 에 대한 명백한 솔루션이 존재한다.

도 5 는 본 개시의 양태들에 따라, 단위-스텝 함수 임펄스 응답을 갖는 재구성 필터를 이용한 예시적인 다중 임계치 양자화 접근법을 나타내는 그래프 (500) 이다. 도 5 를 참조하면, 변화하는 입력 신호 y(t) 는 상이한 타임 인스턴스들에서 여러 임계치들 (예컨대, 502a, 502b, 502c, 및 502d) 을 교차한다. 입력 신호 y(t) 가 임계치를 교차함에 따라, 교차의 타임 인스턴스들 (예컨대, T_n[1] - T_n[6]) 에서 입력 신호의 샘플링을 트리거하는 레벨-교차 이벤트가 일어난다. 즉, 입력 신호가 시간들 T_n[1] 내지 T_n[6] 에서 여러 임계치들을 교차할 때 입력 신호 y(t) 는 양자화된 신호

가 된다. 임계 교차들 중 하나가 검출되지 않는 경우에, 양자화된 신호는 에러에 있을 것이고, 비-감쇠 재구성 필터 (424) 는 양자화된 신호를 입력 신호에 리턴하지 않을 것이므로, 그 에러는 교정가능하지 않을 것이다.

도 6 은 본 개시의 일 양태에 따른 예시적인 APM (600) 을 나타내는 블록도이다. 예시적인 APM (600) 은 인코더 (602) 및 디코더 (604) 를 포함할 수도 있다. 인코더 (602) 는 프리-필터 (608) (예컨대, 시그마 필터) 및 비동기식 델타 변조기 (ADM) (610) 를 포함한다. ADM (610) 은 상위-임계치 양자화기 (612), 펄스 발생기 (622), 및 재구성 필터 (616) 를 포함한다.

인코더 (602) 는 입력 신호 z(t) 를 수신한다. 입력 신호는 프리-필터 (608) 를 통해 필터링될 수도 있고, ADM (610) 에 공급될 수도 있다. 필터링된 입력 신호 y(t) 는 합산기 (428) 에 공급된다. 합산기는 상위-임계치 양자화기 (612) 에 제공되는 차분 신호 e(t) 를 생성한다. 도 6 의 예에서, 상위-임계치 양자화기 (612) 는 단일 임RPcl로 구성된다. 하지만, 상술한 바와 같이, 추가적인 임계치들이 또한 포함될 수도 있다.

차분 신호 (e(t)) 가 신호 임계치 레벨을 교차할 때, 양자화기는 양자화된 신호를 펄스 발생기에 공급하고, 이 펄스 발생기는 다시 펄스들 (s(t)) (예컨대, 스파이크들) 을 발생시킨다. 생성된 펄스들 (s(t)) 은 채널 (606) 을 통해 디코더 (604) 에 송신될 수도 있다. 일부 양태들에서, 송신된 펄스들은 포지티브 값의 변화들일 수도 있다. 주목할만 하게도, 펄스들은 이벤트 기초로 (예컨대, 차분 신호가 임계 레벨에 도달할 때) 송신되고, 따라서, APM 은 클럭의 이용 없이 동작될 수도 있다. 이에 따라, APM 은 유익하게도 연산 복잡성 및 전력 소모에서의 감소를 제공할 수도 있다.

생성된 펄스들은 또한 재구성 필터 (616) (h(t)) 에 제공되고, 이 재구성 필터는 재구성된 입력 신호

를 생성한다. 재구성된 입력 신호는 다시 ADM (610) 에 피드백 (feedback) 으로서 공급되고, 차분 신호 e(t) 를 계산하기 위해 사용된다.

디코더 (604) 는 재구성 필터 (616), 반전 필터 (618), 및 평활화 필터 (620) 를 포함한다. 평활화 필터 (620) 는 예를 들어 안티-에일리어싱 필터일 수도 있다. 평활화 필터 (620) 는 입력 신호의 양자화 동안 양자화기 (612) 에 의해 도입된 고조파들을 감소시킬 수도 있다.

도 7 은 본 개시의 양태들에 따른, 상위-임계치 양자화기를 갖는 예시적인 APM 의 동작을 나타내는 그래프들을 도시한다. 도 7 의 위쪽 그래프 (700) 에서, 정현파 입력 신호 (702) 는 재구성 신호 (704) 와 중첩된다. 입력 신호 y(t) 는, 예를 들어,

에 의해 주어진 포지티브 값의 사인 곡선의 형태를 취할 수도 있다.

재구성 신호

(704) 는 예를 들어 식 (22) 에서 제공된 것과 같은 더블 지수형 재구성 필터를 통해 생성될 수도 있다.

가운데 그래프 (710) 는 입력 신호 (702) 및 재구성 신호 (704) 에 기초하여 계산된 차분 신호 e(t) (712) 를 나타낸다. 이 예에서, 상위-임계치 양자화기는 단일 임계치 (

) 를 포함하고, 이는 라인 (714) 에 의해 나타난다. 차분 신호 (712) 가 임계치 (714) 에 도달할 때, 양자화된 차분 신호가 생성되고 펄스 발생기 (예컨대, 622) 에 제공된다. 아래쪽 그래프 (720) 에서, 펄스 발생기에 의해 생성된 펄스들이 나타난다. 이와 같이, 차분 신호 (712) 가 임계치에 도달할 때, 펄스 발생기는 펄스 (722) 의 형태로 대응하는 송신 신호를 생성한다.

도 8 은 본 개시의 양태들에 따른 예시적인 APM (800) 을 나타내는 블록도이다. APM (800) 은 도 6 에서 도시된 것들과 유사한 엘리먼트들 및 컴포넌트들을 포함한다. 주목할만하게도, APM (800) 은 하위-임계치 양자화기 (820) 를 포함한다. 양자화기 (820) 는 단일 임계치를 포함한다. 물론 상술한 바와 같이, 추가적인 임계 값들이 또한 사용될 수 있을 것이다.

이 예시적인 APM (800) 에서, 양자화기 (820) 는 네거티브 값인 송신 펄스들을 생성하기 위해 차분 신호 e(t) 에서의 네거티브 변화들을 인코딩한다. 일부 양태들에서, 포지티브 값의 송신 펄스들은 네거티브 값으로 임계 값을 설정함으로써 생성될 수도 있고, 재구성 필터 h(t) 는 아래로부터 제로로 좁아지는 네거티브 값의 임펄스 함수로 설정될 수도 있다.

도 9 는 본 개시의 양태들에 따른, 하위-임계치 양자화기를 갖는 예시적인 APM 의 동작을 나타내는 그래프들을 도시한다. 도 9 의 위쪽 그래프 (900) 에서, 정현파 입력 신호 (902) 는 재구성 신호 (904) 와 중첩된다. 입력 신호 y(t) 는, 예를 들어,

에 의해 주어진 네거티브 값의 사인 곡선의 형태를 취할 수도 있다.

재구성 신호

(904) 는 예를 들어 식 (22) 에서 제공된 것과 같은 더블 지수형 재구성 필터를 통해 생성될 수도 있다.

가운데 그래프 (910) 는 입력 신호 (902) 및 재구성 신호 (904) 에 기초하여 계산된 차분 신호 e(t) (912) 를 나타낸다. 이 예에서, 하위-임계치 양자화기는 단일 임계치 (-

) 를 포함하고, 이는 라인 (914) 에 의해 나타난다. 차분 신호 (912) 가 임계치 (914) 에 도달할 때, 양자화된 차분 신호가 생성되고 펄스 발생기 (예컨대, 622) 에 제공된다. 아래쪽 그래프 (920) 에서, 펄스 발생기에 의해 생성된 펄스들의 출력 트레인이 나타난다. 이와 같이, 차분 신호 (912) 가 임계치에 도달할 때, 펄스 발생기는 펄스 (922) 의 형태로 대응하는 송신 신호를 생성한다. 이 예에서, 재구성된 신호

(904) 및 임펄스 함수들 (예컨대, 922) 의 출력 트레인은 네거티브 값이고, 이는 네거티브 값의 입력 신호 y(t) (902) 의 트래킹 (tracking) 을 가능하게 한다.

도 10 은 본 개시의 양태들에 따른 예시적인 APM (1000) 을 나타내는 블록도이다. APM (1000) 은 도 6 에서 도시된 것들과 유사한 엘리먼트들 및 컴포넌트들을 포함한다. 도 10 의 예에서, APM (1000) 은 양측형 양자화기 (1020) 를 포함한다. 양측형 양자화기들에 있어서, 송신 펄스들은 포지티브 값 또는 네거티브 값 중 어느 일방일 수 있고 이는 바이폴라 송신 신호들을 초래한다. 일부 양태들에서, 감쇠 재구성 필터의 추가적인 특징은 (입력 신호가 포지티브이고 감쇠할 때) 상방으로부터 또는 (입력 신호가 네거티브이고 제로를 향해 감쇠할 때) 하방으로부터 중 어느 일방으로부터 제로를 향한 감쇠들을 용이하게 할 수 있다. 이와 같이, 이러한 APM (1000) 의 한 가지 잠재적인 애플리케이션은 포지티브 및 네거티브 양방의 값의 구역들에서 초음파 신호 크기의 지수적 감쇠를 갖는 초음파 애플리케이션들에서이다.

(단위-스텝 함수 대신에) 감쇠-타입 재구성 필터를 이용하는 추가적인 이익은 잘못된 검출 또는 놓친 송신들에 대해 제공된다. 이들 경우들에서, 디코더에서의 검출 에러의 효과는 오직 재구성 필터 응답의 지속시간에 대해서만 지속된다. 단위-스텝 함수의 경우에서, 에러는 무한하게 (또는 시스템의 리셋이 발생할 때까지) 지속되는 반면, 유한 지속기간 필터 응답들 또는 무한 지속기간들을 갖는 것들에 대해, 하지만, 에너지의 대부분 (예컨대, 99%) 이 (감쇠하는 지수형 함수와 같은) 유한 지속기간을 갖는 경우에, 에러는 유한한 시간 동안 유효하게 지속된다.

예를 들어, 입력 신호가 포지티브 영역에 있는 경우에, 감쇠 필터 및 네거티브-값 송신 펄스들의 결합은 재구성된 신호 값을 제로를 향해 감소시킨다. 반면, 비-감쇠 재구성 필터의 경우, 오직 네거티브 송신 펄스들만이 재구성 신호를 낮추는 것이 가능할 것이다. 오직 포지티브 값의 송신 펄스만이 재구성된 신호를 위쪽으로 밀어올린다. 마찬가지로, 입력 신호가 네거티브 영역에 있는 경우에, 감쇠 필터 및 포지티브-값 송신 펄스들의 결합은 재구성된 신호 값을 제로를 향해 증가시킨다. 오직 네거티브 값의 송신 펄스만이 재구성된 신호를 제로로부터 멀리 아래쪽으로 밀어내린다.

도 11 은 본 개시의 양태들에 따른, 양측형 양자화기를 갖는 예시적인 APM 의 동작을 나타내는 그래프들을 도시한다. 도 11 의 위쪽 그래프 (1100) 에서, 정현파 입력 신호 (1102) 는 재구성 신호 (1104) 와 중첩된다. 입력 신호 y(t) 는, 예를 들어,

재구성 신호

(1104) 는 예를 들어 식 (22) 에서 제공된 것과 같은 더블 지수형 재구성 필터를 통해 생성될 수도 있다. 특히, 재구성된 신호는 제로를 향해 감쇠된다.

가운데 그래프 (1110) 는 입력 신호 (1102) 및 재구성 신호 (1104) 에 기초하여 계산된 차분 신호 e(t) (1112) 를 나타낸다. 이 예에서, 양측형 양자화기는 제 1 임계치 (

) 및 제 2 임계치 (-

) 를 포함하고, 이는 라인들 (1114 및 1116) 에 의해 각각 보여진다. 같은 절대 값을 갖는 것으로 나타냈지만, 임계치들은 -Δ/2 및 Δ/2 에 제한되지 않는다. 예를 들어, 임계치들은 차분적으로 설정될 수도 있고 (예컨대, -Δ/2, Δ) 또는 차분 값으로 설정될 수도 있다 (예컨대, -Δ,Δ). 또한, 일방 또는 양방 측들은 또한 요망되는 경우에 다수의 임계치들로 구성될 수도 있다. 차분 신호 (1112) 가 임계치 (1114) 에 도달할 때, 양자화된 차분 신호가 생성되고 펄스 발생기 (예컨대, 622) 에 제공된다. 유사하게, 차분 신호 (1112) 가 제 2 임계치 (1116) 에 도달할 때, 양자화된 차분 신호가 생성되고 펄스 발생기 (예컨대, 622) 에 제공된다.

아래쪽 그래프 (1120) 에서, 펄스 발생기에 의해 생성된 펄스들의 출력 트레인이 나타난다. 이와 같이, 차분 신호 (1112) 가 임계치 (예컨대, 1114 및 1116) 에 도달할 때, 펄스 발생기는 펄스 (1122) 의 형태로 대응하는 송신 신호를 생성한다. 이 예에서, 재구성된 신호

(1104) 및 임펄스 함수들 (예컨대, 1122) 의 출력 트레인은 바이폴라이다. 즉, 하위-임계치 (도 6) 또는 상위-임계치 양자화된 (도 8) 접근법들 중 어느 일방에 반해, 이 예시적인 구성에서, APM 은 포지티브 및 네거티브 양방의 송신 신호들을 생성한다. 따라서, 신호 레벨에서의 변화들은 재구성 필터의 감쇠 특징 및 포지티브 및 네거티브 송신 신호들 양자에 의해 관리된다.

도 12 는 본 개시의 양태들에 따른 예시적인 APM (1200) 을 나타내는 블록도이다. 도 4 에 나타낸 APM (400) 에 반해, 프리-필터 g(t) 및 재구성 필터 h(t) 는, h(t) = g(t) 일 때, 선형성으로 인해 가산기 후로 이동될 수 있다. 또한, 디코더에서, h(t) 는 g(t) 와 동일하기 때문에, 재구성 필터와 반전 필터는 서로 상쇄시켜 (예컨대,

) 오직 평활화 필터만 남긴다. 이와 같이, APM 이 입력 신호 재구성 없이 동작되기 때문에, 입력 신호 z(t) 와 출력 신호 s(t) 의 비교를 위한 시간이 감소될 수도 있다.

도 13 은 본 개시의 양태들에 따른 리셋 메커니즘을 포함하는 예시적인 APM (1300) 을 나타내는 블록도이다. 도 13 에서 도시된 바와 같이, 도 4 에 도시된 것과 유사한 엘리먼트들 및 컴포넌트들을 포함하는 APM (1300) 은 리셋 입력들 (예컨대, s_reset 및 r_reset) 을 수신하도록 더 구성된다. s_reset 입력은, 활성화될 때 (예컨대, 특정 기간에 대해 1 로 설정될 때), 인코더에서 프리-필터 (예컨대, 416), 로컬 재구성 필터 (예컨대, 424) 및 펄스 발생기 (예컨대, 422) 의 콘텐츠 및/또는 메모리를 클리어한다. 예를 들어, 재구성 필터가 저항기-커패시터 (RC) 회로의 형태의 단일 감쇠 지수형인 경우에, 커패시터는 쇼트되어 그것의 임의의 전하를 클리어할 수도 있다. r_reset 입력은, 활성화될 때, 디코더 (412) 에서 재구성 필터 (h(t)), 반전 프리-필터 및 평활화 필터의 콘텐츠 및/또는 메모리를 클리어한다.

도 14 는 본 개시의 일 양태에 따른, 신호 처리를 위한 방법 (1400) 을 나타낸다. 블록 (1402) 에서, 입력 신호는 하나 이상의 포지티브 임계 값들 및 하나 이상의 네거티브 임계 값들과 비교된다. 일부 양태들에서, 입력 신호는 임계치들과 비교되기 전에 프리-필터 (예컨대, 시그마 필터) 를 거칠 수도 있다.

블록 (1404) 에서, 비교에 기초하여 출력 신호가 생성된다. 블록 (1406) 에서, 출력 신호는 재구성 신호를 형성하기 위해 재구성 필터 내로 피드백된다. 일부 양태들에서, 재구성 필터는 감쇠 재구성 필터일 수도 있다. 블록 (1408) 에서, 재구성 신호는 입력 신호와 결합된다.

도 15 는 본 개시의 일 양태에 따른, 신호 처리를 위한 방법 (1500) 을 나타낸다. 블록 (1502) 에서, 입력 신호는 하나 이상의 임계 값들과 비교된다. 일부 양태들에서, 입력 신호는 임계치들과 비교되기 전에 프리-필터 (예컨대, 시그마 필터) 를 거칠 수도 있다.

블록 (1504) 에서, 비교에 기초하여 출력 신호가 생성된다. 블록 (1506) 에서, 출력 신호는 재구성 신호를 형성하기 위해 감쇠 재구성 필터 내로 피드백된다. 재구성 필터는 단일 감쇠 지수형 이외의 것이다. 블록 (1508) 에서, 재구성 신호는 입력 신호와 결합된다.

상술한 방법들의 다양한 동작들은 대응하는 기능들을 수행할 수 있는 임의의 적합한 수단에 의해 수행될 수도 있다. 본 개시의 양태에 따른 디바이스는 입력 신호를 하나 이상의 포지티브 임계 값들 및 하나 이상의 네거티브 임계 값들과 비교하는 수단을 포함한다. 비교하는 수단은, 예를 들어, 인코더 (14), 양자화기 (420), 양자화기 (1020), 및 양자화기 (1320) 일 수도 있다. 이러한 디바이스는 또한, 그 비교에 기초하여 출력 신호를 생성하는 수단을 포함한다. 이 생성하는 수단은, 예를 들어, 도 4 에서 도시된 바와 같은 신호 발생기 (422) 일 수도 있다. 이러한 디바이스는 또한, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 감쇠하는 재구성된 신호를 형성하는 수단을 포함한다. 피드백 수단은, 예를 들어, 도 4 에 도시된 바와 같은 재구성 필터 (424) 를 포함할 수도 있다. 디바이스는 또한, 감쇠하는 재구성된 신호를 입력 신호와 결합하는 수단을 포함한다. 결합하는 수단은 도 4 에 도시된 바와 같은 합산 블록 (가산기 (428)) 일 수도 있다. 다른 디바이스들이 설명된 수단의 기능들을 수행할 수도 있다. 수단은 비제한적으로 회로, 애플리케이션 특정 집적 회로 (ASIC), 또는 프로세서를 포함하는 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들) 및/또는 모듈(들)을 포함할 수도 있다. 일반적으로, 도면들에서 예시된 동작들이 존재하는 경우에, 그들 동작들은 유사한 넘버링을 갖는 대응하는 상대 수단-플러스-기능 컴포넌트들을 가질 수도 있다.

다른 구성에서, 본 개시의 양태에 따른 디바이스는 입력 신호를 하나 이상의 임계 값들과 비교하는 수단을 포함한다. 비교하는 수단은, 예를 들어, 인코더 (14), 양자화기 (420), 양자화기 (612), 양자화기 (820), 양자화기 (1020), 및 양자화기 (1320) 일 수도 있다. 이러한 디바이스는 또한, 그 비교에 기초하여 출력 신호를 생성하는 수단을 포함한다. 이 생성하는 수단은, 예를 들어, 도 4 에서 도시된 바와 같은 신호 발생기 (422) 일 수도 있다. 이러한 디바이스는 또한, 출력 신호를 감쇠 재구성 필터 내로 피드백하여 감쇠하는 재구성된 신호를 형성하는 수단을 포함한다. 피드백 수단은, 예를 들어, 도 4 에 도시된 바와 같은 재구성 필터 (424) 를 포함할 수도 있다. 디바이스는 또한, 감쇠하는 재구성된 신호를 입력 신호와 결합하는 수단을 포함한다. 결합하는 수단은 도 4 에 도시된 바와 같은 합산 블록 (가산기) 일 수도 있다. 다른 디바이스들이 설명된 수단의 기능들을 수행할 수도 있다. 수단은 비제한적으로 회로, 애플리케이션 특정 집적 회로 (ASIC), 또는 프로세서를 포함하는 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들) 및/또는 모듈(들)을 포함할 수도 있다. 일반적으로, 도면들에서 예시된 동작들이 존재하는 경우에, 그들 동작들은 유사한 넘버링을 갖는 대응하는 상대 수단-플러스-기능 컴포넌트들을 가질 수도 있다.

선택적으로, 디코더 (412) 는, 그것이 수신 신호 (414) 를 수신할 때, 인코더 (402) 에 신호를 에코하거나 그 외에 리턴, 예컨대, 역 채널 상에서 "확인응답 (Acknowledgment)" 할 수 있다. 확인응답은 미리결정된 또는 주기적 시간 양 (예컨대, > 2 초) 동안 신호를 수신하지 않는 주기 (즉, 침묵) 후에 제 1 수신 신호 (414) 에 대해서만 동작하도록 구성될 수도 있다. 확인응답 신호는 또한 인코더 (402) 에 의해 요청될 수도 있다.

임계치들 Δ 은 원하는 레벨의 정확도 ("재구성 에러" 로서도 지칭됨) 를 위해 조정하기 위해 인코더 (402) 및 디코더 (412) 에 의해 변화될 수 있다. 임계치들이 더 큰 값들로 설정되는 경우에, 입력 신호 (404) 와 출력 신호 (408) 사이에 더 작은 상관이 존재할 것이다. 임계 값들은 또한 인코더 (402) 와 디코더 (412) 사이에 오버헤드 시그널링 메시지를 통해 교환될 수도 있다.

출력 신호는 또한 이벤트 (임계치 교차) 의 타임-스탬프 정보 및/또는 어느 임계치가 입력 신호에 의해 교차되었는지를 포함할 수도 있는 어드레스 이벤트 표현 (address event representation; AER) 패킷의 형태일 수 있다. 예를 들어, 바이폴라 양자화기에서, 포지티브 또는 네거티브 임계치가 교차되었는지가 표시될 수 있다.

본 명세서에서 사용된 바와 같이, 용어 "결정하는 것" 은 매우 다양한 액션들을 포괄한다. 예를 들어, "결정하는 것" 은 계산하는 것, 연산하는 것, 프로세싱하는 것, 도출하는 것, 조사하는 것, 검색하는 것 (예를 들어, 표, 데이터베이스, 또는 다른 데이터 구조에서 검색하는 것), 확인하는 것 등을 포함할 수도 있다. 부가적으로, "결정하는 것" 은 수신하는 것 (예를 들어, 정보를 수신하는 것), 액세스하는 것 (예를 들어, 메모리 내 데이터에 액세스하는 것) 등을 포함할 수도 있다. 또한, "결정하는 것" 은 해결하는 것, 선택하는 것, 선출하는 것, 확립하는 것 등을 포함할 수도 있다.

본 명세서에서 사용된 바와 같이, 아이템들의 리스트 "중 적어도 하나"를 지칭하는 어구는 단일 멤버들을 포함하여 그 아이템들의 임의의 조합을 지칭한다. 일 예로서, "a, b, 또는 c 중 적어도 하나" 는 a, b, c, a-b, a-c, b-c, 및 a-b-c 를 커버하도록 의도된다.

본 개시와 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그램가능 게이트 어레이 신호 (FPGA) 또는 다른 프로그램가능 로직 디바이스 (PLD), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 그 프로세서는 임의의 상업적으로 입수가능한 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 기타 다른 구성물로서 구현될 수도 있다.

본 개시와 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들 양자의 조합에서 직접 구현될 수도 있다. 소프트웨어 모듈은, 당업계에 공지된 임의의 형태의 저장 매체에 상주할 수도 있다. 사용될 수도 있는 저장 매체의 일부 예들은 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 플래시 메모리, 소거가능 프로그램가능 판독 전용 메모리 (EPROM), 전기적 소거가능 프로그램 가능 판독 전용 메모리 (EEPROM), 레지스터들, 하드 디스크, 착탈가능 디스크, CD-ROM 등을 포함한다. 소프트웨어 모듈은 단일 명령 또는 다수의 명령들을 포함할 수도 있으며, 수개의 상이한 코드 세그먼트들에 걸쳐, 상이한 프로그램들 사이에, 및 다중의 저장 매체에 걸쳐 분산될 수도 있다. 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링될 수도 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다.

본 명세서에 개시된 방법들은 설명된 방법을 달성하기 위한 하나 이상의 단계들 또는 액션들을 포함한다. 그 방법 단계들 및/또는 액션들은 청구항들의 범위로부터 일탈함없이 서로 대체될 수도 있다. 즉, 단계들 또는 액션들의 특정 순서가 명시되지 않으면, 특정 단계들 및/또는 액션들의 순서 및/또는 그 사용은 청구항들의 범위로부터 일탈함없이 수정될 수도 있다.

설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 하드웨어에서 구현되면, 예시적인 하드웨어 구성은 디바이스에 프로세싱 시스템을 포함할 수도 있다. 프로세싱 시스템은 버스 아키텍처로 구현될 수도 있다. 버스는 프로세싱 시스템의 특정 어플리케이션 및 전체 설계 제약들에 의존하는 임의의 수의 상호접속 버스들 및 브리지들을 포함할 수도 있다. 버스는 프로세서, 머신 판독가능 매체들, 및 버스 인터페이스를 포함하는 다양한 회로들을 함께 링크시킬 수도 있다. 버스 인터페이스는, 다른 것들 중에서, 네트워크 어댑터를 버스를 통해 프로세싱 시스템에 접속시키는데 사용될 수도 있다. 네트워크 어댑터는 신호 프로세싱 기능들을 구현하는데 사용될 수도 있다. 소정 양태들에 대해, 사용자 인터페이스 (예를 들어, 키패드, 디스플레이, 마우스, 조이스틱 등) 가 또한 버스에 접속될 수도 있다. 버스는 또한, 당업계에 널리 공지되고 따라서 어떠한 추가로 설명되지 않을 타이밍 소스들, 주변기기들, 전압 레귤레이터들, 전력 관리 회로들 등과 같은 다양한 다른 회로들을 링크시킬 수도 있다.

프로세서는 버스를 관리하는 것, 및 컴퓨터 판독가능 매체 상에 저장된 소프트웨어의 실행을 포함한 일반 프로세싱을 책임질 수도 있다. 프로세서는 하나 이상의 범용 및/또는 특수목적 프로세서들로 구현될 수도 있다. 예들은 마이크로프로세서들, 마이크로 제어기들, DSP 프로세서들, 및 소프트웨어를 실행할 수 있는 다른 회로를 포함한다. 소프트웨어는, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 디스크립션 언어, 또는 기타 등등으로서 지칭되든 아니든, 명령들, 데이터, 또는 이들의 임의의 조합을 의미하도록 넓게 해석될 것이다. 머신 판독가능 매체들은, 예로서, 랜덤 액세스 메모리 (RAM), 플래시 메모리, 판독 전용 메모리 (ROM), 프로그램가능 판독 전용 메모리 (PROM), 소거가능 프로그램가능 판독 전용 메모리 (EPROM), 전기적으로 소거가능 프로그램가능 판독 전용 메모리 (EEPROM), 레지스터들, 자기 디스크들, 광학 디스크들, 하드 드라이브들, 또는 임의의 다른 적합한 저장 매체, 또는 이들의 임의의 조합을 포함할 수도 있다. 컴퓨터 판독가능 매체들은 컴퓨터 프로그램 제품으로 구현될 수도 있다. 컴퓨터 프로그램 제품은 패키징 재료를 포함할 수도 있다.

하드웨어 구현에 있어서, 머신-판독가능 매체들은 프로세서와는 분리된 프로세싱 시스템의 부분일 수도 있다. 하지만, 통상의 기술자가 용이하게 인식할 바와 같이, 머신-판독가능 매체들 또는 그 임의의 부분은 프로세싱 시스템 외부에 있을 수도 있다. 예로서, 머신-판독가능 매체들은 송신 라인, 데이터에 의해 변조된 캐리어파, 및/또는 디바이스로부터 분리된 컴퓨터 제품을 포함할 수도 있으며, 이들 모두는 버스 인터페이스를 통해 프로세서에 의해 액세스될 수도 있다. 대안적으로 또는 부가적으로, 머신-판독가능 매체들 또는 그 임의의 부분은, 캐시 및/또는 일반 레지스터 파일들로 있을 수도 있는 경우와 같이, 프로세서에 통합될 수도 있다. 논의된 다양한 컴포넌트들이 로컬 컴포넌트와 같은 특정 위치를 갖는 것으로 기재될 수도 있지만, 이들은 또한 소정 컴포넌트들이 분산된 컴퓨팅 시스템의 부분으로서 구성되는 것과 같은 다양한 방식들로 구성될 수도 있다.

프로세싱 시스템은 프로세서 기능을 제공하는 하나 이상의 마이크로프로세서들 및 머신-판독가능 매체들의 적어도 일부를 제공하는 외부 메모리를 갖는 범용 프로세싱 시스템으로서 구성될 수도 있고, 이들 모두는 외부 버스 아키텍처를 통해 다른 지원 회로와 함께 링크된다. 대안으로, 프로세싱 시스템은 본 명세서에 기재된 뉴럴 시스템들의 모델들 및 뉴런 모델들을 구현하기 위해 하나 이상의 뉴로모픽 프로세서들을 포함할 수도 있다. 또 다른 대안으로, 프로세싱 시스템은, 단일 칩으로 집적된 프로세서, 버스 인터페이스, 사용자 인터페이스, 지원 회로, 및 머신-판독가능 매체들의 적어도 일부를 갖는 주문형 집적회로 (ASIC) 로, 또는 하나 이상의 필드 프로그램가능 게이트 어레이들 (FPGA들), 프로그램가능 로직 디바이스들 (PLD들), 제어기들, 상태 머신들, 게이트형 로직, 이산 하드웨어 컴포넌트들, 또는 임의의 다른 적합한 회로, 또는 본 개시 전반에 걸쳐 설명된 다양한 기능을 수행할 수 있는 회로들의 임의의 조합으로 구현될 수도 있다. 통상의 기술자는 전체 시스템에 부과된 전체 설계 제약들 및 특정 어플리케이션에 의존하여 프로세싱 시스템에 대한 설명된 기능을 최상으로 구현할 수 있는 방법을 인식할 것이다.

머신 판독가능 매체들은 다수의 소프트웨어 모듈들을 포함할 수도 있다. 소프트웨어 모듈들은, 프로세서에 의해 실행될 경우, 프로세싱 시스템으로 하여금 다양한 기능들을 수행하게 하는 명령들을 포함한다. 소프트웨어 모듈들은 송신 모듈 및 수신 모듈을 포함할 수도 있다. 각각의 소프트웨어 모듈은 단일 저장 디바이스에 상주할 수도 있거나 또는 다수의 저장 디바이스들에 걸쳐 분산될 수도 있다. 예로서, 소프트웨어 모듈은 트리거링 이벤트가 발생할 때 하드 드라이브로부터 RAM 으로 로딩될 수도 있다. 소프트웨어 모듈의 실행 동안, 프로세서는 액세스 속도를 증가시키기 위해 명령들의 일부를 캐시에 로딩할 수도 있다. 그 후, 하나 이상의 캐시 라인들은 프로세서에 의한 실행을 위해 일반 레지스터 파일에 로딩될 수도 있다. 하기에서 소프트웨어 모듈의 기능을 참조할 경우, 그 소프트웨어 모듈로부터의 명령들을 실행할 때 그러한 기능은 프로세서에 의해 구현됨이 이해될 것이다.

소프트웨어에서 구현된다면, 그 기능들은 하나 이상의 명령들 또는 코드로서 컴퓨터 판독가능 매체 상으로 저장 또는 전송될 수도 있다. 컴퓨터 판독가능 매체는, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는, 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수도 있다. 한정이 아닌 예로서, 그러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 수록 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 부가적으로, 임의의 커넥션이 컴퓨터 판독가능 매체로 적절히 명명된다. 예를 들어, 동축 케이블, 광섬유 케이블, 꼬임쌍선, 디지털 가입자 라인 (DSL), 또는 적외선 (IR), 무선, 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 소프트웨어가 송신된다면, 동축 케이블, 광섬유 케이블, 꼬임쌍선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 본 명세서에서 사용된 바와 같이, 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루레이^® 디스크를 포함하며, 여기서, 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하지만 디스크(disc)들은 레이저들을 이용하여 데이터를 광학적으로 재생한다. 따라서, 일부 양태들에 있어서, 컴퓨터 판독가능 매체는 비-일시적인 컴퓨터 판독가능 매체 (예를 들어, 유형의 매체) 를 포함할 수도 있다. 부가적으로, 다른 양태들에 대해, 컴퓨터 판독가능 매체는 일시적인 컴퓨터 판독가능 매체 (예를 들어, 신호) 를 포함할 수도 있다. 상기의 조합들이 또한, 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.

따라서, 소정 양태들은, 본 명세서에서 제시된 동작들을 수행하기 위한 컴퓨터 프로그램 제품을 포함할 수도 있다. 예를 들어, 그러한 컴퓨터 프로그램 제품은 명령들이 저장된 (및/또는 인코딩된) 컴퓨터 판독가능 매체를 포함할 수도 있으며, 그 명령들은 본 명세서에서 설명된 동작들을 수행하기 위해 하나 이상의 프로세서들에 의해 실행가능하다. 소정 양태들에 대해, 컴퓨터 프로그램 제품은 패키징 재료를 포함할 수도 있다.

추가로, 본 명세서에서 설명된 방법들 및 기술들을 수행하는 모듈들 및/또는 다른 적절한 수단은, 적용가능할 때, 사용자 단말기 및/또는 기지국에 의해 다운로드되고/되거나 그렇지 않으면 획득될 수 있음을 인식해야 한다. 예를 들어, 그러한 디바이스는 서버에 커플링되어, 본 명세서에서 설명된 방법들을 수행하는 수단의 전송을 용이하게 할 수 있다. 대안적으로, 본 명세서에서 설명된 다양한 방법들은 저장 수단 (예를 들어, RAM, ROM, 컴팩트 디스크 (CD) 또는 플로피 디스크와 같은 물리적 저장 매체 등) 을 통해 제공될 수 있어서, 그 저장 수단을 디바이스에 커플링 또는 제공할 시, 사용자 단말기 및/또는 기지국이 다양한 방법들을 획득할 수 있다. 더욱이, 본 명세서에서 설명된 방법들 및 기술들을 디바이스에 제공하기 위한 임의의 다른 적합한 기술이 활용될 수 있다.

청구항들은 상기 예시된 정확한 구성 및 컴포넌트들에 한정되지 않음을 이해해야 한다. 다양한 수정들, 변경들 및 변이들이 청구항들의 범위로부터 일탈함없이, 상기 설명된 방법들 및 장치의 배열, 동작 및 상세들에서 행해질 수도 있다.

Claims

신호 처리 방법으로서,
입력 신호를 적어도 하나의 포지티브 임계 값 및 적어도 하나의 네거티브 임계 값과 비교하는 단계;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하는 단계;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 단계; 및
상기 재구성된 신호를 상기 입력 신호와 결합하는 단계를 포함하는, 신호 처리 방법.
제 1 항에 있어서,
상기 출력 신호를 생성하는 단계는, 상기 입력 신호가 상기 적어도 하나의 포지티브 임계 값 또는 상기 적어도 하나의 네거티브 임계 값과 교차할 때 상기 출력 신호를 생성하는 단계를 포함하는, 신호 처리 방법.
제 1 항에 있어서,
상기 생성하는 단계는 뉴럴 네트워크에서 수행되는, 신호 처리 방법.
제 1 항에 있어서,
상기 출력 신호를 디코딩하는 단계를 더 포함하는, 신호 처리 방법.
제 4 항에 있어서,
상기 출력 신호를 디코딩하는 단계는,
상기 출력 신호를 감쇠 필터 내로 입력하여 디코딩된 신호를 형성하는 단계; 및
상기 디코딩된 신호를 적어도 상기 입력 신호 만큼 넓은 대역폭을 갖는 필터로 필터링하는 단계를 포함하는, 신호 처리 방법.
제 5 항에 있어서,
인코더에서 상기 입력 신호를 프리-필터링하는 단계, 및 디코더에서 상기 출력 신호를 역으로 프리-필터링하는 단계를 더 포함하는, 신호 처리 방법.
제 1 항에 있어서,
상기 출력 신호는 어드레스 이벤트 표현 (address event representation; AER) 패킷을 더 포함하는, 신호 처리 방법.
제 7 항에 있어서,
상기 AER 패킷은, 타임 스탬프 정보, 및 상기 입력 신호에 의해 교차되는 임계치의 표시 중 적어도 하나를 포함하는, 신호 처리 방법.
신호 처리 방법으로서,
입력 신호를 적어도 하나의 임계 값과 비교하는 단계;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하는 단계;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 단계; 및
상기 재구성된 신호를 상기 입력 신호와 결합하는 단계를 포함하고,
상기 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것인, 신호 처리 방법.
제 9 항에 있어서,
상기 출력 신호를 생성하는 단계는, 상기 입력 신호가 상기 적어도 하나의 임계 값과 교차할 때 상기 출력 신호를 생성하는 단계를 포함하는, 신호 처리 방법.
제 9 항에 있어서,
상기 생성하는 단계는 뉴럴 네트워크에서 수행되는, 신호 처리 방법.
제 9 항에 있어서,
상기 출력 신호를 디코딩하는 단계를 더 포함하는, 신호 처리 방법.
제 12 항에 있어서,
상기 출력 신호를 디코딩하는 단계는,
상기 출력 신호를 감쇠 필터 내로 입력하여 디코딩된 신호를 형성하는 단계; 및
상기 디코딩된 신호를 적어도 상기 입력 신호 만큼 넓은 대역폭을 갖는 필터로 필터링하는 단계를 포함하는, 신호 처리 방법.
제 13 항에 있어서,
인코더에서 상기 입력 신호를 프리-필터링하는 단계, 및 디코더에서 상기 출력 신호를 역으로 프리-필터링하는 단계를 더 포함하는, 신호 처리 방법.
제 9 항에 있어서,
상기 출력 신호는 어드레스 이벤트 표현 (address event representation; AER) 패킷을 더 포함하는, 신호 처리 방법.
제 15 항에 있어서,
상기 AER 패킷은, 타임 스탬프 정보, 및 상기 입력 신호에 의해 교차되는 임계치의 표시 중 적어도 하나를 포함하는, 신호 처리 방법.
신호 처리를 위한 장치로서,
상기 장치는,
메모리; 및
상기 메모리에 커플링된 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는,
입력 신호를 적어도 하나의 포지티브 임계 값 및 적어도 하나의 네거티브 임계 값과 비교하고;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하며;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하고; 그리고
상기 재구성된 신호를 상기 입력 신호와 결합하도록 구성되는, 신호 처리를 위한 장치.
제 17 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 상기 입력 신호가 상기 적어도 하나의 포지티브 임계 값 또는 상기 적어도 하나의 네거티브 임계 값과 교차할 때 상기 출력 신호를 생성하도록 구성되는, 신호 처리를 위한 장치.
제 17 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 뉴럴 네트워크에서 상기 출력 신호를 생성하도록 구성되는, 신호 처리를 위한 장치.
제 17 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 상기 출력 신호를 디코딩하도록 구성되는, 신호 처리를 위한 장치.
제 20 항에 있어서,
상기 적어도 하나의 프로세서는 또한,
상기 출력 신호를 감쇠 필터 내로 입력하여 디코딩된 신호를 형성하고; 그리고
상기 디코딩된 신호를 적어도 상기 입력 신호 만큼 넓은 대역폭을 갖는 필터로 필터링하도록 구성되는, 신호 처리를 위한 장치.
제 21 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 인코더에서 상기 입력 신호를 프리-필터링하고, 디코더에서 상기 출력 신호를 역으로 프리-필터링하도록 구성되는, 신호 처리를 위한 장치.
제 17 항에 있어서,
상기 출력 신호는 어드레스 이벤트 표현 (address event representation; AER) 패킷을 더 포함하는, 신호 처리를 위한 장치.
제 23 항에 있어서,
상기 AER 패킷은, 타임 스탬프 정보, 및 상기 입력 신호에 의해 교차되는 임계치의 표시 중 적어도 하나를 포함하는, 신호 처리를 위한 장치.
신호 처리를 위한 장치로서,
상기 장치는,
메모리; 및
상기 메모리에 커플링된 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는,
입력 신호를 적어도 하나의 임계 값과 비교하고;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하며;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하고; 그리고
상기 재구성된 신호를 상기 입력 신호와 결합하도록 구성되고,
상기 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것인, 신호 처리를 위한 장치.
제 25 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 상기 입력 신호가 상기 적어도 하나의 임계 값과 교차할 때 상기 출력 신호를 생성하도록 구성되는, 신호 처리를 위한 장치.
제 25 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 뉴럴 네트워크에서 상기 출력 신호를 생성하도록 구성되는, 신호 처리를 위한 장치.
제 25 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 상기 출력 신호를 디코딩하도록 구성되는, 신호 처리를 위한 장치.
제 28 항에 있어서,
상기 적어도 하나의 프로세서는 또한,
상기 출력 신호를 감쇠 필터 내로 입력하여 디코딩된 신호를 형성하고; 그리고
상기 디코딩된 신호를 적어도 상기 입력 신호 만큼 넓은 대역폭을 갖는 필터로 필터링하도록 구성되는, 신호 처리를 위한 장치.
제 29 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 인코더에서 상기 입력 신호를 프리-필터링하고, 디코더에서 상기 출력 신호를 역으로 프리-필터링하도록 구성되는, 신호 처리를 위한 장치.
제 25 항에 있어서,
상기 출력 신호는 어드레스 이벤트 표현 (address event representation; AER) 패킷을 더 포함하는, 신호 처리를 위한 장치.
제 31 항에 있어서,
상기 AER 패킷은, 타임 스탬프 정보, 및 상기 입력 신호에 의해 교차되는 임계치의 표시 중 적어도 하나를 포함하는, 신호 처리를 위한 장치.
신호 처리를 위한 장치로서,
입력 신호를 적어도 하나의 포지티브 임계 값 및 적어도 하나의 네거티브 임계 값과 비교하는 수단;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하는 수단;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 수단; 및
상기 재구성된 신호를 상기 입력 신호와 결합하는 수단을 포함하는, 신호 처리를 위한 장치.
신호 처리를 위한 장치로서,
입력 신호를 적어도 하나의 임계 값과 비교하는 수단;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하는 수단;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하는 수단; 및
상기 재구성된 신호를 상기 입력 신호와 결합하는 수단을 포함하고,
상기 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것인, 신호 처리를 위한 장치.
신호 처리를 위한 컴퓨터 프로그램 제품으로서,
상기 컴퓨터 프로그램 제품은 비일시적 컴퓨터 판독가능 매체를 포함하고,
상기 비일시적 컴퓨터 판독가능 매체는 그것 상에 프로그램 코드를 인코딩한 것이고,
상기 프로그램 코드는,
입력 신호를 적어도 하나의 포지티브 임계 값 및 적어도 하나의 네거티브 임계 값과 비교하기 위한 프로그램 코드;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하기 위한 프로그램 코드;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하기 위한 프로그램 코드; 및
상기 재구성된 신호를 상기 입력 신호와 결합하기 위한 프로그램 코드를 포함하는, 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
신호 처리를 위한 컴퓨터 프로그램 제품으로서,
상기 컴퓨터 프로그램 제품은 비일시적 컴퓨터 판독가능 매체를 포함하고,
상기 비일시적 컴퓨터 판독가능 매체는 그것 상에 프로그램 코드를 인코딩한 것이고,
상기 프로그램 코드는,
입력 신호를 적어도 하나의 임계 값과 비교하기 위한 프로그램 코드;
상기 비교에 적어도 부분적으로 기초하여 출력 신호를 생성하기 위한 프로그램 코드;
상기 출력 신호를 감쇠 재구성 필터 내로 피드백하여 재구성된 신호를 형성하기 위한 프로그램 코드; 및
상기 재구성된 신호를 상기 입력 신호와 결합하기 위한 프로그램 코드를 포함하고,
상기 감쇠 재구성 필터는 단일 감쇠 지수형 이외의 것인, 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품.