JPS6394679A - ゲ−トタ−ンオフサイリスタ - Google Patents

ゲ−トタ−ンオフサイリスタ

Info

Publication number
JPS6394679A
JPS6394679A JP23975686A JP23975686A JPS6394679A JP S6394679 A JPS6394679 A JP S6394679A JP 23975686 A JP23975686 A JP 23975686A JP 23975686 A JP23975686 A JP 23975686A JP S6394679 A JPS6394679 A JP S6394679A
Authority
JP
Japan
Prior art keywords
layer
impurity concentration
emitter
emitter layer
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23975686A
Other languages
English (en)
Inventor
Fumiaki Kirihata
桐畑 文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP23975686A priority Critical patent/JPS6394679A/ja
Publication of JPS6394679A publication Critical patent/JPS6394679A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】
本発明は、交互に異なる導電形の第一ないし第四の四層
を有し、一方の主電極を備える第一層が島状に突出して
ゲート電極を備える第二層に囲まれた構造を有する逆阻
止能力をもたせたゲートターンオフ (以下GTOと記
す)サイリスタに関する。
【従来技術とその問題点】
GTOサイリスタの通用において、逆耐圧を必要とする
場合、逆阻止型GTOサイリスクが使用される。速いス
イッチング速度での応用においては、ターンオフ損失の
低減が重要な課題である。 ターンオフ損失低減には、ターンオフ期間及びテイル期
間中pエミッタからの正孔のnベースへの注入効率を低
下させることが効果的であることが知られている。 第2図に、従来の逆阻止GTOサイリスタの断面図を示
し、半導体基体1はpエミッタ2.nベース3.pベー
ス4.nエミッタ5の四層からなり、pエミッタ層2に
はアノード電極6.突出したnエミッタ層5にはカソー
ド電−極7.nエミフタ層を囲み一段低いpベースN4
にはゲート電極8が設けられている0通常、1 x 1
0”cm−”  以上の比較的高い表面不純物濃度を持
つpエミッタ層2が基体1の一生面全面に拡散されてい
る。このような場合、pエミッタからの正孔の注入効率
低減は、金などのライフタイムキラーの注入によるしか
な(、オン電圧の増加やもれ電流の増加を招く欠点があ
る。一方、pエミッタ層20表面不純物濃度を下げれば
、正孔の注入効率は低下するが、この場合もオン電圧が
高くなってしまう欠点がある。
【発明の目的】
本発明は、上述の欠点を除いてオン電圧や逆もれ電流の
増加なしにターンオフ損失の低減を図った高速道阻止型
のGTOサイリスタを提供することを目的とする。
【発明の要点】
本発明は、上述のGTOサイリスタの構造において、第
四層が第一層の投影領域の中央部をはさんで設けられる
第三層まで達しない深さの高不純物濃度の分離された部
分とそれ以外の低不純物濃度の部分とからなるもので、
低不純物濃度の第四層部分によって第三層、第四層間の
逆耐圧を確保し、第四層へのキャリアの注入効率を低減
させるとともに、高不純物濃度の第四層部分によりオン
電圧の上昇を抑え、各第一層の電流分担を改善してター
ンオフ性能の向上を図ることにより上述の目的を達成す
る。
【発明の実施例】
第1図は本発明の一実施例の素子断面図、第3図はその
pエミツタ層およびnベース層の不純物濃度分布図であ
る。pエミツタ層2の表面不純物ta度は、l X l
O”cm−3で従来の素子のI X 10”cm−’に
くらべて低くなっており、内側の面はnベース3と全面
接触してpn接合を形成している。基体1の一生表面側
において、この低不純物濃度のpエミツタ層2の大部分
21がアノード電極6と接触している。このアノード接
触部21の表面不純物濃度はI X 10”cm−’と
低いため、従来のGTOに比して正孔の注入効率が低下
させられている。これによりターンオフ損失が低減する
。この低不純物濃度pエミッタ層2は、例えば、アルミ
ニウムなどの拡散によって作ることができる。 一方、低不純物濃度pエミッタ層2による大幅な′オン
電圧の上昇をさけるために、nエミツタ層5の直下のp
エミツタ層にnベース層3に達しない深さの島状の高不
純物濃度pゝエミッタN9を。 例えばほう素やガリウムの拡散により形成する。 この拡散深さは、第3図に示すように、pエミツタ層2
とp゛エミフフ層9の交点への不純物濃度をI X 1
01101S”  以上になるようにする。この不純物
濃度が、逆電圧印加時の空乏層の広がりをpエミッタ層
2の内側におさえこむ働きをする。 これにより5kVまでの逆耐圧が確実に達成された。 島状p゛エミツタ9は、nエミツタ層5の投影50に対
して、第4図c&)に示すようにそれをとり囲むように
形成し、あるいは第4図tb)に示すようにはさみ込む
ように形成する。 nエミッタN5の長さが4m、幅が0.3 mに対して
島状p゛エミツタ層の幅−pを0.1 m 、すき間S
を0.2 mとした場合、従来型逆阻止GTOサイリス
クに比ベターンオフ損失は30%低減した。 またオン電圧は、p゛エミフフ層9なく低不純物濃度p
エミッタ1′12だけの場合に比べて、0.5Vの低減
が実現できた。またnエミツタ層5の直下に島状p゛エ
ミフタ9を設けたことにより、各nエミツタ層5に流れ
る電流が均等化され可制rata流も20%増加した。
【発明の効果】
本発明によれば、ゲート電極より遠い側のエミツタ層を
低不純物濃度の層とその中にそれよりも浅い拡散深さで
島状に分離して設けられる高不純物濃度の部分とより形
成することにより、逆耐圧が確保されて逆阻止能力を備
え、オン電圧の大幅、な増加を招くことなくキャリアの
注入効率を低下させてターンオフ損失を低減することが
でき、スイッチング速度を速めることができる。また、
島状の高不純物濃度部分を対向するエミツタ層の投影領
域中央部を挟むように配置することによってゲート電極
に囲まれた対向各エミフタの電流分担が均等になり、可
制御電流の向上を図ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の部分断面図、第2図は従来
の逆阻止GTOサイリスタの部分断面図、第3図は本発
明の一実施例のpエミッタ側の不純物濃度分布線図、第
4図は本発明によるp゛エミフタ層の二つの実施例を示
す平面図である。 1:半導体基体、2:pエミッタ層、3:nベース層、
4:pベース層、5:nエミツタ層、6:アルミニウム
電々I、7:カソード電極、8:ゲート電極、9:p゛
エミフタ層5Q:nエミッタ投影。 ・!1ヤ(弄jマ十山 口   詐  ′III図 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 1)交互に異なる導電形の第一ないし第四の四層を有し
    、一方の主電極を備える第一層が島状に突出してゲート
    電極を備える第二層に囲まれるものにおいて、第四層が
    第一層の投影領域の中央部をはさんで設けられる第三層
    に達しない深さの高不純物濃度の分離された部分とそれ
    以外の低不純物濃度の部分とからなることを特徴とする
    ゲートターンオフサイリスタ。
JP23975686A 1986-10-08 1986-10-08 ゲ−トタ−ンオフサイリスタ Pending JPS6394679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23975686A JPS6394679A (ja) 1986-10-08 1986-10-08 ゲ−トタ−ンオフサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23975686A JPS6394679A (ja) 1986-10-08 1986-10-08 ゲ−トタ−ンオフサイリスタ

Publications (1)

Publication Number Publication Date
JPS6394679A true JPS6394679A (ja) 1988-04-25

Family

ID=17049456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23975686A Pending JPS6394679A (ja) 1986-10-08 1986-10-08 ゲ−トタ−ンオフサイリスタ

Country Status (1)

Country Link
JP (1) JPS6394679A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006001252A1 (de) * 2006-01-10 2007-07-26 Infineon Technologies Ag Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54771U (ja) * 1977-06-06 1979-01-06
JPS59197171A (ja) * 1984-03-09 1984-11-08 Toshiba Corp ゲ−トタ−ンオフサイリスタ
JPS60189260A (ja) * 1984-03-09 1985-09-26 Toshiba Corp 逆阻止型ゲートターンオフサイリスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54771U (ja) * 1977-06-06 1979-01-06
JPS59197171A (ja) * 1984-03-09 1984-11-08 Toshiba Corp ゲ−トタ−ンオフサイリスタ
JPS60189260A (ja) * 1984-03-09 1985-09-26 Toshiba Corp 逆阻止型ゲートターンオフサイリスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006001252A1 (de) * 2006-01-10 2007-07-26 Infineon Technologies Ag Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
US7884389B2 (en) 2006-01-10 2011-02-08 Infineon Technologies Ag Bipolar power semiconductor component comprising a p-type emitter and more highly doped zones in the p-type emitter, and production method
DE102006001252B4 (de) * 2006-01-10 2012-01-26 Infineon Technologies Ag Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
US8415710B2 (en) 2006-01-10 2013-04-09 Infineon Technologies Ag Bipolar power semiconductor component comprising a p-type emitter and more highly doped zones in the p-type emitter, and production method

Similar Documents

Publication Publication Date Title
JPH04312981A (ja) 高耐圧半導体装置
JPS6046551B2 (ja) 半導体スイツチング素子およびその製法
JPH0534834B2 (ja)
JP3793841B2 (ja) 接合型fet半導体装置
JPS6011815B2 (ja) サイリスタ
JPH04322470A (ja) 絶縁ゲートバイポーラトランジスタ
JPH0560263B2 (ja)
JPH0612823B2 (ja) 二方向性の電力用高速mosfet素子
JPS6394679A (ja) ゲ−トタ−ンオフサイリスタ
JPH0888357A (ja) 横型igbt
JPH0888349A (ja) 電力用半導体素子
JPS62177968A (ja) ゲ−トタ−ンオフサイリスタ
JP2604175B2 (ja) 高速スイッチングサイリスタ
JP2504609B2 (ja) 半導体装置
JPS589369A (ja) トランジスタ
JPS5933988B2 (ja) 静電誘導形サイリスタ
JPS63265465A (ja) 半導体装置
JPS60198778A (ja) スイツチング素子
JPH07307459A (ja) 両面型半導体装置
JPS62147769A (ja) Gtoサイリスタ
JPH0347592B2 (ja)
JPH026229B2 (ja)
JP2729620B2 (ja) 半導体スイッチング素子
JP3126868B2 (ja) 静電誘導サイリスタ
JP3149483B2 (ja) プレーナ型半導体整流素子