JPH07307459A - 両面型半導体装置 - Google Patents
両面型半導体装置Info
- Publication number
- JPH07307459A JPH07307459A JP15509194A JP15509194A JPH07307459A JP H07307459 A JPH07307459 A JP H07307459A JP 15509194 A JP15509194 A JP 15509194A JP 15509194 A JP15509194 A JP 15509194A JP H07307459 A JPH07307459 A JP H07307459A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- region
- semiconductor device
- dedicated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】双方向二端子サイリスタのサージ電流耐量を保
持電流を小さくすることなく増大させる。 【構成】半導体基板の両主面の電極が接触するエミッタ
専用領域が基板の中心点に対し点対称なくし型で、一面
側のエミッタ専用領域の歯の部分と他面側のエミッタ専
用領域の歯の間隙部分とが上下に対向するようにする。
これにより、エミッタ専用領域の周辺長が増大し、同一
保持電流でサージ電流耐量を増大させることができる。
さらに、エミッタ専用領域の電流集中の起こりやすい領
域に近接するベース・エミッタ兼用領域の部分の不純物
濃度を高めるか、エミッタ専用領域の内周部を電流集中
の起こりやすい外周部より深くすることにより電流集中
を阻止してサージ電流耐量を一層高める。
持電流を小さくすることなく増大させる。 【構成】半導体基板の両主面の電極が接触するエミッタ
専用領域が基板の中心点に対し点対称なくし型で、一面
側のエミッタ専用領域の歯の部分と他面側のエミッタ専
用領域の歯の間隙部分とが上下に対向するようにする。
これにより、エミッタ専用領域の周辺長が増大し、同一
保持電流でサージ電流耐量を増大させることができる。
さらに、エミッタ専用領域の電流集中の起こりやすい領
域に近接するベース・エミッタ兼用領域の部分の不純物
濃度を高めるか、エミッタ専用領域の内周部を電流集中
の起こりやすい外周部より深くすることにより電流集中
を阻止してサージ電流耐量を一層高める。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の両主面間
に流れる電流が双方向対称特性を有する両面型半導体装
置に関する。
に流れる電流が双方向対称特性を有する両面型半導体装
置に関する。
【０００２】
【従来の技術】双方向対称特性を有する自己点弧の両面
型半導体装置は断面構造が対称となっている。図３は従
来の双方向二端子サイリスタの構造を示し、ｎ- 層１を
はさむｐ+ 層２１、２２の表面層にｎ+ 層３１、３２が
線対称に形成されている。図示されていないが、両主面
にはｎ+ 層３１の斜線で示した面とｐ+ 層２１の露出面
とに共通に接触する電極と、ｎ+ 層３２の点線の斜線で
示した面とｐ+ 層２２の露出面とに共通に接触する電極
が設けられている。
型半導体装置は断面構造が対称となっている。図３は従
来の双方向二端子サイリスタの構造を示し、ｎ- 層１を
はさむｐ+ 層２１、２２の表面層にｎ+ 層３１、３２が
線対称に形成されている。図示されていないが、両主面
にはｎ+ 層３１の斜線で示した面とｐ+ 層２１の露出面
とに共通に接触する電極と、ｎ+ 層３２の点線の斜線で
示した面とｐ+ 層２２の露出面とに共通に接触する電極
が設けられている。
【０００３】この半導体装置は、ｐエミッタ層２１、ｎ
ベース層１、ｐベース層２２およびｎエミッタ層３２の
ｐｎｐｎ構造のサイリスタと、ｐエミッタ層２２、ｎベ
ース層１、ｐベース層２１およびｎエミッタ層３１のｐ
ｎｐｎ構造のサイリスタを逆並列に備えており、ブレー
クオーバ電圧以上の電圧を印加するか、臨界オフ電圧上
昇率以上の急峻な立ち上がりを有する電圧を印加するこ
とにより、双方向でオフ状態からオン状態へ移行させる
ことができる。
ベース層１、ｐベース層２２およびｎエミッタ層３２の
ｐｎｐｎ構造のサイリスタと、ｐエミッタ層２２、ｎベ
ース層１、ｐベース層２１およびｎエミッタ層３１のｐ
ｎｐｎ構造のサイリスタを逆並列に備えており、ブレー
クオーバ電圧以上の電圧を印加するか、臨界オフ電圧上
昇率以上の急峻な立ち上がりを有する電圧を印加するこ
とにより、双方向でオフ状態からオン状態へ移行させる
ことができる。
【０００４】
【発明が解決しようとする課題】図３のような半導体装
置の保持電流とサージ電流耐量とはトレードオフの関係
にある。すなわち、例えば、ｎエミッタ層との界面に接
するｐベース層の不純物濃度Ｃｎｐを高くすると、保持
電流ＩH は高くなるがサージ耐量が著しく低下する。サ
ージ電流耐量は、サージ電流が集中すると低下する。
置の保持電流とサージ電流耐量とはトレードオフの関係
にある。すなわち、例えば、ｎエミッタ層との界面に接
するｐベース層の不純物濃度Ｃｎｐを高くすると、保持
電流ＩH は高くなるがサージ耐量が著しく低下する。サ
ージ電流耐量は、サージ電流が集中すると低下する。
【０００５】本発明の目的は、サージ電流の集中を緩和
して同じ保持電流でサージ耐量を大きくできる両面型半
導体装置を提供することにある。
して同じ保持電流でサージ耐量を大きくできる両面型半
導体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基板の両主面側に第一導電形の
ベース・エミッタ兼用領域およびその領域の表面層に形
成された第二導電形のエミッタ専用領域が露出し、両面
側のベース・エミッタ兼用領域およびエミッタ専用領域
の形状が基板の中心点に対して点対称である両面型半導
体装置において、エミッタ専用領域の形状がくし型であ
り、一面側のエミッタ専用領域の歯の部分が他面側のエ
ミッタ専用領域の歯の間隙部分に基板主面に垂直方向で
対向するものとする。一面側のエミッタ専用領域の歯の
周縁部と他面側のエミッタ専用領域の歯の周縁部が歯の
部分の幅の１０％以下の幅だけ基板主面に垂直方向で重
なり合うことも有効である。ベース・エミッタ兼用領域
のエミッタ専用領域の外周部に近接する部分の不純物濃
度が他の部分に比して高くされたことが有効で、エミッ
タ専用領域の外周部のうち、半導体基板の外周部に近い
側の部分に近接する部分のみ、あるいは半導体基板のか
ど部に近い部分に近接する部分のみ、ベース・エミッタ
兼用領域の不純物濃度が高くされたことが良い。また、
エミッタ専用領域の深さがその領域の内周部において外
周部より深くされたことが有効で、エミッタ専用領域の
深さが外周部より内周部に向かうに従って深くされたこ
とも良い。
めに、本発明は、半導体基板の両主面側に第一導電形の
ベース・エミッタ兼用領域およびその領域の表面層に形
成された第二導電形のエミッタ専用領域が露出し、両面
側のベース・エミッタ兼用領域およびエミッタ専用領域
の形状が基板の中心点に対して点対称である両面型半導
体装置において、エミッタ専用領域の形状がくし型であ
り、一面側のエミッタ専用領域の歯の部分が他面側のエ
ミッタ専用領域の歯の間隙部分に基板主面に垂直方向で
対向するものとする。一面側のエミッタ専用領域の歯の
周縁部と他面側のエミッタ専用領域の歯の周縁部が歯の
部分の幅の１０％以下の幅だけ基板主面に垂直方向で重
なり合うことも有効である。ベース・エミッタ兼用領域
のエミッタ専用領域の外周部に近接する部分の不純物濃
度が他の部分に比して高くされたことが有効で、エミッ
タ専用領域の外周部のうち、半導体基板の外周部に近い
側の部分に近接する部分のみ、あるいは半導体基板のか
ど部に近い部分に近接する部分のみ、ベース・エミッタ
兼用領域の不純物濃度が高くされたことが良い。また、
エミッタ専用領域の深さがその領域の内周部において外
周部より深くされたことが有効で、エミッタ専用領域の
深さが外周部より内周部に向かうに従って深くされたこ
とも良い。
【０００７】
【作用】くし型構造は、トランジスタで行われているよ
うに、周辺長を大きくすることによって同一占有面積の
エミッタ領域の電流容量を大きくするのに役立つ。従っ
てサージ電流に対しても、集中する電流が小さくなり、
電流集中による耐量低下を緩和することができる。両面
型半導体装置では、両面側に形成されるくし型構造を重
なり合わせないようにすることにより、点対称で形成さ
れる双方の層構造を生かすことができる。しかし、歯の
部分の周縁部が歯の幅の１０％以下で重なり合う程度な
らば、有効な層構造面積を低減することが少なく、一方
エミッタ領域の周辺長がいくらか大きくなるので、サー
ジ耐量の向上に対しては有効にはたらくこともある。
うに、周辺長を大きくすることによって同一占有面積の
エミッタ領域の電流容量を大きくするのに役立つ。従っ
てサージ電流に対しても、集中する電流が小さくなり、
電流集中による耐量低下を緩和することができる。両面
型半導体装置では、両面側に形成されるくし型構造を重
なり合わせないようにすることにより、点対称で形成さ
れる双方の層構造を生かすことができる。しかし、歯の
部分の周縁部が歯の幅の１０％以下で重なり合う程度な
らば、有効な層構造面積を低減することが少なく、一方
エミッタ領域の周辺長がいくらか大きくなるので、サー
ジ耐量の向上に対しては有効にはたらくこともある。
【０００８】さらにサージ耐量を高めるには、電流の集
中の起こりやすいエミッタ専用領域の外周部、特にその
基板の外周部に近い側の部分、あるいは基板のかど部に
近い部分に近接した部分でエミッタ・ベース兼用領域を
他の部分に比して高くすることが、その部分へのエミッ
タ専用領域からの注入効率を低下させるので、電流の集
中を阻止して有効である。あるいは、第二導電形のエミ
ッタ専用領域の内周部を外周部より深くすることも、そ
の部分で第一導電形のベース・エミッタ兼用領域、第二
導電形のベース領域とから構成されるバイポーラトラン
ジスタの電流増幅率を高め、他の層とからなるサイリス
タの動作を早めるので、外周部での電流集中を防ぐ。
中の起こりやすいエミッタ専用領域の外周部、特にその
基板の外周部に近い側の部分、あるいは基板のかど部に
近い部分に近接した部分でエミッタ・ベース兼用領域を
他の部分に比して高くすることが、その部分へのエミッ
タ専用領域からの注入効率を低下させるので、電流の集
中を阻止して有効である。あるいは、第二導電形のエミ
ッタ専用領域の内周部を外周部より深くすることも、そ
の部分で第一導電形のベース・エミッタ兼用領域、第二
導電形のベース領域とから構成されるバイポーラトラン
ジスタの電流増幅率を高め、他の層とからなるサイリス
タの動作を早めるので、外周部での電流集中を防ぐ。
【０００９】
【実施例】以下、図３を含めて共通の部分に同一の符号
を付した図を引用して、本発明の双方向二端子サイリス
タにおける実施例について述べる。図１は、請求項１記
載の本発明の一実施例の双方向二端子サイリスタのチッ
プの平面図であり、図２は図１のＡ−Ａ線断面図を併せ
て示す斜視図である。４ｍｍ角の半導体基板には、図か
ら明らかなように、エミッタ専用のｎ+ 層３１および３
２がそれぞれくしの歯部４１、４２を有するくし型に形
成されており、ｎ-層１の中心点に対して点対称である
が、図１に示すように約0.６ｍｍの幅のくしの歯部４
１、４２の位置とくしの歯部４２、４１の間隙の位置が
上下に重なるように配置されている。すなわち、くし型
のｎ+ 層３１の歯の部分４１の直下にもｐ+ 層２１、ｎ
- 層１、ｐ+ 層２２が存在して、ｐｎｐｎ４層構造であ
り、くしの歯ｎ+ 層３２の歯の部分４２の直上にもｐ+
層２２、ｎ- 層１、ｐ+ 層２１が存在して図３の場合と
同様にｐｎｐｎ４層構造が形成されている。
を付した図を引用して、本発明の双方向二端子サイリス
タにおける実施例について述べる。図１は、請求項１記
載の本発明の一実施例の双方向二端子サイリスタのチッ
プの平面図であり、図２は図１のＡ−Ａ線断面図を併せ
て示す斜視図である。４ｍｍ角の半導体基板には、図か
ら明らかなように、エミッタ専用のｎ+ 層３１および３
２がそれぞれくしの歯部４１、４２を有するくし型に形
成されており、ｎ-層１の中心点に対して点対称である
が、図１に示すように約0.６ｍｍの幅のくしの歯部４
１、４２の位置とくしの歯部４２、４１の間隙の位置が
上下に重なるように配置されている。すなわち、くし型
のｎ+ 層３１の歯の部分４１の直下にもｐ+ 層２１、ｎ
- 層１、ｐ+ 層２２が存在して、ｐｎｐｎ４層構造であ
り、くしの歯ｎ+ 層３２の歯の部分４２の直上にもｐ+
層２２、ｎ- 層１、ｐ+ 層２１が存在して図３の場合と
同様にｐｎｐｎ４層構造が形成されている。
【００１０】図４は、図１、図２に示した本発明の一実
施例の双方向二端子サイリスタと図３に示した双方向二
端子サイリスタのサージ耐量と保持電流との関係曲線を
それぞれ線５１、５２に示す。本発明の実施により、両
特性のトレードオフが改善され、大きな保持電流ＩH に
おいても良好なサージ電流耐量を得ることができた。ま
た、同一サージ電流耐量とするダイサイズは８０％とな
った。
施例の双方向二端子サイリスタと図３に示した双方向二
端子サイリスタのサージ耐量と保持電流との関係曲線を
それぞれ線５１、５２に示す。本発明の実施により、両
特性のトレードオフが改善され、大きな保持電流ＩH に
おいても良好なサージ電流耐量を得ることができた。ま
た、同一サージ電流耐量とするダイサイズは８０％とな
った。
【００１１】図５は、請求項５記載の本発明の一実施例
を示し、サージ電流の集中しやすいｎエミッタ専用層
(以下単にエミッタ層と記す) ３１のチップのコーナー
部に近いコーナー部の直下に点線の斜線で示したｐ++層
２３を形成している。ｎエミッタ層からｐベース兼用層
(以下単にベース層と記す) への注入効率は、ｐ++層２
３の部分でｐ+ 層２１に対するより低いため、このコー
ナー部での電流集中が阻止される。
を示し、サージ電流の集中しやすいｎエミッタ専用層
(以下単にエミッタ層と記す) ３１のチップのコーナー
部に近いコーナー部の直下に点線の斜線で示したｐ++層
２３を形成している。ｎエミッタ層からｐベース兼用層
(以下単にベース層と記す) への注入効率は、ｐ++層２
３の部分でｐ+ 層２１に対するより低いため、このコー
ナー部での電流集中が阻止される。
【００１２】図６は、請求項４記載の本発明の一実施例
を示し、ｎ+ エミッタ層３１のチップ外周部に近い外周
部直下にｐ++層２３を形成したもので、図７はそのＣ−
Ｃ線断面図を併せ示す斜視図である。図８は、請求項３
記載の本発明の一実施例を示し、ｎ+ エミッタ層３１の
全外周部直下にｐ++層２３を形成したものである。これ
らすべて、ｐ++層２３以外のｐ+ 層２１に電流を流すよ
うにして電流の集中を防いでいる。
を示し、ｎ+ エミッタ層３１のチップ外周部に近い外周
部直下にｐ++層２３を形成したもので、図７はそのＣ−
Ｃ線断面図を併せ示す斜視図である。図８は、請求項３
記載の本発明の一実施例を示し、ｎ+ エミッタ層３１の
全外周部直下にｐ++層２３を形成したものである。これ
らすべて、ｐ++層２３以外のｐ+ 層２１に電流を流すよ
うにして電流の集中を防いでいる。
【００１３】図９は、請求項３および５記載の本発明の
一実施例の双方向二端子サイリスタの図２のＢ−Ｂ線断
面に対応する断面を示し、ｎ+ 層３１の深さを中央部３
３において深くしている。こうすることにより、ｎエミ
ッタ層３１、ｐベース層２１、ｎベース層１からなるバ
イポーラトランジスタの電流増幅率が中央部で外周部よ
り高くなり、ｐｎｐｎサイリスタの動作が起こりやすく
なるので、外周部での電流集中が避けられる。同時に前
述のｐ++層２３もエミッタ層外周部直下に形成すること
により、サージ耐量の向上をはかっている。
一実施例の双方向二端子サイリスタの図２のＢ−Ｂ線断
面に対応する断面を示し、ｎ+ 層３１の深さを中央部３
３において深くしている。こうすることにより、ｎエミ
ッタ層３１、ｐベース層２１、ｎベース層１からなるバ
イポーラトランジスタの電流増幅率が中央部で外周部よ
り高くなり、ｐｎｐｎサイリスタの動作が起こりやすく
なるので、外周部での電流集中が避けられる。同時に前
述のｐ++層２３もエミッタ層外周部直下に形成すること
により、サージ耐量の向上をはかっている。
【００１４】図１０は請求項６記載の本発明の実施例の
双方向二端子サイリスタの図９と同様な位置の断面図
で、ｎ+ エミッタ層の深さを中央部３４で最も深く、そ
の外側の部分３５で次に深く、外周部で最も浅くしてい
る。図１、図２あるいは図７に示した実施例では、半導
体基板の上面側のｎ+ 層３１と下面側のｎ+ 層３２は上
下に全く重なり合っていないが、請求項２記載のように
一部重なり合ってもよい。図１１はそのような実施例を
示し、ｎ+ エミッタ層３１の歯の部分４１とｎ+ エミッ
タ層３２の歯の部分４２とが、幅ａだけ重なっている。
図１２はこの重なり部の幅ａを歯の部分４１、４２の幅
ｂで割った値とサージ耐量の関係を示し、重なり幅が0.
１ｂを超えるとサージ耐量が低下するが、0.１ｂ以下で
は支障がない。このように歯の部分が重なり合うように
することによりエミッタ面積を広げることができる。
双方向二端子サイリスタの図９と同様な位置の断面図
で、ｎ+ エミッタ層の深さを中央部３４で最も深く、そ
の外側の部分３５で次に深く、外周部で最も浅くしてい
る。図１、図２あるいは図７に示した実施例では、半導
体基板の上面側のｎ+ 層３１と下面側のｎ+ 層３２は上
下に全く重なり合っていないが、請求項２記載のように
一部重なり合ってもよい。図１１はそのような実施例を
示し、ｎ+ エミッタ層３１の歯の部分４１とｎ+ エミッ
タ層３２の歯の部分４２とが、幅ａだけ重なっている。
図１２はこの重なり部の幅ａを歯の部分４１、４２の幅
ｂで割った値とサージ耐量の関係を示し、重なり幅が0.
１ｂを超えるとサージ耐量が低下するが、0.１ｂ以下で
は支障がない。このように歯の部分が重なり合うように
することによりエミッタ面積を広げることができる。
【００１５】
【発明の効果】本発明によれば、両方向半導体装置の両
面にそれぞれ露出するエミッタ専用領域をくし型にして
エミッタ領域の周辺長を大きくすることにより、同一占
有面積のエミッタ領域において電流容量が大きくなり、
サージ耐量が向上するため、サージ耐量特性と保持電流
特性のトレードオフが改善された。これにより大きな保
持電流でサージ耐量の大きな両方向半導体装置が得ら
れ、また両方向半導体装置のダイサイズを小さくするこ
とができた。さらに、電流集中の起こりやすいエミッタ
専用領域の外周部直下でベース・エミッタ領域の不純物
濃度を高めて注入効率を落とすか、あるいはトランジス
タ構造の電流増幅率を、内周部でエミッタ専用領域を深
くすることにより外周部に比して高めることにより、電
流集中を防ぐことができるので、サージ耐量の一層の向
上が達せられる。
面にそれぞれ露出するエミッタ専用領域をくし型にして
エミッタ領域の周辺長を大きくすることにより、同一占
有面積のエミッタ領域において電流容量が大きくなり、
サージ耐量が向上するため、サージ耐量特性と保持電流
特性のトレードオフが改善された。これにより大きな保
持電流でサージ耐量の大きな両方向半導体装置が得ら
れ、また両方向半導体装置のダイサイズを小さくするこ
とができた。さらに、電流集中の起こりやすいエミッタ
専用領域の外周部直下でベース・エミッタ領域の不純物
濃度を高めて注入効率を落とすか、あるいはトランジス
タ構造の電流増幅率を、内周部でエミッタ専用領域を深
くすることにより外周部に比して高めることにより、電
流集中を防ぐことができるので、サージ耐量の一層の向
上が達せられる。
【図１】本発明の一実施例の双方向二端子サイリスタ半
導体基板の平面図
導体基板の平面図
【図２】本発明の一実施例の双方向二端子サイリスタ半
導体基板の図１のＡ−Ａ線での切断斜視図
導体基板の図１のＡ−Ａ線での切断斜視図
【図３】従来の双方向二端子サイリスタの切断斜視図
【図４】本発明の実施例および従来例の双方向二端子サ
イリスタとサージ耐量と保持電流の関係線図
イリスタとサージ耐量と保持電流の関係線図
【図５】本発明の異なる実施例の双方向二端子サイリス
タ半導体基板の平面図
タ半導体基板の平面図
【図６】本発明の異なる実施例の双方向二端子サイリス
タ半導体基板の平面図
タ半導体基板の平面図
【図７】図６のＣ−Ｃ線での切断斜視図
【図８】本発明の異なる実施例の双方向二端子サイリス
タ半導体基板の平面図
タ半導体基板の平面図
【図９】本発明の異なる実施例の双方向二端子サイリス
タ半導体基板の断面図
タ半導体基板の断面図
【図１０】本発明の異なる実施例の双方向二端子サイリ
スタ半導体基板の断面図
スタ半導体基板の断面図
【図１１】本発明の異なる実施例の双方向二端子サイリ
スタ半導体基板の断面図
スタ半導体基板の断面図
【図１２】図１１におけるｂ／ａ値とサージ耐量との関
係線図
係線図
１ ｎ- 層 ２１、２２ ｐ+ 層 (ベース・エミッタ兼用領域) ２３ ｐ++層 ３１、３２ ｎ+ 層 (エミッタ専用領域) ４１、４２ くしの歯部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西澤 滋 東京都豊島区高田３丁目18番14号 株式会 社白山製作所内
Claims (7)
- 【請求項１】半導体基板の両主面側に第一導電形のベー
ス・エミッタ兼用領域およびその領域の表面層に形成さ
れた第二導電形のエミッタ専用領域が露出し、両面側の
ベース・エミッタ兼用領域とエミッタ専用領域との形状
が基板の中心点に対し点対称であるものにおいて、エミ
ッタ専用領域の形状がくし型であり、一面側のエミッタ
専用領域の歯の部分が他面側のエミッタ専用領域の歯の
間隙部分に基板主面に垂直方向で対向することを特徴と
する両面型半導体装置。 - 【請求項２】一面側のエミッタ専用領域の歯の周縁部と
他面側のエミッタ専用領域の歯の周縁部が歯の部分の幅
の１０％以下の幅だけ基板主面に垂直方向で重なり合う
請求項１記載の両面型半導体装置。 - 【請求項３】ベース・エミッタ兼用領域のエミッタ専用
領域の外周部に近接する部分の不純物濃度が他の部分に
比して高くされた請求項１あるいは２記載の両面型半導
体装置。 - 【請求項４】エミッタ専用領域の外周部のうち、半導体
基板の外周部に近い側の部分に近接する部分のみベース
・エミッタ兼用領域の不純物濃度が高くされた請求項３
記載の両面型半導体装置。 - 【請求項５】エミッタ専用領域の外周部のうち、半導体
基板のかど部に近い部分に近接する部分のみベース・エ
ミッタ兼用領域の不純物濃度が高くされた請求項３記載
の両面型半導体装置。 - 【請求項６】エミッタ専用領域の深さがその領域の内周
部において外周部より深くされた請求項１ないし５記載
の両面型半導体装置。 - 【請求項７】エミッタ専用領域の深さが外周部より内周
部に向かうに従って深くされた請求項６記載の両面型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15509194A JP3253454B2 (ja) | 1994-03-14 | 1994-07-07 | 両面型半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-41631 | 1994-03-14 | ||
| JP4163194 | 1994-03-14 | ||
| JP15509194A JP3253454B2 (ja) | 1994-03-14 | 1994-07-07 | 両面型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07307459A true JPH07307459A (ja) | 1995-11-21 |
| JP3253454B2 JP3253454B2 (ja) | 2002-02-04 |
Family
ID=26381274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15509194A Expired - Fee Related JP3253454B2 (ja) | 1994-03-14 | 1994-07-07 | 両面型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3253454B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368209A (ja) * | 2001-06-04 | 2002-12-20 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003017681A (ja) * | 2001-06-29 | 2003-01-17 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003051592A (ja) * | 2001-08-08 | 2003-02-21 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003077932A (ja) * | 2001-09-03 | 2003-03-14 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
-
1994
- 1994-07-07 JP JP15509194A patent/JP3253454B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368209A (ja) * | 2001-06-04 | 2002-12-20 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003017681A (ja) * | 2001-06-29 | 2003-01-17 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003051592A (ja) * | 2001-08-08 | 2003-02-21 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003077932A (ja) * | 2001-09-03 | 2003-03-14 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3253454B2 (ja) | 2002-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| US20030102486A1 (en) | Semiconductor device with trench gate | |
| JPS643347B2 (ja) | ||
| JPH07307459A (ja) | 両面型半導体装置 | |
| JPH05335558A (ja) | 双方向２端子サイリスタ | |
| JP3253493B2 (ja) | 両面型半導体装置 | |
| JP3257378B2 (ja) | 両面型半導体装置 | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JPS60187058A (ja) | 半導体装置 | |
| US4460913A (en) | Fast switching transistor | |
| JP3171911B2 (ja) | 電力用半導体素子 | |
| JP7227999B2 (ja) | Ｒｃ－ｉｇｂｔ半導体装置 | |
| JP3789580B2 (ja) | 高耐圧半導体装置 | |
| US3964090A (en) | Semiconductor controlled rectifier | |
| JP3180879B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPS6394679A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS62147769A (ja) | Ｇｔｏサイリスタ | |
| JPH0823087A (ja) | 両面型半導体装置 | |
| JP2603083B2 (ja) | 高耐圧半導体素子 | |
| JP3433729B2 (ja) | トランジスタ | |
| JPS6157713B2 (ja) | ||
| JPS63265465A (ja) | 半導体装置 | |
| JPH0575172B2 (ja) | ||
| JPH0460339B2 (ja) | ||
| JPS6013312B2 (ja) | 半導体制御整流装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| LAPS | Cancellation because of no payment of annual fees |