JPS636867A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS636867A JPS636867A JP61150802A JP15080286A JPS636867A JP S636867 A JPS636867 A JP S636867A JP 61150802 A JP61150802 A JP 61150802A JP 15080286 A JP15080286 A JP 15080286A JP S636867 A JPS636867 A JP S636867A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- discharge
- discharge electrode
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000605 extraction Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 abstract description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 3
- 230000003068 static effect Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に静電破壊の防止に有効
な構造を備えたICカード用半導体装置に関する。
な構造を備えたICカード用半導体装置に関する。
従来、TAB(テープ・オートメイテッド・ボンディン
グ)法による実装技術は半導体チ・ツブの高密度実装お
よびその大量生産化にきわめて有効であるのでコンピュ
ータまたは小型電卓用のLSIの実装に多用されている
。しかし最近は半導体装置の薄型化にも適する利点が注
目されICカード用半導体装置にも用いられ始めている
。
グ)法による実装技術は半導体チ・ツブの高密度実装お
よびその大量生産化にきわめて有効であるのでコンピュ
ータまたは小型電卓用のLSIの実装に多用されている
。しかし最近は半導体装置の薄型化にも適する利点が注
目されICカード用半導体装置にも用いられ始めている
。
第2図(a)および(b)はそれぞれTAB実装技術に
よる従来半導体装置の半導体チップにおける引出し電極
付近を示す断面図および平面図である。ここで、1は半
導体チ・ツブの例えばシリコンの如き半導体基板を示し
、2は半導体基板1の表面に形成された例えばアルミニ
ウムから成る引出し電極、3および4はそれぞれ半導体
基板1の表面に引出し電極、2の一部を除いて形成され
たパ・ソシベーション膜(例えばシリコン酸化膜または
窒1ヒ膜)および保誰膜(例えばポリミイード樹脂膜)
、また、5.6および7はそれぞれバリア金属、突起状
バンプ電極および金属リードである。
よる従来半導体装置の半導体チップにおける引出し電極
付近を示す断面図および平面図である。ここで、1は半
導体チ・ツブの例えばシリコンの如き半導体基板を示し
、2は半導体基板1の表面に形成された例えばアルミニ
ウムから成る引出し電極、3および4はそれぞれ半導体
基板1の表面に引出し電極、2の一部を除いて形成され
たパ・ソシベーション膜(例えばシリコン酸化膜または
窒1ヒ膜)および保誰膜(例えばポリミイード樹脂膜)
、また、5.6および7はそれぞれバリア金属、突起状
バンプ電極および金属リードである。
このようにTAB法によるときは半導体装置の厚さを通
常のワイヤ・ボンディング法によるものよりも薄くでき
る利点があるので、ICカードなとの薄型半導体装置の
実装に最適な技術である。
常のワイヤ・ボンディング法によるものよりも薄くでき
る利点があるので、ICカードなとの薄型半導体装置の
実装に最適な技術である。
しかしながら、ICカードは従来の半導体装置と比較す
ればカードとしての性格上場所が特定できない言わば非
常に広い環境染件の下で使用されるので従来とは性質の
異なる新たな問題点が生じている。例えば静電気の問題
はその中でも最大のものの一つである。すなわちICカ
ードは所持者が常に身につけ携帯する場合が多いので衣
服等との@擦により静電気が発生される。この静電気は
電荷そのものは小さいが非常に高電圧であるのでICカ
ードに内蔵されている半導体チップに破壊等をもたらす
危険がきわめて大きい。このようなICカードに生じる
静電破壊は、従来の半導体装置に用いられていた静電気
に対する保護装置では充分対応し得ないものであるので
、この保護装置のみに頼る第2図の半導体装置では実用
上問題が多く、新たな手段を開発すべき必要に迫られて
いる。
ればカードとしての性格上場所が特定できない言わば非
常に広い環境染件の下で使用されるので従来とは性質の
異なる新たな問題点が生じている。例えば静電気の問題
はその中でも最大のものの一つである。すなわちICカ
ードは所持者が常に身につけ携帯する場合が多いので衣
服等との@擦により静電気が発生される。この静電気は
電荷そのものは小さいが非常に高電圧であるのでICカ
ードに内蔵されている半導体チップに破壊等をもたらす
危険がきわめて大きい。このようなICカードに生じる
静電破壊は、従来の半導体装置に用いられていた静電気
に対する保護装置では充分対応し得ないものであるので
、この保護装置のみに頼る第2図の半導体装置では実用
上問題が多く、新たな手段を開発すべき必要に迫られて
いる。
本発明の目的は、上記の状況に鑑み、上記摩擦により発
生する静電破壊に対する保護手段を備えた半導体装置を
提供することである。
生する静電破壊に対する保護手段を備えた半導体装置を
提供することである。
し問題点を解決するための手段〕
本発明の半導体装置は、半導体基板と、前記半導体基板
上に形成される引出し電極と、前記引出し電極上に形成
される突起状バンプ電極と、前記突起状バンプ電極上に
形成される外部端子導出用の金属リードと、前記半導体
基板上に前記引出し電極に隣接して形成される放電電極
と、前記放電電極と対向して設けられる前記金属リード
の突起部とを備えることを片む。
上に形成される引出し電極と、前記引出し電極上に形成
される突起状バンプ電極と、前記突起状バンプ電極上に
形成される外部端子導出用の金属リードと、前記半導体
基板上に前記引出し電極に隣接して形成される放電電極
と、前記放電電極と対向して設けられる前記金属リード
の突起部とを備えることを片む。
すなわち、半導体装置の外被面に生じた静電荷は金属リ
ードに設けた突起部と半導体基板上に形成した放電電極
との間で放電され半導体チップの内部回路に導入される
ことなく半導体基板を介し地気に逃げ去るよう構成され
る。
ードに設けた突起部と半導体基板上に形成した放電電極
との間で放電され半導体チップの内部回路に導入される
ことなく半導体基板を介し地気に逃げ去るよう構成され
る。
[実施例〕
第1図(a>および(b)はそれぞれ本発明の一実施例
を示す断面図および正面図である。本実施例によれば本
発明の半導体装置は、半導体チップの半導体基板1とこ
の半導体基板の表面に形成された例えばアルミニウムか
ら成る引出し電極2と半導体基板1の表面に引出し電極
2の一部を除いて覆うように形成されたパ・ソシベーシ
ョン膜3および保護膜4と、バリア金属5と、突起状バ
ンプ電極6およびこれに接続される外部端子への導出用
金属リード7と、引出し電極2と隣接し所定の間隔をへ
たて半導体基板1上に形成された放電電極8と、この放
電電極8に対向して設けられた金属リード7の突起部つ
と、金属リード7と放電電極との間に充満されるアルゴ
ンまたは水銀などの微量不純物を混入する空気層10と
を含む。ここで11は放電電極8につながる配線導体、
12は必要に応じ形成されるバリア金属である。本実施
例におけるバリア金属5および12.パッシベーション
膜3および保護膜4などの材質は全て従来公知のものを
そのまま用いて良く、また金属リード7およびその突起
部9.放電電極8.配線導体11には引出し電極と同質
のアルミニウム材を用いることができる。
を示す断面図および正面図である。本実施例によれば本
発明の半導体装置は、半導体チップの半導体基板1とこ
の半導体基板の表面に形成された例えばアルミニウムか
ら成る引出し電極2と半導体基板1の表面に引出し電極
2の一部を除いて覆うように形成されたパ・ソシベーシ
ョン膜3および保護膜4と、バリア金属5と、突起状バ
ンプ電極6およびこれに接続される外部端子への導出用
金属リード7と、引出し電極2と隣接し所定の間隔をへ
たて半導体基板1上に形成された放電電極8と、この放
電電極8に対向して設けられた金属リード7の突起部つ
と、金属リード7と放電電極との間に充満されるアルゴ
ンまたは水銀などの微量不純物を混入する空気層10と
を含む。ここで11は放電電極8につながる配線導体、
12は必要に応じ形成されるバリア金属である。本実施
例におけるバリア金属5および12.パッシベーション
膜3および保護膜4などの材質は全て従来公知のものを
そのまま用いて良く、また金属リード7およびその突起
部9.放電電極8.配線導体11には引出し電極と同質
のアルミニウム材を用いることができる。
本実施例によれば外部端子(図示しない)に接続される
金属リード7の突起部9が基板電位と短絡された放電電
極3と所定の間隔分へだてて互いに対向配置されている
ので、金属リード7に流入した摩擦による静電荷は引出
し電極2を通って内部回路に入ることなく突起部つと放
電電極8間で・放電され半導体基板1および配線導体1
1を介し地気へと流し去ることができる。
金属リード7の突起部9が基板電位と短絡された放電電
極3と所定の間隔分へだてて互いに対向配置されている
ので、金属リード7に流入した摩擦による静電荷は引出
し電極2を通って内部回路に入ることなく突起部つと放
電電極8間で・放電され半導体基板1および配線導体1
1を介し地気へと流し去ることができる。
以上の説明から明らかなように、本発明によれば半導体
装置に生じた摩擦による静電気は金属リード7の突起部
と基板上の放電電極8との間の放電電流として地気に導
くことができる。この場合、放電領域を適当な不純物濃
度を6つ空気を介在させることによりその放電電界強度
を10.01)OV/cmに設定することができ、放電
間隔を10μmとすれば約10Vで放電を開始せしめる
ことができる。
装置に生じた摩擦による静電気は金属リード7の突起部
と基板上の放電電極8との間の放電電流として地気に導
くことができる。この場合、放電領域を適当な不純物濃
度を6つ空気を介在させることによりその放電電界強度
を10.01)OV/cmに設定することができ、放電
間隔を10μmとすれば約10Vで放電を開始せしめる
ことができる。
この値は、通常、引出し電極側に形成される従来の静電
保護回路がダイオードの逆方向耐圧或いはトランジスタ
のブレークダウン電圧を利用し、その保護効果が15〜
20V以上で生じるのに比べれば非常に低いものであり
、きわめて保護効果の高いことを示している。
保護回路がダイオードの逆方向耐圧或いはトランジスタ
のブレークダウン電圧を利用し、その保護効果が15〜
20V以上で生じるのに比べれば非常に低いものであり
、きわめて保護効果の高いことを示している。
本発明における金属リード7と放電電極8との間隔は、
突起状バンプ電極6の高さにより正確に決定される。通
常、突起状バンプ電極6の高さは±10%程度で制御出
来るので、放電間隔を10μmに設定する場合を考える
と、IOV〜12■の範囲に放電電圧を制御することが
可能である。
突起状バンプ電極6の高さにより正確に決定される。通
常、突起状バンプ電極6の高さは±10%程度で制御出
来るので、放電間隔を10μmに設定する場合を考える
と、IOV〜12■の範囲に放電電圧を制御することが
可能である。
言うまでもなくこの放電電圧の値は突起状バンプ電極6
の高さの選定により任意に設定し得るものである。
の高さの選定により任意に設定し得るものである。
以上詳細に説明したように、本発明によれば装置全体の
厚みには何等の変更を加わることな〈従来と同様に薄形
で且つ摩擦静電に対して充分対応できる保護手段を備え
た半導体装置を得ることができるので、ICカード用半
導体装置として実施すればカードの信頼性を著しく向上
せしめることができる。
厚みには何等の変更を加わることな〈従来と同様に薄形
で且つ摩擦静電に対して充分対応できる保護手段を備え
た半導体装置を得ることができるので、ICカード用半
導体装置として実施すればカードの信頼性を著しく向上
せしめることができる。
第1図(a)および(b)はそれぞれ本発明の一実施例
を示す断面図および平面図、第2図(a>および(b)
はそれぞれTAB実装技術による従来半導体装置の半導
体チップにおける引出電極付近を示す断面図および平面
図である。 1・・・・・・半導体基板、2・・・・・・引出し電極
、3・・・・・・パッシベーション膜、4・−・・・・
保誰膜、5.12・・・・・・バリア金属、6・・・・
・・突起状バンプ電極、7・・・・・金属リード、8・
・・・・・放電電極、9・・・・・・金属リードの突起
部、10・・・・・・不純物を混入した空気層、11・
・・・・・配線導体。
を示す断面図および平面図、第2図(a>および(b)
はそれぞれTAB実装技術による従来半導体装置の半導
体チップにおける引出電極付近を示す断面図および平面
図である。 1・・・・・・半導体基板、2・・・・・・引出し電極
、3・・・・・・パッシベーション膜、4・−・・・・
保誰膜、5.12・・・・・・バリア金属、6・・・・
・・突起状バンプ電極、7・・・・・金属リード、8・
・・・・・放電電極、9・・・・・・金属リードの突起
部、10・・・・・・不純物を混入した空気層、11・
・・・・・配線導体。
Claims (1)
- 半導体基板と、前記半導体基板上に形成される引出し電
極と、前記引出し電極上に形成される突起状バンプ電極
と、前記突起状バンプ電極上に形成される外部端子導出
用の金属リードと、前記半導体基板上に前記引出し電極
に隣接して形成される放電電極と、前記放電電極と対向
して設けられる前記金属リードの突起部とを備えること
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150802A JPS636867A (ja) | 1986-06-26 | 1986-06-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150802A JPS636867A (ja) | 1986-06-26 | 1986-06-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS636867A true JPS636867A (ja) | 1988-01-12 |
JPH0545070B2 JPH0545070B2 (ja) | 1993-07-08 |
Family
ID=15504746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61150802A Granted JPS636867A (ja) | 1986-06-26 | 1986-06-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS636867A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5403445A (en) * | 1992-03-09 | 1995-04-04 | Canon Kabushiki Kaisha | Recycled paper for electrophotography and image forming method making use of the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101492587B1 (ko) * | 2014-01-23 | 2015-02-11 | 한국기계연구원 | 슬라이딩 팔걸이로 구동되는 전동 휠체어 |
-
1986
- 1986-06-26 JP JP61150802A patent/JPS636867A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5403445A (en) * | 1992-03-09 | 1995-04-04 | Canon Kabushiki Kaisha | Recycled paper for electrophotography and image forming method making use of the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0545070B2 (ja) | 1993-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205613B2 (en) | Insulating substrate for IC packages having integral ESD protection | |
CA1242532A (en) | Input protection arrangement for vlsi intergrated circuit devices | |
KR910009355B1 (ko) | Mos형 반도체장치의 입력보호회로 | |
US8633575B1 (en) | IC package with integrated electrostatic discharge protection | |
US4325097A (en) | Four terminal pulse suppressor | |
JPS636867A (ja) | 半導体装置 | |
JPS62104066A (ja) | 半導体保護装置 | |
US4600960A (en) | Four terminal pulse suppressor | |
JPH0256969A (ja) | 薄膜半導体装置 | |
JPS6059490A (ja) | Icカ−ド | |
JPH05206441A (ja) | 半導体集積回路装置 | |
JPH03173446A (ja) | 半導体装置 | |
KR920004367B1 (ko) | 반도체 입력패드 정전기 보호장치 | |
JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
JPS58202573A (ja) | 半導体集積回路装置 | |
JP2636213B2 (ja) | 静電気吸収器 | |
JPS5635470A (en) | Semiconductor device | |
JPH0691204B2 (ja) | 半導体集積回路装置 | |
JPS60115253A (ja) | 半導体集積回路装置 | |
JPS62205651A (ja) | 半導体装置 | |
JPH0332063A (ja) | 半導体装置 | |
JPS61260665A (ja) | 半導体装置 | |
JP2002289779A (ja) | 半導体装置 | |
JPS60144955A (ja) | 半導体装置 | |
JPS577950A (en) | Semiconductor integrated circuit device |