JPS62205651A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62205651A
JPS62205651A JP61049960A JP4996086A JPS62205651A JP S62205651 A JPS62205651 A JP S62205651A JP 61049960 A JP61049960 A JP 61049960A JP 4996086 A JP4996086 A JP 4996086A JP S62205651 A JPS62205651 A JP S62205651A
Authority
JP
Japan
Prior art keywords
semiconductor element
package
die pad
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61049960A
Other languages
English (en)
Inventor
Manabu Itobayashi
糸林　学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61049960A priority Critical patent/JPS62205651A/ja
Publication of JPS62205651A publication Critical patent/JPS62205651A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に関し、特に半導体素子の静電破
壊耐量を向上させることができる半導体装置に関するも
のである。
［従来の技術］ 第２図は、従来の樹脂パッケージ型半導体装置の＠　造
を示す断面図である。図において、ダイパッド７の一方
の面７ａ上に半導体素子１が設けられており、半導体素
子１の各電極はポンディングワイヤ２により外部リード
３に電気的に接続されている。また、ダイパッド７、半
導体素子１．ボンディングワイヤ２および外部リード３
の一部が樹脂パッケージ４に封入されている。５は樹脂
パッケージ４の表側表面であり、６は樹脂パッケージ４
の裏側表面である。そして、このように構成された半導
体装置においては、一般に表側表面５に、半導体装置の
型名ヤＯットナンパを示すインクで捺印されたマークの
表示が行なわれている（１ス下マークの表示を行なうこ
とをマーキングと呼ぶ）。
〔発明が解決しようとする問題点］ 半導体装置のフラットパッケージ化、チップ面積の増大
化およびパターン微細化に伴ないマーキング時の摩擦帯
電による半導体素子の静電破壊が問題となってきている
。
第３図は、第２図の樹脂パッケージ型半導体装置におい
てパッケージ表側表面が帯電した様子を示す図である。
図において、樹脂パッケージ４の表側表面５にマーキン
グするとき摩擦によって表側表面５に帯電電荷８が発生
し、外部リード３が人体やｔ！ｉ電物体などを介して接
地されるときこの帯電電荷８は放電するが、従来の半導
体装置においては一般に半導体素子１が樹脂パッケージ
４の表側表面５に近いため、この放電による過渡電圧が
半導体デツプ１に印加され、半導体素子１が破壊すると
いう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体素子の静電破＠耐量を向上した信頼度
の高い半導体装置を得ることを目的とする。
［問題点を解決するための手段］ この発明に係る半導体装置は、ダイパッドと、このダイ
パッドの一方の面上に設けられる半導体素子と、この半
導体素子およびダイパッドを封入するパッケージとを備
え、ダイパッドの一方の面側のパッケージの外表面をこ
のパッケージのマーク表示面どする半導体装置において
、半導体素子をダイパッドの他方の面上に設けたしので
ある。
［作用］ この発明においては、半導体素子をダイパッドの他方の
面上に設けるので、半導体素子と、マーキング時に帯電
するパッケージのマーク表示面との距離が大きくなる。
［実施例］ 以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。
第１図は、この発明の実施例である樹脂パッケージ型半
導体装置の構造を示す断面図である。この実施例の構成
が第２図の樹脂パッケージ型半導体装置の構成と異なる
点は１ス下の点でおる。すなわち、半導体素子１がダイ
パッド７の他方の面７ｂに設けられており、半導体素子
１の位置がダイパッド７を塁準にして第２図の場合と上
下逆になっている。そして、ダイパッド７の他方の面７
ｂ側の街脂内で半導体素子１と外部リード３とがボンデ
ィングワイヤ２により接続されている。
このように構成された半導体装置では、半導体素子１と
開詣パッケージ４のマーク表示面となる表側表面５との
距唾は、従来の半導体装置における半導体素子１と表側
表面５との距離の２倍以上と大きくなる。このため、樹
脂パッケージ４の表側表面５にマーキングするとき摩擦
によってこの表側表面５に帯電電荷８が発生し、半導体
装置の取汲いなどにより外部リード３が人体やｔｉＩｉ
電物体などを介して接地されＷ１電電荷８が放電されて
も、この放電により半導体素子１に印加される過渡電圧
は、従来の半導体装置の場合に半導体素子１に印加され
る過渡電圧に比べて十分小さくなる。このため、半導体
素子１は帯？１ｆ＠荷８による影響を受けにくくなり、
半導体素子１の静電破壊間ｍが向上する。
また、このような半導体装置は、追加部品を必要とする
ことな〈従来とほとんど同一製造フローで製造でさ、半
導体装置の製造コストがアップすることはない。
なお、上記実施例では、半導体素子などがフラットな樹
脂パッケージに封入された半導体装置の場合について示
したが、この発明は半導体素子などがフラットなセラミ
ックパッケージに封入された半導体装置にも適用するこ
とができ、この場合にし上記実施例と同様の効果を奏す
る。
［発明の効果］ 以上のようにこの発明によれば、ダイパッドと、このダ
イパッドの一方の面上に設けられる半導体素子と、この
半導体素子およびダイパッドを封入するバック゛−ジと
を備え、ダイパッドの一方の面側のパッケージの外表面
を該パッケージのマーク表示面とする半導体装置におい
て、半導体素子をダイパッドの他方の面上に設けたので
、半導体素子と、マーキング時に帯電するパッケージの
マーク表示面との距離が大きくなり、半導体素子は帯電
電荷による影響を受けにくくなり半導体素子の静電破ｆ
Ｉ！耐量が向上する。また、この半導体装置は、追加部
品を必要とすることな〈従来とほとんど同一の製造フロ
ーにより低コストで製造できる。
【図面の簡単な説明】
第１図は、この発明の実施例である樹脂パッケージ型半
導体装置の構造を示す断面図である。 第２図は、従来の樹脂パッケージ型半導体装置の構造を
示す断面図である。 第３図は、従来の樹脂パッケージ型半導体装置において
パッケージ表側表面が帯電した様子を示す図である。 図において、１は半導体素子、２はボンディングワイヤ
、３は外部リード、４は樹脂パッケージ。 ７はダイパッド、８は帯電電荷である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）ダイパッドと、該ダイパッドの一方の面上に設け
    られる半導体素子と、該半導体素子および前記ダイパッ
    ドを封入するパッケージとを備え、前記ダイパッドの一
    方の面側の前記パッケージの外表面を該パッケージのマ
    ーク表示面とする半導体装置において、 前記半導体素子を前記ダイパッドの他方の面上に設けた
    ことを特徴とする半導体装置。
  2. （２）前記パッケージは樹脂パッケージである特許請求
    の範囲第１項記載の半導体装置。
JP61049960A 1986-03-05 1986-03-05 半導体装置 Pending JPS62205651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61049960A JPS62205651A (ja) 1986-03-05 1986-03-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61049960A JPS62205651A (ja) 1986-03-05 1986-03-05 半導体装置

Publications (1)

Publication Number Publication Date
JPS62205651A true JPS62205651A (ja) 1987-09-10

Family

ID=12845598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61049960A Pending JPS62205651A (ja) 1986-03-05 1986-03-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS62205651A (ja)

Similar Documents

Publication Publication Date Title
US20050156292A1 (en) Reduced size semiconductor package with stacked dies
JPS5936249U (ja) 少くとも１つの集積回路デバイスのためのフラツト・パツケ−ジ
US7061091B2 (en) Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
JP4775676B2 (ja) 電池保護装置
JPH04216661A (ja) 集積回路パッケージアセンブリ
US6740969B1 (en) Electronic device
JPS62205651A (ja) 半導体装置
JP3993336B2 (ja) 充電電池の保護回路モジュール
JP2005038911A (ja) 半導体装置
JPS62249456A (ja) 電子装置
EP0300434A3 (en) Overcurrent protection circuit for semiconductor device
JPS6046038A (ja) 集積回路装置
JPH02250359A (ja) 半導体装置
JPH02105557A (ja) 樹脂封止型半導体装置
JPS5988856A (ja) 半導体装置
JPS5821180Y2 (ja) 半導体装置
JP2514430Y2 (ja) ハイブリッドｉｃ
JPH0936305A (ja) ダイオードとコンデンサとを備えたチップ型複合素子の構造
JPH0366150A (ja) 半導体集積回路装置
JP3439890B2 (ja) 半導体装置及びその製造方法
JPS636867A (ja) 半導体装置
JPH042030U (ja)
JPH07153899A (ja) 半導体装置
JPS59228739A (ja) 半導体装置
JPH05206441A (ja) 半導体集積回路装置