JPS5988856A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5988856A JPS5988856A JP57198552A JP19855282A JPS5988856A JP S5988856 A JPS5988856 A JP S5988856A JP 57198552 A JP57198552 A JP 57198552A JP 19855282 A JP19855282 A JP 19855282A JP S5988856 A JPS5988856 A JP S5988856A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- lead frame
- external
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体素子の封止容器の構造、そのうち特に
リードフレーム部分の構造に関するものである。
リードフレーム部分の構造に関するものである。
従来、半導体素子封止用容器として広く用いられている
樹脂封止形容器、並びに気密封止形容器は、一般に外部
電極を形成するところのいわゆるリードフレームの各端
子と被封止半導体素子の各電極間がボンディングワイヤ
と呼ばれる金属却１紳で結線された構造を有するもので
ある。
樹脂封止形容器、並びに気密封止形容器は、一般に外部
電極を形成するところのいわゆるリードフレームの各端
子と被封止半導体素子の各電極間がボンディングワイヤ
と呼ばれる金属却１紳で結線された構造を有するもので
ある。
ここで外部雷、ｒｉであるリードフレーム拐は電極とし
ての性質上、金属の良導体であることが当然要求される
。しかしながら、このような外部電極を有する半導体装
置はその構造上、増シ扱いの過程で人体を初めとして、
外部の静電気帯電物が外部電極に接紗して静電気放電を
起こしやすい。そしてその放・璽官荷は容易に外部電極
から金属細線を通じて半導体素子電極に達し、過大な放
’Ｉ電荷の場合には、素子内部を破壊させてしまうとい
う問題があった。この問題に対しては、これまで主とし
て半導体素子自体の側から対策がとられてきた。即ち、
半導体素子電極近傍に種々の保護回路を形成し、静電気
の放電電荷を遮断しようとするものがそれである。とこ
ろが、この保護回路はその構造が微細であって電昇が年
中するだめ、鍋剰ストレスによりそれ自体が破壊してし
まうという問題が避けられず、遮断し得る外部からのエ
ネルギーには限度があった。
ての性質上、金属の良導体であることが当然要求される
。しかしながら、このような外部電極を有する半導体装
置はその構造上、増シ扱いの過程で人体を初めとして、
外部の静電気帯電物が外部電極に接紗して静電気放電を
起こしやすい。そしてその放・璽官荷は容易に外部電極
から金属細線を通じて半導体素子電極に達し、過大な放
’Ｉ電荷の場合には、素子内部を破壊させてしまうとい
う問題があった。この問題に対しては、これまで主とし
て半導体素子自体の側から対策がとられてきた。即ち、
半導体素子電極近傍に種々の保護回路を形成し、静電気
の放電電荷を遮断しようとするものがそれである。とこ
ろが、この保護回路はその構造が微細であって電昇が年
中するだめ、鍋剰ストレスによりそれ自体が破壊してし
まうという問題が避けられず、遮断し得る外部からのエ
ネルギーには限度があった。
さらに半導体素子の電気的竹忙の点からイイ訛回路を形
成することが回灯な場合もあった１、シたがって、静電
気の放電エネルギーを半導体チ子電極に到達する以前の
段階で辿断するか、可能疫限り減少させることが最も望
せしい。
成することが回灯な場合もあった１、シたがって、静電
気の放電エネルギーを半導体チ子電極に到達する以前の
段階で辿断するか、可能疫限り減少させることが最も望
せしい。
本発明は、外部電極を伝わって才子に達する静電気のエ
ネルギーを外部箆４ニ上で減少させることを目的とした
ものである。
ネルギーを外部箆４ニ上で減少させることを目的とした
ものである。
本発明の特徴は、金勅細糾により、半導体素子電極とリ
ードフレームを結線する方式の半導体素子用封止容器に
おいて、このリードフレーム材のうち、リード端子部分
の片表面のみを、金属細線との接合部を除き、全体にわ
たってＭ１気抵抗物で被桜した半導体装置にある。
ードフレームを結線する方式の半導体素子用封止容器に
おいて、このリードフレーム材のうち、リード端子部分
の片表面のみを、金属細線との接合部を除き、全体にわ
たってＭ１気抵抗物で被桜した半導体装置にある。
次に本発明を図にしだがって説明する。第１図、第２図
はそれぞれ樹脂封止形容器、気密封止形容器に本発明を
適用した実施例の断面図を示したものである。両図共図
中の１で示されるのが半導体素子、２が金属細線、３が
従来のリードフレームでおって、３の上表面に４で示さ
れるところの電気抵抗層が形成されている。ただし、こ
の宙夕、」１（抗層は２の金属細線と４のリードフレー
ム、の接Ｕ１部だけは除いて形成させている。この結求
、外部電極として機能するのは、４のリードフレームの
下表面部分、即ち折り曲げた際に内側となる面のみに制
限されること（でなるが、外部回路との電気的接続の点
ては何ら不都合は生じない。そし２て外部帯電物と最も
接触し易い外側の面は４の電気抵抗体でおおわれている
ため、齢箋気放電時においては従来のように放電電荷が
直ちに久部宵捺を導電して半導体素子に達するのとは異
なり、外部電極上の市褒抵抗層内でそのエネルギーを大
きく減衰させることができる。
はそれぞれ樹脂封止形容器、気密封止形容器に本発明を
適用した実施例の断面図を示したものである。両図共図
中の１で示されるのが半導体素子、２が金属細線、３が
従来のリードフレームでおって、３の上表面に４で示さ
れるところの電気抵抗層が形成されている。ただし、こ
の宙夕、」１（抗層は２の金属細線と４のリードフレー
ム、の接Ｕ１部だけは除いて形成させている。この結求
、外部電極として機能するのは、４のリードフレームの
下表面部分、即ち折り曲げた際に内側となる面のみに制
限されること（でなるが、外部回路との電気的接続の点
ては何ら不都合は生じない。そし２て外部帯電物と最も
接触し易い外側の面は４の電気抵抗体でおおわれている
ため、齢箋気放電時においては従来のように放電電荷が
直ちに久部宵捺を導電して半導体素子に達するのとは異
なり、外部電極上の市褒抵抗層内でそのエネルギーを大
きく減衰させることができる。
以上のように外部電極となるリードフレームに注目し、
軍；枦としての機能をその内側の面に限定する反面、容
器の構造上、外側に面し外部静電気帯電物が接触し易い
部分に電気抵抗層を設けた本発明によシ、この種の半導
体装置の太きガ間即である静電気による半導体素子内部
の破壊を従来に比べ、著しく減らすことができる。
軍；枦としての機能をその内側の面に限定する反面、容
器の構造上、外側に面し外部静電気帯電物が接触し易い
部分に電気抵抗層を設けた本発明によシ、この種の半導
体装置の太きガ間即である静電気による半導体素子内部
の破壊を従来に比べ、著しく減らすことができる。
第１図、第２図は各々本発明の実施例を示す断面図であ
る。 図中、１・・・・・・半導体集子、２・・・・・・金属
細線、３・・・・・・リードフレーム、４・・・・・・
電気抵抗物、５・・・・・・刺止樹脂、６・・・・・・
セラミック、７・・・・・・メタライズ導体である。 ５− ／ ？ Ｚ ／ 回 鼠 ？ ロ
る。 図中、１・・・・・・半導体集子、２・・・・・・金属
細線、３・・・・・・リードフレーム、４・・・・・・
電気抵抗物、５・・・・・・刺止樹脂、６・・・・・・
セラミック、７・・・・・・メタライズ導体である。 ５− ／ ？ Ｚ ／ 回 鼠 ？ ロ
Claims (1)
- 金属細線によシ、半導体素子電極とリードフレームを結
線する方式の半導体素子用封止容器において、前記リー
ドフレーム材のうち、リード端子部分の金属細線との接
合部を除いた表面を電気抵抗物で被接したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198552A JPS5988856A (ja) | 1982-11-12 | 1982-11-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198552A JPS5988856A (ja) | 1982-11-12 | 1982-11-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5988856A true JPS5988856A (ja) | 1984-05-22 |
Family
ID=16393065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57198552A Pending JPS5988856A (ja) | 1982-11-12 | 1982-11-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5988856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127149U (ja) * | 1987-02-10 | 1988-08-19 |
-
1982
- 1982-11-12 JP JP57198552A patent/JPS5988856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127149U (ja) * | 1987-02-10 | 1988-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3591839A (en) | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture | |
| EP0071423A2 (en) | Packages for enclosing semiconductor elements | |
| EP0537162A4 (en) | Metal electronic package having improved resistance to electromagnetic interference | |
| JPS58111359A (ja) | 集積回路装置 | |
| US7061091B2 (en) | Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device | |
| US4330929A (en) | Process for making an electrical component having a metallic casing with a conformable plastic coating | |
| KR100271992B1 (ko) | 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 | |
| US4325097A (en) | Four terminal pulse suppressor | |
| JPS5988856A (ja) | 半導体装置 | |
| JPS58143541A (ja) | 半導体装置 | |
| JPS59232431A (ja) | 半導体装置 | |
| JPH02250359A (ja) | 半導体装置 | |
| JPS59161846A (ja) | 半導体装置 | |
| JPS6046038A (ja) | 集積回路装置 | |
| JPS5982753A (ja) | 半導体装置用パツケ−ジ | |
| JPS607496Y2 (ja) | 半導体装置 | |
| JPS617638A (ja) | 半導体装置 | |
| JPS62205651A (ja) | 半導体装置 | |
| JPS61107783A (ja) | 半導体レ−ザ装置 | |
| JPS5919427Y2 (ja) | 複合型サ−ジ吸収器 | |
| JPS59117146A (ja) | 半導体集積回路 | |
| JPS6236299Y2 (ja) | ||
| JPS6034053A (ja) | 半導体装置 | |
| JPS57201037A (en) | Semiconductor device | |
| JPS62108553A (ja) | 樹脂封止型半導体装置 |