JPH07153899A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07153899A JPH07153899A JP5301386A JP30138693A JPH07153899A JP H07153899 A JPH07153899 A JP H07153899A JP 5301386 A JP5301386 A JP 5301386A JP 30138693 A JP30138693 A JP 30138693A JP H07153899 A JPH07153899 A JP H07153899A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- lead
- longitudinal direction
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造工程を増やすことなく、かつ
現在の製造工程を変更することなく半導体装置の有する
電荷を安全に放電させることが可能な半導体装置を提供
する。 【構成】半導体装置１は半導体チップ２がダイパッド３
上に搭載され、このダイパッドをリードフレームに吊り
ピン７で接続する。その全体をモールド樹脂６で封止さ
れた後タイバー切断されて成形されたこの半導体装置１
は、パッケージ本体の両側にリード端子が一列に並び、
半導体装置１の長手方向の両端部側面には、パッケージ
表面から外側に突き出た状態なるようにリードフレーム
から切断された吊りピン７がくるように配置されてい
る。したがって他のリード端子を介することなく半導体
装置に蓄積した電荷を吊りピン通して接地電位に放電す
る。
現在の製造工程を変更することなく半導体装置の有する
電荷を安全に放電させることが可能な半導体装置を提供
する。 【構成】半導体装置１は半導体チップ２がダイパッド３
上に搭載され、このダイパッドをリードフレームに吊り
ピン７で接続する。その全体をモールド樹脂６で封止さ
れた後タイバー切断されて成形されたこの半導体装置１
は、パッケージ本体の両側にリード端子が一列に並び、
半導体装置１の長手方向の両端部側面には、パッケージ
表面から外側に突き出た状態なるようにリードフレーム
から切断された吊りピン７がくるように配置されてい
る。したがって他のリード端子を介することなく半導体
装置に蓄積した電荷を吊りピン通して接地電位に放電す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
に静電気による素子破壊を防止できるようにした半導体
装置のパッケージに関する。
に静電気による素子破壊を防止できるようにした半導体
装置のパッケージに関する。
【０００２】
【従来の技術】従来のこの種の半導体装置は、リードフ
レームの平面図を示した図３（ａ）、切断後にリード成
形をしたパッケージの斜視図を示した図３（ｂ）および
Ａ−Ａ線方向に切断した断面図を示した図３（ｃ）を参
照すると、リードフレームは中心にダイパッド３が配置
され、このダイパッド３はフレーム部１０と吊りピン７
で接続されて保持されている。このダイパッド３を囲ん
で多数のリード端子４が配置され、これらのリード端子
４間とフレーム部１０とはタイバー１１によって接続さ
れモールド樹脂封入後のリード成形時に除去される。
レームの平面図を示した図３（ａ）、切断後にリード成
形をしたパッケージの斜視図を示した図３（ｂ）および
Ａ−Ａ線方向に切断した断面図を示した図３（ｃ）を参
照すると、リードフレームは中心にダイパッド３が配置
され、このダイパッド３はフレーム部１０と吊りピン７
で接続されて保持されている。このダイパッド３を囲ん
で多数のリード端子４が配置され、これらのリード端子
４間とフレーム部１０とはタイバー１１によって接続さ
れモールド樹脂封入後のリード成形時に除去される。
【０００３】半導体装置１は半導体チップ２がダイパッ
ド３上に搭載され、半導体チップ２の周辺部に配置され
たボンディングパッド（不図示）とリード端子４とはボ
ンディングワイヤ５で電気的に接続され、リード端子４
の一部を含んでその全体をモールド樹脂６で封止されて
いる。
ド３上に搭載され、半導体チップ２の周辺部に配置され
たボンディングパッド（不図示）とリード端子４とはボ
ンディングワイヤ５で電気的に接続され、リード端子４
の一部を含んでその全体をモールド樹脂６で封止されて
いる。
【０００４】モールド樹脂により封止された後タイバー
切断されて成形されたこの半導体装置１は、パッケージ
本体の両側にリード端子４が一列に並んだ構造になって
いる。さらに、半導体装置１の長手方向の両端部側面に
は、パッケージ表面から凹んだ内側にフレームから切断
された吊りピン７がくるように配置されている。
切断されて成形されたこの半導体装置１は、パッケージ
本体の両側にリード端子４が一列に並んだ構造になって
いる。さらに、半導体装置１の長手方向の両端部側面に
は、パッケージ表面から凹んだ内側にフレームから切断
された吊りピン７がくるように配置されている。
【０００５】従来の半導体装置の他の例が特開昭６２−
１８７４５号公報に載されている。図４に部分斜視図で
示した同公報所載の半導体装置は、パッケージ本体１の
長手方向の両端部に導電物質板８を有している。この導
電物質板８は半導体チップを搭載しているリードフレー
ム部分の吊りピン７がパッケージの外側で広がった構造
をとる。この吊りピン７は最端部のリード端子４との接
触を防ぐため、これらの間には樹脂のつき出し部９があ
る。
１８７４５号公報に載されている。図４に部分斜視図で
示した同公報所載の半導体装置は、パッケージ本体１の
長手方向の両端部に導電物質板８を有している。この導
電物質板８は半導体チップを搭載しているリードフレー
ム部分の吊りピン７がパッケージの外側で広がった構造
をとる。この吊りピン７は最端部のリード端子４との接
触を防ぐため、これらの間には樹脂のつき出し部９があ
る。
【０００６】この導電物質板８が測定器あるいはハンド
リング等で金属導体と接触する際に、導電物質板８から
放電し、外界からの静電気による破壊を生じ易い最端部
のリード端子４から静電気が流れるのを防止するとして
いる。
リング等で金属導体と接触する際に、導電物質板８から
放電し、外界からの静電気による破壊を生じ易い最端部
のリード端子４から静電気が流れるのを防止するとして
いる。
【０００７】
【発明が解決しようとする課題】従来の半導体装置で
は、図３（ｂ）に併せて図３（ｃ）を参照すると、吊り
ピン７が上述したようにパッケージの長手方向の両端部
の側面表面よりも凹んだ状態になるようにパッケージに
封入されているため、パッケージの外部から接触させる
ことはできない。したがって半導体装置１に蓄積した電
荷は、リード端子４が人体、組立機器および測定機器等
の諸設備に接触すると、半導体チップ２からボンディン
グワイヤ５を経てリード端子４を通して接地電位に放電
するので、半導体装置の半導体チップ２が静電破壊に至
る危険があった。
は、図３（ｂ）に併せて図３（ｃ）を参照すると、吊り
ピン７が上述したようにパッケージの長手方向の両端部
の側面表面よりも凹んだ状態になるようにパッケージに
封入されているため、パッケージの外部から接触させる
ことはできない。したがって半導体装置１に蓄積した電
荷は、リード端子４が人体、組立機器および測定機器等
の諸設備に接触すると、半導体チップ２からボンディン
グワイヤ５を経てリード端子４を通して接地電位に放電
するので、半導体装置の半導体チップ２が静電破壊に至
る危険があった。
【０００８】一方、他の従来例の場合は、図４を参照す
ると、吊りピン２が外側に広がった形状をもった導電物
質板８を有しているため、製造工程が少なくとも１工程
分増えることになる。導電物質板８および樹脂のつき出
し部９という新たな資材が必要であり、製造コストの増
加となる。
ると、吊りピン２が外側に広がった形状をもった導電物
質板８を有しているため、製造工程が少なくとも１工程
分増えることになる。導電物質板８および樹脂のつき出
し部９という新たな資材が必要であり、製造コストの増
加となる。
【０００９】パッケージ全体の大きさが吊りピン７に接
続する導電物質板８および樹脂のつき出し部９の分だけ
増加するので、実装面積もその分広くとる必要がある。
続する導電物質板８および樹脂のつき出し部９の分だけ
増加するので、実装面積もその分広くとる必要がある。
【００１０】このことはメモリボード等の実装密度の高
い場合には重要な要素である。
い場合には重要な要素である。
【００１１】また、このパッケージを実装するときに、
導電物質板８が実装基板に近接するため実装基板とショ
ートする危険が大きい。そのため、パケージはデュアル
インライン型パッケージのようなリード端子の長いもの
に限定されるという欠点を有していた。
導電物質板８が実装基板に近接するため実装基板とショ
ートする危険が大きい。そのため、パケージはデュアル
インライン型パッケージのようなリード端子の長いもの
に限定されるという欠点を有していた。
【００１２】本発明の目的は、上述の欠点に鑑みなされ
たものであり、半導体装置の製造工程を増やすことな
く、かつ現在の製造工程を変更することなく半導体装置
の有する電荷を安全に放電させることが可能な半導体装
置を提供することにある。
たものであり、半導体装置の製造工程を増やすことな
く、かつ現在の製造工程を変更することなく半導体装置
の有する電荷を安全に放電させることが可能な半導体装
置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の特
徴は、リード端子が１方向または対向する２方向から引
きだされるパッケージに封入された半導体装置におい
て、半導体チップを搭載したリードフレーム部分の吊り
ピンが前記パッケージの長手方向の両端部側面から外側
に所定の長さで突き出た構造を備えたことを特徴とす
る。
徴は、リード端子が１方向または対向する２方向から引
きだされるパッケージに封入された半導体装置におい
て、半導体チップを搭載したリードフレーム部分の吊り
ピンが前記パッケージの長手方向の両端部側面から外側
に所定の長さで突き出た構造を備えたことを特徴とす
る。
【００１４】また、前記吊りピンが、前記長手方向の中
心線上の前記両端部側面または前記長手方向の中心線か
ら互に反対方向にずれた位置の前記両端部側面のいずれ
かから外側に所定の長さで突き出た構造を備えたことを
特徴とすることもできる。
心線上の前記両端部側面または前記長手方向の中心線か
ら互に反対方向にずれた位置の前記両端部側面のいずれ
かから外側に所定の長さで突き出た構造を備えたことを
特徴とすることもできる。
【００１５】さらに、前記吊りピンは、前記リードフレ
ーム部分に前記半導体チップを搭載後個別に切断すると
きに前記所定の長さ分だけ長くなるように切断してなる
ことを特徴とすることもできる。
ーム部分に前記半導体チップを搭載後個別に切断すると
きに前記所定の長さ分だけ長くなるように切断してなる
ことを特徴とすることもできる。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１７】図１（ａ）は本発明の第１の実施例を示す
半導体装置の平面図であり、図１（ｂ）はその斜視図で
あり、図１（ｃ）は図１（ｂ）におけるＡ−Ａ線の方向
の断面図である。
半導体装置の平面図であり、図１（ｂ）はその斜視図で
あり、図１（ｃ）は図１（ｂ）におけるＡ−Ａ線の方向
の断面図である。
【００１８】従来例を示した図４（ａ）と異なるところ
はダイパット３と一体構造をとる吊りピン７および７′
がパッケージ６の長手方向の両端部側面の表面から突き
出た状態でパッケージングされていることである。それ
以外の構成は従来例と同様であるので同一構成要素には
同一の符号を付してある。
はダイパット３と一体構造をとる吊りピン７および７′
がパッケージ６の長手方向の両端部側面の表面から突き
出た状態でパッケージングされていることである。それ
以外の構成は従来例と同様であるので同一構成要素には
同一の符号を付してある。
【００１９】図１（ａ）および（ｂ）に併せて図１
（ｃ）を参照すると、半導体装置１は、封止、成形時
に、ダイパッド接続用のリードである吊りピン７および
７′をモールド樹脂６の外側につき出すように封止した
ものである。
（ｃ）を参照すると、半導体装置１は、封止、成形時
に、ダイパッド接続用のリードである吊りピン７および
７′をモールド樹脂６の外側につき出すように封止した
ものである。
【００２０】このようにパッケージされた半導体装置１
の除電機構について説明すると、従来の半導体装置にお
ける静電破壊は、図３で説明したようにリード端子４が
接地されたことによりパッケージに蓄積した電荷Ｅｓが
リード端子４から急激に接地電位に流れることにより起
る。そのため本実施例では、再び図１を参照すると、吊
りピン７が接地電位に接地されると、半導体装置１の半
導体チップ２の大部分の電荷は、ダイパッド３→吊りピ
ン７→外部接触導体→接地電位のルートで流れる。すな
わち従来例のように半導体チップ２→ボンディングパッ
ド→ボンディングワイヤ５→リード端子４のルートでは
流れない。
の除電機構について説明すると、従来の半導体装置にお
ける静電破壊は、図３で説明したようにリード端子４が
接地されたことによりパッケージに蓄積した電荷Ｅｓが
リード端子４から急激に接地電位に流れることにより起
る。そのため本実施例では、再び図１を参照すると、吊
りピン７が接地電位に接地されると、半導体装置１の半
導体チップ２の大部分の電荷は、ダイパッド３→吊りピ
ン７→外部接触導体→接地電位のルートで流れる。すな
わち従来例のように半導体チップ２→ボンディングパッ
ド→ボンディングワイヤ５→リード端子４のルートでは
流れない。
【００２１】そのため、大部分は半導体チップ２を通さ
ず吊りピン７または７′を通して電荷が流出するので、
密度の高い電荷が流れても半導体チップ２の素子内を流
れる電荷の量は少なく、したがって半導体チップ２の破
壊は少ない。
ず吊りピン７または７′を通して電荷が流出するので、
密度の高い電荷が流れても半導体チップ２の素子内を流
れる電荷の量は少なく、したがって半導体チップ２の破
壊は少ない。
【００２２】半導体装置１は、製造中はリードの変形を
防ぐためにリード端子４が、どの場所とも接触しないよ
うに設計されているが、吊りピン７および７′をパッケ
ージの外側に突き出た状態に成形することにより、製造
工程のなかで検査設備へ挿入または収納するときに、ハ
ンドラーの導電性の金属アームで吊りピンの突出た部分
を挟むので、リード端子４よりも先に吊りピン７および
７′に接触させることになり半導体装置１の電荷を除去
することができる。また、半導体装置１の収納マガジン
ケースに収納するときに、ケース底面部に吊りピン７お
よび７′に接触させ、その反対面の吊りピンに次の半導
体装置１の吊りピンが互に直列に接触していくことにな
るので半導体装置１の電荷を除去することもできる。
防ぐためにリード端子４が、どの場所とも接触しないよ
うに設計されているが、吊りピン７および７′をパッケ
ージの外側に突き出た状態に成形することにより、製造
工程のなかで検査設備へ挿入または収納するときに、ハ
ンドラーの導電性の金属アームで吊りピンの突出た部分
を挟むので、リード端子４よりも先に吊りピン７および
７′に接触させることになり半導体装置１の電荷を除去
することができる。また、半導体装置１の収納マガジン
ケースに収納するときに、ケース底面部に吊りピン７お
よび７′に接触させ、その反対面の吊りピンに次の半導
体装置１の吊りピンが互に直列に接触していくことにな
るので半導体装置１の電荷を除去することもできる。
【００２３】次に、第２の実施例の上面図を示した図２
（ａ）および斜視図を示した図（ｂ）を参照すると、吊
りピン７および７′はパッケージの長手方向の中心線Ａ
−Ａに対して互にずらした長手方向の両端部にくるよう
に設計されている。図２（ａ）は、吊りピン７および
７′の位置は中心線に対して左上および右下にくるよう
に配置されているが、右上および左下にくるように設計
してもよい。
（ａ）および斜視図を示した図（ｂ）を参照すると、吊
りピン７および７′はパッケージの長手方向の中心線Ａ
−Ａに対して互にずらした長手方向の両端部にくるよう
に設計されている。図２（ａ）は、吊りピン７および
７′の位置は中心線に対して左上および右下にくるよう
に配置されているが、右上および左下にくるように設計
してもよい。
【００２４】その他の構成は実施例１と同様であるか
ら、同一構成要素には同一符号を付してここでの説明は
省略する。
ら、同一構成要素には同一符号を付してここでの説明は
省略する。
【００２５】この構成をとることにより、吊りピン７お
よび７′を中心線から互にずらしたことにより、配列時
に吊りピン同志の接触がなく半導体装置間での電荷の移
動を防止することが出来る。また、マガジンケースに収
納するときに半導体装置１は長手方向に複数個並べて収
容するので半導体装置間の間隔を詰めることが出来る。
さらにこの場合も実施例１と同様に、製造工程のなかで
検査設備へ挿入または収納するときに、ハンドラーの導
電性の金属アームで吊りピンの突出た部分を挟むので、
リード端子４よりも先に吊りピン７および７′に接触さ
せることになり半導体装置１の電荷を除去することがで
きる。
よび７′を中心線から互にずらしたことにより、配列時
に吊りピン同志の接触がなく半導体装置間での電荷の移
動を防止することが出来る。また、マガジンケースに収
納するときに半導体装置１は長手方向に複数個並べて収
容するので半導体装置間の間隔を詰めることが出来る。
さらにこの場合も実施例１と同様に、製造工程のなかで
検査設備へ挿入または収納するときに、ハンドラーの導
電性の金属アームで吊りピンの突出た部分を挟むので、
リード端子４よりも先に吊りピン７および７′に接触さ
せることになり半導体装置１の電荷を除去することがで
きる。
【００２６】また、上述の説明ではパッケージ６の材質
はモールド樹脂で説明したが、セラミック、サーディッ
プ等の材質でもよい。
はモールド樹脂で説明したが、セラミック、サーディッ
プ等の材質でもよい。
【００２７】
【発明の効果】以上説明したように、本発明の半導体装
置は、リード端子の中で一番面積が大きく、製造設備あ
るいは検査設備等との接触の機会が大きい吊りピンをパ
ッケージの長手方向の両側面の表面よりも外側に突き出
した状態にすることにより、他のリード端子を介するこ
となく、安全に半導体装置に蓄積した電荷を吊りピンを
通して接地電位に逃がすことができ、従って半導体装置
を静電破壊から保護することが可能である。
置は、リード端子の中で一番面積が大きく、製造設備あ
るいは検査設備等との接触の機会が大きい吊りピンをパ
ッケージの長手方向の両側面の表面よりも外側に突き出
した状態にすることにより、他のリード端子を介するこ
となく、安全に半導体装置に蓄積した電荷を吊りピンを
通して接地電位に逃がすことができ、従って半導体装置
を静電破壊から保護することが可能である。
【００２８】また、半導体装置の組立用資材を増やすこ
となく、従来の製造工程で製造することが可能であり、
低コストで静電破壊防止対策の施された半導体装置を製
造できる。また、パッケージの大きさもほとんど変らな
いため、実装面積を変える必要がなく、パッケージの形
状もリード端子が１方向および対向する２方向に整列し
たタイプのものであれば金属性のケースを除きパッケー
ジの材質を選ばない。
となく、従来の製造工程で製造することが可能であり、
低コストで静電破壊防止対策の施された半導体装置を製
造できる。また、パッケージの大きさもほとんど変らな
いため、実装面積を変える必要がなく、パッケージの形
状もリード端子が１方向および対向する２方向に整列し
たタイプのものであれば金属性のケースを除きパッケー
ジの材質を選ばない。
【００２９】
【図１】（ａ）本発明の第１の実施例を示す上面図であ
る。 （ｂ）本発明の第１の実施例を示す斜視図である。 （ｃ）本発明の第１の実施例を示す断面図である。
る。 （ｂ）本発明の第１の実施例を示す斜視図である。 （ｃ）本発明の第１の実施例を示す断面図である。
【図２】（ａ）本発明の第２の実施例を示す上面図であ
る。 （ｂ）本発明の第２の実施例を示す斜視図である。
る。 （ｂ）本発明の第２の実施例を示す斜視図である。
【図３】（ａ）半導体装置に使用されるリードフレーム
の上面図である。 （ｂ）従来の半導体装置の斜視図である。 （ｃ）従来の半導体装置の断面図である。
の上面図である。 （ｂ）従来の半導体装置の斜視図である。 （ｃ）従来の半導体装置の断面図である。
【図４】従来の他の半導体装置の部分的な斜視図であ
る。
る。
１ 半導体装置 ２ 半導体チップ ３ ダイパッド ４ リード端子 ５ ボンディングワイヤ ６ モールド端子 ７，７′ 吊りピン
Claims (3)
- 【請求項１】 リード端子が１方向または対向する２方
向から引きだされるパッケージに封入された半導体装置
において、半導体チップを搭載したリードフレーム部分
の吊りピンが前記パッケージの長手方向の両端部側面か
ら外側に所定の長さで突き出た構造を備えたことを特徴
とする半導体装置。 - 【請求項２】 前記吊りピンが、前記長手方向の中心線
上の前記両端部側面または前記長手方向の中心線から互
に反対方向にずれた位置の前記両端部側面のいずれかか
ら外側に所定の長さで突き出た構造を備えたことを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記吊りピンは、前記リードフレーム部
分に前記半導体チップを搭載後個別に切断するときに前
記所定の長さ分だけ長くなるように切断してなることを
特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301386A JP2798593B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301386A JP2798593B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153899A true JPH07153899A (ja) | 1995-06-16 |
| JP2798593B2 JP2798593B2 (ja) | 1998-09-17 |
Family
ID=17896251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5301386A Expired - Fee Related JP2798593B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798593B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100126764A1 (en) * | 2008-11-24 | 2010-05-27 | Seagate Technology, Llc | die ground lead |
| WO2023136056A1 (ja) * | 2022-01-11 | 2023-07-20 | ローム株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4922855U (ja) * | 1972-05-29 | 1974-02-26 | ||
| JPS6331545U (ja) * | 1986-08-14 | 1988-03-01 | ||
| JPH04130654A (ja) * | 1990-09-20 | 1992-05-01 | Hitachi Ltd | 樹脂封止型半導体装置 |
-
1993
- 1993-12-01 JP JP5301386A patent/JP2798593B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4922855U (ja) * | 1972-05-29 | 1974-02-26 | ||
| JPS6331545U (ja) * | 1986-08-14 | 1988-03-01 | ||
| JPH04130654A (ja) * | 1990-09-20 | 1992-05-01 | Hitachi Ltd | 樹脂封止型半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100126764A1 (en) * | 2008-11-24 | 2010-05-27 | Seagate Technology, Llc | die ground lead |
| WO2023136056A1 (ja) * | 2022-01-11 | 2023-07-20 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2798593B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4167647A (en) | Hybrid microelectronic circuit package | |
| US5252853A (en) | Packaged semiconductor device having tab tape and particular power distribution lead structure | |
| KR100242994B1 (ko) | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 | |
| US4441119A (en) | Integrated circuit package | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| US5324985A (en) | Packaged semiconductor device | |
| US5006919A (en) | Integrated circuit package | |
| JPH0774278A (ja) | セラミック・パッケージ組立部品 | |
| EP0095391B1 (en) | Mounting leadless chip-carriers | |
| JPH07153899A (ja) | 半導体装置 | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPS5927558A (ja) | 半導体装置用リ−ドフレ−ム | |
| US6323545B1 (en) | Semiconductor device | |
| AU568416B2 (en) | Flat package for integrated circuit memory chips | |
| US6093889A (en) | Semiconductor package and mounting socket thereof | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPH02246126A (ja) | 半導体装置 | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| JPH02143449A (ja) | 半導体封止容器 | |
| CA1175957A (en) | Integrated circuit package | |
| KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| WO1982002458A1 (en) | Integrated circuit package | |
| JPS5821180Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980609 |
|
| LAPS | Cancellation because of no payment of annual fees |