JPH0332063A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0332063A JPH0332063A JP1167592A JP16759289A JPH0332063A JP H0332063 A JPH0332063 A JP H0332063A JP 1167592 A JP1167592 A JP 1167592A JP 16759289 A JP16759289 A JP 16759289A JP H0332063 A JPH0332063 A JP H0332063A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- gate oxide
- circuit
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims 3
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005755 formation reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体集積回路の内、ＭＯＳ（ＭｅｔａｌＯ
ｘｙｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）の人力保護
回路に関するものである。
ｘｙｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）の人力保護
回路に関するものである。
［従来の技術］
従来のＭＯ５集積回路装置に於ける人力保護回路として
第４図に等価回路を示す。図に於いて、（１）は抵抗、
（２）は人力保護トランジスタである。ここで前記人力
保護トランジスタは内部の他のＭＯＳ ｌ−ランジスタ
は同様の構造を持つものである。
第４図に等価回路を示す。図に於いて、（１）は抵抗、
（２）は人力保護トランジスタである。ここで前記人力
保護トランジスタは内部の他のＭＯＳ ｌ−ランジスタ
は同様の構造を持つものである。
次に動作について説明する。人力保護回路は外部より通
常入力信号以外の電位の変化例えば静電気や雷などのサ
ージに対して、内部の回路を保護するために電圧をなま
らせたり、ＧＮＤ電位へ逃がしたりする。その動作を第
３図および第４図で説明する。第３図は実際の人力保護
トランジスタの構造を示す断面図で、図において、（３
）はＰ型の基板、（４）はＮ型拡散層で、外部と抵抗（
１）を介して接続されている（以下ドレインと呼称）。
常入力信号以外の電位の変化例えば静電気や雷などのサ
ージに対して、内部の回路を保護するために電圧をなま
らせたり、ＧＮＤ電位へ逃がしたりする。その動作を第
３図および第４図で説明する。第３図は実際の人力保護
トランジスタの構造を示す断面図で、図において、（３
）はＰ型の基板、（４）はＮ型拡散層で、外部と抵抗（
１）を介して接続されている（以下ドレインと呼称）。
（５）はＮ型拡散層で、基板と接続しＧＮＤ電位になっ
ている（以下ソースと呼称）。（６）はゲート電極で、
ＧＮＤ電位と接続している。第４図に於いて、まず外部
からのサージは抵抗（１）により減衰する。次に、入力
保護トランジスタ（２）により、■＋側のサージの場合
、入力保護トランジスタのゲート耐圧を越えると、ブレ
イクダウンしてソース（ＧＮＤ）へ流れる。この場合、
通常ゲート耐圧はＩＯ〜１５Ｖであり、実使用の５〜６
ｖではブレイクダウンせず支障はない。
ている（以下ソースと呼称）。（６）はゲート電極で、
ＧＮＤ電位と接続している。第４図に於いて、まず外部
からのサージは抵抗（１）により減衰する。次に、入力
保護トランジスタ（２）により、■＋側のサージの場合
、入力保護トランジスタのゲート耐圧を越えると、ブレ
イクダウンしてソース（ＧＮＤ）へ流れる。この場合、
通常ゲート耐圧はＩＯ〜１５Ｖであり、実使用の５〜６
ｖではブレイクダウンせず支障はない。
■−側のサージの場合、ゲートとドレイン間の電位差が
入力保護トランジスタ（２）のｖｔｈを越えると、入力
保護トランジスタ（２）はターンオンして、やはりサー
ジをソース（ＧＮＤ）へ流す、この動作が間に合わない
程急激な場合、又はジャンクション耐圧等を越える高圧
の場合は、■ドレインからジャンクションを破壊し基板
へ■ゲート酸化膜を破壊してゲート電極からＧＮＤへ流
れて内部回路を自からが破壊することで守る。
入力保護トランジスタ（２）のｖｔｈを越えると、入力
保護トランジスタ（２）はターンオンして、やはりサー
ジをソース（ＧＮＤ）へ流す、この動作が間に合わない
程急激な場合、又はジャンクション耐圧等を越える高圧
の場合は、■ドレインからジャンクションを破壊し基板
へ■ゲート酸化膜を破壊してゲート電極からＧＮＤへ流
れて内部回路を自からが破壊することで守る。
［発明が解決しようとするＢ題］
従来の入力保護回路は以上の様に構成されていたので、
近年半導体集積回路ではゲート長が短かくなりゲート耐
圧が低くなり、又ゲート酸化膜が薄くなる傾向にあり、
このため低いサージ耐圧になり信頼性が低下するなどの
問題点があった。
近年半導体集積回路ではゲート長が短かくなりゲート耐
圧が低くなり、又ゲート酸化膜が薄くなる傾向にあり、
このため低いサージ耐圧になり信頼性が低下するなどの
問題点があった。
この発明は上記の様な問題点を解消するためになされた
もので、入力保護トランジスタの直接サージを受けるド
レイン側のゲート酸化膜の厚みを厚くすることによって
サージ耐圧を向上させることを目的としている。
もので、入力保護トランジスタの直接サージを受けるド
レイン側のゲート酸化膜の厚みを厚くすることによって
サージ耐圧を向上させることを目的としている。
［課題を解決するための手段および作用コこの発明に係
る入力保護回路は、入力保護トランジスタのゲート酸化
膜をドレイン側をソース側に比べて厚くすることによっ
て、ゲート耐圧を上げる様にしたものである。
る入力保護回路は、入力保護トランジスタのゲート酸化
膜をドレイン側をソース側に比べて厚くすることによっ
て、ゲート耐圧を上げる様にしたものである。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図において、（３）はＰ型の基板、（４）はＮ型拡散層
（ドレイン）で、外部と抵抗（］〉を介して第２図のよ
うに接続している。（５）はＮ型拡散層（ソース）で、
ＧＮＤ電位。（８）はゲート電極で、同様にＧＮＤ電位
に接続されている。（７）は第１のゲート酸化膜で、内
部回路のトランジスタと同様の厚さ。（８）は第２のゲ
ート酸化膜で、第１のゲート酸化膜（７）より厚い。前
記従来のもので既に述べたがゲート酸化膜が年々薄くな
ることでゲート耐圧が低くなり又、ドレイン領域とゲー
ト電極の距離が短かくなり、電界の集中が起こり、この
部分のゲート酸化膜が破壊するモードが多発するように
なる。そこで、人力保護トランジスタのゲート酸化膜を
厚くすることが考えられるが、単純に厚くするとゲート
電極までの距離は離れるがゲート耐圧が上がり過ぎたり
、チャネルができに〈〈なって本来のＧＮＤヘサージを
流すという機能が劣化して、最悪時内部回路が先に破壊
してしまう場合も考えられる。そこで、第１図のように
直接サージが加わるドレイン側のゲート酸化膜を厚くし
、ソース側は薄いままとすれば本来の機能を維持しつつ
ゲート電極までの充分な距離を持ち、サージ耐圧の向上
が計れる。
図において、（３）はＰ型の基板、（４）はＮ型拡散層
（ドレイン）で、外部と抵抗（］〉を介して第２図のよ
うに接続している。（５）はＮ型拡散層（ソース）で、
ＧＮＤ電位。（８）はゲート電極で、同様にＧＮＤ電位
に接続されている。（７）は第１のゲート酸化膜で、内
部回路のトランジスタと同様の厚さ。（８）は第２のゲ
ート酸化膜で、第１のゲート酸化膜（７）より厚い。前
記従来のもので既に述べたがゲート酸化膜が年々薄くな
ることでゲート耐圧が低くなり又、ドレイン領域とゲー
ト電極の距離が短かくなり、電界の集中が起こり、この
部分のゲート酸化膜が破壊するモードが多発するように
なる。そこで、人力保護トランジスタのゲート酸化膜を
厚くすることが考えられるが、単純に厚くするとゲート
電極までの距離は離れるがゲート耐圧が上がり過ぎたり
、チャネルができに〈〈なって本来のＧＮＤヘサージを
流すという機能が劣化して、最悪時内部回路が先に破壊
してしまう場合も考えられる。そこで、第１図のように
直接サージが加わるドレイン側のゲート酸化膜を厚くし
、ソース側は薄いままとすれば本来の機能を維持しつつ
ゲート電極までの充分な距離を持ち、サージ耐圧の向上
が計れる。
ここでこの発明の一実施例の製造方法の一例を述べる。
まず基板（３）上に素子分離用の酸化膜（７）を形成す
る。次に第１の厚さＡのゲート酸化膜（７）を所望の位
置に形成する。次に第２の厚さＢのゲート酸化膜（８）
を形成し、ゲート材被覆後、所望の形状じゲート電極（
６）を形成する。その後）拡散層（ソース・ドレイン〉
領域（４） （５）を形成し、スルーホール（９）
金属配線（１０）を形成の後保護膜で被覆する。
る。次に第１の厚さＡのゲート酸化膜（７）を所望の位
置に形成する。次に第２の厚さＢのゲート酸化膜（８）
を形成し、ゲート材被覆後、所望の形状じゲート電極（
６）を形成する。その後）拡散層（ソース・ドレイン〉
領域（４） （５）を形成し、スルーホール（９）
金属配線（１０）を形成の後保護膜で被覆する。
［発明の効果］
以上のようにこの発明によれば、人力保護トランジスタ
のゲート酸化膜に外部入力側を内部側に比べて厚くする
ことによって、入力サージ電圧に強い保護回路が得られ
、より高い信頼性の半導体装置が得られる効果がある。
のゲート酸化膜に外部入力側を内部側に比べて厚くする
ことによって、入力サージ電圧に強い保護回路が得られ
、より高い信頼性の半導体装置が得られる効果がある。
第１図第２図はこの発明の一実施例による人力保護トラ
ンジスタの構造断面図および入力保護回路の等価回路図
、第３図第４図は従来の入力保護トランジスタの構造断
面図および入力保護回路の等価回路図である。 （１）二人刃保護抵抗、（２）二人力保護トランジスタ
、（：ｌ）：Ｐ型基板、（４）：Ｎ”型拡散層（ドレイ
ン）、（５）：Ｎ”型拡散層（ソース）（６）：ゲート
電極、（７）：ゲート酸化膜Ａ、（８）：ゲート酸化１
１５４Ｂ、（９）ニスルーホール、（１０） ：金属配
線。 なお、図中、同一符号は同一、又は相当部分を示す。
ンジスタの構造断面図および入力保護回路の等価回路図
、第３図第４図は従来の入力保護トランジスタの構造断
面図および入力保護回路の等価回路図である。 （１）二人刃保護抵抗、（２）二人力保護トランジスタ
、（：ｌ）：Ｐ型基板、（４）：Ｎ”型拡散層（ドレイ
ン）、（５）：Ｎ”型拡散層（ソース）（６）：ゲート
電極、（７）：ゲート酸化膜Ａ、（８）：ゲート酸化１
１５４Ｂ、（９）ニスルーホール、（１０） ：金属配
線。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 第１導電型の半導体基板と、この半導体基板に互いに所
定間隔をなして設けられたソース不純物拡散領域及びド
レイン不純物拡散領域と、このソース・ドレイン不純物
拡散領域間の前記半導体基板表面を少なくとも被覆する
ように設けられた第１絶縁膜と、この第１絶縁膜上に設
けられた第１導電体層を備えたトランジスタにより所望
の回路を構成する半導体装置において、外部からの過電
流、過電圧より内部回路を保護すの入力保護回路に少な
くとも一部分以上内部回路より厚いゲート絶縁膜のトラ
ンジスタを使用することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167592A JPH0332063A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167592A JPH0332063A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332063A true JPH0332063A (ja) | 1991-02-12 |
Family
ID=15852619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1167592A Pending JPH0332063A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604366A (en) * | 1993-08-11 | 1997-02-18 | Micron Technology, Inc. | Floating gate memory device having discontinuous gate oxide thickness over the channel region |
-
1989
- 1989-06-29 JP JP1167592A patent/JPH0332063A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604366A (en) * | 1993-08-11 | 1997-02-18 | Micron Technology, Inc. | Floating gate memory device having discontinuous gate oxide thickness over the channel region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4017187B2 (ja) | 静電放電保護回路 | |
| JPH0151070B2 (ja) | ||
| JPS6271275A (ja) | 半導体集積回路 | |
| JPH01140757A (ja) | 半導体入力保護装置 | |
| EP0202646B1 (en) | Input protection device | |
| JPH0332063A (ja) | 半導体装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPS63137478A (ja) | 保護回路をもつ半導体装置の製造方法 | |
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| JP2611639B2 (ja) | 半導体装置 | |
| KR100244294B1 (ko) | 이에스디(esd) 보호회로 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH05267586A (ja) | 出力保護回路 | |
| JP2743814B2 (ja) | 半導体装置 | |
| JPH0430194B2 (ja) | ||
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPS59158546A (ja) | 相補形ｍｏｓ集積回路装置 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH04215468A (ja) | 静電保護装置 | |
| JPS61263276A (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH0237112B2 (ja) | ||
| KR920700477A (ko) | Mos 소자용 과전압에 대한 보호회로 | |
| JP3062325U (ja) | 能動素子保護構造 | |
| JPS61144857A (ja) | Ｍｏｓ型集積回路装置 |