JPS6364349A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6364349A JPS6364349A JP20894086A JP20894086A JPS6364349A JP S6364349 A JPS6364349 A JP S6364349A JP 20894086 A JP20894086 A JP 20894086A JP 20894086 A JP20894086 A JP 20894086A JP S6364349 A JPS6364349 A JP S6364349A
- Authority
- JP
- Japan
- Prior art keywords
- hoop
- shaped clip
- circuit board
- clip lead
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 238000005476 soldering Methods 0.000 claims abstract description 12
- 238000000465 moulding Methods 0.000 claims abstract description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 12
- 238000005266 casting Methods 0.000 abstract description 7
- 238000005520 cutting process Methods 0.000 abstract description 2
- 239000011295 pitch Substances 0.000 abstract 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 241001070941 Castanea Species 0.000 description 1
- 235000014036 Castanea Nutrition 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に係り、特に電子回路部
品を実装した絶縁回路基板の複数の電極端子部にそれぞ
れリードを半田付する半導体装置の製造方法に関する。
品を実装した絶縁回路基板の複数の電極端子部にそれぞ
れリードを半田付する半導体装置の製造方法に関する。
〈発明の概要〉
本発明は電子回路部品を実装した絶縁回路基板の複数の
電極端子部にそれぞれリードを半田付する半導体装置の
製造方法において、前記絶縁回路基板は個別基板が定ピ
ッチに連結されたシート状のものであって、前記リード
はフープ状クリップリードフレームからなり、前記絶縁
回路基板に前記フープ状クリップリードフレームと同一
ピッチに電極端子のパターンを形成し、前記フープ状ク
リップリードフレームを前記絶縁回路基板に狭み込み半
田ディップすることにより、それぞれの個別基板のリー
ド端子が一度に半田付可能となり、また半田付は後、不
要なりリップリードを取り除くとともに前記絶縁回路基
板を個別基板ごとに単品カットして前記フープ状リード
フレームによる連結状態で前記単品回路基板を樹脂モー
ルドすることにより、樹脂モールド時に絶縁回路基板の
多連化が容易に実施できるものである。
電極端子部にそれぞれリードを半田付する半導体装置の
製造方法において、前記絶縁回路基板は個別基板が定ピ
ッチに連結されたシート状のものであって、前記リード
はフープ状クリップリードフレームからなり、前記絶縁
回路基板に前記フープ状クリップリードフレームと同一
ピッチに電極端子のパターンを形成し、前記フープ状ク
リップリードフレームを前記絶縁回路基板に狭み込み半
田ディップすることにより、それぞれの個別基板のリー
ド端子が一度に半田付可能となり、また半田付は後、不
要なりリップリードを取り除くとともに前記絶縁回路基
板を個別基板ごとに単品カットして前記フープ状リード
フレームによる連結状態で前記単品回路基板を樹脂モー
ルドすることにより、樹脂モールド時に絶縁回路基板の
多連化が容易に実施できるものである。
〈従来の技術〉
第４図に示すように、従来の半導体装置は、電子回路部
品（図示しない）全実装した絶縁回路基板１の複数の電
極端子部２．・・・に、必要な長さに切断した丸ビンリ
ード線３．・・・を半田付は又はリフロー等にて取付け
しており、さらにこのように丸ビンリード線３．・・・
を取付けた絶縁回路基板ｌを、第５図に示す如く、各丸
ピンリード線３．・・・をリード押え４に狭んだ状態で
、キャスティング法、ディッピング法、粉体塗装法等に
より樹脂５にてモールドしていた。
品（図示しない）全実装した絶縁回路基板１の複数の電
極端子部２．・・・に、必要な長さに切断した丸ビンリ
ード線３．・・・を半田付は又はリフロー等にて取付け
しており、さらにこのように丸ビンリード線３．・・・
を取付けた絶縁回路基板ｌを、第５図に示す如く、各丸
ピンリード線３．・・・をリード押え４に狭んだ状態で
、キャスティング法、ディッピング法、粉体塗装法等に
より樹脂５にてモールドしていた。
〈発明が解決しようとする問題点〉
ところが、上記従来の製造方法では、丸ビンリード線３
．・・・の取付けに時間を要し、またリード付された絶
縁回路基板１を樹脂モールドする際、個々の絶縁回路基
板１の位置決めが困難で寸法のバラツキが大きくなると
いう欠点ｆｌＸあった。っ持に、キャスティング法によ
れば、注型型枠内で個々の絶縁回路基板１の位置決め全
行なう購造ヱ設けていた為、注型型枠が複雑化して製品
が高１′１■なものとなっていた。
．・・・の取付けに時間を要し、またリード付された絶
縁回路基板１を樹脂モールドする際、個々の絶縁回路基
板１の位置決めが困難で寸法のバラツキが大きくなると
いう欠点ｆｌＸあった。っ持に、キャスティング法によ
れば、注型型枠内で個々の絶縁回路基板１の位置決め全
行なう購造ヱ設けていた為、注型型枠が複雑化して製品
が高１′１■なものとなっていた。
本発明は上記の事情に鑑みなされたものであって、その
目的は、外部リードの半田付は工程及び樹脂モールド工
程の合理比を図り、作業時間を短、縮でき、さらにコス
トダウンが行なえる半導体装置の製造方法を提供するこ
とにあるっ く問題点を解決するだめの手段〉 本発明は、個別基板が定ピンチに連結された／−ト状の
絶縁回路基板及びフープ状クリップリードフレームを用
いて、前記絶縁回路基板に前記フープ状クリップリード
フレームと同一ビノチに電極端子のパターンを形成し、
前記フープ状クリ。
目的は、外部リードの半田付は工程及び樹脂モールド工
程の合理比を図り、作業時間を短、縮でき、さらにコス
トダウンが行なえる半導体装置の製造方法を提供するこ
とにあるっ く問題点を解決するだめの手段〉 本発明は、個別基板が定ピンチに連結された／−ト状の
絶縁回路基板及びフープ状クリップリードフレームを用
いて、前記絶縁回路基板に前記フープ状クリップリード
フレームと同一ビノチに電極端子のパターンを形成し、
前記フープ状クリ。
ブリードフレームを前記絶縁回路基板に狭み込み電極端
子部に半田ティップ全行ない、半田付は後不要なりリッ
プリードを取り除くととも（て、前記絶縁回路基板を個
別基板ごとに単品カットして前記フープ状クリップリー
ドフレームによる連結状態で前記単品回路基板を樹脂モ
ールドすることを特徴とする半導体装置の製造方法であ
る。
子部に半田ティップ全行ない、半田付は後不要なりリッ
プリードを取り除くととも（て、前記絶縁回路基板を個
別基板ごとに単品カットして前記フープ状クリップリー
ドフレームによる連結状態で前記単品回路基板を樹脂モ
ールドすることを特徴とする半導体装置の製造方法であ
る。
く作 用〉
本考案は上記のように個別基板で定ピッチに連結された
シート状の絶縁回路基板にフープ状のクリップリードフ
レームをはさみ込むことにより、複数個の個別基板のリ
ード端子を一度に半田付は可能にし、又、モールド時に
おいても複数個の個別基板がフープ状クリップリードフ
レームで連結された状態で一度にモールドできる。しか
もフープ状クリップリードフレームでそれぞれの個別基
板が多連化されている為、位置決めが容易でモールド後
の寸法バラツキを小さくすることが可能である。
シート状の絶縁回路基板にフープ状のクリップリードフ
レームをはさみ込むことにより、複数個の個別基板のリ
ード端子を一度に半田付は可能にし、又、モールド時に
おいても複数個の個別基板がフープ状クリップリードフ
レームで連結された状態で一度にモールドできる。しか
もフープ状クリップリードフレームでそれぞれの個別基
板が多連化されている為、位置決めが容易でモールド後
の寸法バラツキを小さくすることが可能である。
〈実施例〉
以下、図面に示す実施例に基づいて本発明に係る半導体
装置の製造方法を説明する。
装置の製造方法を説明する。
まず第１図のように、個別基板１１ａ、・・・が定ピッ
チに連結されたシート状の絶縁回路基板１１（本実施例
において個別基板１１ａ、・・は８列３段にパターン化
されている）に、電子回路部品（図示しない）を実装し
、絶縁回路基板１１のＶ溝カット部１１ｂにてブレイク
全行ない、絶縁回路基板１１を８ケの個別基板＋１３．
・・・ごとに−列に連結した状態とする。また、絶縁回
路基板ＩＩには後述するフープ状クリップリードフレー
ムと同一ピッチに電躇端子部１２のパターンが形成され
る。
チに連結されたシート状の絶縁回路基板１１（本実施例
において個別基板１１ａ、・・は８列３段にパターン化
されている）に、電子回路部品（図示しない）を実装し
、絶縁回路基板１１のＶ溝カット部１１ｂにてブレイク
全行ない、絶縁回路基板１１を８ケの個別基板＋１３．
・・・ごとに−列に連結した状態とする。また、絶縁回
路基板ＩＩには後述するフープ状クリップリードフレー
ムと同一ピッチに電躇端子部１２のパターンが形成され
る。
次に第２図において、−列に連結された８ケの個別基板
１１ａ、・・・のそれぞれにフープ状クリップリードフ
レーム１３を狭み込み、電販端子部１２、・・・まで半
田ディップすることにより、それぞれの個別基板１１ａ
、・・・にリード端子１３ａ、・・・を一度に半田付け
する。また半田付は後、不要なりリップリード＋３ｂｔ
取り除くとともに絶縁回路基板ＩＩを個カリ基ｆｊｉ、
Ｉ Ｉ ａ ＋・・・ごとに単品カット全行なう。
１１ａ、・・・のそれぞれにフープ状クリップリードフ
レーム１３を狭み込み、電販端子部１２、・・・まで半
田ディップすることにより、それぞれの個別基板１１ａ
、・・・にリード端子１３ａ、・・・を一度に半田付け
する。また半田付は後、不要なりリップリード＋３ｂｔ
取り除くとともに絶縁回路基板ＩＩを個カリ基ｆｊｉ、
Ｉ Ｉ ａ ＋・・・ごとに単品カット全行なう。
さらンで第３図に示すように、キャスティング法等によ
り、フープ状クリップリードフレーム１３で連結され定
状態で単品回路基板＋１ａ＋・・・をそれぞれ注型型枠
１４内にはめ込み、樹脂１５にてモールドする。
り、フープ状クリップリードフレーム１３で連結され定
状態で単品回路基板＋１ａ＋・・・をそれぞれ注型型枠
１４内にはめ込み、樹脂１５にてモールドする。
この時、各単品回路基板＋１ａの位置決めはクリップリ
ードフレーム１３のタイバ一部１３Ｃで容易に行なえ、
まだ単品回路基板１１ａ＋・・・がクリップリードフレ
ーム１３で連結されているため、モールド後の寸法バラ
ツキを小さくできる。
ードフレーム１３のタイバ一部１３Ｃで容易に行なえ、
まだ単品回路基板１１ａ＋・・・がクリップリードフレ
ーム１３で連結されているため、モールド後の寸法バラ
ツキを小さくできる。
上記のように、複数個の個別基板１１ａ、・・・が・
定ピッチに連結されたシート状の絶縁回路基板１１によ
る多連化及び前記絶縁回路基板１１の電極端子部１２．
・・・と同一ピッチのフープ状クリップリードフレーム
１３の使用により、リード端子＋３ａ＋・・・の半田付
は及び複数個の単品回路基板＋１ａ、・・・の樹脂モー
ルドが一度に行なえるので、作業時間の短縮化が図れる
。また樹脂モールド時の各単品回路基板１】ａ、・・・
の位置決めをリードフレーム１３で、多連化された状態
で行なえる八個々の完成品寸法の精度が向上する。
定ピッチに連結されたシート状の絶縁回路基板１１によ
る多連化及び前記絶縁回路基板１１の電極端子部１２．
・・・と同一ピッチのフープ状クリップリードフレーム
１３の使用により、リード端子＋３ａ＋・・・の半田付
は及び複数個の単品回路基板＋１ａ、・・・の樹脂モー
ルドが一度に行なえるので、作業時間の短縮化が図れる
。また樹脂モールド時の各単品回路基板１】ａ、・・・
の位置決めをリードフレーム１３で、多連化された状態
で行なえる八個々の完成品寸法の精度が向上する。
〈発明の効果〉
以上述べてきたように本発明によれば、電子回路部品を
実装した絶縁回路基板の複数の＠極端子部にそれぞれリ
ードを半田付する半導体装置の製造方法において、前記
絶縁回路基板を個別基板で定ピッチに連結されたシート
状態に構成し、またフープ状クリップリードフレームの
使用により、外部リードの半田付は工程及び樹脂モール
ド工程の合理化を図り、作業時間が短縮できるとともに
、コストダウンが行なえるものである。
実装した絶縁回路基板の複数の＠極端子部にそれぞれリ
ードを半田付する半導体装置の製造方法において、前記
絶縁回路基板を個別基板で定ピッチに連結されたシート
状態に構成し、またフープ状クリップリードフレームの
使用により、外部リードの半田付は工程及び樹脂モール
ド工程の合理化を図り、作業時間が短縮できるとともに
、コストダウンが行なえるものである。
第１図乃至第３図はそれぞれ本発明の方法による一実施
例の工程図、第４図は従来の方法による半導体装置の上
面図、第５図は従来の方法による半田付は工程を示す図
である。 １１：絶縁回路基板、１１ａ：個別基板（単品回路基板
）、１２：電極端子部、１３：フープ状クリップリード
フレーム、１３ａ：リード端子、１３ｂ：不要なリード
、１５：樹脂。
例の工程図、第４図は従来の方法による半導体装置の上
面図、第５図は従来の方法による半田付は工程を示す図
である。 １１：絶縁回路基板、１１ａ：個別基板（単品回路基板
）、１２：電極端子部、１３：フープ状クリップリード
フレーム、１３ａ：リード端子、１３ｂ：不要なリード
、１５：樹脂。
Claims (1)
- １、電子回路部品を実装した絶縁回路基板の複数の電極
端子部にそれぞれリードを半田付する半導体装置の製造
方法において、前記絶縁回路基板は個別基板が定ピッチ
に連結されたシート状のものであって、前記リードはフ
ープ状クリップリードフレームからなり、前記絶縁回路
基板に前記フープ状クリップリードフレームと同一ピッ
チに電極端子のパターンを形成し、前記フープ状クリッ
プリードフレームを前記絶縁回路基板に狭み込み電極端
子部に半田ディップを行ない、半田付け後、不要なリー
ドを取り除くとともに前記絶縁回路基板を個別基板ごと
に単品カットして前記フープ状クリップリードフレーム
による連絡状態で前記単品回路基板を樹脂モールドする
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20894086A JPS6364349A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20894086A JPS6364349A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6364349A true JPS6364349A (ja) | 1988-03-22 |
| JPH0365022B2 JPH0365022B2 (ja) | 1991-10-09 |
Family
ID=16564650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20894086A Granted JPS6364349A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094323A (ja) * | 2007-10-10 | 2009-04-30 | Nichia Corp | 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518034A (en) * | 1978-07-25 | 1980-02-07 | Sony Corp | Method of fabricating hybrid integrated circuit |
| JPS56129355A (en) * | 1980-03-13 | 1981-10-09 | Nec Corp | Preparation of electronic parts |
| JPS5984449A (ja) * | 1982-11-05 | 1984-05-16 | Hitachi Ltd | 厚膜混成集積回路の製造方法 |
-
1986
- 1986-09-04 JP JP20894086A patent/JPS6364349A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518034A (en) * | 1978-07-25 | 1980-02-07 | Sony Corp | Method of fabricating hybrid integrated circuit |
| JPS56129355A (en) * | 1980-03-13 | 1981-10-09 | Nec Corp | Preparation of electronic parts |
| JPS5984449A (ja) * | 1982-11-05 | 1984-05-16 | Hitachi Ltd | 厚膜混成集積回路の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094323A (ja) * | 2007-10-10 | 2009-04-30 | Nichia Corp | 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365022B2 (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6364349A (ja) | 半導体装置の製造方法 | |
| JP2875443B2 (ja) | 面実装型電子部品におけるリード端子の曲げ加工方法 | |
| JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
| JPH0356031Y2 (ja) | ||
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPH0411984Y2 (ja) | ||
| JP2741787B2 (ja) | リードフレーム切断方法 | |
| JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ | |
| JPH0670934B2 (ja) | リード端子フレーム | |
| JPS62213211A (ja) | チツプ・インダクタ | |
| JP2514858Y2 (ja) | 樹脂バリ除去装置 | |
| JPS5932152Y2 (ja) | 回路基板用導電パタ−ン | |
| JPH03245475A (ja) | 面付型混成集積回路の製造方法 | |
| JPH0740534B2 (ja) | インダクタンス装置の製造方法 | |
| JPS6247155A (ja) | 基板へのリ−ド取り付け方法 | |
| JPH0538772U (ja) | 電子部品の端子取付構造 | |
| JPS6215899A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH05308114A (ja) | 面実装型混成集積回路装置の製造方法 | |
| JPH01111363A (ja) | 半導体装置の製造方法 | |
| JPS60177587A (ja) | 自動被覆電線取付装置 | |
| JPS60240200A (ja) | リ−ド端子插入機 | |
| JPH01239834A (ja) | チップ形電子部品の製造方法 | |
| JPS62198009A (ja) | 予備半田付リ−ド線の製造方法 | |
| JP2003037233A (ja) | 電子部品連およびリードフレーム | |
| JPH0526339B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |