JP2003037233A - 電子部品連およびリードフレーム - Google Patents

電子部品連およびリードフレーム

Info

Publication number
JP2003037233A
JP2003037233A JP2001221061A JP2001221061A JP2003037233A JP 2003037233 A JP2003037233 A JP 2003037233A JP 2001221061 A JP2001221061 A JP 2001221061A JP 2001221061 A JP2001221061 A JP 2001221061A JP 2003037233 A JP2003037233 A JP 2003037233A
Authority
JP
Japan
Prior art keywords
frame
electronic component
leads
lead
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001221061A
Other languages
English (en)
Inventor
Tadahiro Okazaki
忠宏 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001221061A priority Critical patent/JP2003037233A/ja
Publication of JP2003037233A publication Critical patent/JP2003037233A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【構成】 この発明の電子部品連10においては、電子
部品12を構成するリード20がフレーム部14に一体
に形成される。一直線状に並列された複数のフレーム部
14は、粘着テープ18で連結されることによって、長
尺の帯状に形成され、その長手方向にわたって、送り穴
16および電子部品12がそれぞれ一定間隔で配置され
る。このような電子部品連10は、連結されたフレーム
部14が実装時の搬送部となるように形成されたリード
フレーム32から製造され得る。 【効果】 リードがフレーム部に一体に形成されるの
で、電子部品の位置ずれが生じることがなく、電子部品
の位置精度を向上できる。また、従来のようなテーピン
グ台紙およびテーピング工程なども不要になるので、よ
り簡単にかつ効率良く実装を行うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は電子部品連およびリー
ドフレームに関し、特にたとえばプリント基板等に自動
実装するために複数のリードを有する複数の電子部品が
保持された電子部品連およびそのような電子部品連を製
造するためのリードフレームに関する。
【0002】
【従来の技術】図6を参照して、この種の従来の電子部
品連1は、電子部品2を図示しないプリント基板等に自
動実装するためのものであり、帯状のテーピング台紙3
を含む。テーピング台紙3の長手方向には一定間隔で送
り穴3aが形成され、送り穴3aの間の所定位置には複
数のリード4を有する電子部品2が配置され、リード4
の先端部が粘着テープ5とテーピング台紙3とによって
挟持されていた。実装時には、電子部品連1はテーピン
グ台紙3を搬送部として送り穴3aを利用して一定距離
ずつ搬送され、電子部品2は、リード4が引き抜かれる
または切断されること等によってテーピング台紙3から
分離されて、プリント基板等に自動実装されていた。
【0003】また、電子部品2は、たとえば図7に示す
ようなリードフレーム6から製造されていた。リードフ
レーム6は、一定間隔で送り穴7aの形成された帯状の
フレーム部7を含み、フレーム部7には電子部品2を構
成する複数のリード4が一体にかつ一定間隔で形成さ
れ、リード4はタイバー8によって連結されている。そ
して、たとえばリードフレーム6を送り穴7aを利用し
て搬送するとともに、リード4の先端部に半導体素子を
ボンディングおよびワイヤボンディングして樹脂モール
ドし、その後リード4を切断してフレーム部7から分離
するとともにタイバー8を切断して除去することによっ
て、電子部品2を得るようにしていた。
【0004】
【発明が解決しようとする課題】従来技術では、予めリ
ードフレーム6から製造しておいた電子部品2を、テー
ピング台紙3の送り穴3a間の所定位置に位置決めして
テーピングするようにしているが、電子部品2を精度良
く位置決めするのが難しく、そのうえ粘着テープ5で貼
着するので、電子部品2が所定位置からずれてテーピン
グされるおそれがあった。電子部品2の位置ずれが生じ
た場合には、実装時に電子部品2をテーピング台紙3か
ら分離することができなかったり、正確に実装すること
ができなかったりするおそれがあった。
【0005】それゆえに、この発明の主たる目的は、電
子部品の位置ずれが生じることがなく、電子部品の位置
精度を向上できる、電子部品連およびリードフレームを
提供することである。
【0006】
【課題を解決するための手段】第1の発明は、複数のリ
ードを有する複数の電子部品が保持された電子部品連で
あって、一直線状に並列する複数のフレーム部、フレー
ム部に形成される送り手段、および隣接するフレーム部
を連結する連結手段を備え、電子部品のリードはフレー
ム部に一体に形成された、電子部品連である。
【0007】第1の発明では、1つの電子部品を構成す
るリードは、隣接するフレーム部に分かれて形成されて
もよく、また、1つのフレーム部に形成されてもよい。
【0008】第2の発明は、複数の電子部品が保持され
た電子部品連を製造するためのリードフレームであっ
て、一直線状に並列する複数のフレーム部、フレーム部
に形成される送り手段、隣接するフレーム部を連結する
連結手段、フレーム部に一体に形成される複数のリー
ド、および隣接するリードを連結するタイバーを備え、
連結手段で連結されたフレーム部は実装時の搬送部とな
るように形成された、リードフレームである。
【0009】第2の発明では、1つの電子部品を構成す
るためのリードは、隣接するフレーム部に分かれて形成
されてもよく、また、1つのフレーム部に形成されても
よい。
【0010】
【作用】第1の発明の電子部品連においては、電子部品
を構成するリードがフレーム部に一体に形成される。一
直線状に並列された複数のフレーム部は、連結手段で連
結されることによって、たとえば、長尺の帯状に形成さ
れ、その長手方向にわたって、送り手段が一定間隔で配
置されるとともに、電子部品が一定間隔で配置されて保
持される。つまり、連結されたフレーム部は、実装時の
搬送部として機能し得る。そして、電子部品のリードが
フレーム部に一体に形成されるので、電子部品の位置ず
れが生じることがなく、電子部品の位置精度を向上でき
る。実装時には、リードが切断されることにより電子部
品が順にフレーム部と分離され、プリント基板等に自動
実装される。
【0011】第2の発明のリードフレームにおいては、
電子部品を構成するためのリードがフレーム部に一体に
形成される。一直線状に並列された複数のフレーム部
は、連結手段で連結されることによって、たとえば、長
尺の帯状に形成され、その長手方向にわたって、送り手
段が一定間隔で配置されるとともに、リードが一定間隔
で配置される。連結されたフレーム部は、実装時の搬送
部となるように形成されるので、電子部品を形成してタ
イバーを除去することにより、このリードフレームから
自動実装に適用可能な電子部品連が得られる。そして、
電子部品のリードがフレーム部に一体に形成されている
ので、電子部品の位置ずれが生じることがなく、電子部
品の位置精度を向上できる。
【0012】
【発明の効果】この発明によれば、電子部品連において
電子部品の位置ずれが生じることがなく、電子部品の位
置精度を向上できる。したがって、電子部品をプリント
基板等に正確に実装することができる。
【0013】また、リードフレームから電子部品連が製
造されるので、従来のような実装時の搬送部としてのテ
ーピング台紙が不要になるとともに、テーピング台紙に
電子部品をテーピングするテーピング工程なども不要に
なり、したがって、より簡単にかつ効率良く実装を行う
ことができる。
【0014】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【0015】
【実施例】図1に示すこの実施例の電子部品連10は、
たとえばLEDランプ等の複数のリードを有する電子部
品12を図示しないプリント基板等に自動実装するため
のものであり、複数のフレーム部14を含む。
【0016】フレーム部14は、たとえば矩形状等に形
成され、実装装置で搬送可能なサイズに設定される。フ
レーム部14の所定位置(この実施例では略中央部)に
は送り手段としての送り穴16が形成される。そして、
所定数のフレーム部14が所定間隔を隔てて一直線状に
並列される。隣接するフレーム部14どうしは連結手段
としてのたとえば粘着テープ18によって連結される。
このように、複数のフレーム部14は、粘着テープ18
で連結されることによって長尺の帯状に形成され、その
長手方向にわたって送り穴16が一定間隔で配置され
る。したがって、連結されたフレーム部14は、従来の
テーピング台紙のように実装時の搬送部として機能し得
るものである。
【0017】また、フレーム部14の端縁のうち連結さ
れない方の一方端縁の所定位置には、電子部品12を構
成する複数のリード20が、所定間隔を有してかつ所定
長さ突出して、フレーム部14に一体に形成される。こ
のように、電子部品12は、連結されて帯状となったフ
レーム部14の長手方向にわたって一定間隔で配置され
て保持される。この実施例では、1つの電子部品12を
構成するリード20、すなわち、対をなす一方のリード
20aと他方のリード20bとは、隣接するフレーム部
14に跨って、つまり、隣接するフレーム部14のそれ
ぞれに分かれて形成される。
【0018】リード20の先端部には電子部品12の本
体部22が形成される。たとえば図3に示すように、一
方のリード20aの先端には凹状のカップ部24が形成
され、カップ部24の内面には半導体素子(LED素子
等)26がボンディングされ、半導体素子26の下面の
電極とリード20aとが電気的に接続されている。ま
た、半導体素子26の上面の電極と他方のリード20b
の先端とが金線のような金属細線28によってワイヤボ
ンディングされて、これらが電気的に接続されている。
そして、リード20の先端部分,半導体素子26および
金属細線28等を封止するように、たとえばエポキシ樹
脂等の樹脂によりモールド樹脂30が形成される。
【0019】この電子部品連10は、図2に示すような
リードフレーム32から製造され得る。つまり、このリ
ードフレーム32は、電子部品連10を製造するための
ものであり、電子部品12のうちリード20のみ形成さ
れている点およびタイバー34が形成されている点以外
は、上述の電子部品連10と同様に構成されているの
で、重複する説明は省略する。
【0020】図2に示すリードフレーム32では、電子
部品12の本体部22は未だ形成されていないが、リー
ド20は所定形状に形成されており、一方のリード20
aの先端にはカップ部24が形成されている。また、タ
イバー34がリード20の所定位置から連続的にかつリ
ード20に直交するように形成され、タイバー34によ
って隣接するリード20が連結される。タイバー34
は、リード20の変形を防止するためおよび樹脂モール
ド工程でリード20間に樹脂が浸入するのを防止するた
めのものである。
【0021】リードフレーム32を製造する際には、た
とえば、まず、アルミ板等に必要な鍍金処理(銅鍍金,
ニッケル鍍金および銀鍍金等)を施したものまたは銅も
しくは鉄等の金属板等のフレーム基板を準備する。次
に、フレーム基板の一方端縁の所定位置(一方のリード
20aの先端に相当する部分)に打ち込み加工を施して
カップ部24を形成する。続いて、このようなフレーム
基板を所定形状および寸法を有するリードフレーム形状
に打ち抜き加工またはエッチング加工する。そして、隣
接するフレーム部14どうしを粘着テープ18で連結す
る。
【0022】なお、リードフレーム32の製造方法は、
上述のものに限られず適宜変更され得る。
【0023】電子部品連10を製造する際には、まず、
リードフレーム32を準備し、リードフレーム32のリ
ード20の先端部に電子部品12の本体部22を形成す
る。
【0024】電子部品12は、たとえばリードフレーム
32を送り穴16を利用して所定距離ずつ搬送しながら
製造される。したがって、フレーム部14は、電子部品
12の製造装置でも搬送可能なサイズに設定されてい
る。つまり、リードフレーム32の連結されたフレーム
部14は、電子部品12の製造時の搬送部として機能し
得るように形成されるとともに、上述のように実装時の
搬送部となるようにも形成されている。
【0025】電子部品12の本体部22を形成する際に
は、たとえば、一方のリード20aのカップ部24の内
面にAgペースト等を塗布し、半導体素子26をボンデ
ィングする。乾燥後、半導体素子26の上面電極と他方
のリード20bとを金属細線28によりワイヤボンディ
ングする。その後、リード20の先端部,半導体素子2
6および金属細線28等を封止するように樹脂モールド
して、モールド樹脂30を形成する。
【0026】そして、タイバー34をリード20から切
断して除去する。このようにして、電子部品連10(図
1)が得られる。
【0027】電子部品連10は、たとえばリール状に巻
き取られ、または、つづら折にされて梱包箱に収納され
る等して、実装装置へ運搬される。そして、電子部品連
10は、実装装置の搬送装置にセットされ、プリント基
板等への電子部品12の実装が行われる。なお、フレー
ム部14を粘着テープ18のような連結手段によって連
結するようにしているので、取り扱いが容易であり、た
とえば、リール状やつづら折状等の状態に比較的簡単に
することができ、また実装時の延びた状態にも比較的簡
単に戻すことができる。
【0028】実装時には、搬送装置のたとえば送りピン
等が送り穴16に差し込まれて、電子部品連10が一定
距離ずつ搬送されるとともに、所定位置でリード20が
切断されることにより電子部品12が順にフレーム部1
4と分離され、プリント基板等に自動実装される。な
お、必要に応じて、プリント基板等への実装前に、リー
ド20を実装可能な形状に加工する工程を設けてもよ
い。
【0029】この実施例によれば、リード20がフレー
ム部14に一体に形成されているので、電子部品12の
位置ずれが生じることがなく、電子部品12の位置精度
を向上できる。したがって、電子部品12をプリント基
板等に正確に実装することができる。
【0030】また、リードフレーム32から電子部品連
10が製造されるので、従来の実装時の搬送部としての
テーピング台紙が不要になるとともに、テーピング台紙
に電子部品をテーピングするテーピング工程なども不要
になり、したがって、より簡単にかつ効率良く実装を行
うことができる。
【0031】なお、上述の実施例では、1つの電子部品
12を構成するリード20が、隣接するフレーム部14
のそれぞれに分かれて形成されていたが、たとえば図4
に示す電子部品連10およびこれを製造するための図5
に示すリードフレーム32のように、1つの電子部品1
2を構成するためのリード20は、1つのフレーム部1
4に形成されてもよい。なお、この他の実施例では、た
とえば、送り穴16はフレーム部14の長手方向の一方
端側に形成され、リード20はフレーム部14の長手方
向の他方端側に形成されるが、上述の実施例と同様に、
送り穴16および電子部品12(リード20)は、連結
されたフレーム部14の長手方向にわたってそれぞれ一
定間隔で配置される。
【図面の簡単な説明】
【図1】この発明の一実施例の電子部品連を示す図解図
である。
【図2】図1実施例を製造するためのリードフレームを
示す図解図である。
【図3】図1実施例の電子部品を示す斜視図である。
【図4】この発明の他の実施例の電子部品連を示す図解
図である。
【図5】図4実施例を製造するためのリードフレームを
示す図解図である。
【図6】従来の電子部品連を示す図解図である。
【図7】従来の電子部品連に保持される電子部品を製造
するためのリードフレームを示す図解図である。
【符号の説明】
10 …電子部品連 12 …電子部品 14 …フレーム部 16 …送り穴 18 …粘着テープ 20 …リード 32 …リードフレーム 34 …タイバー

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数のリードを有する複数の電子部品が保
    持された電子部品連であって、 一直線状に並列する複数のフレーム部、 前記フレーム部に形成される送り手段、および隣接する
    前記フレーム部を連結する連結手段を備え、 前記電子部品の前記リードは前記フレーム部に一体に形
    成された、電子部品連。
  2. 【請求項2】1つの前記電子部品を構成する前記リード
    は、隣接する前記フレーム部に分かれて形成された、請
    求項1記載の電子部品連。
  3. 【請求項3】1つの前記電子部品を構成する前記リード
    は、1つの前記フレーム部に形成された、請求項1記載
    の電子部品連。
  4. 【請求項4】複数の電子部品が保持された電子部品連を
    製造するためのリードフレームであって、 一直線状に並列する複数のフレーム部、 前記フレーム部に形成される送り手段、 隣接する前記フレーム部を連結する連結手段、 前記フレーム部に一体に形成される複数のリード、およ
    び隣接する前記リードを連結するタイバーを備え、 前記連結手段で連結された前記フレーム部は実装時の搬
    送部となるように形成された、リードフレーム。
  5. 【請求項5】1つの前記電子部品を構成するための前記
    リードは、隣接する前記フレーム部に分かれて形成され
    た、請求項4記載のリードフレーム。
  6. 【請求項6】1つの前記電子部品を構成するための前記
    リードは、1つの前記フレーム部に形成された、請求項
    4記載のリードフレーム。
JP2001221061A 2001-07-23 2001-07-23 電子部品連およびリードフレーム Withdrawn JP2003037233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001221061A JP2003037233A (ja) 2001-07-23 2001-07-23 電子部品連およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001221061A JP2003037233A (ja) 2001-07-23 2001-07-23 電子部品連およびリードフレーム

Publications (1)

Publication Number Publication Date
JP2003037233A true JP2003037233A (ja) 2003-02-07

Family

ID=19054788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001221061A Withdrawn JP2003037233A (ja) 2001-07-23 2001-07-23 電子部品連およびリードフレーム

Country Status (1)

Country Link
JP (1) JP2003037233A (ja)

Similar Documents

Publication Publication Date Title
JP3829939B2 (ja) 半導体装置の製造方法及び製造装置
JP3829940B2 (ja) 半導体装置の製造方法及び製造装置
US11081428B2 (en) Electronic device with three dimensional thermal pad
JP3829941B2 (ja) 半導体装置の製造方法及び製造装置
JP2003037233A (ja) 電子部品連およびリードフレーム
JP3243951B2 (ja) 電子部品の製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP3230318B2 (ja) 半導体装置用リードフレーム
JPH04243155A (ja) 混成集積回路装置
JP2011044601A (ja) リードフレーム、パッケージ型電子部品及び電子機器
JP3724442B2 (ja) 時計の製造方法
JP2787592B2 (ja) ビーズインダクタ及びその製造方法
JP2009187983A (ja) レーザ素子用フレームパッケージおよびその製造方法
JPH11317428A (ja) テープキャリア、半導体装置及びその製造方法
US7387916B2 (en) Sharp corner lead frame
JPH07312403A (ja) 半導体装置及びその製造方法及び実装基板
JPH04266036A (ja) プラスチックパッケージされてなる半導体装置
JP3405303B2 (ja) リードフレーム及び電子部品の製造方法
JPS6223478B2 (ja)
JP2001358281A (ja) リードフレーム固定用テープの作製方法、およびリードフレームのテーピング方法
JP2001168257A (ja) 半導体装置及びその製造方法、製造装置、回路基板、並びに電子機器
JPH02296345A (ja) 半導体装置
JPH02129952A (ja) 樹脂封止形半導体装置の製造方法
JPS58138062A (ja) 半導体装置のボンデイング方式
JP2003197842A (ja) 半導体装置、半導体装置の製造方法及び製造装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070822

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070731

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007