JPS5984449A - 厚膜混成集積回路の製造方法 - Google Patents
厚膜混成集積回路の製造方法Info
- Publication number
- JPS5984449A JPS5984449A JP57193403A JP19340382A JPS5984449A JP S5984449 A JPS5984449 A JP S5984449A JP 57193403 A JP57193403 A JP 57193403A JP 19340382 A JP19340382 A JP 19340382A JP S5984449 A JPS5984449 A JP S5984449A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- hybrid integrated
- substrate
- solder
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、量産するに適し、集積度が高い厚膜混成集積
回路の製造方法に関する。
回路の製造方法に関する。
厚膜混成集積回路は、絶縁基板上に、スクリーン印刷に
よシ、電極、抵抗体などを印刷し、トランジスタ、コン
デンサなどの搭載部品を半田付けして形成されるもので
あるが、一般に、１個の厚膜混成集積回路は非常に小さ
いために数個ないし数十個の厚膜混成集積回路に相当す
る大きな絶縁基板に、夫々の厚膜混成集積回路に対１゛
る印刷および塔載部品の取付けを同時に行なうようにす
ることが効率的である。
よシ、電極、抵抗体などを印刷し、トランジスタ、コン
デンサなどの搭載部品を半田付けして形成されるもので
あるが、一般に、１個の厚膜混成集積回路は非常に小さ
いために数個ないし数十個の厚膜混成集積回路に相当す
る大きな絶縁基板に、夫々の厚膜混成集積回路に対１゛
る印刷および塔載部品の取付けを同時に行なうようにす
ることが効率的である。
そこで、大きな絶縁基板上に、各厚膜混成集積回路を区
分するスリットを予じめ設けておき、夫々の区分につい
て印刷および塔載部品の取付けを行ない、その後、上記
スリットに沿って絶縁基板を分割して個々の厚膜混成集
積回路を得るようにしておシ、厚膜混成集積回路が効率
的に量産され得ることになる。
分するスリットを予じめ設けておき、夫々の区分につい
て印刷および塔載部品の取付けを行ない、その後、上記
スリットに沿って絶縁基板を分割して個々の厚膜混成集
積回路を得るようにしておシ、厚膜混成集積回路が効率
的に量産され得ることになる。
以下、かかる従来の厚膜混成集積回路の製造方法の一例
を、第１図ないし第５図を用いて説明する。
を、第１図ないし第５図を用いて説明する。
第１図は、電極パターン、抵抗体パターンなどが形成さ
れ、塔載部品が半田付けされた絶縁基板を示す平面図で
あって、１は絶縁基板、２はスリット、３は外部リード
取付用電極ノ（ターン、４は塔載部品である。
れ、塔載部品が半田付けされた絶縁基板を示す平面図で
あって、１は絶縁基板、２はスリット、３は外部リード
取付用電極ノ（ターン、４は塔載部品である。
第２図は外部リードが取刊けられた各厚１模混成集積回
路を示′す平面図であって、５は外部リードであシ、第
１図に対応する部分には同一符号をつけ℃いる。
路を示′す平面図であって、５は外部リードであシ、第
１図に対応する部分には同一符号をつけ℃いる。
第３図は全製造工程を示すプロセスチャートであって、
Ａは絶縁基板製造工程、Ｂは電極）くターン、抵抗体パ
ターンの形成工程、Ｃは半田ペースト印刷工程、Ｄは塔
載部品取付は工程、Ｅは半田リフロ一工程、Ｆは絶縁基
板分割工程、Ｇは外部リード取付は工程、Ｒは外部リー
ド部分半田付は工程、Ｉは外部リード切断工程である。
Ａは絶縁基板製造工程、Ｂは電極）くターン、抵抗体パ
ターンの形成工程、Ｃは半田ペースト印刷工程、Ｄは塔
載部品取付は工程、Ｅは半田リフロ一工程、Ｆは絶縁基
板分割工程、Ｇは外部リード取付は工程、Ｒは外部リー
ド部分半田付は工程、Ｉは外部リード切断工程である。
この従来技術においては、１枚の絶縁基板から４個の厚
膜混成集積回路を得る場合について説明する。
膜混成集積回路を得る場合について説明する。
第１図に示す絶縁基板は、第５図の工程Ａないし工程Ｅ
を経て得られたものである。そこで。
を経て得られたものである。そこで。
まず、かかる工程を第１図を参照して説明する。
まず、セラミック基板などの絶縁基板１が形成される（
第６図の工程Ａ）。絶縁基板１には十文字のスリット２
が設けられ、スリット２により、絶縁基板１は４つの領
域に区分されている。次に、絶縁基板１上に、外部リー
ド取付用電極５を含む電極パターン、抵抗体パターンな
どをスクリーン印刷により形成しく第６図の工程Ｂ０な
お、第１図では、外部リード取付用電極６以外の電極パ
ターン、抵抗体パターンなどは省略した。）、電極パタ
ーンの塔載部品を取付ける部分にペースト状の半田を印
刷して（第３図の工程Ｃ）その部分に搭載部品を取付け
（第３図の工程Ｄ）、赤外線リフローなどによシ塔載部
品を絶縁基板１の電極パターンに半田付けする（第５図
の工程Ｅ）。このようにして、第１図に示す絶縁基板１
が得られる。
第６図の工程Ａ）。絶縁基板１には十文字のスリット２
が設けられ、スリット２により、絶縁基板１は４つの領
域に区分されている。次に、絶縁基板１上に、外部リー
ド取付用電極５を含む電極パターン、抵抗体パターンな
どをスクリーン印刷により形成しく第６図の工程Ｂ０な
お、第１図では、外部リード取付用電極６以外の電極パ
ターン、抵抗体パターンなどは省略した。）、電極パタ
ーンの塔載部品を取付ける部分にペースト状の半田を印
刷して（第３図の工程Ｃ）その部分に搭載部品を取付け
（第３図の工程Ｄ）、赤外線リフローなどによシ塔載部
品を絶縁基板１の電極パターンに半田付けする（第５図
の工程Ｅ）。このようにして、第１図に示す絶縁基板１
が得られる。
かかる絶縁基板１はスリット２に沿って４つに分割され
（第５図の工程Ｆ）、夫々分割された絶縁基板１には、
第２図に示゛すように、一体となった外部リード５が取
付けられる（第３図の工程Ｇ）。すなわち、外部リード
５の各挾持部が、夫々外部リード取付用電極３に当接す
るように、絶縁基板１を挾持して取付けられる。
（第５図の工程Ｆ）、夫々分割された絶縁基板１には、
第２図に示゛すように、一体となった外部リード５が取
付けられる（第３図の工程Ｇ）。すなわち、外部リード
５の各挾持部が、夫々外部リード取付用電極３に当接す
るように、絶縁基板１を挾持して取付けられる。
そして１、外部リードの挟持部、すなわち、外部リード
取付用＠極６に当接したリード部まで外部ＩＪ −１’
５が半田液に浸されるように、半田ディツプを行なっ
てリード部と外部リード取材用１伐瓶とを半田付けしく
第６図の工程Ｒ）、外部リード５を点線ａ−ｈに１“行
って切断（第３図の工程Ｉ）して厚膜混成集積回路を完
成する。
取付用＠極６に当接したリード部まで外部ＩＪ −１’
５が半田液に浸されるように、半田ディツプを行なっ
てリード部と外部リード取材用１伐瓶とを半田付けしく
第６図の工程Ｒ）、外部リード５を点線ａ−ｈに１“行
って切断（第３図の工程Ｉ）して厚膜混成集積回路を完
成する。
以上のようにして、所望の厚膜混成集積回路を得ること
ができる。しかしながら、上記従来技術においては、塔
載部品の半田伺けと外部リードの半田付けとを、リフロ
ーとディップという異なる方法で行なっておシ、このた
めに、１つの厚膜混成集積回路を得るために、２つの異
なる半田付装置を必要として設備が大型化し、また、半
田付は工程を２つに分けていることから、製造工程数が
多いという欠点があった。
ができる。しかしながら、上記従来技術においては、塔
載部品の半田伺けと外部リードの半田付けとを、リフロ
ーとディップという異なる方法で行なっておシ、このた
めに、１つの厚膜混成集積回路を得るために、２つの異
なる半田付装置を必要として設備が大型化し、また、半
田付は工程を２つに分けていることから、製造工程数が
多いという欠点があった。
かかる欠点を除くために、従来、塔載部品と外部リード
の半田付は工程と共通にする厚膜混成集積回路の製造方
法が提案された。
の半田付は工程と共通にする厚膜混成集積回路の製造方
法が提案された。
第４図はかかる従来の厚膜混成集積回路の製造方法の一
例を示すプロセスチャートであって、第３図の工程に対
応する工程は同一符号をつけている。
例を示すプロセスチャートであって、第３図の工程に対
応する工程は同一符号をつけている。
この従来技術では、電極パターン、抵抗体パターンが印
刷形成された絶縁基板を分割し、分割された各絶縁基板
毎にペースト状半田の印刷（工程Ｃ）、搭載部品の取付
け（工程Ｄ）、外部リードの取付け（工程Ｇ）が行なわ
れ、次に。
刷形成された絶縁基板を分割し、分割された各絶縁基板
毎にペースト状半田の印刷（工程Ｃ）、搭載部品の取付
け（工程Ｄ）、外部リードの取付け（工程Ｇ）が行なわ
れ、次に。
リフローによシ、塔載部品と外部リードとが絶縁基板の
電極に半田付けされるものであって、塔載部品と外部リ
ードとの半田付けを同時に行なうことができる。しかし
ながら、この従来技術によると、半田ペーストの印刷が
、上記分割された絶縁基板毎に行なわれることになり、
製造効率が低下するという欠点があった。
電極に半田付けされるものであって、塔載部品と外部リ
ードとの半田付けを同時に行なうことができる。しかし
ながら、この従来技術によると、半田ペーストの印刷が
、上記分割された絶縁基板毎に行なわれることになり、
製造効率が低下するという欠点があった。
第５図は搭載部品と外部リードの半田付は工程を共通に
イ′る従来の厚膜混成集積回路の製造方法の他の例を示
すプロセスチャートであって、Ｊは絶縁基板並ベニ程で
あシ、第３図の工程に対応する工程には同−狛号をつけ
ている。
イ′る従来の厚膜混成集積回路の製造方法の他の例を示
すプロセスチャートであって、Ｊは絶縁基板並ベニ程で
あシ、第３図の工程に対応する工程には同−狛号をつけ
ている。
この従来技術では、工程下において分割された絶縁基板
をいくつか並べて（工程Ｊ）、それらに同時に半田ペー
ストを印刷しく工８Ｃ）、以降の工程は第４図の従来技
術と同様にするものであって、絶縁基板上への半田ペー
ストの印刷工程Ｃが短縮されることになる。しかしなが
ら、この従来技術によると、絶縁基板を並べる工程Ｊが
必要となシ、半田ペーストの印刷工程Ｃが短縮されたと
しても、製造効率を高めるには至らない。
をいくつか並べて（工程Ｊ）、それらに同時に半田ペー
ストを印刷しく工８Ｃ）、以降の工程は第４図の従来技
術と同様にするものであって、絶縁基板上への半田ペー
ストの印刷工程Ｃが短縮されることになる。しかしなが
ら、この従来技術によると、絶縁基板を並べる工程Ｊが
必要となシ、半田ペーストの印刷工程Ｃが短縮されたと
しても、製造効率を高めるには至らない。
また１以上述べた従来技術において、絶縁基板の両面に
塔載部品を半田付けする場合には、半田リフロー中、絶
縁基板に取付けられた搭載部品がりフロー炉のベルトに
接触しないように、たとえば、第６図に示すように、絶
縁基板１はリフロー用治具６に載置され、搭載部品４が
ベルト（図示せず）から浮いているようになされねばな
らない。しかしながら、このように、絶縁基板１をリフ
ロー用治具６に載置すると、絶縁基板１のリフロー用治
具６に接触する部分には塔載部品を取付けることができ
ず、厚膜混成集積回路の集積度が低下するという欠点が
あった。
塔載部品を半田付けする場合には、半田リフロー中、絶
縁基板に取付けられた搭載部品がりフロー炉のベルトに
接触しないように、たとえば、第６図に示すように、絶
縁基板１はリフロー用治具６に載置され、搭載部品４が
ベルト（図示せず）から浮いているようになされねばな
らない。しかしながら、このように、絶縁基板１をリフ
ロー用治具６に載置すると、絶縁基板１のリフロー用治
具６に接触する部分には塔載部品を取付けることができ
ず、厚膜混成集積回路の集積度が低下するという欠点が
あった。
本発明の目的は、上記従来技術の欠点を除き集積度を高
め、製造工程数を低減化して製造効率が向上した厚膜混
成集積回路の製造方法を提供するにある。
め、製造工程数を低減化して製造効率が向上した厚膜混
成集積回路の製造方法を提供するにある。
この目的を達成するために、本発明は、絶縁基板の分割
前に、搭載部品と外部リードの電極パターンへの半田付
けを行なうようにした点を特徴とする。
前に、搭載部品と外部リードの電極パターンへの半田付
けを行なうようにした点を特徴とする。
以下、本発明の実施例を図面について説明する。
第７図は本発明による厚ｊ膜混成集）貴回路の製造方法
によシ塔載部品、外部リードが半田付けさｎた絶縁基板
の一具体例を示す平面図であって、第１図、第２図に対
応′す゛る部分に１・１同一符号をつけている。
によシ塔載部品、外部リードが半田付けさｎた絶縁基板
の一具体例を示す平面図であって、第１図、第２図に対
応′す゛る部分に１・１同一符号をつけている。
第８図は本発明による厚膜混成集積回路の製造方法の一
実ＩＦａレリを示すプロにスチャートであって、第６図
の工程に対応する工程には同一符号をつけＣいる。
実ＩＦａレリを示すプロにスチャートであって、第６図
の工程に対応する工程には同一符号をつけＣいる。
この実施例では、一つの絶豚ぷ板ン；ハリ４つの厚膜混
成集積回路を得る場合についこ説明するが、これでもっ
て、本発明を１我定するものではない。
成集積回路を得る場合についこ説明するが、これでもっ
て、本発明を１我定するものではない。
第７図、第８図において、゛まず、第３図の従来技術と
同様にして、セラミック基板などの絶縁基板１が形成さ
れ（工程Ａ）、次に、外部リード取付用電極３を含む電
極パターン、抵抗体パターンなどがスクリーン印刷など
により形成される（工程Ｂ）。この場合、外部リード取
付用電極３は、絶縁基板１の両端に配列して形成される
。なお、外部リード取付用電極３以外の電極パターン、
抵抗体パターンなどは、第７図において、省略している
。
同様にして、セラミック基板などの絶縁基板１が形成さ
れ（工程Ａ）、次に、外部リード取付用電極３を含む電
極パターン、抵抗体パターンなどがスクリーン印刷など
により形成される（工程Ｂ）。この場合、外部リード取
付用電極３は、絶縁基板１の両端に配列して形成される
。なお、外部リード取付用電極３以外の電極パターン、
抵抗体パターンなどは、第７図において、省略している
。
次いで、絶縁基板１の電極パターンの所定部分と外部リ
ード取付用電極３にペースト状の半田を印刷しく工程Ｃ
）、上記電極パターンのペースト状半田の印刷部分に搭
載部品４を取付け（工程Ｄ）、また、外部リード取付用
電極３に第２図で説明したように、外部リード５を取付
ける（工８Ｇ）。この場合、外部リード５は、第７図に
示すように、絶縁基板１０両端に取付けられる０そして
、半田リフローによシ、塔載部品４と外部リード５とが
絶縁基板１上に半田付けされ（工程Ｅ）、絶縁基板１の
両端の外部リード５を点線α−す１点線ｃ−ｄに沼って
切断し、スリット２に沿って絶縁基板１を分割して４つ
の厚膜混成集積回路が得られる。
ード取付用電極３にペースト状の半田を印刷しく工程Ｃ
）、上記電極パターンのペースト状半田の印刷部分に搭
載部品４を取付け（工程Ｄ）、また、外部リード取付用
電極３に第２図で説明したように、外部リード５を取付
ける（工８Ｇ）。この場合、外部リード５は、第７図に
示すように、絶縁基板１０両端に取付けられる０そして
、半田リフローによシ、塔載部品４と外部リード５とが
絶縁基板１上に半田付けされ（工程Ｅ）、絶縁基板１の
両端の外部リード５を点線α−す１点線ｃ−ｄに沼って
切断し、スリット２に沿って絶縁基板１を分割して４つ
の厚膜混成集積回路が得られる。
この実施例によると、外部リード取付用電極６が絶縁基
板１の両側に形成されており、絶縁基板１のスリット２
に沿う分割前に、得られる厚膜混成集積回路に必要な外
部リード５を全て取付けることができ、このために、塔
載部品４と外部リード５との半田付けを同時に行なうこ
とかで６．また、かかる半田付けのための半田ペースト
の印刷も、絶縁基板１上の電極パターン、抵抗体パター
ンの印刷形成後、直ちに行なうことができることになシ
、製造工程数の低減化による製造効率の向上と、製造設
備の縮小化がはかれ、また、厚膜混成集積回路のコスト
の低減化が可能となる。
板１の両側に形成されており、絶縁基板１のスリット２
に沿う分割前に、得られる厚膜混成集積回路に必要な外
部リード５を全て取付けることができ、このために、塔
載部品４と外部リード５との半田付けを同時に行なうこ
とかで６．また、かかる半田付けのための半田ペースト
の印刷も、絶縁基板１上の電極パターン、抵抗体パター
ンの印刷形成後、直ちに行なうことができることになシ
、製造工程数の低減化による製造効率の向上と、製造設
備の縮小化がはかれ、また、厚膜混成集積回路のコスト
の低減化が可能となる。
なお、第８図のプロセスチャートにおいて、塔載部品取
付工程りと外部リード取付は工程Ｇとが、図示とは逆の
順序であってもよ吟ことは明らかである。
付工程りと外部リード取付は工程Ｇとが、図示とは逆の
順序であってもよ吟ことは明らかである。
ところで、この実施例においては、絶縁基板１上には、
第７図に示すように、その両側に外部リード５が取付け
られ、しかも、外部リード５のリード部は外部リード取
付用電極３に当接し゛Ｃ絶縁基板１を挾持しているもの
であって、半田リフロ一工程Ｅ（第８図）に２いては、
第９図に示すように、絶縁基板１を、外部リード５のみ
をリフロー用治具６に当接させて載置することができ、
絶縁基板１０両面の塔載部品の取付は可能な面積が増大
して厚膜混成集積回路の集積度が向上する。
第７図に示すように、その両側に外部リード５が取付け
られ、しかも、外部リード５のリード部は外部リード取
付用電極３に当接し゛Ｃ絶縁基板１を挾持しているもの
であって、半田リフロ一工程Ｅ（第８図）に２いては、
第９図に示すように、絶縁基板１を、外部リード５のみ
をリフロー用治具６に当接させて載置することができ、
絶縁基板１０両面の塔載部品の取付は可能な面積が増大
して厚膜混成集積回路の集積度が向上する。
以上説明したように、本発明によれば、塔載部品と外部
リードとを絶縁基板に取付け、半田リフローによシ、両
者の該絶縁基板−・の同時半田伺けを行なうことがてき
るものであるから。
リードとを絶縁基板に取付け、半田リフローによシ、両
者の該絶縁基板−・の同時半田伺けを行なうことがてき
るものであるから。
製造工程数の低減化による製造効率の向上と製造設備の
縮小化が可能となシ、さらに、厚膜混成集積回路の集積
度が向上するとともにコストの低減化が可能となって、
上記従来技術の欠点を除いて慶れた機能の厚膜混成集積
回路の製造方法を提供することができる。
縮小化が可能となシ、さらに、厚膜混成集積回路の集積
度が向上するとともにコストの低減化が可能となって、
上記従来技術の欠点を除いて慶れた機能の厚膜混成集積
回路の製造方法を提供することができる。
第１図は塔載部品が半田付けされた従来の絶縁基板の一
例を示す平面図、第２図は第１図の絶縁基板の分割され
た夫々の絶縁基板に外部リードが半田刊けされてなる厚
膜混成集積回路を示す平面図、第６図はその製造工程に
おいて第１図の絶縁基板と第２図の厚膜混成集積回路を
形成する従来の厚膜混成集積回路の製造方法の一例を示
すプロセスチャート、第４図は従来の厚膜混成集積回路
の製造方法の他の例を示１゛プロセスチャート、第５図
は従来の厚膜混成集積回路の製造方法のさらに他の例を
示すプロセスチャート、篤６図は半田リフロー中の絶縁
基板のりフロー用治具への従来の取付は状態を示す断面
図、第７図は本発明による厚膜混成集積回路の製造方法
により塔載部品、外部リードが半田伺けされた絶縁基板
の一員体例を示す平面図第８囮は本発明による厚膜混成
集積回路の製造方法の一実施例を示すプロセスチャート
、第９図は半田リフロー中の第７図の絶縁基板のりフロ
ー用治具への取付は状態を示す断面図である。 １・・・絶縁基板、 ２・・・スリット、６・・
・外部リード取付用電極、 ４・・・塔載部品、 ５・・・外部リード、６・
・・リフロー用治具、Ａ・・・絶縁基板製造工程、Ｂ・
・・成極パターン、抵抗体パターンの形成工。 程、 Ｃ・・・ノ（ンダペースト印刷工程。 Ｄ・・・塔載部品取付は工程、 Ｅ・・・半田リフロ一工程、 Ｆ・・・絶縁基板分割工程、 Ｇ・・・外部リード取付０工程、 Ｉ・・・外部リード切断工程。 第１区 第２区 才 ４ 口 才 ５ ■ オ ｂ 日 オフ０
例を示す平面図、第２図は第１図の絶縁基板の分割され
た夫々の絶縁基板に外部リードが半田刊けされてなる厚
膜混成集積回路を示す平面図、第６図はその製造工程に
おいて第１図の絶縁基板と第２図の厚膜混成集積回路を
形成する従来の厚膜混成集積回路の製造方法の一例を示
すプロセスチャート、第４図は従来の厚膜混成集積回路
の製造方法の他の例を示１゛プロセスチャート、第５図
は従来の厚膜混成集積回路の製造方法のさらに他の例を
示すプロセスチャート、篤６図は半田リフロー中の絶縁
基板のりフロー用治具への従来の取付は状態を示す断面
図、第７図は本発明による厚膜混成集積回路の製造方法
により塔載部品、外部リードが半田伺けされた絶縁基板
の一員体例を示す平面図第８囮は本発明による厚膜混成
集積回路の製造方法の一実施例を示すプロセスチャート
、第９図は半田リフロー中の第７図の絶縁基板のりフロ
ー用治具への取付は状態を示す断面図である。 １・・・絶縁基板、 ２・・・スリット、６・・
・外部リード取付用電極、 ４・・・塔載部品、 ５・・・外部リード、６・
・・リフロー用治具、Ａ・・・絶縁基板製造工程、Ｂ・
・・成極パターン、抵抗体パターンの形成工。 程、 Ｃ・・・ノ（ンダペースト印刷工程。 Ｄ・・・塔載部品取付は工程、 Ｅ・・・半田リフロ一工程、 Ｆ・・・絶縁基板分割工程、 Ｇ・・・外部リード取付０工程、 Ｉ・・・外部リード切断工程。 第１区 第２区 才 ４ 口 才 ５ ■ オ ｂ 日 オフ０
Claims (1)
- 絶＃！基板上に、電極、抵抗体などが印刷形式され、塔
載部品と外部リードとが半田付けされてなる厚膜混成集
積回路の製造方法において、スリットが設けられ該スリ
ットによシ複数の領域に゛区分された絶縁基板に外部リ
ード取付用電極を含む電極パターンおよび抵抗パターン
を印刷形式する工程と、該電極パターンの搭載部品を地
付ける部分および前記外部リード取付電極にペースト状
半田を印刷する工程と、該ペースト状半田が印刷された
部分に夫々前記塔載部品と外部リードとを取付ける工程
と、前記塔載部品と該外部リードとを半田付けする工程
と、前記絶縁基板を前記スリットに沿って分割する工程
とからなフ、前記塔載部品と前記外部リードとを、リハ
ロー炉によシ、同時に半田付けすることができるように
植成したことを特徴とする厚膜混成集積回路の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193403A JPS5984449A (ja) | 1982-11-05 | 1982-11-05 | 厚膜混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193403A JPS5984449A (ja) | 1982-11-05 | 1982-11-05 | 厚膜混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984449A true JPS5984449A (ja) | 1984-05-16 |
Family
ID=16307364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193403A Pending JPS5984449A (ja) | 1982-11-05 | 1982-11-05 | 厚膜混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364349A (ja) * | 1986-09-04 | 1988-03-22 | Sharp Corp | 半導体装置の製造方法 |
-
1982
- 1982-11-05 JP JP57193403A patent/JPS5984449A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364349A (ja) * | 1986-09-04 | 1988-03-22 | Sharp Corp | 半導体装置の製造方法 |
| JPH0365022B2 (ja) * | 1986-09-04 | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5984449A (ja) | 厚膜混成集積回路の製造方法 | |
| JPH0210571B2 (ja) | ||
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
| JP2746234B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPH05309816A (ja) | クリームハンダ印刷装置及びその方法 | |
| JPH01175294A (ja) | 回路基板 | |
| JPH03167890A (ja) | プリント配線板ユニットの形成方法 | |
| JPH03233995A (ja) | チップ部品の実装方法 | |
| JP3573989B2 (ja) | 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 | |
| JPS6144453A (ja) | 混成集積回路の製造方法 | |
| JP2512218Y2 (ja) | 混成集積回路装置 | |
| JPH118268A (ja) | 電子部品の実装方法 | |
| JPH05175631A (ja) | 混成集積回路装置の製造方法 | |
| JPS6240787A (ja) | 厚膜チツプ抵抗 | |
| JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
| JPH10189194A (ja) | Ｉｃピッチ変換基板及びその製造法 | |
| JPH03132091A (ja) | 面実装用印刷配線基板 | |
| JPH05308114A (ja) | 面実装型混成集積回路装置の製造方法 | |
| JPS63177582A (ja) | 混成集積回路装置の製造方法 | |
| JPH0645376U (ja) | 集積回路搭載用プリント基板 | |
| JPH10144815A (ja) | ボールグリッドアレイパッケージによるｒｆモジュール形成方法 |