JPS6359252B2 - - Google Patents

Info

Publication number
JPS6359252B2
JPS6359252B2 JP22652082A JP22652082A JPS6359252B2 JP S6359252 B2 JPS6359252 B2 JP S6359252B2 JP 22652082 A JP22652082 A JP 22652082A JP 22652082 A JP22652082 A JP 22652082A JP S6359252 B2 JPS6359252 B2 JP S6359252B2
Authority
JP
Japan
Prior art keywords
fuse
voltage
protective film
film
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP22652082A
Other languages
English (en)
Other versions
JPS59130441A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57226520A priority Critical patent/JPS59130441A/ja
Priority to DE8383307624T priority patent/DE3371442D1/de
Priority to EP83307624A priority patent/EP0112693B1/en
Publication of JPS59130441A publication Critical patent/JPS59130441A/ja
Priority to US07/059,140 priority patent/US4747076A/en
Publication of JPS6359252B2 publication Critical patent/JPS6359252B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、メモリー半導体装置内に形成されて
いるヒユーズ型ROM（Read Only Memory）、
より詳しく述べるならば、このようなヒユーズ型
ROMの書込み方法の改善に関するものである。
(2) 技術の背景 ヒユーズを備えた半導体メモリーにはヒユーズ
型ROMあるいは冗長回路のあるRAM（Random
Access Memory）があり、ヒユーズ型ROMで
はヒユーズを溶断することで情報を書き込み、ま
た、冗長回路のあるRAMでは不良ビツトを含む
行や列を予備の行や列に置き換えるためにヒユー
ズを溶断する（この選択がROM機能である）。
このようなヒユーズに過電流を流すことによつて
溶断している。
(3) 従来技術と問題点 半導体装置内のヒユーズ部は、一般的に、第１
図および第２図に示すような構造であり、ヒユー
ズ１はヒユーズ材であるポリシリコンなどで絶縁
膜（例えば、SiO2膜）２上に形成され、切断さ
れる細長い中央部３と両側のパツド４，５とから
なる。パツド４，５のそれぞれには配線（例え
ば、アルミニウム配線層）６，７が接続されてい
る。第２図に示すようにヒユーズ１および配線
６，７はパツシベーシヨン膜である保護膜（例え
ば、PSG膜）８で覆われている。なお、第１図
はこの保護膜８のない状態でのヒユーズ部を示
す。そして、絶縁膜２は半導体基板（例えば、シ
リコンウエハ）９上に形成されている。
このようなヒユーズ１を溶断するために過電流
を流すときの印加電圧は、従来、第３図に示すよ
うなパルス電圧である。この場合に、溶断時にヒ
ユーズが爆発的に破壊されて保護膜８が破れて穴
が生じる問題がある。この穴は汚染物が入り込ま
ないようにPSG膜を再び形成して塞がなければ
ならない。
(4) 発明の目的 本発明の目的は、ヒユーズ上に形成した保護膜
を破ぶることなくヒユーズを電気的に溶断してヒ
ユーズ型ROMの書込みを行なう方法を提案する
ことである。
(5) 発明の構成 上述の目的が、半導体基板上の絶縁膜の上に形
成され、配線と接続されかつ保護膜で覆われてい
るヒユーズを電気的に溶断してヒユーズ型ROM
を書込む方法において、溶断のための印加電圧を
ランプ波電圧とすることを特徴とするヒユーズ型
ROMの書込み方法によつて達成する。
ヒユーズ材料には単結晶シリコンが特に好まし
く、NiCr，TiWあるいはPtSiでもよい。電流を
流す配線の材料にはアルミニウムが特に好ましい
が、Al程度の融点を有する金属材料であつても
よい。なお、アルミニウムとは純アルミニウムお
よび銅又はシリコン含有アルミニウム合金であ
る。
本発明によるランプ波電圧は、設定ピーク電圧
まで一定速度（103〜105V／秒）で増加する電圧
であることが望ましい。設定ピーク電圧に達する
前にヒユーズは溶断される。
(6) 発明の実施例 以下、添付図面に関連した実施態様例によつて
本発明をより詳細に説明する。
従来のヒユーズ形成工程にしたがつて第１図お
よび第２図に示すヒユーズを次のようにして形成
する。
シリコン基板（ウエハ）９の上に熱酸化法又は
CVD法によつてSiO2絶縁膜（例えば、厚さ
1.0μm）２を形成し、その上に単結晶シリコン層
（例えば、厚さ0.4μm）１をCVD法によつて形成
し、そして通常のホトエツチング法によつて第１
図に示す形状のヒユーズ１を形成する。ヒユーズ
１の細長い中央部３の幅Ｗを6μmとする。次に、
アルミニウム配線６および７を形成するために、
アルミニウム蒸着膜（厚さ1.0μm）を全面に付着
させ、ホトエツチング法によつて所定配線パター
ンに形成する。配線６および７はヒユーズ１の幅
広いパツト４および５に接続されている。最後
に、PSG保護膜８（厚さ1.0μm）をCVD法によ
つてヒユーズ１、配線６，７および絶縁膜２の上
の全面に形成する。
このように形成した単結晶シリコンヒユーズ１
に、本発明にしたがつて、104V／秒の増加速度
であるランプ波電圧（ピーク電圧34V）を印加し
てヒユーズ１の中央部を溶断する。このランプ波
電圧は第４図に示すような変形をし、ピーク電圧
に達する前に27V程度になつたときにはヒユーズ
は溶断されている。本発明にしたがつて溶断する
と、PSG保護膜８の溶断対応部分に孔は生じな
いことがわかる。ヒユーズの溶断を観察すると、
多結晶シリコンの溶解初期にアルミニウムがプラ
ス極側からマイナス極側に瞬間的に薄く流れてか
ら切れることがわかる。PSG保護膜８を破ぶら
ずにすむのは、アルミニウムの極薄膜が加熱速度
を溶断直前で低下させるからだと考えられる。こ
の様な現象はパルス電圧を用いた溶断では観察で
きない。
上述の実施態様例は一例であつて、ヒユーズの
厚さ、形状は適切に設定でき、それに応じて溶断
の電圧および電圧増加速度も適切に決めることが
できる。本実施例によると電圧増加速度を5V／
秒以下であると、溶断現象は起きず、アルミニウ
ムが流れるだけの現象が見られ、シヨート状態と
なる。また、10〜103V／秒程度であると保護膜
が破れるときがある。そして、105V／秒より大
きいとパルス電圧と同様に保護膜が破れる。ただ
し、これらの結果は、単結晶シリコンヒユーズ部
分の抵抗値に強く依存している。配線６，７の材
料にはドープした単結晶シリコンを使用すること
ができるが、ヒユーズのパツドに接触する部分は
アルミニウムで構成する。
(7) 発明の効果 本発明に係るヒユーズ型ROMの書込み方法で
は、ヒユーズ上の保護膜を破ぶらずにヒユーズが
溶断できるので、再度保護膜を形成する必要がな
い。
【図面の簡単な説明】
第１図はヒユーズ部のあるメモリー半導体装置
の部分平面であり、第２図は第１図の線−に
沿つた断面図であり、第３図は従来の溶断電圧の
波形図であり、第４図は本発明に係るランプ波溶
断電圧の波形図である。 １……ヒユーズ、２……絶縁膜、３……細長の
中央部、６，７……配線、８……保護膜。

Claims (1)

    【特許請求の範囲】
  1. １ 基体上の絶縁膜の上に形成され、配線と接続
    されかつ保護膜で覆われているヒユーズを備えた
    ヒユーズ型ROMを電気的に書込む際に、書込み
    のための印加電圧をランプ波電圧として前記保護
    膜を破ぶることなく前記ヒユーズを溶断すことを
    特徴とするヒユーズ型ROMの書込み方法。
JP57226520A 1982-12-25 1982-12-25 ヒューズ型ｒｏｍの書込み方法 Granted JPS59130441A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57226520A JPS59130441A (ja) 1982-12-25 1982-12-25 ヒューズ型ｒｏｍの書込み方法
DE8383307624T DE3371442D1 (en) 1982-12-25 1983-12-15 Method of blowing fuses in an ic, for example for writing information into a fuse-type rom
EP83307624A EP0112693B1 (en) 1982-12-25 1983-12-15 Method of blowing fuses in an ic, for example for writing information into a fuse-type rom
US07/059,140 US4747076A (en) 1982-12-25 1987-06-10 Method of writing information into a fuse-type ROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57226520A JPS59130441A (ja) 1982-12-25 1982-12-25 ヒューズ型ｒｏｍの書込み方法

Publications (2)

Publication Number Publication Date
JPS59130441A JPS59130441A (ja) 1984-07-27
JPS6359252B2 true JPS6359252B2 (ja) 1988-11-18

Family

ID=16846412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57226520A Granted JPS59130441A (ja) 1982-12-25 1982-12-25 ヒューズ型ｒｏｍの書込み方法

Country Status (4)

Country Link
US (1) US4747076A (ja)
EP (1) EP0112693B1 (ja)
JP (1) JPS59130441A (ja)
DE (1) DE3371442D1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545904A (en) * 1986-01-17 1996-08-13 Quick Technologies Ltd. Personalizable gate array devices
US5679967A (en) * 1985-01-20 1997-10-21 Chip Express (Israel) Ltd. Customizable three metal layer gate array devices
JPS6246496A (ja) * 1985-08-23 1987-02-28 Sony Corp 固定記憶装置の書き込み方法
US4792835A (en) * 1986-12-05 1988-12-20 Texas Instruments Incorporated MOS programmable memories using a metal fuse link and process for making the same
US4951098A (en) * 1988-12-21 1990-08-21 Eastman Kodak Company Electrode structure for light emitting diode array chip
JP2695548B2 (ja) * 1991-09-04 1997-12-24 富士通株式会社 半導体装置
EP0563852A1 (en) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
US5708291A (en) 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US7231045B1 (en) * 1999-08-30 2007-06-12 Intel Corporation Secure transaction modem storing unique indicia
US7005727B2 (en) * 2001-12-28 2006-02-28 Intel Corporation Low cost programmable CPU package/substrate
US20040038458A1 (en) * 2002-08-23 2004-02-26 Marr Kenneth W. Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same
DE10260852B4 (de) * 2002-12-23 2011-05-05 Robert Bosch Gmbh Verfahren zum Abgleichen des elektrischen Widerstands einer Widerstandsbahn
JP4489362B2 (ja) * 2003-03-03 2010-06-23 シャープ株式会社 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
US7288804B2 (en) * 2006-03-09 2007-10-30 International Business Machines Corporation Electrically programmable π-shaped fuse structures and methods of fabrication thereof
US7645645B2 (en) * 2006-03-09 2010-01-12 International Business Machines Corporation Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof
US7460003B2 (en) * 2006-03-09 2008-12-02 International Business Machines Corporation Electronic fuse with conformal fuse element formed over a freestanding dielectric spacer
US7784009B2 (en) * 2006-03-09 2010-08-24 International Business Machines Corporation Electrically programmable π-shaped fuse structures and design process therefore
US7417300B2 (en) * 2006-03-09 2008-08-26 International Business Machines Corporation Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof
KR20090102555A (ko) * 2008-03-26 2009-09-30 삼성전자주식회사 전기적 퓨즈 소자 및 그 동작방법
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2256688B2 (de) * 1972-11-18 1976-05-06 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen
US4402067A (en) * 1978-02-21 1983-08-30 Moss William E Bidirectional dual port serially controlled programmable read-only memory
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
JPS56156989A (en) * 1980-05-02 1981-12-03 Fujitsu Ltd Semiconductor storage device
US4480318A (en) * 1982-02-18 1984-10-30 Fairchild Camera & Instrument Corp. Method of programming of junction-programmable read-only memories

Also Published As

Publication number Publication date
EP0112693A1 (en) 1984-07-04
EP0112693B1 (en) 1987-05-06
US4747076A (en) 1988-05-24
DE3371442D1 (en) 1987-06-11
JPS59130441A (ja) 1984-07-27

Similar Documents

Publication Publication Date Title
JPS6359252B2 (ja)
US4413272A (en) Semiconductor devices having fuses
US4503315A (en) Semiconductor device with fuse
EP1479106B1 (en) Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient
US4665295A (en) Laser make-link programming of semiconductor devices
JP4263816B2 (ja) 半導体デバイスとその製造方法
US4536948A (en) Method of manufacturing programmable semiconductor device
JP3454306B2 (ja) ヒューズ構造部
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
US5827759A (en) Method of manufacturing a fuse structure
US5936297A (en) Programmable semiconductor element having an antifuse structure
US5070392A (en) Integrated circuit having laser-alterable metallization layer
JPH0770600B2 (ja) 集積回路を変更する方法
JP3774405B2 (ja) 半導体構造のためのヒューズ
JP4621319B2 (ja) ヒューズ構造体およびその製造方法
JP3287293B2 (ja) 半導体装置およびその製造方法
JPS6084837A (ja) 半導体集積回路装置
JPS6193643A (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
JPH1187514A (ja) 半導体集積回路装置およびその製造方法
JP2004111420A (ja) 半導体装置の製造方法
JPH0363819B2 (ja)
JPH0616536B2 (ja) ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法
JPS60134437A (ja) ヒユ−ズ装置およびその製造方法
JPH05166935A (ja) 半導体装置およびその製造方法
CN1207586A (zh) 激光烧断保险丝用的保护层