JPS6358583A - イメ−ジ回転回路 - Google Patents
イメ−ジ回転回路Info
- Publication number
- JPS6358583A JPS6358583A JP61201238A JP20123886A JPS6358583A JP S6358583 A JPS6358583 A JP S6358583A JP 61201238 A JP61201238 A JP 61201238A JP 20123886 A JP20123886 A JP 20123886A JP S6358583 A JPS6358583 A JP S6358583A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- ram
- shift
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 239000000872 buffer Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/60—Rotation of whole images or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、原イメージ情報に対し、９０°、１８０°。
２７０＠回転したイメージ情報を作成するイメージ回転
回路に関し、特にイメージ情報を格納するメモリ上のイ
メージデータを外部に回転し転送する時、走査方向に回
転イメージデータを作成し、転送するイメージ回転回路
に関する。
回路に関し、特にイメージ情報を格納するメモリ上のイ
メージデータを外部に回転し転送する時、走査方向に回
転イメージデータを作成し、転送するイメージ回転回路
に関する。
従来、イメージ回転回路におけるイメージ情報等の二次
元情報の回転処理は、回転のためのワークエリアとして
メモリ領域を確保し、格子状に配置したシフトレジスタ
によってイメージデータを回転し、回転したイメージデ
ータを確保したメモリ領域に格納した後、走査方向にデ
ータを読み出し転送する方式を採用していた。
元情報の回転処理は、回転のためのワークエリアとして
メモリ領域を確保し、格子状に配置したシフトレジスタ
によってイメージデータを回転し、回転したイメージデ
ータを確保したメモリ領域に格納した後、走査方向にデ
ータを読み出し転送する方式を採用していた。
しかしながら、この様な従来のイメージ回転回路では、
イメージ情報の様な大量のデータを取り扱う場合、回転
するイメージと同じ大きさのメモリ領域を回転処理のた
めのワークエリアとして必要するため、回転するイメー
ジが大きくなると、必然的に膨大なメモリを必要とする
欠点があった。
イメージ情報の様な大量のデータを取り扱う場合、回転
するイメージと同じ大きさのメモリ領域を回転処理のた
めのワークエリアとして必要するため、回転するイメー
ジが大きくなると、必然的に膨大なメモリを必要とする
欠点があった。
また、−度に処理するデータ長が長くなると、イメージ
データを回転する格子状に配置したシフトレジスタの故
が増加する等、取り扱うイメージ情報が大きくなるに従
い回路規模が大きくなる欠点もあった。
データを回転する格子状に配置したシフトレジスタの故
が増加する等、取り扱うイメージ情報が大きくなるに従
い回路規模が大きくなる欠点もあった。
本発明の目的は、取り扱うイメージ情報が大きくなった
場合でも、小規模な回路でイメージデータの回転処理が
真速で実行できるイメージ回転回路を提供することにあ
る。
場合でも、小規模な回路でイメージデータの回転処理が
真速で実行できるイメージ回転回路を提供することにあ
る。
本発明は、イメージ回転回路において、入力データのビ
ット列の並びを変える入力データ変換回路と、この入力
データ変換回路の出力データを同時にシフトする複数の
シフトレジスタからなる複数のデータシフト回路と、こ
れらデータシフト回路によって回転したデータを一時記
憶する複数のＲＡＭ群と、これらＲＡＭ群のデータと前
記入力データ変換回路の出力より走査方向の回転イメー
ジデータを形成する出力データ変換回路と、前記ＲＡＭ
群のアドレスを生成するアドレス発生回路と、これら回
路部を制御するタイミング発生回路とを有することを特
徴としている。
ット列の並びを変える入力データ変換回路と、この入力
データ変換回路の出力データを同時にシフトする複数の
シフトレジスタからなる複数のデータシフト回路と、こ
れらデータシフト回路によって回転したデータを一時記
憶する複数のＲＡＭ群と、これらＲＡＭ群のデータと前
記入力データ変換回路の出力より走査方向の回転イメー
ジデータを形成する出力データ変換回路と、前記ＲＡＭ
群のアドレスを生成するアドレス発生回路と、これら回
路部を制御するタイミング発生回路とを有することを特
徴としている。
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例の基本構成を示す図、第２図
はイメージデータの回転によるビット列の変換を示す図
、第３図は本発明のイメージ回転方式を示す図である。
はイメージデータの回転によるビット列の変換を示す図
、第３図は本発明のイメージ回転方式を示す図である。
第１図において、４は入力データのビット列の並びを変
える入力データ変換回路、１，２は人力データ変換回路
４の出力データを同時にシフトするｎ個のｍビットシフ
トレジスタからなる第１および第２のデータシフト回路
、９，１０はデータシフト回路１．２によって回転され
たデータを一時記憶する第１および第２のＲＡＭ、７．
８はデータシフト回路１，２とＲＡＭ９．１０との間に
それぞれ設けられた第１および第２のＲＡＭバッファ、
２３はＲＡＭ９．１０のアドレスを生成するアドレス発
生回路であるアドレスカウンタ、３０はＲＡＭ９゜１０
のデータと入力データ変換回路４の出力より走査方向の
回転イメージデータを形成する出力データ変換回路、２
２は各回路部およびアドレスカウンタ２３を制御するタ
イミング発生回路であり、コントロール信号２０および
回転角情報２１が入力される。
える入力データ変換回路、１，２は人力データ変換回路
４の出力データを同時にシフトするｎ個のｍビットシフ
トレジスタからなる第１および第２のデータシフト回路
、９，１０はデータシフト回路１．２によって回転され
たデータを一時記憶する第１および第２のＲＡＭ、７．
８はデータシフト回路１，２とＲＡＭ９．１０との間に
それぞれ設けられた第１および第２のＲＡＭバッファ、
２３はＲＡＭ９．１０のアドレスを生成するアドレス発
生回路であるアドレスカウンタ、３０はＲＡＭ９゜１０
のデータと入力データ変換回路４の出力より走査方向の
回転イメージデータを形成する出力データ変換回路、２
２は各回路部およびアドレスカウンタ２３を制御するタ
イミング発生回路であり、コントロール信号２０および
回転角情報２１が入力される。
出力データ変換回路３０は、ＲＡＭデータマルチプレク
サ１３、出力レジスタ１４〜エフ、出力データマルチプ
レクサ１８により構成されている。
サ１３、出力レジスタ１４〜エフ、出力データマルチプ
レクサ１８により構成されている。
次に、本実施例の動作を、第２図（ａ）に示す原イメー
ジ（入力データ）を左に９０°回転する場合を例にとっ
て説明する。
ジ（入力データ）を左に９０°回転する場合を例にとっ
て説明する。
入力データ変換回路４には、第２［ｆｆ１（ａ）に示す
原イメージが入力データ３として入力される。入力デー
タ変換回路４では、タイミング発生回路２２に人力され
る回転角情報（９０’回転）により入力データ３０ビツ
ト列の並びを変換して出力し、第１および第２のデータ
シフト回路１．２に第２図（ｂｌのようにセットする。
原イメージが入力データ３として入力される。入力デー
タ変換回路４では、タイミング発生回路２２に人力され
る回転角情報（９０’回転）により入力データ３０ビツ
ト列の並びを変換して出力し、第１および第２のデータ
シフト回路１．２に第２図（ｂｌのようにセットする。
第１のデータシフト回路１にセントされたデータは、こ
のデータシフト回路内のｎ個のｍビ・ノドシフトレジス
タによって、第２図（Ｃ）に示す回転イメージデータに
変換される。変換されたデータは、回転イメージデータ
５として、第１のＲＡＭバッファ７を介して一時格納用
の第１のＲＡ Ｍ ９に書き込まれる。この時、アドレ
スカウンタ２３は、連続にカウントアンプし、第１のＲ
Ａ Ｍ ９にアドレスを人力する。
のデータシフト回路内のｎ個のｍビ・ノドシフトレジス
タによって、第２図（Ｃ）に示す回転イメージデータに
変換される。変換されたデータは、回転イメージデータ
５として、第１のＲＡＭバッファ７を介して一時格納用
の第１のＲＡ Ｍ ９に書き込まれる。この時、アドレ
スカウンタ２３は、連続にカウントアンプし、第１のＲ
Ａ Ｍ ９にアドレスを人力する。
同様の動作が、第２のデータシフト回路２と第２のＲＡ
Ｍバッファ８および第２のＲＡＭｌ０とによって行われ
る。すなわち、第２のデータシフト回路２からの回転イ
メージデータ６が、第２のＲＡＭｌ０に書き込まれる。
Ｍバッファ８および第２のＲＡＭｌ０とによって行われ
る。すなわち、第２のデータシフト回路２からの回転イ
メージデータ６が、第２のＲＡＭｌ０に書き込まれる。
以上の動作を、第３図を参照してさらに詳細に説明する
。第３図は、２組のデータシフト回路を用いた場合のイ
メージデータの回転によるビット列の変換を示す図であ
る。
。第３図は、２組のデータシフト回路を用いた場合のイ
メージデータの回転によるビット列の変換を示す図であ
る。
第３図（ａｌに示す原イメージデータは、ｎドツト×ｍ
ドツトを基本領域として第１．第２のデータシフト回路
１，２によって処理される。第３図（ｂ）は、第１．第
２のデータシフト回路１，２で処理される原イメージデ
ータ領域の対応を示している。
ドツトを基本領域として第１．第２のデータシフト回路
１，２によって処理される。第３図（ｂ）は、第１．第
２のデータシフト回路１，２で処理される原イメージデ
ータ領域の対応を示している。
第３図（Ｃ１は、処理後のデータを示している。データ
シフト回路１，２は、常に同時動作させるために、回転
イメージデータの再構成を考慮してセットするデータが
入力データ変換回路４により選択される。
シフト回路１，２は、常に同時動作させるために、回転
イメージデータの再構成を考慮してセットするデータが
入力データ変換回路４により選択される。
第３図（ｄｌは、第１．第２のＲＡＭ９．１０に格納さ
れた回転イメージデータ列の様子を示す。データシフト
回路１．２によって処理されたデータのＲＡＭ上の格納
位置は、回転イメージデータの再構成を考慮して決定さ
れる。
れた回転イメージデータ列の様子を示す。データシフト
回路１．２によって処理されたデータのＲＡＭ上の格納
位置は、回転イメージデータの再構成を考慮して決定さ
れる。
第３図ｔｅｌは、第３図（ａ）の原イメージデータを回
転し、走査方向に転送する場合の出力データ列を示した
ものである。第３図［ｅｉｌの出力データ列を作成する
ために、第１図に示すアドレスカウンタ２３を入力デー
タ３のビット長をカウント幅としたカウンタとする。第
３図（＋１４１に示す出力データ列を得るためのカウン
タの動きを第３図（ｆ）に示す。
転し、走査方向に転送する場合の出力データ列を示した
ものである。第３図［ｅｉｌの出力データ列を作成する
ために、第１図に示すアドレスカウンタ２３を入力デー
タ３のビット長をカウント幅としたカウンタとする。第
３図（＋１４１に示す出力データ列を得るためのカウン
タの動きを第３図（ｆ）に示す。
−時格納用ＲＡＭ９．１０から、第１．第２のＲＡＭバ
ッファ７．８を介して同時にアクセスされ読み出された
ＲＡＭデータ１１．１２は、出力データ変換回路３０に
よって、入力データ３のビット長と同じビット長の出力
データ１９として再構成される。
ッファ７．８を介して同時にアクセスされ読み出された
ＲＡＭデータ１１．１２は、出力データ変換回路３０に
よって、入力データ３のビット長と同じビット長の出力
データ１９として再構成される。
第１．第２のＲＡＭ９．１０上の回転イメージデータ５
，６は連続に格納されていないため、出力データマルチ
プレクサ１８によってデータ列が変換される。第３図（
ｇ）に、第３図（８１の出力データ列を得るためのＲＡ
Ｍ出力データの選択順序を示す。
，６は連続に格納されていないため、出力データマルチ
プレクサ１８によってデータ列が変換される。第３図（
ｇ）に、第３図（８１の出力データ列を得るためのＲＡ
Ｍ出力データの選択順序を示す。
原イメージを右９０°回転する場合、第１図に示す入力
データ変換回路４は、入力データ３のピントの並びを逆
に変換する。変換されたデータは、第１．第２のデータ
シフト回路１．２にセットされ、左９０″回転と同じ動
作を行い、右９０６回転されたイメージデータが出力デ
ータマルチプレクサ１８に得られる。
データ変換回路４は、入力データ３のピントの並びを逆
に変換する。変換されたデータは、第１．第２のデータ
シフト回路１．２にセットされ、左９０″回転と同じ動
作を行い、右９０６回転されたイメージデータが出力デ
ータマルチプレクサ１８に得られる。
原イメージを１８０°回転する場合、第１図に示す入力
データ変換回路４は、入力データ３のビットの並びを逆
に変換する。変換された１８０ ’回転イメージデータ
２５は、回転角情報２１から、出力データマルチプレク
サ１８によって選択された出力データ１９として出力さ
れる。
データ変換回路４は、入力データ３のビットの並びを逆
に変換する。変換された１８０ ’回転イメージデータ
２５は、回転角情報２１から、出力データマルチプレク
サ１８によって選択された出力データ１９として出力さ
れる。
以上の動作において、各回路部の制御、アドレスカウン
タ２３の制御は、コントロール信号２０と回転角情報２
１から、タイミング発生回路２２によって行われる。
タ２３の制御は、コントロール信号２０と回転角情報２
１から、タイミング発生回路２２によって行われる。
以上のように、本発明は少数のシフトレジスタと少数の
ＲＡＭとを組み合わせることにより、出力データを走査
方向に送出するイメージ情報の回転処理を行うことがで
きる。さらに、複数のデータシフト回路を同時に動作さ
せ、複数のＲＡＭを同時にアクセスしているため高速な
回転処理が行える。
ＲＡＭとを組み合わせることにより、出力データを走査
方向に送出するイメージ情報の回転処理を行うことがで
きる。さらに、複数のデータシフト回路を同時に動作さ
せ、複数のＲＡＭを同時にアクセスしているため高速な
回転処理が行える。
また、−度に処理するビット長を増やす場合は、データ
シフト回路のシフトレジスタのビット長を増加させたり
、データシフト回路を増加させる等、口約とする用途に
よって選択できる。
シフト回路のシフトレジスタのビット長を増加させたり
、データシフト回路を増加させる等、口約とする用途に
よって選択できる。
従って、表示回路の回転処理回路のような走査方向にデ
ータを送出する回路や、部品点数を少なく省スペース設
計を必要とする回路に適用した場合、その効果は著しい
ものである。
ータを送出する回路や、部品点数を少なく省スペース設
計を必要とする回路に適用した場合、その効果は著しい
ものである。
第１図は、本発明の一実施例の基本構成を示すブロック
線図、 第２図は、第１図の構成によるイメージデータの回転に
よるビット列の変換を示す図、第３図は、第１図の構成
によるイメージ回転方式を示す図である。 １・・・第１のデータシフト回路 ２・・・第２のデータシフト回路 ３・・・入力データ ４・・・入力データ変換回路 ５．６・・・回転イメージデータ ７・・・第１のＲＡＭバッファ ８・・・第２のＲＡＭバッファ ９・・・第１のＲＡＭ １０・・・第２のＲＡＭ １１、１２・・・ＲＡＭデータ １３・・・ＲＡＭデータマルチプレクサ１４〜１７・・
・出力レジスタ １８・・・出力データマルチプレクサ １９・・・出力データ ２０・・・コントロール信号 ２１・・・回転角情報 ２２・・・タイミング発生回路 ２３・・・アドレス功つンタ ２４・・・ＲＡＭアドレス ２５・・・１８０°回転イメージデータ３０・・・出力
データ変換回路 代理人弁理士 岩 佐 義 幸（ａ） 原イ
メージ（入カテ゛−タ） （Ｃ） ソフト後のデータ 第２ シフト方向 （ｂ）ソフトレジスタの値 図 ｍト７ト （Ｃ） 処理凌 第３図 （その１） アドレス ＲＡＭ１ ＲＡＭ２第３図 （その
２） （ｅ） 出力データ （９）ＲＡＭ出力出力テラの選択 第３図 （その３）
線図、 第２図は、第１図の構成によるイメージデータの回転に
よるビット列の変換を示す図、第３図は、第１図の構成
によるイメージ回転方式を示す図である。 １・・・第１のデータシフト回路 ２・・・第２のデータシフト回路 ３・・・入力データ ４・・・入力データ変換回路 ５．６・・・回転イメージデータ ７・・・第１のＲＡＭバッファ ８・・・第２のＲＡＭバッファ ９・・・第１のＲＡＭ １０・・・第２のＲＡＭ １１、１２・・・ＲＡＭデータ １３・・・ＲＡＭデータマルチプレクサ１４〜１７・・
・出力レジスタ １８・・・出力データマルチプレクサ １９・・・出力データ ２０・・・コントロール信号 ２１・・・回転角情報 ２２・・・タイミング発生回路 ２３・・・アドレス功つンタ ２４・・・ＲＡＭアドレス ２５・・・１８０°回転イメージデータ３０・・・出力
データ変換回路 代理人弁理士 岩 佐 義 幸（ａ） 原イ
メージ（入カテ゛−タ） （Ｃ） ソフト後のデータ 第２ シフト方向 （ｂ）ソフトレジスタの値 図 ｍト７ト （Ｃ） 処理凌 第３図 （その１） アドレス ＲＡＭ１ ＲＡＭ２第３図 （その
２） （ｅ） 出力データ （９）ＲＡＭ出力出力テラの選択 第３図 （その３）
Claims (1)
- （１）イメージ回転回路において、入力データのビット
列の並びを変える入力データ変換回路と、この入力デー
タ変換回路の出力データを同時にシフトする複数のシフ
トレジスタからなる複数のデータシフト回路と、これら
データシフト回路によって回転したデータを一時記憶す
る複数のＲＡＭ群と、これらＲＡＭ群のデータと前記入
力データ変換回路の出力より走査方向の回転イメージデ
ータを形成する出力データ変換回路と、前記ＲＡＭ群の
アドレスを生成するアドレス発生回路と、これら回路部
を制御するタイミング発生回路とを有することを特徴と
するイメージ回転回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61201238A JPS6358583A (ja) | 1986-08-29 | 1986-08-29 | イメ−ジ回転回路 |
| US07/031,623 US4806920A (en) | 1986-03-28 | 1987-03-30 | Device for producing an output image while giving an original image a rotation of 90, 180, or 270 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61201238A JPS6358583A (ja) | 1986-08-29 | 1986-08-29 | イメ−ジ回転回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358583A true JPS6358583A (ja) | 1988-03-14 |
Family
ID=16437626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61201238A Pending JPS6358583A (ja) | 1986-03-28 | 1986-08-29 | イメ−ジ回転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH024297A (ja) * | 1988-06-22 | 1990-01-09 | Nec Home Electron Ltd | データ配列の縦／横変換方式 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510647A (en) * | 1978-07-10 | 1980-01-25 | Toshiba Corp | Longitudinal and lateral conversion system for pattern |
| JPS5776675A (en) * | 1980-10-31 | 1982-05-13 | Toshiba Corp | Control system for kanji (chinese character) printer |
| JPS59103390A (ja) * | 1982-12-04 | 1984-06-14 | Nippon Telegr & Teleph Corp <Ntt> | トンネル接合型ジヨセフソン素子及びその製法 |
| JPS6149246A (ja) * | 1984-08-16 | 1986-03-11 | Fujitsu Ltd | イメ−ジ回転処理方式 |
-
1986
- 1986-08-29 JP JP61201238A patent/JPS6358583A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510647A (en) * | 1978-07-10 | 1980-01-25 | Toshiba Corp | Longitudinal and lateral conversion system for pattern |
| JPS5776675A (en) * | 1980-10-31 | 1982-05-13 | Toshiba Corp | Control system for kanji (chinese character) printer |
| JPS59103390A (ja) * | 1982-12-04 | 1984-06-14 | Nippon Telegr & Teleph Corp <Ntt> | トンネル接合型ジヨセフソン素子及びその製法 |
| JPS6149246A (ja) * | 1984-08-16 | 1986-03-11 | Fujitsu Ltd | イメ−ジ回転処理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH024297A (ja) * | 1988-06-22 | 1990-01-09 | Nec Home Electron Ltd | データ配列の縦／横変換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| JPH01145778A (ja) | 自由な流れのパイプライン・バスを有する像処理装置 | |
| JPS6116369A (ja) | 画像処理装置 | |
| JPS6358583A (ja) | イメ−ジ回転回路 | |
| JPS59167772A (ja) | 画像デ−タ回転装置 | |
| JPS62226380A (ja) | イメ−ジ回転回路 | |
| JPH0731726B2 (ja) | イメージ処理システム | |
| JPS6149246A (ja) | イメ−ジ回転処理方式 | |
| JPS63205694A (ja) | イメ−ジ縮小回転回路 | |
| JPS6225572A (ja) | 画像処理方法及びその装置 | |
| JP3352761B2 (ja) | 画像データの位置変換方法 | |
| JPS61235958A (ja) | 画像記憶装置 | |
| JP2610887B2 (ja) | イメージデータ回転処理装置 | |
| JPH01222383A (ja) | ３次元論理フィルタリング回路 | |
| JPS6125192B2 (ja) | ||
| JPH0697462B2 (ja) | 画像回転方法 | |
| JPH028336B2 (ja) | ||
| JPH03216771A (ja) | 画像の任意角回転方法および装置 | |
| JPH0325682A (ja) | 画像出力制御方式 | |
| JP2904433B2 (ja) | 画像パターンデータ拡張方法 | |
| JPS63137376A (ja) | 高速回転回路 | |
| JPH0642259B2 (ja) | 画像処理装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPS6019534B2 (ja) | 移送制御装置 | |
| JPH0833919B2 (ja) | 画像処理装置及び方法 |