JP2904433B2 - 画像パターンデータ拡張方法 - Google Patents
画像パターンデータ拡張方法Info
- Publication number
- JP2904433B2 JP2904433B2 JP60245037A JP24503785A JP2904433B2 JP 2904433 B2 JP2904433 B2 JP 2904433B2 JP 60245037 A JP60245037 A JP 60245037A JP 24503785 A JP24503785 A JP 24503785A JP 2904433 B2 JP2904433 B2 JP 2904433B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel
- bit
- pattern
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、図形，文字，記号等（以下、キャラクタと
いう）を画像成分あり画素および画像成分なし画素の２
次元分布で表した画像パターンの記録，表示等に用い
る、画像パターンを構成する画素数対応のビット数の画
像成分ありなしデータ（以下、これを画像パターン原デ
ータという）を、２倍又は４倍のビット数の画像成分あ
りなしデータ（以下、これを画像パターン拡張データと
いう）に変換（拡張）する、画像パターンデータ拡張装
置に関する。 〔従来の技術〕 例えば、ある種のワードプロセッサにおいては、キャ
ラクアを、横24個×縦24個の画像成分ありなし画素（以
下、画像成分あり画素を黒画素，画像成分なし画素を白
画素という）で構成される画像パターンとして表現する
ための、１キャラクタ当り24×24ビットの画像パターン
原データが、所要キャラクタ数分パターンメモりに格納
してあり、オペレータのキー操作に応じて該メモリから
キーインキャラクタ対応の画像パターン原データを読み
出してCRTディスプレイユニットに与え、あるいはドッ
トプリンタに与え、キーインキャラクタ対応の画像パタ
ーンの表示やプリントアウトを行なう。 この種のワードプロセッサでは、作文中または編集中
の文章の表題文字などの強調を行なうために、画像パタ
ーン原データから、横方向の画素数を２倍にした48×24
画素（横48画素×縦24画素の意：以下、同様に適用す
る）の画像パターン対応の，縦方向の画素数を２倍にし
た24×48画素の画像パターン対応の，あるいは、横方向
の画素数および縦方向の画素数をそれぞれ２倍にした48
×48画素の画像パター対応の、画像パターン拡張データ
を作成できるようになっている。なお、以下において
は、画像パターン原データにより表現される画像パター
ンを原画像パターンといい、画像パターン拡張データに
より表現される画像パターンを拡張画像パターンという
ことにする。 例えば、パターンメモリに、キャラクタごとにそれぞ
れのキャラクタに対応する画パターン原データが第１ラ
イン第１ビット（画像パターンの第１行に並ぶ画素の左
端の画素に対応するデータ），第１ライン第２ビット，
・・・・，第１ライン第24ビット（右端画素に対応する
データ），第２ラインの第１ビット，・・・・・・，第
24ライン第24ビット，と順番に格納されており、この順
番に各ビットごとに読み出す（実際には、順番はこれと
同じであるが１バイト〜数バイトのデータとして記憶し
ており、読み出し時にパラレル／シリアル変換すること
が多い）として、上記画像パターン拡張データの作成を
次のように説明することができる。 すなわち、指定されたキャラクタに対応する画像パタ
ーン原データの各ビットを、それぞれのビットごとに連
続２回重複して読み出して、該キャラクタを横方向に２
倍に引き伸した48×24ビット（横48ビット×縦24ビット
の意：以下、同様に適用する）の画像パターン拡張デー
タを作成し；指定されたキャラクタに対応する画像パタ
ーン原データの各ラインをそれぞれのラインごとに２回
繰り返して読み出して、該キャラクタを縦方向に２倍に
引き伸した24×48ビットの画像パターン拡張データを作
成し；あるいは、指定されたキャラクタに対応する画像
パターン原データの各ビットを、それぞれのビットごと
に連続２回重複して読み出し、この重複する読み出しを
各ラインごとに２回繰り返して該キャラクタをそれぞれ
横方向に２倍，縦方向に２倍に引き伸した48×48ビット
の画像パターン拡張データを作成している。 第5a図を参照されたい。この図は、１キャラクタ当り
に24×24画素を割り当てて文字「永」を量子化した画像
パターンだるが、例えば、パターンメモリには、この画
像パターンの黒画素を“1",白画素を“0"とした画像パ
ターン原データが記憶されている。したがって、文字
「永」に対応する画像パターン原データをパターンメモ
リから読み出し、１画素に対応する領域（以下、１ドッ
トという）が正方形のプリンタでプリントアウトする
と、第5a図に示す如き原画像パターンが得られることに
なる（但し、一般のプリンタの１ドットはこれより遥に
小さく、また円形の場合もある）。 ところで、このパターンメモリの文字「永」に対応す
る画像パターン原データを、例えば上記のように、それ
ぞれのビットごとに連続２回重複して読み出し、この重
複する読み出しを各ラインごとに２回繰り返して作成し
た48×48ビットの画像パターン拡張データにより、同じ
プリンタでプリントアウトすると、第5b図に示す如く拡
張画像パターンが得られる。 これら、第5a図に示す原画像ハターンと第5b図に示す
拡張画像パターンとを比較すると、たしかに第5b図に示
す拡張画像パター「永」は、第5a図に示す原画像パター
「永」の２倍（直線比）の大きさになってはいるが、単
に画像パターン原データの１ビットの横２画素×縦２画
素を割り当ててプリントアウトしたのみに止り、同じ画
像パターン原データにより、１ドットが第5a図に示す画
像パターンをプリントアウトしたプリンタの４倍（面積
比）の大きさの正方形のプリンタを用いてプリントアウ
トしても、第5b図に示す拡張画像パターンと同一の原画
像パターンが得られる（この意味から、第5b図を第５図
の単純２倍拡大像と呼ぶ）。すなわち、見掛け上の１ド
ットを縦横２倍に拡大することにより、原画像パターン
の量子化ノイズが拡大されて、曲線や斜線の荒れが見立
つ見にくい画像となっている。 同様に、第6a図は水平線，垂直線，斜線（斜線は水平
から反時計方向に45度、および135度回転した直線：以
下同じ）を24×24画素で量子化し画像パターンであり、
第6b図は第6a図の単純２倍拡大像である。また、第7a図
は記号「○」を24×24画素で量子化した画像パターンで
あり、第7b図は第7a図の単純２倍拡大像であり、これら
いずれの図面を参照しても上記同様の欠点を指摘するこ
とができる。さらに、この欠点は、図示していないが、
横方向のみを２倍の画素数に、または、縦方向のみを２
倍の画素数に変換した拡張画像パターンについても同様
に指摘することができる。 すなわち、上記単純２倍拡大像に見られる如き画素数
の変換は、１画像パターン当りの画素数が多くなるにも
かかわらず分解能は向上せず、画像の大きさを拡大する
ことについてのみ意義があり、まして画素密度を高くし
て画像の分解能を向上することなどには全く無縁であ
る。したがって、例えばファクシミリにおいて、送信側
で8dot/mm（ドット・パー・ミリメータ）で読み取られ
た画像のデータを、受信側で４倍のドット数に拡張して
16dot/mmの記録装置により再生するということは意味の
ないことになる（この場合、1/8mmの読み取り１ドット
のデータを２×２ビットに拡張し、１ドットが1/16mmの
プリンタで記録しても大きさは変換されないので、画素
密度が変換されることになるが、結果として得られる画
像パターンの見掛けの１ドットの大きさは等しい）。 このような問題に答えるものとして、上記単純２倍拡
大像をさらにスムージング処理する装置が提案されてい
る。これにおいては、画像パターン原データから、まず
単純２倍拡大像に対応する画像パターン拡張データを作
成し、このデータの黒ビット（黒画素：画像成分あり画
素に対応する）の２次元的な並びを検出し、検出した並
びで欠落している黒ビットを補間して画像パターン拡張
データを作成している。つまり、わかりやすく言えば、
単純２倍拡大像の黒画素の並びで不連続となる部分を補
充する処理を行なっている。したがって、これにより、
斜線の量子化ノイズが拡大像上の１ドット単位にレベル
ダウンされ、斜線に関しては画像パターン拡張データが
改善される。 〔発明が解決しようとする課題〕 しかしながら、垂直線（縦線）と水平線（横線）の交
点（通常、漢字にはこの交点が非常に多い）においても
同様に黒画素による補間が行なわれるために、この部分
における画像の分解能が劣化してしまうという問題があ
る。また、一担、単純２倍拡大像対応の画像パターン拡
張データ（例えば画像パターン原データが24×24ビット
の場合は拡張データは24×24×４ビット）として処理し
た後にこのような黒ビットを補間するスムージングの処
理を行なうため、処理対象ビット数が原画像パターンの
４倍になるので、処理時間が余計に掛るという問題があ
る。 本発明は、画像パターン原データを、画像の分解能を
劣化することなく、斜線の量子化ノイズを改善した、横
および又は縦を２倍に拡張した細目の拡大パターンを作
ることを第１の目的とし、この変換処理時間を低減する
ことを第２の目的とする。 前記画像パターンを構成する黒画素および白画素は、
縦方向および横方向の整列を保って２次元に分布してい
る。ここで、２個の黒画素の並び方（２個の黒画素の並
びが示す方向性）について考察すると、第4a図に示す縦
方向を示す並び，第4b図に示す横方向を示す並び，第4c
図に示す斜め45度（水平を基準とした反時計方向の回転
角；以下同じ）方向を示す並び，および第4d図に示す斜
め135度方向を示す並び、の４種類であり、それぞれ、
縦線（垂直線），横線（水平線）および斜線（45度線,1
35度線）を表わす最小単位となっている。つまり、これ
ら４種類の並びを色々に組み合わせて、縦線および横線
をはじめ、複雑な曲線や斜線からなる画像パターンを表
現している。 ところで、第4a図に示した縦方向を示す並びおよび第
4b図に示した横方向に示す並びにおいては、これらを、
例えば縦横２倍の８個の黒画素により、あるいは縦横４
倍の32個の黒画素により表わしても、これらが縦方向を
示す並びまたは横方向を示す並びであるという基本的な
情報に変化を与えることはない。つまり、この場合、縦
方向または横方向に稠密に黒画素が並んでいて量子化ノ
イズが存在しないため、拡大あるいは画素密度を高くす
ることが並び方の基本的な情報を影響を与えない。 これに対して、第4e図を参照されたい。第4e図は第4c
図に示した斜め45度方向を示す並びを縦横２倍の８個の
黒画素により表わしたものである。 第4e図を参照すると、第4c図に示した斜め45度方向に
示す並びという基本的な情報はハッチングンを施した画
素でのみ伝えられ、その他の画素は量子化ノイズを反映
したもの、すなわち、元の45度の並びを示す黒画素の背
景部（白画素）にはみ出した部分の情報を伝えるものと
なっている。つまり、斜め45度方向の黒画素の並びに稠
密ではなく背景部（白画素）にはみ出した量子化ノイズ
を有し、これが画素の拡大あるいは密度変換（画素密度
を高くする）において、縦方向の並びの成分、および横
方向の並びの成分等となって現われ並び方の基本的な情
報に影響を与えている（第4d図に示した斜135度の並び
においても全く同じことがいえる）。 したがって、原画像パターンにおける黒画素の並びの
基本的な情報（縦，横，斜めを示す方向性）に応じて拡
張画像パターンを作成することにより量子化ノイズの影
響を可及的に少なくすることができる。 〔課題を解決するための手段〕 本発明は、図形，文字，記号等の画像パターンを拡張
する画像パターンデータ拡張方法において、 注目画素の周囲画素が、上記AP9又はAP10の画像成分
有無の場合は注目画素の拡張パターンを上記BP3の画像
成分有無に設定し、上記AP12又はAP13の画像成分有無の
場合は注目画素の拡張パターンを上記BP4の画像成分有
無に設定し、上記AP15又はAP16の画像成分有無の場合は
注目画素の拡張パターンを上記BP5の画像成分有無に設
定し、上記AP18又はAP19の画像成分有無の場合は注目画
素の拡張パターンを上記BP6の画像成分有無に設定す
る、ことを特徴とする。 〔作用〕 第8a図〜第11f図に示した図面を参照して説明する。
なお、これらの図面においては、“b"は黒画素を、“w"
は白画素を、無記入は任意画素（黒画素も白画素でも良
い）を表わし、注目する画素を○で囲んでいる（注目画
素）。 前述のような黒画素の並びが示す方向性は黒画素の並
びと白画素の並びの境界部分に明確に現われる。第8a図
は、注目する黒画素が“”形に並んだ白画素のコーナ
部に隣接するという条件を示している。この条件だけで
あれば、第8b図にハッチングを施して示すような稠密な
黒画素の並びの一部とも考えられ、注目画素（黒画素）
の方向性を示す情報は得られない。しかし、第8c図に示
すように、注目画素の右上が黒画素であるという条件を
加えると、この注目画素は45度方向を示す並びの１黒画
素であることが明確になる。つまり、この注目画素は少
なくとも第8d図にハッチングを施して示した斜45度線
（不明部分は破線で示す：以下同じ）を量子化した１黒
画素であると判定することができる。また、第8e図に示
すように第8a図に示した条件に、注目画素の左下が黒画
素であるという条件を加える場合にもこの注目画素は45
度方向を示す並びの１黒画素であることが明確になる。
つまり、この注目画素は少なくとも第8f図にハッチング
を施して示した斜45度線を量子化した１黒画素であると
判定することができる。したがって、第8c図よおび第8e
図に示した条件での注目画素（黒画素）には、“”形
に並んだ白画素（背景）にはみ出した量子化ノイズが含
まれていると考えられるので、注目画素を、上左の画素
を白画素，他３画素を黒画素として２×２×画素マトリ
クスに拡張する。 第9a図は、注目する黒画素が、“”形に並んだ白画
素のコーナ部に隣接するという条件を示している。この
条件だけであれば、第9b図にハッチングを施して示すよ
うな稠密な黒画素の並びの一部とも考えられ、注目画素
（黒画素）の方向性を示す情報は得られない。しかし、
第9c図に示すように注目画素の左上が黒画素であるとい
う条件を加えると、この注目画素は135度方向を示す並
びの１黒画素であることが明確になる。つまり、この注
目画素は少なくとも第9d図にハッチングを施して示した
斜135度線を量子化した１黒画素であると判定すること
ができる。また、第9e図に示すように第9a図に示した条
件に注目画素の右下が黒画素であるという条件を加える
場合にもこの注目画素は45度方向を示す並びの１黒画素
であることが明確になる。つまり、この注目画素は少な
くとも第9f図にハッチングを施して示した斜135度線を
量子化した１黒画素であると判定することができる。し
たがって、第9c図および第9e図に示した条件での注目画
素（黒画素）には、“”形に並んだ白画素（背景）に
はみ出した量子化ノイズが含まれていると考えられるの
で、注目画素を、上右の画素を白画素，他３画素を黒画
素として２×２画素マトリクスに拡張する。 第10a図は、注目する黒画素が“”形に並んだ白画
素のコーナ部に隣接するという条件を示している。この
条件だけであれば、第10b図にハッチングを施して示す
ような稠密な黒画素の並びの一部とも考えられ、注目画
素（黒画素）の方向性を示す情報は得られない。しか
し、第10c図に示すように注目画素の右下が黒画素であ
るという条件を加えると、この注目画素は45度方向を示
す並びの１黒画素であることが明確になる。つまり、こ
の注目画素は少なくとも第10d図にハッチングを施して
示した斜135度線を量子化した１黒画素であると判定す
ることができる。また、第10e図に示すように第10a図に
示した条件に注目画素の左上が黒画素であるという条件
を加える場合にもこの注目画素は135度方向を示す並び
の１黒画素であることが明確になる。つまり、この注目
画素は少なくとも第10f図にハッチングを施して示した
斜135度線を量子化した１黒画素であると判定すること
ができる。したがって、第10c図および第10e図に示した
条件での注目画素（黒画素）には、“”形に成んだ白
画素（背景）にはみ出した量子化ノイズが含まれている
と考えられるので、注目画素を、下左の画素を白画素，
他３画素を黒画素として２×２画素マトリクスに拡張す
る。 第11a図は、注目する黒画素が“”形に並んだ白画
素のコーナ部に隣接するという条件を示している。この
条件だけであれば、第11b図にハッチングを施して示す
ような稠密な黒画素の並びの一部とも考えられ、注目画
素（黒画素）の方向性を示す情報は得られない。しか
し、第11c図に示すように注目画素の左下が黒画素であ
るという条件を加えると、この注目画素は45度方向を示
す並びの１黒画素であることが明確になる。つまり、こ
の注目画素は少なくとも第11d図に示すハッチングを施
して示した斜45度線を量子化した１黒画素であると判定
することができる。また、第11e図に示すように第11a図
に示した条件に注目画素の右上が黒画素であるという条
件を加える場合にもこの注目画素は45度方向を示す並び
の１黒画素であることが明確になる。つまり、この注目
画素は少なくとも第11f図にハッチングを施して示した
斜45度線を量子化した１黒画素であると判定することが
できる。したがって、第11c図および第11e図に示した条
件での注目画素（黒画素）には、“”形に並んだ白画
素（背景）にはみ出した量子化ノイズが含まれていると
考えられるので、注目画素を、下右の画素を白画素，他
３画素を黒画素として２×２画素マトリクスに拡張す
る。 以上のように、注目画素（対応のビットデータ）およ
び注目画素に隣接する少なくとも８個の画素（それぞれ
に対応するビットデータ）配列のパターン（参照パター
ン）から注目画素に含まれる情報（画像の方向性）を知
り、この方向性を表わす拡張データを生成する。 このように、注目画素およびそれに隣接する８個の画
素でなる原画像パターンの、左上コーナ，右上コーナ，
左下コーナおよび右下コーナの画素とそれに隣接する２
画素の組合せでなる、それぞれのコーナ部の計３画素の
画像成分なしと、注目画素と右上コーナ他は左下コーナ
の１画素の画像成分あり，注目画素と左上コーナ又は左
下コーナの１画素の画像成分あり，注目画素と左上コー
ナ又は右下コーナの１画素の画像成分あり、および、注
目画素と右上コーナ又は左下コーナの１画素の画像成分
あり、のそれぞれとの組合せ（４組）の成否を判定し
て、注目画素が斜線の線エッジであるかを検出するので
斜線エッジ検出が簡単であって、検出処理時間は短くて
済む。 しかして注目画素斜線エッジにあると検出すると、こ
の傾斜を表わす画像成分を有する２×２画素マトリクス
の拡張データを、成立した組合せ対応で選択するので、
拡張データ生成処理が極く簡単であり処理時間はきわめ
て短くて済む。したがって、画像パターンデータ拡張装
置の構造および処理ロジックが簡単であり、処理速度が
速い。 本発明の好ましい実施例においては、構成概略を第3a
図に示したが、図形，文字，記号等の画像パターンを表
わす画像パターン原データを格納したパターン発生器；
注目画素対応のビットデータ、および、画像パターンに
おいて注目画素に隣接する８個の画素のそれぞれに対応
するビットデータ、を参照パターンとして読み出す３×
３レジスタ；参照パターンに応じて注目画素対応のビッ
トデータを２×２画素マトリクスの画素（拡張パター
ン）対応のビットデータに拡張する論理回路；論理回路
出力の拡張パターン対応のビッドデータを画像パターン
拡張データとして２次元的に整理するバッファメモリ；
および、これら構成各部の制御を行なうコントローラよ
りなる構成している。ここで作成した画像パターン拡張
データは、パターンメモリ、CRTディスプレイユニッ
ト、あるいはドットプリンタ等の出力インターフェイス
に与えられ、ここで拡張画像パターンが得られる。 この実施例装置は概略、３×３レジスタを３×３升目
のゲージとしてパターン発生器の画像パターンに当て
て、ゲージ内の画像成分ありなし配列のパターンに応じ
てゲージ中央の画素を２×２画素マトリクスに変換（拡
張）する。つまり、３×３レジスタは概念的に、第3c図
に示すように縦３×横３の升目（レジス）を持ったマト
リクスレジスタであり、これをパターン発生器の画像パ
ターンの上に重ねる。ここでは、パターン発生器（例え
ば、パターンメモリ，キャラクタジェネレータなど）
は、文字パターンの領域を24×24ドットの画素に細分し
て記憶しており、細分した各画素１個の大きさと、３×
３レジスタの各升目の大きさは等しいものとする。した
がって、第3c図にハッチングを施した示した３×３レジ
スタの中央の升目に入る画素（注目する画素：注目画
素）の画素アドレスを第Ｉ行第Ｊ列の画素という意味で
Ａ（I,J）とすれば、その周囲８個のの升目、すなわ
ち、 左上の升目にはＡ（Ｉ−1,J−１）の画素が、 真上の升目にはＡ（Ｉ−1, Ｊ ）の画素が、 右上の升目にはＡ（Ｉ−1, Ｊ ）の画素が、 左隣の升目にはＡ（ Ｉ ,J−１）の画素が、 右隣の升目にはＡ（ Ｉ ,J＋１）の画素が、 左下の升目にはＡ（Ｉ＋1,J−１）の画素が、 真下の升目にはＡ（Ｉ＋1, Ｊ ）の画素が、 右下の升目にはＡ（Ｉ＋1,J＋１）の画素が、 それぞれ入る。 これにより、この３×３レジスタには画素成分ありな
し配列のパターンが形成されるので、このパターンに応
じて中央ハッチング施した升目に充当された画素（注目
画素）を２×２画素マトリクスの拡張パターンに変換
（拡張）する。 次に、本発明で用いる拡張データ発生手段の変換（拡
張）処理をより具体的に整理すると通の通りである。 （１）注目画素が白画素であれば、２×２画素マトリク
スの全画素を白画素とする。 （２）注目画素が黒画素の場合は、次の通りである。 （２−１）注目画素の左隣，左上および真上の画素が
白画素で、しかも注目画素の右上の画素および／または
左下の画素が黒画素のとき（つまり第8d図または第8e図
に示した条件に合致するとき）は、２×２画素マトリク
スの上左画素を白画素，他の３画素を黒画素とする。 （２−２）注目画素の右隣，右上および真上の画素が
白画素で、しかも注目画素の左上の画素および／または
右下の画素が黒画素のとき（つまり第9d図または第9e図
に示した条件に合致するとき）は、２×２画素マトリク
スの上右画素を白画素とし、他の３画素を黒画素とす
る。 （２−３）注目画素の左隣，左下および真下の画素が
白画素で、しかも注目画素の左上の画素および／または
右下の画素が黒画素のとき（つまり第10d図または第10e
図に示した条件に合致するとき）は、２×２画素マトリ
クスの下左画素を白画素，他の３画素を黒画素とする。 （２−４）注目画素の右隣，右下または真下の画素が
白画素で、しかも注目画素の右上の画素および／または
左下の画素が黒画素のとき（つまり第11d図または第11e
図に示した条件に合致するとき）は、２×２画素マトリ
クスの下右画素を白画素とし、他の３画素を黒画素とす
る。 （２−５）上記（２−１）〜（２−４）以外のとき
は、２×２画素マトリクスの拡張パターンを全画素を黒
画素とする。 ところで、実際には、パターン発生器は各画素の２次
元アドレス（画素アドレス）に対応付けして画像成分を
ありなしを示すビットデータを記憶しており、３×３レ
ジスタは参照パターンとして注目画素対応のビットデー
タおよびそれを２次元的に囲む８個のビットデータを抽
出し、上述の拡張データ発生手段の一具体例である論理
回路は、合計９つのビットデータよりなる参照パターン
に応じて２×２画素マトリクス（拡張パターン）のそれ
ぞれに対応するビットデータを出力し、１画素対応のビ
ットデータを２×２画素それぞれに対応する２×２のビ
ットデータに変換するのでバッファメモリにおいて２次
元アドレスに対応付けして拡張パターンのビットデータ
を整理する。 次に、この論理回路における処理をより具体的に説明
する。次頁に掲げた第１表は論理回路の処理を示す真理
値表であり、これにおいては黒画素のビットデータを
“1"、白画素のビットデータを“0"、任意画素（白画素
または黒画素）のビットデータを“−",3×３レジスタ
で抽出する参照パターンの各ビットデータ（参照パター
ンデータ）を第1h図に示す如く、拡張パターンの各ビットデータ（拡張データ）を同じく
第1h図に示す如くj,k,m,nとしている。 この第１表に基づき、拡張データj,k,mおよびｎ論理
式を求める。なお以下においては、記号「＋」は論理和
を、記号「・」は論理積を、アンダーラインは否定を示
すものとする。 を得る。 を得る。 を得る。 を得る。 すなわち、第3a図に示した論理回路（拡張データ発生
手段）は、３×３レジスタで抽出した参照パターンデー
タ（ａ〜ｉ）で、上記第（１）式，第（２）式，第
（３）式および第（４）式を演算し、拡張データ（j,k,
n,m）を作成する。第3a図に示す論理回路に代りに、拡
張データ発生手段にコンピュータを用いて、これにより
上記演算を行なうようにしてもよく、また、第3b図に示
すように参照パターンデータ（ａ〜ｉ）を拡張データ
（j,k,m,n）との対応テーブルをROMに格納し、これを検
索して、拡張データ（j,k,n,m）を作成するようにして
も良い。すなわち拡張データ発生手段を該ROMとしても
よい。 本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。 〔実施例〕 第1a図は、本発明の一実施例を画像パターンデータ拡
張装置である。第1a図を参照すると、この装置は、大き
く分けて、画像パターン発生器100,参照パターン切出し
回路200,拡張データ発生回路300,出力バッファメモリ40
0および読出し書込み制御回路500より構成されており、
それぞれ第3a図に示したブロック図の、パターン発生
器,3×３レジスタ，論理回路，バッファメモリおよびコ
ントローラに対応している。 簡単に説明すると、第1a図に示す装置は、読出し書込
み制御回路500のマイクロプロセッサ（CPU）18に接続れ
る図示しないキーボード，親機のホストプロセッサまた
は文章メモリ等の入力装置よりのキャラクタ指定信号に
応答して、オリジナルモードでは画像パターン原データ
を，横倍角モードでは画像パターン原データを横方向２
倍に拡張した画像パターン拡張データを，縦倍角モード
では画像パターン原データを縦方向２倍に拡張した画像
パターン拡張データを，全倍角モードでは画像パターン
原データを縦横方向共に２倍に拡張した画像パターン拡
張データを，図示しないCRTディスプレイユニット，ド
ットプリンタ，ビットメモリ（頁メモリ）等の出力装置
に向けて出力する。 画像パターン発生器100は、所要キャラクタ数分の、
１キャラクタ当り24×24ビットの画像パターン原データ
を格納している。実際には、この画像パターン発生器10
0に記憶されている各画像パターン原データはリニアな
形となるが、ここでは、説明の便宜上画像パターン原デ
ータ（ODP）は、第1i図に示すように縦24×横24ビット
のビットデータが２次元的に並んでおり、それが、第1j
図に示すように１ライン（横の並び）３バイトのデータ
24行で記憶されているものとする。そこで、以下におい
ては、指定キャラクタに対応する画像パターン原データ
ODPの任意のラインの任意のバイトを第Ｉθバイトと呼
び、例えば第３ラインの第２バイトであれば、第32バイ
トと呼ぶことにする。また、各画像パターン原データOD
Pは、読出し書込み制御回路500のCPU18よりのキャラク
タアドレスで指定され、指令された画像パターン原デー
タODPの各ラインはCPU18よりのラインアドレスで指定さ
れるものとする。 読み出しは、ラインアドレスにより指定されたライン
ごとに行なわれ、その読み出しデータ（ラインデータ）
は参照パターン切出し回路200のデータセレクタ15に与
えられる。 データセレクタ15は、オリジナルモードでは、受信し
たラインデータを直ちに拡張データ発生回路300のマル
チプレクサ16に転送するが、その他のモード（横倍角モ
ード，縦倍角モードまたは全倍角モード）では、該ライ
ンデータをパラレルイン／シリアルアウトシフトレジス
タ（以下、P/Sレジスタという）２に転送する。このP/S
レジスタ２は、それぞれ８ビットのP/Sレジスタ21,22お
よび23のシリーズ接続によりなり、合計24ビット（３バ
イト）のP/Sレジスタとなっている。 データセレクタ15は、CPU18の指定に応じて、横倍
角，縦倍角または全倍角モードが設定されているとき
に、受信したラインデータの第１バイトを21に，第２バ
イトを22に，第３バイトを23に，それぞれ分配する。 P/Sレジスタ２に一担格納されたラインデータは、シ
リアル24ビットのデータとして次段のシフトレジスタ５
に転送される。 シフトレジスタ５は、先頭より８ビットのシフトレジ
スタ51,同じく８ビットのシフトレジスタ52,および９ビ
ットのシフトレジスタ53のシリーズ接続による合計25ビ
ットのシフトレジスタとなっており、後述するように１
ライン分のデータ入力終了後、第25ビットにダミーデー
タ（白データ:0）を入力する。レジスタ５は、少なくと
も先頭のレジスタ51の第１ビット，第２ビットおよび第
３ビットをパラレルに出力できるシリアルイン／パラレ
ルアウトシフトレジスタ（以下、S/Pレジスタという）
になっている。シフトレジスタ４およびシフトレジスタ
３についても、シフトレジスタ５と全く同じ構成になっ
ており、これらシフトレジスタ3,4,5はシリーズに接続
されて全体として25×３ビットのシフトレジスタを構成
し、すべてがレジスタ２と共に、同期してシフト付勢さ
れる。したがって、各シフトレジスタ3,4,5に格納され
る同ビットのビットデータには、それぞれ１ライン分の
ずれが生じ、シフトレジスタ４に格納されているビット
データはシフトレジスタ３に格納されているビットデー
タより１ライン分後に読み出されたデータとなり、シフ
トレジスタ５に格納されているビットデータはシフトレ
ジスタ４に格納されているビットデータより１ライン分
後に読み出されたデータとなる。すなわち、各シフトレ
ジスタ3,4および５の、それぞれ第１ビット，第２ビッ
トおよび第３ビットをパラレル出力するS/Pレジスタに
より、前述の第3c図に示した３×３レジスタを構成する
ことができる。これについて、第1g図を参照して詳細に
説明すると、シフトレジスタ４の第２ビットに注目画素
〔前述のＡ（I,J）〕対応のビットデータ が格納され、第１ビットには注目画素の左隣の画素〔前
述のＡ（I,J）〕対応のビットデータｄが，第３ビット
には注目画素の右隣の画素〔前述のＡ（I,J＋１）〕対
応のビットデータｆがそれぞれ格納される。シフトレジ
スタ３の第1,第2,第３ビットに格納されているビットデ
ータは、それぞれシフトレジスタ４の第1,第2,第３ビッ
トな格納されているビットデータのちょうど１ライン分
手前のデータとなっているので、シフトレジスタ３の第
１ビットには注目画素の左上の画素〔前述のＡ（Ｉ−1,
J−１）〕対応のビットデータａが，第２ビットには注
目画素の真上の画素〔前述のＡ（Ｉ−1,I）〕対応のビ
ットデータｂが，第３ビットには注目画素の右上の画素
〔前述のＡ（Ｉ−1,J＋１）〕対応のビットデータｃが
それぞれ格納される。シフトレジスタ５の第1,第2,第３
ビットに格納されているビットデータは、それぞれシフ
トジスタ４の第1,第2,第３ビットに格納されているビッ
トデータのちょうど１ライン分後のデータとなっている
ので、シフトレジスタ５の第１ビットには注目画素の左
下の画素〔前述のＡ（Ｉ＋1,J−１）〕対応のビットデ
ータｇが，第２ビットには注目画素の真下の画素〔前述
のＡ（Ｉ＋1,J）〕対応のビットデータｈが，第３ビッ
トには注目画素の右下の画素〔前述のＡ（Ｉ＋1,J＋
１）〕対応のビットデータｉがそれぞれ格納される。第
1h図は、以上のビットデータ の２次元的な対応関係（配列）を示すが、以下これを参
照パターンデータPPMと呼ぶことにする。参照パターン
データPPMは、拡張データ発生回路300の情報分布パター
ン検出回路６に与えられる。 情報分布パターン検出回路６の詳細を第1b図に示す。
この回路６は、前記の第（１）式，第（２）式，第
（３）式および第（４）式に基づいた論理回路に優先回
路PRIを付加した論理回路である。 まず、前記第（１）式の演算は、アンドゲートANj2,A
Nj3,オアゲートORjおよびノアゲートNORjにより行なわ
れるが、ここではさらにそれを反転して出力して拡張デ
ータｊを生成している。以下詳細を説明する。 アンドゲートANj2の３つの反転入力端子はそれぞれ参
照パターンデータPPMのビットデータa,bおよびｄの入力
ラインに,2つの各非反転入力端子はそれぞれ参照パター
ンデータPPMのビットデータｃおよび の入力ラインに接続されている。アンドゲートANj3の３
つの反転入力端子はそれぞれ参照パターンデータPPMの
ビットデータa,bおよびｄの入力ラインに,2つの非反転
入力端子はそれぞれ参照パターンデータPPMのビットデ
ータ およびｇの入力ラインに接続されている。これらアンド
ゲートANj2およびANj3の出力端子はそれぞれオアゲート
ORjの２つの非反転入力端子のそれぞれに接続されてい
る。オアゲートORjの出力端子はノアゲートNORjの非反
転入力端子，優先回路PRIのアンドゲートAN1,AN2および
AN3の反転入力端子に接続されている。ノアゲートNORj
の反転入力端子には、参照パターンデータPPMのビット
データ の入力ラインが接続されている。つまり、アンドゲート
ANj2で前記第（１）式第２項の演算を行ない；アンドゲ
ートANj3で前記第（１）式の第３項の演算を行ない；オ
アゲートORjおよびノアゲートNORjにおいて前記第
（１）式の第１項（ビットデータ の否定），第２項および第３項の論理和を求め、前記第
（１）式の演算を行なった後、反転して出力し、拡張デ
ータｊを生成している。なお、優先回路PRIは拡張デー
タｊの生成に直接関係しない。 前記第（２）式の演算は、アンドゲートANk2,ANk3,オ
アゲートORkおよびノアゲートNORkにより行なわれる
が、途中に優先回路PRIのアンドゲートAN1が介挿されて
いる。また、ここでは反転して出力することにより拡張
データｋを直接生成している。以下詳細を説明する。ア
ンドゲートANk2の３つの反転入力端子はそれぞれ参照パ
ターンデータPPMのビットデータb,cおよびｆの入力ライ
ンに,2つの各非反転入力端子はそれぞれ参照パターンデ
ータPPMのビットデータａおよび の入力ラインに接続されている。アンドゲートANk3の３
つの反転入力端子はそれぞれ参照パターンデータPPMの
ビットデータb,cおよびｆの入力ラインに,2つの非反転
入力端子はそれぞれ参照パターンデータPPMのビットデ
ータ およびｉの入力ラインに接続されている。これらアンド
ゲートANk2およびANk3の出力端子はそれぞれオアゲート
ORkの２つの非反転入力端子のそれぞれに接続されてい
る。オアゲートORkの出力端子は優先回路PRIのアンドゲ
ートAN1の非反転入力端子，およびアンドゲートAN2,AN3
の反転入力端子に接続されている。アンドゲートAN1の
出力端子はノアゲートNORkの非反転入力端子に接続され
ている。ノアゲートNORkの反転入力端子には、参照パタ
ーンデータPRMのビッドデータ の入力ラインが接続されている。つまり、ここで優先回
路PRIのアンドゲートAN1をスルーと考えれば（AN1を無
視して考えると）、アンドゲートANk2を前記第（２）式
第２項の演算を行ない；アンドゲートANk3で前記第
（２）式の第３項の演算を行ない；オアゲートORkおよ
びノアゲートNORkにおいて前記第（２）式の第１項（ビ
ットデータ の否定），第２項および第３項の論理和を求め、前記第
（２）式の演算を行なった後、反転して出力し、拡張デ
ータｋを生成している。 ところで、優先回路PRIのアンドゲートAN1の反転入力
端子には前述のようにオアゲートORjの出力端子が接続
されている。したがって、オアゲートORj出力が“1"と
なるとき、アンドゲートAN1の出力が“0"に強制され
る。すなわち、ビットデータ が“1"のときは（注目画素が黒画素のときは）、前記
（１）式を第（２）式より優先し、これらの式が同時に
成立しないようにしている。 前記第（３）式の演算は、アンドゲートANm2,ANm3,オ
アゲートORmおよびノアゲートNORmにより行なれるが、
途中に優先回路PRIのアンドゲートAN2が介挿されてい
る。また、ここでは反転して出力することにより拡張デ
ータｍを直接生成している。以下詳細を説明する。アン
ドゲートANm2の３つの反転入力端子はそれぞれ参照パタ
ーンデータPPMのビットデータd,gおよびｈの入力ライン
に,2つの各非反転入力端子はそれぞれ参照パターンデー
タPPMのビットデータ およびｉの入力ラインに接続されている。アンドゲート
ANm3の３つの反転入力端子はそれぞれ参照パターンデー
タPPMのビットデータd,gおよびｈの入力ラインに,2つの
非反転入力端子はそれぞれ参照パターンデータPPMのビ
ットデータａおよび の入力ラインに接続されている。これらアンドゲートAN
m2およびANm3の出力端子はそれぞれオアゲートORmの２
つの非反転入力端子のそれぞれに接続されている。オア
ゲートORmの出力端子は優先回路PRIのアンドゲートAN2
の非反転入力端子，およびアンドゲートAN3の反転入力
端子に接続されている。アンドゲートAN2の出力端子は
ノアゲートNORmの非反転入力端子に接続されている。ノ
アゲートNORmの反転入力端子には、参照パターンデータ
PPMのビットデータ の入力ラインが接続されている。つまり、ここで優先回
路PRIのアンドゲートAN2をスルーと考えれば（AN2を無
視して考えると）、アンドゲートANm2で前記第（３）式
第２項の演算を行ない；アンドゲートANm3で前記（３）
式の第３項の演算を行ない；オアゲートORmおよびノア
ゲートNORmにおいて前記第（３）式の第１項（ビットデ
ータ の否定），第２項および第３項の論理輪を求め、前記第
（３）式の演算を行なった後、反転して出力し、拡張デ
ータｍを生成している。 ところで、優先回路PRIのアンドゲートAN2の２つの反
転入力端子には前述のようにオアゲートORjおよびORkの
出力端子がそれぞれ接続されている。したがって、オア
ゲートORj出力またはORk出力が“1"となるとき、アンド
ゲートAN2の出力が“0"に強制される。すなわち、ビッ
トデータ が“1"のときは（注目画素が黒画素のときは）、前記第
（１）式および第（２）式を第（３）式より優先し、こ
れらの式が同時に成立しないようにしている。 前記第（４）式の演算は、アンドゲートANn2,ANn3,オ
アゲートORnおよびノアゲートNORnにより行なわれる
が、途中に優先回路PRIのアンドゲートAN3が介挿されて
いる。また、ここでは反転して出力することにより拡張
データｎを直接生成している。以下詳細を説明する。ア
ンドゲートANn2の３つの反転入力端子はそれぞれ参照パ
ターンデータPPMのビットデータf,hおよびｉの入力ライ
ンに,2つの各非反転入力端子はそれぞれ参照パターンデ
ータPPMのビットデータ およびｇの入力ラインに接続されている。アンドゲート
ANn3の３つの反転入力端子はそれぞれ参照パターンデー
タPPMのビットデータf,hおよびｉの入力ラインに,2つの
非反転入力端子はそれぞれ参照パターンデータPPMのビ
ットデータｃおよび の入力ラインに接続されている。これらアンドゲートAN
n2およびANn3の出力端子はそれぞれオアゲートORnの２
つの非反転入力端子のそれぞれに接続されている。オア
ゲートORnの出力端子は優先回路PRIのアンドゲートAN3
の非反転入力端子に接続され、アンドゲートAN3の出力
端子はノアゲートNORnの非反転入力端子に接続されてい
る。ノアゲートNORnの反転入力端子には、参照パターン
データPPMのビットデータ の入力ラインが接続されている。つまり、ここで優先回
路PRIのアンドゲートAN3をスルーと考えれば（AN3を無
視して考えると）、アンドゲートANn2で前記第（４）式
第２項の演算を行ない；アンドゲートANn3で前記第
（４）式の第３項の演算を行ない；オアゲートORnおよ
びノアゲートNORnにおいて前記第（４）式の第１項（ビ
ットデータ の否定），第２項および第３項の論理和を求め、前記第
（４）式の演算を行なった後、反転して出力し、拡張デ
ータｎを生成している。 ところで、優先回路PRIのアンドゲートAN3の３つの反
転入力端子には前述のようにオアゲートORj,ORkおよびO
Rmの出力端子がそれぞれ接続されている。したがって、
オアゲートORj,ORkまたはORm出力が“1"となるとき、ア
ンドゲートAN3の出力が“0"に強制される。すなわち、
ビットデータ が“1"のときは（注目画素が黒画素のときは）、前記第
（１）式，第（２）式および第（３）式を第（４）式よ
り優先し、これらの式が同時に成立しないようにしてい
る。 ここで、優先回路PRIの作用をまとめると、ビットデ
ータ が“1"のとき（注目画素が黒画素のときは）、前記
（１）式，（２）式，第（３）式および第（４）式の順
に優先順位を設定する。これは、例えば疑似中間調処理
された画像パターン等には単独で存在する黒画素があ
り、この場合前述の第（１）式，第（２）式，第（３）
式および第（４）式が同時に成立してその黒画素が消去
されてしまう。このようなことを防止するために、前記
第（１）式，（２）式，第（３）式および第（４）式の
うち２つの以上の式が同時に成立することを禁止してい
る。なお、文字等の画像パターンにおいて孤立画素（ノ
イズ）を消去するためには、この優先回路PRIを削除す
れば良い。 情報分布パターン検出回路６の出力、つまり拡張デー
タj,k,m,nは、４ビットのパラレルデータとなるが、ビ
ットデータｊは４ビットS/Pレジスタ（シリアルイン／
パラレルアウトシフトレジス）７および８ビットS/Pレ
ジスタ11へ，ビットデータｋは４ビットS/Pレジスタ８
へ，ビットデータｍは４ビットS/Pレジスタ９および８
ビットS/Pレジスタ12へ，ビットデータｎは４ビットS/P
レジスタ10へ，それぞれ与えられる。S/Pレジスタ7,8,
9,10,11,および12は、それぞれ同一のシフトパルスによ
りシフト付勢され、拡張データj,k,m,nのパラレル出力
ごとに左に１ビットシフトされる。 S/Pレジスタ７および８のパラレル出力端は、レジス
タ７の第１ビット（格納されるビットデータをj1とす
る：以下は同義），レジスタ８の第１ビット（k1），レ
ジスタ７の第２ビット（j2），レジスタ７の第２ビット
（k2），・・・・，というように交互に８ビットのラッ
チ13に接続されており、これにおいて拡張データの上側
ラインのデータを合成している。 S/Pレジスタ９および10のパラレル出力端も同時に、
レジスタ９の第１ビット（格納されるビットデータをm1
とする：以下は同義），レジスタ10の第１ビット
（n1），レジスタ９の第２ビット（m2），レジスタ10の
第２ビット（n2），・・・・，というように交互に８ビ
ットのラッチ14に接続されており、これにおいて拡張デ
ータの下側ラインのデータを合成している。 ラッチ13および14は、S/Pレジスタ7,8,9および10が、
４ビット分（注目画素４個分）の処理で得られた、拡張
データ（j1〜j4,k1〜k4,m1〜m4,n1〜n4）を入力するご
とにラッチ付勢され、合成した拡張データ（注目画素４
個×４画素:16ビット）の上側ラインのデータ（13の内
容）および下側ラインのデータ（14の内容）をマルチプ
レクサ16に出力する。 S/Pレジスタ11および12は、８ビット分（注目画素８
個分）の処理で得られた、拡張データ（j1〜j8,m1〜
m8）を入力するごとに、上側ラインのデータ（11の内
容）および下側ラインのデータ（12の内容）をパラレル
データとしてマルチプレクサ16に出力する。 マルチプレクサ16は、CPU18の指示に応じて、オリジ
ナルモードではデータセレクタ15からの画像パターン原
データODPのオリジナルラインのデータを選択し，横倍
角モードではラッチ13からの拡張データの上側ラインの
データを選択し，縦倍角モードではS/Pレジスタ11およ
び12のパラレルデータを選択し，全倍角モードではラッ
チ13および14からの拡張データの上側および下側ライン
のデータを選択する。 出力バッファメモリ400は４つの24×24ビットのバッ
ファメモリI,II,III,IV（領域）からなり、オリジナル
モードでは付勢されないが、横倍角モードではマルチプ
レクサ16により選択されたラッチ13からの拡張データの
上側ラインのデータを逐次バッファＩおよびIIに格納し
て横倍角の画像パターン拡張データを作成し，縦倍角モ
ードではマルチプレクサ16により選択されたS/Pレジス
タ11からのパラレルデータを奇数番ラインに、およびS/
Pレジスタ12からのパラレルデータを偶数番ラインに、
というようにバッファＩおよびIIIに格納し縦倍角の画
像パターン拡張データを作成し，全倍角モードではマル
チプレクサ16により選択されたラッチ13からの拡張デー
タの上側ラインのデータを奇数番ラインに、およびラッ
チ14からの拡張データの下側ラインのデータを偶数番ラ
インに、というようにバッファI,II,III,およびIVに格
納して全倍角の画像パターン拡張データを作成する。つ
まり、出力バッファメモリ400において拡張データj,k,
m,nを２次元的に整理し、画像パターン拡張データを作
成している。なお以下においては、説明の便宜上、バッ
ファメモリ400の書き込み領域は、第1j図に示したODPと
同様にライン番号と書き込みバイトアドレスにより１バ
イトごとに指定されるものとする。 読出し書込み制御回路500のCPU18は、以上の概略説明
の如くに各部を制御し、指定キャラクタ対応の画像パタ
ーン原データODPから画像パターン拡張データを作成し
ている。なお、システムコントローラ19はCPU18の、読
み出し命令，データセレクト命令，書き込み命令，シフ
ト命令等を構成各部に転送するデコーダであり、信号ラ
インの図示を省略している。パルス発生器20はシフトパ
ルスを発生し、システムコントローラ19を介したCPUの
シフト命令に応じて上記の各レジスタに断続的にシフト
パルスを印加するが、この信号ラインの図示も省略して
いる。 カウンタ１（21）はシフトレジスタ3,4および５に印
加するシフトパルスをカウントする24進のカウンタであ
り，カウンタ２（22）はS/Pレジスタ7,8,9,10,11,およ
び12に印加するシフトパルスをカウントする８進のカウ
ンタである。なお、カウンタ２は、４カウントごとの信
号に出力をできるようになっており、４進のカウンタを
兼ねている。 以下、第1c図，第1d図，第1e図および第1f図に示すフ
ローチャートを参照してCPU18の実行する制御の詳細を
説明する。なお、以下の説明は、入力装置よりのキャラ
クタ指定があった後に実行されるサブルーチンとなって
いる。 S1（第１ステップ，フローチャートではＳを省略して
いる：以下同じ）で、シフトレジスタ3,4,5,出力バッフ
ァメモリ400およびカウンタ21,22をクリア（オール０）
し、S2において、指定キャラクタに対応するキャラクタ
アドレスを画像パターン発生器100にセットする。 S3ではモード判定を行ない、オリジナルモードであれ
ば、S4で通常のとおり画像パターン原データODPを読み
出し、出力装置側へ転送する。 S5では、前述のラインアドレスに対応するパラメータ
Ｉを１に，出力バッファメモリに対する書き込み回数に
対応するパラメータｋを０に，および書き込みライン数
（出力バッファメモリ400の書き込みライン番号）に対
応するパラメータＬを１にそれぞれセットする。 S6で読み出しするライン（指定ライン）のバイト番号
を示すパラメータθを１にセットし、S7では画像パター
ン発生器100およびデータセレクタ15に所定の指示を発
して画像パターン原データODPの第11バイトをS/Pレジス
タ２の21に格納する。その後、S8からS9に進み、θを１
アップしてS7に戻ってODPの第12バイトを22に格納し、
同じループでODPの第13バイトを23に格納する。 P/Sレジスタ２への第１ラインの書き込みを終了する
と、S10からS11へ進み、S11で、P/Sレジスタ２およびシ
フトレジスタ3,4,5を同期シフト付勢し、カウンタ21で
カウントしながらS11−S12−S11,・・・・・・，−S12
なるループで、P/Sレジスタに書き込んだODPの第１ライ
ンのラインデータをシフトレジスタ５に転送する。これ
において、P/Sレジスタ２に書き込んだODPの第１ライン
のラインデータは24ビットであり、上記同期シフトは25
ビット分行なっているので、シフトレジスタ５の、第１
ビットから第24ビットまでにはODPの第１ラインのライ
ンデータが格納され、第25ビットにはダミーデータ（0:
つまり白画素）が格納される。 S13で上記P/Sレジスタ２およびシフトレジスタ3,4,5
の同期シフトを停止し、S14でパラメータＩを１インク
リメントしてS15からS6に戻る。 S7−S8−S9−，・・・・，−S8なるループで、上記同
様にP/Sレジスタ２へ第２ラインを書き込む。 今度は、Ｉ＝２であるので、S10−S16と進み、S17で
カウンタ21をクリアする。 S18では、P/Sレジスタ２およびシフトレジスタ3,4,5
を同期シフト付勢し、カウンタ21でカウントしながらS1
8−S19−S18,・・・・・・，−S19なるループで、P/Sレ
ジスタ２に書き込んだODPの第２ラインのラインデータ
をシフトレジスタ５に転送し、すでにシフトレジスタ５
に格納している第１ラインのラインデータをシフトレジ
スタ４に転送する。 S19から上記ループを抜けるとカウンタ21の値は24に
なっており、S20でカウンタ22をクリアする。この時点
では、シフトレジスタ３の全ビットおよびシフトレジス
タ４の第１ビットには初期化当初（S1）のダミーデータ
（0:つまり白画素）が格納され、シフトレジスタ４の第
２ビットから第25ビットまでにはODPの第１ラインのラ
インデータが格納され、シフトレジスタ５の第１ビット
には第１ラインのダミデータ（０）が、およびシフトレ
ジスタ５の第２ビットから第25ビットまでにはODPの第
２ラインのラインデータが格納されている。つまり、第
1k図に示したように、参照パターンデータPPMのビット
データa,b,c,dおよびｇがダミーデータ（０）となり、
ビットデータ （注目画素対応のビットデータ：以下注目データ）がOD
Pのビットデータ11（第1i図参照：以下同じ），ビット
データｆがODPのビットデータ12,ビットデータｈがODP
のビットデータ21,ビットデータｉがODPのビットデータ
22となっている。これは、ODPの左上角のビットデータ1
1に注目すると、情報のない部分があり、参照パターン
データPPMが完成されないので、ダミーデータ（0:つま
り背景部の白画素）によりそれを補っている（この意味
から以下の説明におけるダミーデータは０とする）。 S21では、S/Pレジスタ7,8,9,10,11,12を１ビット分だ
け同期シフト付勢し、カウンタ22を１カウントアップす
る。 すなわち、前述のように情報分布パターン検出回路６
が第1k図に示す如くにビットデータ11に注目した参照パ
ターンデータPPMの各ビットデータで演算した、拡張デ
ータの各ビットデータj,k,m,nを、S/Pレジスタ７＆11,
8,9＆12および10にそれぞれ取り込む。この後S22で、前
述と同様にP/Sレジスタ２およびシフトレジスタ3,4,5を
同期シフト付勢して、シフトレジスタ3,4,5に格納され
ている全データを１ビットシフトするとともに（つま
り、ビットデータ12が注目データとなる）、シフトレジ
スタ５の第25ビットにダミーデータを取り込み、カウン
タ21を１カウントアップする。 S23で上記P/Sレジスタ2,シフトレジスタ3,4,5およ
び、S/Pレジスタ7,8,9,10,11,12の同期シフトを停止
し、S14でパラメータＩを１インクリメントしてS15から
S6に戻る。 S7−S8−S9−，・・・・,S8なるループで、上記同様
にP/Sレジスタ２へODPの第３ラインデータを書き込む。 今度は、Ｉ＝３であるので、S16から第1d図のS24に進
み、ここで出力バッファメモリ400の書き込みバイトア
ドレスφの値を先頭アドレスを示す値１にセットした
後、S25でカウンタ21をクリアする。 この時点では、S22でのシフトによりODPの第１ライン
第２ビット、つまりビットデータ12に注目しているの
で、S26では、S21と同様にして情報分布パターン検出回
路６が演算したビットデータ12の拡張データの各ビット
データj,k,m,nを、S/Pレジスタ７＆11,8,9＆12および10
にそれぞれ取り込み、カウンタ22を１アップする。なお
この場合、参照パターンデータPPMの上側のビットデー
タa,bおよびｃはダミーデータとなる。 この後、S27において、P/Sレジスタ２およびシフトレ
ジスタ3,4,5を同期シフト付勢して、シフトレジスタ3,
4,5に格納されている全データを１ビットシフトすると
ともに（つまり、ビットデータ13が注目データとな
る）、P/Sレジスタ２に書き込んだODPの第３ラインデー
タのビットデータ31（第１ビットのデータ：第1i図参
照）をシフトレジスタ５の第25ビットに取り込む。 まず全倍角モードおよび横倍角モードの場合を説明す
る。 S28,S29と進み、この時点でカウンタ22は２をカウン
トしているので、そのままS41に進むが、カウンタ21の
カウント値が１であるため、再びS26に戻る。 今度は、ビットデータ13に注目した拡張データを取り
込み（上記S26の説明に同じ）、カウンタ22を１カウン
トアップ（２→３）した後、ODPのラインデータを１ビ
ットシフトし（上記S27の説明に同じ：ただし、ビット
データ14が注目データとなる）、カウンタ21を１カウン
トアップ（１→２）する。 同じループでもう一度S26に来ると、今度は、ビット
データ14に注目した拡張データを取り込み（上記S26の
説明に同じ）、カウンタ22を１カウントアップ（３→
４）する。この時点で、S/Pレジスタ7,8,9およ10には、
ODPのビットデータ11〜14を拡張したビットデータj,k,
m,nがそれぞれ格納されている。この後、S27でODPのラ
インデータを１ビットシフトし（上記S27の説明に同
じ：ただし、ビットデータ15が注目データとなる）、カ
ウンタ21を１カウントアップ（２→３）する。 ここで、カウンタ22の値が４（レジスタ７〜10が各ビ
ットを格納）となったので、S29からS30に進み、ラッチ
13および14をラッチ付勢する。 S/Pレジスタ７および８とラッチ13の接続,S/Pレジス
タ９および10とラッチ14の接続については前述したとお
りであるので、このラッチ付勢により、ラッチ13からは
ODPのビットデータ11〜14を拡張した、上側ラインの８
ビット（１バイト）のパラレルデータ，ラッチ14からは
ODPのビットデータ11〜14を拡張した、下側ラインの８
ビット（１バイト）のパラレルデータが，それぞれマル
チプレクサ16に転送される。 全倍角モードであればS31からS32に分岐し、これにお
いて、ラッチ13からの上側ラインの８ビットのパラレル
データを、出力バッファメモリ400の第１ライン〔第（2
L−１）ライン〕の先頭第１バイトに書き込み，ラッチ1
4からの下側の８ビットのパラレルデータを、出力バッ
ファメモリ400の第２ライン（第2Lライン）の先頭第１
バイトに書き込み、書込みバイトアドレスφを１インク
リメント（１→２）する。 また、横倍角モードであればS33において、ラッチ13
からの上側の８ビットのパラレルデータを、出力バッフ
ァメモリ400の第１ライン（第Ｌライン）の先頭に書き
込み，書き込みバイトアドレスφを１インクリメント
（１→２）する。 S34では、出力バッファメモリ400に対する書き込み回
数を示すパラメータＫを１アップするが、その値は６で
はないので（１）、S36でカウンタ22をクリアしてS26に
戻る。 以上のように、S26−S27−S28−S29−S41−S26−，・
・・・・・・・，なるループ，および、カウンタ22の値
が４となるときの、・・・−S29−S30−S21−S32（また
はS33）−S34−S35−S36−S26−，・・・・，なるルー
プで、逐次ビットデータ15,16,・・・・に注目して変換
し、注目データ４ビット分（注目画素４個分）の拡張処
理終了ごとにその拡張データ（全倍角モードでは第１ラ
イン８ビットおよび第２ライン８ビット，横倍角モード
では第１ライン８ビット）を出力バッファレジスタ400
に書き込む繰り返しを行なう。この間の説明は上記と同
一（ただし、カウンタ21およびＫの値が異なる）である
ので、Ｋ＝５（ODP第１ライン第20ビットまでの拡張処
理および書き込み終了）となった後について以下説明す
る。 Ｋ＝５となって、S36からS26に戻ると、カウンタ21の
値は19,カウンタ22の値は０となっており、注目データ
は121になっている。またこのときのバイトアドレスφ
は６である。 S26では、前述同様にビットデータ121に注目した拡張
データを取り込み（上記S26の説明に同じ）、カウンタ2
2を１カウントアップ（０→１）した後、S27でODPのラ
インデータを１ビットシフトし（上記S27の説明に同
じ：ただしビットデータ122が注目データとなる）、カ
ウンタ21を１カウントアップ（19→20）する。 S29およびS41を経てS26に戻り、ビットデータ122に注
目してその拡張データを取り込み（上記S26の説明に同
じ）、カウンタ22を１カウントアップ（１→２）した
後、S27でODPのラインデータを１ビットシフトし（上記
S27の説明に同じ：ただしビットデータ123が注目データ
となる）、カウンタ21を１カウントアップ（20→21）す
る。 同様に26に戻り、ビットデータ123に注目してその拡
張データを取り込み（上記S26の説明に同じ）、カウン
タ22を１カウントアップ（２→３）した後、S27でODPの
ラインデータを１ビットシフトし（上記S27の説明に同
じ：ただしビットデータ124が注目データとなる）、カ
ウンタ21を１カウントアップ（21→22）する。 再度S26に戻ると、今度はODPの右上角のビットデータ
124に注目することになるので、第1l図に示すように、
情報のない部分を初期化時（S1）のダミーデータ（PPM
のa,b,c），第１ライン第25ビットのダミーデータ（PPM
のｆ）および第２ライン第25ビットのダミーデータ（PP
Mのｉ）により補って拡張し、この拡張データをS/Pレジ
スタ7,8,9,10,11および12に取り込み（上記S26の説明に
同じ）、カウンタ22を１カウントアップ（３→４）す
る。S27でODPとラインデータを１ビットシフトし（上記
S27の説明に同じ：ただし、第１ライン第25ビットのダ
ミーデータが注目データとなる）、カウンタ21を１カウ
ントアップ（22→23）する。 このとき、カウンタ22の値が４となるので、S29からS
30に進み、ラッチ13および14をラッチ付勢する。 S32（全倍角モードの場合）またはS33（横倍角モード
の場合）における出力バッファメモリ400に対する書き
込みについては前述と同様で、全倍角モードでは出力バ
ッファメモリの第１ラインおよび第２ラインの最後尾第
６バイトに、横倍角モードでは第１ラインの最後尾第６
バイトに、それぞれODPの121〜124の拡張データを書き
込み、これにより、ODPの第１ラインデータの拡張デー
タが完成する。 S34でＫの値を１アップすると、Ｋ＝６（ODP第１ライ
ンの拡張データ書き込み済）となるので、S37に進む。
このとき、注目データが、第１ライン第25ビットのダミ
ーデータになっているので、P/Sレジスタ２およびシフ
トレジスタ3,4,5を１ビット同期付勢して、シフトレジ
スタ3,4,5に格納されている全データを１ビットシフト
するとともに（つまり、ビットデータ21が注目データと
なる）、P/Sレジスタ２に書き込んだODPの第３ラインデ
ータのビットデータ324をシフトレジスタ５の第25ビッ
トに取り込む。このとき、カウンタ21を１カウントアッ
プ（23→24）する。 S38ではパラメータＫの値を０にセットする。 S39ではパラメータＬの値を１アップ（１→２）し、S
40からS41に進み、カウンタ21の値が24になっているの
で、第1c図のS20に進み、ここでカウンタ22をクリアす
る。 このとき、注目データはODPのビットデータ21（第２
ライン第１ビット）となるが、ビットデータ21はODPの
左端であるため、第1m図に示すように、PPMのａには初
期化当初（S1）のタミーデータが、ｄおよびｇにはそれ
ぞれ第１ラインおよび第２ラインのダミーデータが与え
られている。情報分布パターン検出回路６は、このODP
のビットデータ21に注目する参照パターンデータPPMに
よる演算を行なって、その拡張データの各ビットデータ
j,k,m,nを出力しているので、前述と同様にS21では、S/
Pレジスタ7,8,9,10,11,12を１ビット分だけ同期シフト
付勢してそれらのデータを取り込む。 この後、S22で前述と同様にP/Sレジスタ２およびシフ
トレジスタ3,4,5を同期シフト付勢して、シフトレジス
タ3,4,5に格納されている全データを１ビットシフトす
るとともに（つまり、ビットデータ22が注目データとな
る）、ダミーデータをシフトレジスタ５の第25ビットに
取り込む。 S23で上記P/Sレジスタ2,シフトレジスタ3,4,5およ
び、S/Pレジスタ7,8,9,10,11,12の同期シフトを停止
し、S14でパラメータＩを１インクリメントしてS15から
S6に戻る。 S7−S8−S9−，・・・・，−S8なるループで、上記同
様にP/Sレジスタ２へODPの第４ラインデータを書き込
む。 今度は、Ｉ＝４となって、S16から第1d図のS24に進
む。 以下は、上記のODPの第１ラインデータにおける説明
に同一となるので省略するが、ODPの右端のデータ
（224,324,424,・・・・・・，）が注目画素となる場合
は、第1n図に示すように、PPMのc,f,dに各ラインのダミ
ーデータが与えられ、左端のデータ（31,41,51,・・・
・，）が注目画素となる場合は、第1m図に示すように、
PPMのa,d,gに各ラインのダミーデータが与えられる。 次に、以上の処理で、S14においてパラメータＩの値
が25（レジスタ５へのODP転送終了）になる場合につい
て説明する。 この時点では、パラメータＬの値は23であり、ODPの2
32が注目データとなって、シフトレジスタ３の第１ビッ
トから第24ビットに第22ラインデータ、第25ビットにダ
ミーデータ，シフトレジスタ４の第１ビットから第24ビ
ットに第23ラインデータ、第25ビットにダミーデータ，
シフトレジスタ５の第１ビットから第24ビットに第24ラ
インデータ、第25ビットにダミーデータが格納されてい
る。 つまり、ODPは24ラインまでであるので、これ以降
は、S15からS6に戻らずに、直接第1d図のS24に進む。し
たがって、以降のS27におけるP/Sレジスタ２およびシフ
トレジスタ3,4,5の同期シフトにおいては、シフトレジ
スタ５に逐次ダミーデータ（0:つまり白画素）が書き込
まれることになる。 前述と同様に、第1d図に示すフローをループ状に繰り
返した後、S41から抜けると、Ｌの値は25であり、注目
データはODPのビットデータ241となっている。この場
合、241はODPの左下角（第1i図参照）のデータである
が、情報分布パターン検出回路６では、上記のダミーデ
ータの書き込みにより第1p図に示す如きPPMになってお
り、このPPMに基づいて注目データ241が拡張処理され
る。 前記同様に、S20−S21−S22−S23−S14−S15−S24−S
25と進み、上記同様にS26以下の処理をループ状に繰り
返す。この場合、ビットデータ2424が注目画素になる
と、2424はODPの右下角（第1i図参照）のデータである
が、上記ダミーデータにより第1q図に示す如きPPMにな
っているので、このPPMに基づいて注目データ2424が拡
張処理される。 このループ処理において、S32の全倍角モードにおけ
る、出力バッファメモリの第43ラインおよび第44ライン
のそれぞれの最後尾バイトに対する、ODPの2421〜2424
の拡張データの書き込み、あるいは、S33の横倍角モー
ドにおける、出力バッファメモリの第24ラインに対す
る、ODPの2421〜2424の拡張データの書き込み、を終了
すると、S34においてパラメータＫの値は６（ODP第24ラ
インの拡張データ書き込み終了）になるので、S35−S37
−S38と進む。次のS39においてパラメータＬの値を１ア
ップすると、この値は25（ODPの全ラインの拡張処理終
了:1画像パターン拡張データ作成終了）になり、S40が
第1f図のS42に進む。 S42でモードを判定する。 全倍角モードであれば、出力バッファメモリ400のす
べての領域（I,II,III,IV）に指定された１キャラクタ
分の画像パターン拡張データが格納されているので、S4
3でこれを図示しない出力装置に転送し、横倍角モード
であれば、出力バッファメモリ400の領域ＩおよびIIに
指定された１キャラクタ分の画像パターン拡張データが
格納されているので、S44でこれを図示しない出力装置
に転送し、処理を終了する（メインルーチンに復帰す
る）。 次に、縦倍角モードの処理について説明する。縦倍角
モードは、上記の全倍角モードの処理に類似であるが、
横方向の拡張がないので、S/Pレジスタ11および12が一
杯になるために８ビット分（注目画素８個分：レジスタ
11,12の容量分）の拡張データが必要である。そこで、S
50でカウンタ22が８（レジスタ11,12が８ビット格納
済）となるごとに、S51において出力バッファレジスタ4
00の、第（2L−１）ラインおよび第2Lラインの、書き込
みバイトアドレスφで指定される１バイトの領域に対す
る書き込みを行なっている。 したがって、３回の書き込みによりODP1ライン分の書
き込みを終了するので、S53ではＫの値を３（拡張デー
タ１ライン＝８×３ビット）で見ている。 この外は、上記全倍角モードの場合に同一であり、S5
8でパラメータＬの値が25（ODPの全ラインの拡張処理終
了:1画像パターン拡張データ作成終了）になると、S60
に進み、このモードでは、出力バッファメモリ400の領
域ＩおよびIIIに指定された１キャラクタ分画像パター
ン拡張データが格納されるので、これを図示しない出力
装置に転送している。 第5c図は、前述の第5a図に示した文字「永」を量子化
した画像パターンの画像パターン原データから、第1a図
に示した本実施例の画像パターンデータ拡張装置により
縦横２倍に拡張した（全倍角モード処理）画像パターン
拡張データを作成し、それにより、第5a図と同じ大きさ
のドットで表わした拡張画像パターンである。これによ
れば、量子化ノイズがドットレベルに抑えられて改善さ
れ、かつ、縦線と横線の交点では不要ドットの発生によ
る画像の分解能の劣化はない。 また、前述した他の例、すなわち、第6a図および第7a
図に示した原画像パターンに対する、同様な全倍角モー
ド処理による拡張画像パターンを第6c図および第7c図に
示すが、いずれにおいても、画像の分解能を劣化するこ
となく、斜線の量子化ノイズが改善されているのがわか
る。 ところで、第1a図に示す拡張データ発生回路300の情
報分布パターン検出回路６は、EPL（Electrically Prog
rammable Logic）により構成することができる。第2a図
にそのロジックダイアグラムを示す。ここで使用してい
るのは、32本のインプットターム（INPUT TERMS）およ
び32本のプロダクトターム（PRODUCT TERMS）を持つEPL
10P8と呼ばれるプログラマブルなロジックアレイであ
る。第2a図に示したロジックダイアグラムの、アンドゲ
ートアレイ上のすべての交点、すなわち、プロダクトタ
ームとインプットタームとの交点には、EPROMセルのコ
ネクションがあり、これらの交点の接続により複雑な論
理回路が実現できるので広く利用されている。 以下、第2a図に示したロジックダイアグラムの見方に
ついて簡単に説明する。 まず、第2b図および第2c図を参照されたい。ロジック
ダイアグラム上では、アンドゲートが第2b図のように表
わされているが、この図のプロダクトタームとインプッ
トタームとの交点CROSは、第2c図に示す如きスイッチCO
NNを意味している。つまり、第2c図に示したスイッチCO
NNは、プロダクトタームとインプットタームの交点にあ
るEPROMのコネクションに相当する。 次に第2d図および第2e図を参照すると、記号「×」
は、ロジックダイアグラム上で、EPROMのコネクショの
接続、つまりスイッチの閉じた状態を示している。した
がって、第2d図の接続による真理値表は次の第２表のよ
うになる。 また、第2e図に示す接続による真理値表は次の第３表
のようになる。となる。 以上に基づいて、第2a図に示すロジックダイアグラム
を説明する。 第2a図を参照すると、このEPLには、アンドゲートア
レイに加えて、固定のオアゲートおよび、プログラマブ
ルなオアゲート、エクスクルーシブオアゲートおよびポ
ラリティを含むフィーチャー（FEATURE）セル（F1〜F
8）が備わっているが、本実施例では、フィーチャーセ
ルF1,F2,F3およびF4が４入力のノアゲートとして機能す
るように設定している。 各プロダクトタームと各インプットタームとの交点に
あるEPROMのコネクションは第2a図に示すとおり（×
印）に接続し、さらに、入力ピンP1には参照パターンデ
ータPPM（第1h図参照）のビットデータｂが、入力ピンP
2にはビットデータａが、入力ピンP3にはビットデータ
ｃが、入力ピンP4にはビットデータｄが、入力ピンP5に
はビットデータ が、入力ピンP6にはビットデータｆが、入力ピンP7には
ビットデータｇが、入力ピンP8にはビットデータｈが、
入力ピンP9にはビットデータｉが、それぞれ入力するよ
うに接続する（シフトレジスタ３〜５の第１〜第３ビッ
トと接続する）。 出力ピンP19に着目する。 プロダクトターム０は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（１）式第１項 （前述同様にアンダーラインは否定を示す：以下同じ）
を出力する。 プロダクトターム１は、ピンP2の反転入力に接続され
ているインプットターム1,ピンP1の反転入力に接続され
ているインプットターム3,ピンP3の非反転入力に接続さ
れているインプットターム4,ピンP4の反転入力に接続さ
れているインプットターム9,およびピンP5の非反転入力
に接続されているインプットターム12,と接続されてい
るので、このラインのアンドゲートは前述の第（１）式
第２項 を出力する。 プロダクトアーム２は、ピン２の反転入力に接続され
ているインプットターム1,ピン反転１の反転入力に接続
されているインプットターム3,ピンP4の反転入力に接続
されているインプットターム9,ピンP5の非反転入力に接
続されているインプットターム12,およびピンP7の非反
転入力に接続されているインプットターム20,と接続さ
れているので、このラインのアンドゲートは前述の第
（１）式第３項 を出力する。 フィーチャーセルF1はノアゲートとして機能するよう
に設定されているので、前述の第（１）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｊを出力する。 出力ピンP18に着目する。 プロダクトターム８は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（２）式第１項 を出力する。 プロダクタターム９は、ピンP2の非反転入力に接続さ
れているインプットターム0,ピンP1の反転入力に接続さ
れているインプットターム3,ピンP3の反転入力に接続さ
れているインプットターム5,ピンP5の非反転入力に接続
されているインプットターム12,およびピンP6の反転入
力に接続されているインプットターム17,と接続されて
いるので、このラインのアンドゲートは前述の第（２）
式第２項 を出力する。 プロダクトターム10は、ピンP1の反転入力に接続され
ているインプットターム3,ピンP3の反転入力に接続され
ているインプットターム5,ピンP5の非反転入力に接続さ
れているインプットターム12,ピンP6の反転入力に接続
されているインプットターム17,およびピンP9の非反転
入力に接続されているインプットターム28,と接続され
ているので、このラインのアンドゲートは前述の第
（２）式第３項 を出力する。 フィーチャーセルF2はノアゲートとして機能するよう
に設定されているので、前述の第（２）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｋを出力する。 出力ピンP17に着目する。 プロダクトターム16は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（３）式第１項 を出力する。 プロダクトターム17は、ピンP4の反転入力に接続され
ているインプットターム9,ピンP5の非反転入力に接続さ
れているインプットターム12,ピンP7の反転入力に接続
されているインプットターム21,ピンP8の反転入力に接
続されているインプットターム25,およびピンP9の非反
転入力に接続されているインプットターム28,と接続さ
れているので、このラインのアンドゲートは前述の第
（３）式第２項 を出力する。 プロダクトターム18は、ピンP2の非反転入力に接続さ
れているインプットターム0,ピンP4の反転入力に接続さ
れているインプットターム13,ピンP5の非反転入力に接
続されているインプットターム12,ピンP7の反転入力に
接続されているインプットターム21,およびピンP8の反
転入力に接続されているインプットターム25,と接続さ
れているので、このラインのアンドゲートは前述は第
（３）式第３項 を出力する。 フィーチャーセルF3はノアゲートとして機能するよう
に設定されているので、前述の第（３）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｍを出力する。 出力ピンP16に着目する。 プロダクトターム24は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（４）式第１項 を出力する。 プロダクトターム25は、ピンP5の非反転入力に接続さ
れているインプットターム12,ピンP6の反転入力に接続
されているインプットターム17,ピンP7の非反転入力に
接続されているインプットターム20,ピンP8の反転入力
に接続されているインプットターム25,およびピンP9の
反転入力に接続されているインプットターム29,と接続
されているので、このラインのアンドゲートは前述の第
（４）式第２項 を出力する。 プロダクトターム26は、ピンP2の非反転入力に接続さ
れているインプットターム4,ピンP5の非反転入力に接続
されているインプットターム12,ピンP6の反転入力に接
続されているインプットターム17,ピンP8の反転入力に
接続されているインプットターム25,およびピンP9の反
転入力に接続されているインプットターム29,と接続さ
れているので、このラインのアンドゲートは前述の第
（４）式第３項 を出力する。 フィーチャーセルF4はノアゲートとして機能するよう
に設定されているので、前述の第（４）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｎを出力する。 したがって、第1b図に示す情報分布パターン検出回路
６に代えて第2a図に示すEPLを用いるときは、EPLの出力
ピンP19をS/Pレジスタ７および11（第1a図参照）に、出
力ピンP18をS/レジスタ８に、出力ピンP17をS/Pレジス
タ９および12に、出力ピンP16をS/Pレジスタ10に、それ
ぞれ接続すれば良い。 なお、第2a図に示したロジックダイアグラムによる情
報分布パターン検出回路は、第1b図に示した優先回路PR
Iは含まれていない。したがって、第6a図に示すような
斜45度あるいは斜135度の細線を量子化した原画像パタ
ーン（つまり、１画素単位で斜めに連続するパターン）
を全倍角モードで拡張処理すると、前述第1b図に示した
情報分布ターン検出回路（６）で処理した場合に比べ
て、やや異なる画像パターン拡張データが生成される。
この拡張データによる拡張画像パターンを第6d図に示し
たが、これにおいても斜線の量子化ノイズは改善されて
いる。 次に、本発明の別の実施例を説明する。第1a図におい
て、参照パターン切出し回路200,拡張データ発生回路30
0,出力バッファメモリ400および、読出し書込み制御回
路500を１つのマイクロコンピュータに書き換えること
ができる。つまり、第5d図に示すように、画像パターン
発生器30と出力装置32の間にマイクロコンピュータ31が
接続される構成となる。この場合の画像パターン発生器
30は前述と同様に、所定キャラクタ数分の、第1i図に示
す如き24×24ビットの画像パターン原データの記憶して
いるパターンメモリとする。以下、この場合のマイクロ
コンピュータ31が実行する処理の概略を説明するが、ま
ず、前提条件を明確にしておく。 第１に、この処理においては、黒画素を“0",白画素
を“1"で示している。つまり、出力装置32がCRTディス
プレイユニットである場合を対象としている。 第２に、この処理における画像パターン原データは、
画像パターン発生器30から指定キャラクタに対応して読
み出され、その第０ライン，第25ライン，第０列および
第25列ダミーデータを付加する処理、すなわち第1i図に
おいて画像パターン原データODPの周囲に１ビット分の
ダミーデータの縁を施す処理、を行なった後、マイクロ
コンピュータ31内のRAMに格納されているものとする。 第３に、上記RAMに格納された画像パターン原データ
の各ビットデータはＡ（ ， ）で示されるものとす
る。これについては、前述した第3c図を参照されたい。 第４に、以下は画像パターン原データを縦横２倍に拡
張した画像パターン拡張データを作成する処理（前述の
全倍角モードに対応する）について示し、出力装置に画
像パターン拡張データを転送する制御については特に示
さない。 第５に、作成した画像パターン拡張データはRAMに格
納する（前述の出力バッファメモリ400に対する書き込
みに相当）。 第６に、画像パターン拡張データの各ビットデータを
Ｂ（ ， ）で示すものとする。つまり、注目データＡ
（I,J）を変換した拡張データの、上左のビットデータ
（前述の拡張データｊ）はＢ（2I,2J）で，上右のビッ
トデータ（前述の拡張データｋ）はＢ（2I,2J＋１）
で，下左のビットデータ（前述の拡張データｍ）はＢ
（2I＋1,2J）で，下右のビットデータ（前述の拡張デー
タｎ）はＢ（2I＋1,2J＋１）で，それぞれ示される。 最初に、マイクロコンピュータ31が実行する処理のプ
ログラムリスト（Bacic言語）を次の第４表に示す。こ
れにおいて、第360ステップおよび第270ステップにおい
て、I2＝２＊Ｉ（２×Ｉの意味）,J2＝２＊Ｊとしてい
るので、RAM内の画像パターン拡張データ格納領域がア
ドレス（2,2）より開始し、出力する拡張画像パターン
が原画像パターンからずれてしまうように思われるが、
これは画像パターン拡張データ内における各ビットデー
タの相対的なアドレスを示しているのであり、このよう
な心配は無用である。しかしながら、もし見掛け上、画
像パターン原データの先頭読み出しアドレスと画像パタ
ーン拡張データの先頭書き込みアドレスと揃えたい場合
には、第360ステップおよび第370ステップにおいて、I2
＝２＊Ｉ−1,J2＝２＊Ｊ−１とすれば良い。 以下の説明を容易にするために、第12a図，および第1
2b図に、第４表のプログラムリストにおける処理をフロ
ーチャートにより示した。これら第12a図および第12b図
に示したフローチャートにおいて、処理に関係する参照
パターンデータの状態を破線引出し線により引き出して
一重の「□」により示し（AP1〜AP31:bが黒画素,wが白
画素，空白が任意画素，ハッチングが対象となる画
素）、拡張データの状態を同じく破線引出し線により引
き出して二重の「□」により示している（BP1〜BP5:bが
黒画素,wが白画素）。 なお、以下の説明では第12a図，第12b図および第12c
図を示すフローチャートのステップ番号を“Ｓ−−”で
示し（フローチャートではＳを省略している）、これに
対応する第４表に示したプログラムチャートのステップ
番号を必要に応じて“〔−−−〕”で示す。 まず第12a図に示すフローチャートを参照して説明す
る。 S101では注目データのラインアドレス（前述のライン
番号）を示すパラメータＩ（前述のＩに同じ）を１にセ
ットし、S102ではそのＩの値を吟味するが、この場合１
であるのでS103に進む。S103では拡張データのラインア
ドレス（前述の書き込みラインアドレスの相当）を示す
パラメータI2を、２倍したＩの値にセットする。 S104では注目データのビットアドレス（ODP左端から
のビット数：第1i図に示す添字に対応する）を示すパラ
メータＪを１にセットし、S105ではそのＪの値を吟味す
るが、この場合１であるのでS107に進む。S107では拡張
データのビットアドレスを示すパラメータJ2を、２倍し
たＪの値にセットする〔360,370〕。 S108において、注目データＡ（I,J）が白データ（つ
まり白画素対応のデータ“1":AP1）であると〔380〕、S
109に進み、拡張データの各ビットデータ、すなわちＢ
（I2,J2）,B（I2,J2＋１）,B（I2＋1,J2）およびＢ（I2
＋1,J2＋１）をすべて白データ（BP1）にセットする〔3
90〕。 S108において、注目データＡ（I,J）が黒データ（つ
まり黒画素対応のデータ“0":AP2）であると〔380〕、
まずS110で拡張データの各ビットデータ、すなわちＢ
（I2,J2）,B（I2,J2＋１）,B（I2＋1,J2）およびＢ（I2
＋1,J2＋１）をすべて黒データ（BP2）にセットする〔4
00〕。 S111ではビットデータＡ（Ｉ−1,J−１）,A（Ｉ−1,J
＋１）,A（Ｉ＋1,J−１）およびＡ（Ｉ＋1,J＋１）の積
をとり、その値を調べる〔410〕。つまり、AP3に示すよ
うに、注目画素の左上，右上，左下および右下の画素が
白画素であればこの注目画素は斜線パターンの一部を構
成するものとはならなりので、以下説明するステップを
ジャンプして第12b図に示すフローのS32に進む（S110で
４画素すべてを黒画素としてままになる）。 S112ではビットデータＡ（Ｉ−1,J−１）,A（Ｉ−1,
J）およびＡ（Ｉ−Ｊ−１）の和（AP4）をD1とし〔42
0〕;S113ではビットデータＡ（Ｉ−1,J）,A（Ｉ−1,J＋
１）およびＡ（I,J＋１）の和（AP5）をD2とし〔430〕;
S114ではビットデータＡ（I,J−１）,A（Ｉ＋1,J−１）
および,A（Ｉ＋1,J）の和（AP6）をD3とし〔440〕;S115
ではビットデータＡ（I,J＋１）,A（Ｉ＋1,J）およびＡ
（Ｉ＋1,J＋１）の和（AP7）をD4とする〔450〕。 次に、S116でD1の値を調べる。D1＝３は、AP8に示す
ように参照パターンデータの、注目画素の左上，真上お
よび左隣の画素が白画素であることを示すので、S117以
下に進み、このときビットデータＡ（Ｉ−1,J＋１）の
値が“0"であれば、AP9に示すように注目画素の右上の
画素は黒画素であるので、S119に進み；または、このと
きビットデータＡ（Ｉ＋1,J−１）の値が“0"であれ
ば、AP10に示すように注目画素の左下の画素は黒画素で
あるので、S118からS119に進む。S119ではBP3に示すよ
うな上左画素対応の拡張データ〔Ｂ（I1,J2）〕を“1:
白画素”にセットする〔460〕。 S120ではD2の値を調べる。D2＝３は、AP11に示すよう
に参照パターンデータの、注目画素の真上，右上および
右隣の画素が白画素であることを示すので、S121以下に
進み、このときビットデータＡ（Ｉ−1,J−１）の値が
“0"であれば、AP12に示すように注目画素の左上の画素
は黒画素であるので、S123に進み；または、このときビ
ットデータＡ（Ｉ＋1,J＋１）の値が“0"であれば、AP1
3に示すように注目画素の右下の画素は黒画素であるの
で、S122からS123に進む。S123ではBP4に示すように上
右画素対応の拡張データ〔Ｂ（I1,J2＋１）〕を“1:白
画素”にセットする〔470〕。 S124ではD3の値を調べる。D3＝３は、AP14に示すよう
に参照パターンデータの、注目画素の左隣，左下および
真下の画素が白画素であることを示すので、S125以下に
進み、このときビットデータＡ（Ｉ＋1,J＋１）の値が
“0"であれば、AP15に示すように注目画素の右下の画素
は黒画素であるので、S127に進み；または、このときビ
ットデータＡ（Ｉ−1,J−１）の値が“0"であれば、AP1
6に示すように注目画素の左上の画素は黒画素であるの
で、S126からS127に進む。S127ではBP5に示すように下
左画素対応の拡張データ〔Ｂ（I1−1,J2）〕を“1:白画
素”にセットする〔480〕。 S128ではD4の値を調べる。D4＝３は、AP17に示すよう
に参照パターンデータの、注目画素の右隣，真下および
右下の画素が白画素であることを示すので、S129以下に
進み、このときビットデータＡ（Ｉ＋1,J−１）の値が
“0"であれば、AP18に示すように注目画素の左下の画素
は黒画素であるので、S131に進み；または、このときビ
ットデータＡ（Ｉ−1,J＋１）の値が“0"であれば、AP1
9に示すように注目画素の右上の画素は黒画素であるの
で、S130からS131に進む。S131ではBP6に示すように下
右画素対応の拡張データ〔Ｂ（I1＋1,J2＋１）〕を“1:
白画素”人セットする〔490〕。 S132ではビットアドレスを示すパラメータJ1を１イン
クリメントし、S105に戻る〔500〕。 以上のS105−S107−，・・・・・・,S132−S105−・
・・，なるループ処理を繰り返し、第Ｉラインの全ビッ
トデータの拡張処理を終了するとパラメータＪの値は25
となるので、S105からS106に進み、ラインアドレスを示
すパラメータＩを１インクリメントして次のラインの変
換処理を始める。 このようにループ状に拡張処理を繰り返し、第24ライ
ン第24ビットまでの画像パターン原データの各ビットデ
ータの拡張処理を終了すると、パラメータＩの値は25と
なり、S102においてこの変換処理を終了する（画像パタ
ーン拡張データの作成を終了する）。以後、図示してい
ないが、作成した画像パターン拡張データを出力するル
ーチンに進む。 以上説明したマイクロコンピュータを拡張処理に用る
実施例においても、前述の第1b図に示した情報分布パタ
ーン検出回路６を使用した拡張処理と全く等しい効果が
得られる。 〔発明の効果〕 以上述べたとおり本発明によれば、注目画素と周囲画
素の情報が少くとも一画素は異なる場合、注目画素対応
のビットデータが画像成分あり（黒）のときは２×２画
素の拡張パターンの少なくとも１画素の拡張パターンの
画像対応ビットを画像成分なし（白）に設定し、注目画
素対応のビットデータが画像成分なし（白）のときは拡
張パターン画素対応ビットを全て画像成分なし（白）に
設定するので、注目１画素が拡張４画素全て画像成分あ
り（黒）となることはなく、細目の拡大パターンが得ら
れる。
いう）を画像成分あり画素および画像成分なし画素の２
次元分布で表した画像パターンの記録，表示等に用い
る、画像パターンを構成する画素数対応のビット数の画
像成分ありなしデータ（以下、これを画像パターン原デ
ータという）を、２倍又は４倍のビット数の画像成分あ
りなしデータ（以下、これを画像パターン拡張データと
いう）に変換（拡張）する、画像パターンデータ拡張装
置に関する。 〔従来の技術〕 例えば、ある種のワードプロセッサにおいては、キャ
ラクアを、横24個×縦24個の画像成分ありなし画素（以
下、画像成分あり画素を黒画素，画像成分なし画素を白
画素という）で構成される画像パターンとして表現する
ための、１キャラクタ当り24×24ビットの画像パターン
原データが、所要キャラクタ数分パターンメモりに格納
してあり、オペレータのキー操作に応じて該メモリから
キーインキャラクタ対応の画像パターン原データを読み
出してCRTディスプレイユニットに与え、あるいはドッ
トプリンタに与え、キーインキャラクタ対応の画像パタ
ーンの表示やプリントアウトを行なう。 この種のワードプロセッサでは、作文中または編集中
の文章の表題文字などの強調を行なうために、画像パタ
ーン原データから、横方向の画素数を２倍にした48×24
画素（横48画素×縦24画素の意：以下、同様に適用す
る）の画像パターン対応の，縦方向の画素数を２倍にし
た24×48画素の画像パターン対応の，あるいは、横方向
の画素数および縦方向の画素数をそれぞれ２倍にした48
×48画素の画像パター対応の、画像パターン拡張データ
を作成できるようになっている。なお、以下において
は、画像パターン原データにより表現される画像パター
ンを原画像パターンといい、画像パターン拡張データに
より表現される画像パターンを拡張画像パターンという
ことにする。 例えば、パターンメモリに、キャラクタごとにそれぞ
れのキャラクタに対応する画パターン原データが第１ラ
イン第１ビット（画像パターンの第１行に並ぶ画素の左
端の画素に対応するデータ），第１ライン第２ビット，
・・・・，第１ライン第24ビット（右端画素に対応する
データ），第２ラインの第１ビット，・・・・・・，第
24ライン第24ビット，と順番に格納されており、この順
番に各ビットごとに読み出す（実際には、順番はこれと
同じであるが１バイト〜数バイトのデータとして記憶し
ており、読み出し時にパラレル／シリアル変換すること
が多い）として、上記画像パターン拡張データの作成を
次のように説明することができる。 すなわち、指定されたキャラクタに対応する画像パタ
ーン原データの各ビットを、それぞれのビットごとに連
続２回重複して読み出して、該キャラクタを横方向に２
倍に引き伸した48×24ビット（横48ビット×縦24ビット
の意：以下、同様に適用する）の画像パターン拡張デー
タを作成し；指定されたキャラクタに対応する画像パタ
ーン原データの各ラインをそれぞれのラインごとに２回
繰り返して読み出して、該キャラクタを縦方向に２倍に
引き伸した24×48ビットの画像パターン拡張データを作
成し；あるいは、指定されたキャラクタに対応する画像
パターン原データの各ビットを、それぞれのビットごと
に連続２回重複して読み出し、この重複する読み出しを
各ラインごとに２回繰り返して該キャラクタをそれぞれ
横方向に２倍，縦方向に２倍に引き伸した48×48ビット
の画像パターン拡張データを作成している。 第5a図を参照されたい。この図は、１キャラクタ当り
に24×24画素を割り当てて文字「永」を量子化した画像
パターンだるが、例えば、パターンメモリには、この画
像パターンの黒画素を“1",白画素を“0"とした画像パ
ターン原データが記憶されている。したがって、文字
「永」に対応する画像パターン原データをパターンメモ
リから読み出し、１画素に対応する領域（以下、１ドッ
トという）が正方形のプリンタでプリントアウトする
と、第5a図に示す如き原画像パターンが得られることに
なる（但し、一般のプリンタの１ドットはこれより遥に
小さく、また円形の場合もある）。 ところで、このパターンメモリの文字「永」に対応す
る画像パターン原データを、例えば上記のように、それ
ぞれのビットごとに連続２回重複して読み出し、この重
複する読み出しを各ラインごとに２回繰り返して作成し
た48×48ビットの画像パターン拡張データにより、同じ
プリンタでプリントアウトすると、第5b図に示す如く拡
張画像パターンが得られる。 これら、第5a図に示す原画像ハターンと第5b図に示す
拡張画像パターンとを比較すると、たしかに第5b図に示
す拡張画像パター「永」は、第5a図に示す原画像パター
「永」の２倍（直線比）の大きさになってはいるが、単
に画像パターン原データの１ビットの横２画素×縦２画
素を割り当ててプリントアウトしたのみに止り、同じ画
像パターン原データにより、１ドットが第5a図に示す画
像パターンをプリントアウトしたプリンタの４倍（面積
比）の大きさの正方形のプリンタを用いてプリントアウ
トしても、第5b図に示す拡張画像パターンと同一の原画
像パターンが得られる（この意味から、第5b図を第５図
の単純２倍拡大像と呼ぶ）。すなわち、見掛け上の１ド
ットを縦横２倍に拡大することにより、原画像パターン
の量子化ノイズが拡大されて、曲線や斜線の荒れが見立
つ見にくい画像となっている。 同様に、第6a図は水平線，垂直線，斜線（斜線は水平
から反時計方向に45度、および135度回転した直線：以
下同じ）を24×24画素で量子化し画像パターンであり、
第6b図は第6a図の単純２倍拡大像である。また、第7a図
は記号「○」を24×24画素で量子化した画像パターンで
あり、第7b図は第7a図の単純２倍拡大像であり、これら
いずれの図面を参照しても上記同様の欠点を指摘するこ
とができる。さらに、この欠点は、図示していないが、
横方向のみを２倍の画素数に、または、縦方向のみを２
倍の画素数に変換した拡張画像パターンについても同様
に指摘することができる。 すなわち、上記単純２倍拡大像に見られる如き画素数
の変換は、１画像パターン当りの画素数が多くなるにも
かかわらず分解能は向上せず、画像の大きさを拡大する
ことについてのみ意義があり、まして画素密度を高くし
て画像の分解能を向上することなどには全く無縁であ
る。したがって、例えばファクシミリにおいて、送信側
で8dot/mm（ドット・パー・ミリメータ）で読み取られ
た画像のデータを、受信側で４倍のドット数に拡張して
16dot/mmの記録装置により再生するということは意味の
ないことになる（この場合、1/8mmの読み取り１ドット
のデータを２×２ビットに拡張し、１ドットが1/16mmの
プリンタで記録しても大きさは変換されないので、画素
密度が変換されることになるが、結果として得られる画
像パターンの見掛けの１ドットの大きさは等しい）。 このような問題に答えるものとして、上記単純２倍拡
大像をさらにスムージング処理する装置が提案されてい
る。これにおいては、画像パターン原データから、まず
単純２倍拡大像に対応する画像パターン拡張データを作
成し、このデータの黒ビット（黒画素：画像成分あり画
素に対応する）の２次元的な並びを検出し、検出した並
びで欠落している黒ビットを補間して画像パターン拡張
データを作成している。つまり、わかりやすく言えば、
単純２倍拡大像の黒画素の並びで不連続となる部分を補
充する処理を行なっている。したがって、これにより、
斜線の量子化ノイズが拡大像上の１ドット単位にレベル
ダウンされ、斜線に関しては画像パターン拡張データが
改善される。 〔発明が解決しようとする課題〕 しかしながら、垂直線（縦線）と水平線（横線）の交
点（通常、漢字にはこの交点が非常に多い）においても
同様に黒画素による補間が行なわれるために、この部分
における画像の分解能が劣化してしまうという問題があ
る。また、一担、単純２倍拡大像対応の画像パターン拡
張データ（例えば画像パターン原データが24×24ビット
の場合は拡張データは24×24×４ビット）として処理し
た後にこのような黒ビットを補間するスムージングの処
理を行なうため、処理対象ビット数が原画像パターンの
４倍になるので、処理時間が余計に掛るという問題があ
る。 本発明は、画像パターン原データを、画像の分解能を
劣化することなく、斜線の量子化ノイズを改善した、横
および又は縦を２倍に拡張した細目の拡大パターンを作
ることを第１の目的とし、この変換処理時間を低減する
ことを第２の目的とする。 前記画像パターンを構成する黒画素および白画素は、
縦方向および横方向の整列を保って２次元に分布してい
る。ここで、２個の黒画素の並び方（２個の黒画素の並
びが示す方向性）について考察すると、第4a図に示す縦
方向を示す並び，第4b図に示す横方向を示す並び，第4c
図に示す斜め45度（水平を基準とした反時計方向の回転
角；以下同じ）方向を示す並び，および第4d図に示す斜
め135度方向を示す並び、の４種類であり、それぞれ、
縦線（垂直線），横線（水平線）および斜線（45度線,1
35度線）を表わす最小単位となっている。つまり、これ
ら４種類の並びを色々に組み合わせて、縦線および横線
をはじめ、複雑な曲線や斜線からなる画像パターンを表
現している。 ところで、第4a図に示した縦方向を示す並びおよび第
4b図に示した横方向に示す並びにおいては、これらを、
例えば縦横２倍の８個の黒画素により、あるいは縦横４
倍の32個の黒画素により表わしても、これらが縦方向を
示す並びまたは横方向を示す並びであるという基本的な
情報に変化を与えることはない。つまり、この場合、縦
方向または横方向に稠密に黒画素が並んでいて量子化ノ
イズが存在しないため、拡大あるいは画素密度を高くす
ることが並び方の基本的な情報を影響を与えない。 これに対して、第4e図を参照されたい。第4e図は第4c
図に示した斜め45度方向を示す並びを縦横２倍の８個の
黒画素により表わしたものである。 第4e図を参照すると、第4c図に示した斜め45度方向に
示す並びという基本的な情報はハッチングンを施した画
素でのみ伝えられ、その他の画素は量子化ノイズを反映
したもの、すなわち、元の45度の並びを示す黒画素の背
景部（白画素）にはみ出した部分の情報を伝えるものと
なっている。つまり、斜め45度方向の黒画素の並びに稠
密ではなく背景部（白画素）にはみ出した量子化ノイズ
を有し、これが画素の拡大あるいは密度変換（画素密度
を高くする）において、縦方向の並びの成分、および横
方向の並びの成分等となって現われ並び方の基本的な情
報に影響を与えている（第4d図に示した斜135度の並び
においても全く同じことがいえる）。 したがって、原画像パターンにおける黒画素の並びの
基本的な情報（縦，横，斜めを示す方向性）に応じて拡
張画像パターンを作成することにより量子化ノイズの影
響を可及的に少なくすることができる。 〔課題を解決するための手段〕 本発明は、図形，文字，記号等の画像パターンを拡張
する画像パターンデータ拡張方法において、 注目画素の周囲画素が、上記AP9又はAP10の画像成分
有無の場合は注目画素の拡張パターンを上記BP3の画像
成分有無に設定し、上記AP12又はAP13の画像成分有無の
場合は注目画素の拡張パターンを上記BP4の画像成分有
無に設定し、上記AP15又はAP16の画像成分有無の場合は
注目画素の拡張パターンを上記BP5の画像成分有無に設
定し、上記AP18又はAP19の画像成分有無の場合は注目画
素の拡張パターンを上記BP6の画像成分有無に設定す
る、ことを特徴とする。 〔作用〕 第8a図〜第11f図に示した図面を参照して説明する。
なお、これらの図面においては、“b"は黒画素を、“w"
は白画素を、無記入は任意画素（黒画素も白画素でも良
い）を表わし、注目する画素を○で囲んでいる（注目画
素）。 前述のような黒画素の並びが示す方向性は黒画素の並
びと白画素の並びの境界部分に明確に現われる。第8a図
は、注目する黒画素が“”形に並んだ白画素のコーナ
部に隣接するという条件を示している。この条件だけで
あれば、第8b図にハッチングを施して示すような稠密な
黒画素の並びの一部とも考えられ、注目画素（黒画素）
の方向性を示す情報は得られない。しかし、第8c図に示
すように、注目画素の右上が黒画素であるという条件を
加えると、この注目画素は45度方向を示す並びの１黒画
素であることが明確になる。つまり、この注目画素は少
なくとも第8d図にハッチングを施して示した斜45度線
（不明部分は破線で示す：以下同じ）を量子化した１黒
画素であると判定することができる。また、第8e図に示
すように第8a図に示した条件に、注目画素の左下が黒画
素であるという条件を加える場合にもこの注目画素は45
度方向を示す並びの１黒画素であることが明確になる。
つまり、この注目画素は少なくとも第8f図にハッチング
を施して示した斜45度線を量子化した１黒画素であると
判定することができる。したがって、第8c図よおび第8e
図に示した条件での注目画素（黒画素）には、“”形
に並んだ白画素（背景）にはみ出した量子化ノイズが含
まれていると考えられるので、注目画素を、上左の画素
を白画素，他３画素を黒画素として２×２×画素マトリ
クスに拡張する。 第9a図は、注目する黒画素が、“”形に並んだ白画
素のコーナ部に隣接するという条件を示している。この
条件だけであれば、第9b図にハッチングを施して示すよ
うな稠密な黒画素の並びの一部とも考えられ、注目画素
（黒画素）の方向性を示す情報は得られない。しかし、
第9c図に示すように注目画素の左上が黒画素であるとい
う条件を加えると、この注目画素は135度方向を示す並
びの１黒画素であることが明確になる。つまり、この注
目画素は少なくとも第9d図にハッチングを施して示した
斜135度線を量子化した１黒画素であると判定すること
ができる。また、第9e図に示すように第9a図に示した条
件に注目画素の右下が黒画素であるという条件を加える
場合にもこの注目画素は45度方向を示す並びの１黒画素
であることが明確になる。つまり、この注目画素は少な
くとも第9f図にハッチングを施して示した斜135度線を
量子化した１黒画素であると判定することができる。し
たがって、第9c図および第9e図に示した条件での注目画
素（黒画素）には、“”形に並んだ白画素（背景）に
はみ出した量子化ノイズが含まれていると考えられるの
で、注目画素を、上右の画素を白画素，他３画素を黒画
素として２×２画素マトリクスに拡張する。 第10a図は、注目する黒画素が“”形に並んだ白画
素のコーナ部に隣接するという条件を示している。この
条件だけであれば、第10b図にハッチングを施して示す
ような稠密な黒画素の並びの一部とも考えられ、注目画
素（黒画素）の方向性を示す情報は得られない。しか
し、第10c図に示すように注目画素の右下が黒画素であ
るという条件を加えると、この注目画素は45度方向を示
す並びの１黒画素であることが明確になる。つまり、こ
の注目画素は少なくとも第10d図にハッチングを施して
示した斜135度線を量子化した１黒画素であると判定す
ることができる。また、第10e図に示すように第10a図に
示した条件に注目画素の左上が黒画素であるという条件
を加える場合にもこの注目画素は135度方向を示す並び
の１黒画素であることが明確になる。つまり、この注目
画素は少なくとも第10f図にハッチングを施して示した
斜135度線を量子化した１黒画素であると判定すること
ができる。したがって、第10c図および第10e図に示した
条件での注目画素（黒画素）には、“”形に成んだ白
画素（背景）にはみ出した量子化ノイズが含まれている
と考えられるので、注目画素を、下左の画素を白画素，
他３画素を黒画素として２×２画素マトリクスに拡張す
る。 第11a図は、注目する黒画素が“”形に並んだ白画
素のコーナ部に隣接するという条件を示している。この
条件だけであれば、第11b図にハッチングを施して示す
ような稠密な黒画素の並びの一部とも考えられ、注目画
素（黒画素）の方向性を示す情報は得られない。しか
し、第11c図に示すように注目画素の左下が黒画素であ
るという条件を加えると、この注目画素は45度方向を示
す並びの１黒画素であることが明確になる。つまり、こ
の注目画素は少なくとも第11d図に示すハッチングを施
して示した斜45度線を量子化した１黒画素であると判定
することができる。また、第11e図に示すように第11a図
に示した条件に注目画素の右上が黒画素であるという条
件を加える場合にもこの注目画素は45度方向を示す並び
の１黒画素であることが明確になる。つまり、この注目
画素は少なくとも第11f図にハッチングを施して示した
斜45度線を量子化した１黒画素であると判定することが
できる。したがって、第11c図および第11e図に示した条
件での注目画素（黒画素）には、“”形に並んだ白画
素（背景）にはみ出した量子化ノイズが含まれていると
考えられるので、注目画素を、下右の画素を白画素，他
３画素を黒画素として２×２画素マトリクスに拡張す
る。 以上のように、注目画素（対応のビットデータ）およ
び注目画素に隣接する少なくとも８個の画素（それぞれ
に対応するビットデータ）配列のパターン（参照パター
ン）から注目画素に含まれる情報（画像の方向性）を知
り、この方向性を表わす拡張データを生成する。 このように、注目画素およびそれに隣接する８個の画
素でなる原画像パターンの、左上コーナ，右上コーナ，
左下コーナおよび右下コーナの画素とそれに隣接する２
画素の組合せでなる、それぞれのコーナ部の計３画素の
画像成分なしと、注目画素と右上コーナ他は左下コーナ
の１画素の画像成分あり，注目画素と左上コーナ又は左
下コーナの１画素の画像成分あり，注目画素と左上コー
ナ又は右下コーナの１画素の画像成分あり、および、注
目画素と右上コーナ又は左下コーナの１画素の画像成分
あり、のそれぞれとの組合せ（４組）の成否を判定し
て、注目画素が斜線の線エッジであるかを検出するので
斜線エッジ検出が簡単であって、検出処理時間は短くて
済む。 しかして注目画素斜線エッジにあると検出すると、こ
の傾斜を表わす画像成分を有する２×２画素マトリクス
の拡張データを、成立した組合せ対応で選択するので、
拡張データ生成処理が極く簡単であり処理時間はきわめ
て短くて済む。したがって、画像パターンデータ拡張装
置の構造および処理ロジックが簡単であり、処理速度が
速い。 本発明の好ましい実施例においては、構成概略を第3a
図に示したが、図形，文字，記号等の画像パターンを表
わす画像パターン原データを格納したパターン発生器；
注目画素対応のビットデータ、および、画像パターンに
おいて注目画素に隣接する８個の画素のそれぞれに対応
するビットデータ、を参照パターンとして読み出す３×
３レジスタ；参照パターンに応じて注目画素対応のビッ
トデータを２×２画素マトリクスの画素（拡張パター
ン）対応のビットデータに拡張する論理回路；論理回路
出力の拡張パターン対応のビッドデータを画像パターン
拡張データとして２次元的に整理するバッファメモリ；
および、これら構成各部の制御を行なうコントローラよ
りなる構成している。ここで作成した画像パターン拡張
データは、パターンメモリ、CRTディスプレイユニッ
ト、あるいはドットプリンタ等の出力インターフェイス
に与えられ、ここで拡張画像パターンが得られる。 この実施例装置は概略、３×３レジスタを３×３升目
のゲージとしてパターン発生器の画像パターンに当て
て、ゲージ内の画像成分ありなし配列のパターンに応じ
てゲージ中央の画素を２×２画素マトリクスに変換（拡
張）する。つまり、３×３レジスタは概念的に、第3c図
に示すように縦３×横３の升目（レジス）を持ったマト
リクスレジスタであり、これをパターン発生器の画像パ
ターンの上に重ねる。ここでは、パターン発生器（例え
ば、パターンメモリ，キャラクタジェネレータなど）
は、文字パターンの領域を24×24ドットの画素に細分し
て記憶しており、細分した各画素１個の大きさと、３×
３レジスタの各升目の大きさは等しいものとする。した
がって、第3c図にハッチングを施した示した３×３レジ
スタの中央の升目に入る画素（注目する画素：注目画
素）の画素アドレスを第Ｉ行第Ｊ列の画素という意味で
Ａ（I,J）とすれば、その周囲８個のの升目、すなわ
ち、 左上の升目にはＡ（Ｉ−1,J−１）の画素が、 真上の升目にはＡ（Ｉ−1, Ｊ ）の画素が、 右上の升目にはＡ（Ｉ−1, Ｊ ）の画素が、 左隣の升目にはＡ（ Ｉ ,J−１）の画素が、 右隣の升目にはＡ（ Ｉ ,J＋１）の画素が、 左下の升目にはＡ（Ｉ＋1,J−１）の画素が、 真下の升目にはＡ（Ｉ＋1, Ｊ ）の画素が、 右下の升目にはＡ（Ｉ＋1,J＋１）の画素が、 それぞれ入る。 これにより、この３×３レジスタには画素成分ありな
し配列のパターンが形成されるので、このパターンに応
じて中央ハッチング施した升目に充当された画素（注目
画素）を２×２画素マトリクスの拡張パターンに変換
（拡張）する。 次に、本発明で用いる拡張データ発生手段の変換（拡
張）処理をより具体的に整理すると通の通りである。 （１）注目画素が白画素であれば、２×２画素マトリク
スの全画素を白画素とする。 （２）注目画素が黒画素の場合は、次の通りである。 （２−１）注目画素の左隣，左上および真上の画素が
白画素で、しかも注目画素の右上の画素および／または
左下の画素が黒画素のとき（つまり第8d図または第8e図
に示した条件に合致するとき）は、２×２画素マトリク
スの上左画素を白画素，他の３画素を黒画素とする。 （２−２）注目画素の右隣，右上および真上の画素が
白画素で、しかも注目画素の左上の画素および／または
右下の画素が黒画素のとき（つまり第9d図または第9e図
に示した条件に合致するとき）は、２×２画素マトリク
スの上右画素を白画素とし、他の３画素を黒画素とす
る。 （２−３）注目画素の左隣，左下および真下の画素が
白画素で、しかも注目画素の左上の画素および／または
右下の画素が黒画素のとき（つまり第10d図または第10e
図に示した条件に合致するとき）は、２×２画素マトリ
クスの下左画素を白画素，他の３画素を黒画素とする。 （２−４）注目画素の右隣，右下または真下の画素が
白画素で、しかも注目画素の右上の画素および／または
左下の画素が黒画素のとき（つまり第11d図または第11e
図に示した条件に合致するとき）は、２×２画素マトリ
クスの下右画素を白画素とし、他の３画素を黒画素とす
る。 （２−５）上記（２−１）〜（２−４）以外のとき
は、２×２画素マトリクスの拡張パターンを全画素を黒
画素とする。 ところで、実際には、パターン発生器は各画素の２次
元アドレス（画素アドレス）に対応付けして画像成分を
ありなしを示すビットデータを記憶しており、３×３レ
ジスタは参照パターンとして注目画素対応のビットデー
タおよびそれを２次元的に囲む８個のビットデータを抽
出し、上述の拡張データ発生手段の一具体例である論理
回路は、合計９つのビットデータよりなる参照パターン
に応じて２×２画素マトリクス（拡張パターン）のそれ
ぞれに対応するビットデータを出力し、１画素対応のビ
ットデータを２×２画素それぞれに対応する２×２のビ
ットデータに変換するのでバッファメモリにおいて２次
元アドレスに対応付けして拡張パターンのビットデータ
を整理する。 次に、この論理回路における処理をより具体的に説明
する。次頁に掲げた第１表は論理回路の処理を示す真理
値表であり、これにおいては黒画素のビットデータを
“1"、白画素のビットデータを“0"、任意画素（白画素
または黒画素）のビットデータを“−",3×３レジスタ
で抽出する参照パターンの各ビットデータ（参照パター
ンデータ）を第1h図に示す如く、拡張パターンの各ビットデータ（拡張データ）を同じく
第1h図に示す如くj,k,m,nとしている。 この第１表に基づき、拡張データj,k,mおよびｎ論理
式を求める。なお以下においては、記号「＋」は論理和
を、記号「・」は論理積を、アンダーラインは否定を示
すものとする。 を得る。 を得る。 を得る。 を得る。 すなわち、第3a図に示した論理回路（拡張データ発生
手段）は、３×３レジスタで抽出した参照パターンデー
タ（ａ〜ｉ）で、上記第（１）式，第（２）式，第
（３）式および第（４）式を演算し、拡張データ（j,k,
n,m）を作成する。第3a図に示す論理回路に代りに、拡
張データ発生手段にコンピュータを用いて、これにより
上記演算を行なうようにしてもよく、また、第3b図に示
すように参照パターンデータ（ａ〜ｉ）を拡張データ
（j,k,m,n）との対応テーブルをROMに格納し、これを検
索して、拡張データ（j,k,n,m）を作成するようにして
も良い。すなわち拡張データ発生手段を該ROMとしても
よい。 本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。 〔実施例〕 第1a図は、本発明の一実施例を画像パターンデータ拡
張装置である。第1a図を参照すると、この装置は、大き
く分けて、画像パターン発生器100,参照パターン切出し
回路200,拡張データ発生回路300,出力バッファメモリ40
0および読出し書込み制御回路500より構成されており、
それぞれ第3a図に示したブロック図の、パターン発生
器,3×３レジスタ，論理回路，バッファメモリおよびコ
ントローラに対応している。 簡単に説明すると、第1a図に示す装置は、読出し書込
み制御回路500のマイクロプロセッサ（CPU）18に接続れ
る図示しないキーボード，親機のホストプロセッサまた
は文章メモリ等の入力装置よりのキャラクタ指定信号に
応答して、オリジナルモードでは画像パターン原データ
を，横倍角モードでは画像パターン原データを横方向２
倍に拡張した画像パターン拡張データを，縦倍角モード
では画像パターン原データを縦方向２倍に拡張した画像
パターン拡張データを，全倍角モードでは画像パターン
原データを縦横方向共に２倍に拡張した画像パターン拡
張データを，図示しないCRTディスプレイユニット，ド
ットプリンタ，ビットメモリ（頁メモリ）等の出力装置
に向けて出力する。 画像パターン発生器100は、所要キャラクタ数分の、
１キャラクタ当り24×24ビットの画像パターン原データ
を格納している。実際には、この画像パターン発生器10
0に記憶されている各画像パターン原データはリニアな
形となるが、ここでは、説明の便宜上画像パターン原デ
ータ（ODP）は、第1i図に示すように縦24×横24ビット
のビットデータが２次元的に並んでおり、それが、第1j
図に示すように１ライン（横の並び）３バイトのデータ
24行で記憶されているものとする。そこで、以下におい
ては、指定キャラクタに対応する画像パターン原データ
ODPの任意のラインの任意のバイトを第Ｉθバイトと呼
び、例えば第３ラインの第２バイトであれば、第32バイ
トと呼ぶことにする。また、各画像パターン原データOD
Pは、読出し書込み制御回路500のCPU18よりのキャラク
タアドレスで指定され、指令された画像パターン原デー
タODPの各ラインはCPU18よりのラインアドレスで指定さ
れるものとする。 読み出しは、ラインアドレスにより指定されたライン
ごとに行なわれ、その読み出しデータ（ラインデータ）
は参照パターン切出し回路200のデータセレクタ15に与
えられる。 データセレクタ15は、オリジナルモードでは、受信し
たラインデータを直ちに拡張データ発生回路300のマル
チプレクサ16に転送するが、その他のモード（横倍角モ
ード，縦倍角モードまたは全倍角モード）では、該ライ
ンデータをパラレルイン／シリアルアウトシフトレジス
タ（以下、P/Sレジスタという）２に転送する。このP/S
レジスタ２は、それぞれ８ビットのP/Sレジスタ21,22お
よび23のシリーズ接続によりなり、合計24ビット（３バ
イト）のP/Sレジスタとなっている。 データセレクタ15は、CPU18の指定に応じて、横倍
角，縦倍角または全倍角モードが設定されているとき
に、受信したラインデータの第１バイトを21に，第２バ
イトを22に，第３バイトを23に，それぞれ分配する。 P/Sレジスタ２に一担格納されたラインデータは、シ
リアル24ビットのデータとして次段のシフトレジスタ５
に転送される。 シフトレジスタ５は、先頭より８ビットのシフトレジ
スタ51,同じく８ビットのシフトレジスタ52,および９ビ
ットのシフトレジスタ53のシリーズ接続による合計25ビ
ットのシフトレジスタとなっており、後述するように１
ライン分のデータ入力終了後、第25ビットにダミーデー
タ（白データ:0）を入力する。レジスタ５は、少なくと
も先頭のレジスタ51の第１ビット，第２ビットおよび第
３ビットをパラレルに出力できるシリアルイン／パラレ
ルアウトシフトレジスタ（以下、S/Pレジスタという）
になっている。シフトレジスタ４およびシフトレジスタ
３についても、シフトレジスタ５と全く同じ構成になっ
ており、これらシフトレジスタ3,4,5はシリーズに接続
されて全体として25×３ビットのシフトレジスタを構成
し、すべてがレジスタ２と共に、同期してシフト付勢さ
れる。したがって、各シフトレジスタ3,4,5に格納され
る同ビットのビットデータには、それぞれ１ライン分の
ずれが生じ、シフトレジスタ４に格納されているビット
データはシフトレジスタ３に格納されているビットデー
タより１ライン分後に読み出されたデータとなり、シフ
トレジスタ５に格納されているビットデータはシフトレ
ジスタ４に格納されているビットデータより１ライン分
後に読み出されたデータとなる。すなわち、各シフトレ
ジスタ3,4および５の、それぞれ第１ビット，第２ビッ
トおよび第３ビットをパラレル出力するS/Pレジスタに
より、前述の第3c図に示した３×３レジスタを構成する
ことができる。これについて、第1g図を参照して詳細に
説明すると、シフトレジスタ４の第２ビットに注目画素
〔前述のＡ（I,J）〕対応のビットデータ が格納され、第１ビットには注目画素の左隣の画素〔前
述のＡ（I,J）〕対応のビットデータｄが，第３ビット
には注目画素の右隣の画素〔前述のＡ（I,J＋１）〕対
応のビットデータｆがそれぞれ格納される。シフトレジ
スタ３の第1,第2,第３ビットに格納されているビットデ
ータは、それぞれシフトレジスタ４の第1,第2,第３ビッ
トな格納されているビットデータのちょうど１ライン分
手前のデータとなっているので、シフトレジスタ３の第
１ビットには注目画素の左上の画素〔前述のＡ（Ｉ−1,
J−１）〕対応のビットデータａが，第２ビットには注
目画素の真上の画素〔前述のＡ（Ｉ−1,I）〕対応のビ
ットデータｂが，第３ビットには注目画素の右上の画素
〔前述のＡ（Ｉ−1,J＋１）〕対応のビットデータｃが
それぞれ格納される。シフトレジスタ５の第1,第2,第３
ビットに格納されているビットデータは、それぞれシフ
トジスタ４の第1,第2,第３ビットに格納されているビッ
トデータのちょうど１ライン分後のデータとなっている
ので、シフトレジスタ５の第１ビットには注目画素の左
下の画素〔前述のＡ（Ｉ＋1,J−１）〕対応のビットデ
ータｇが，第２ビットには注目画素の真下の画素〔前述
のＡ（Ｉ＋1,J）〕対応のビットデータｈが，第３ビッ
トには注目画素の右下の画素〔前述のＡ（Ｉ＋1,J＋
１）〕対応のビットデータｉがそれぞれ格納される。第
1h図は、以上のビットデータ の２次元的な対応関係（配列）を示すが、以下これを参
照パターンデータPPMと呼ぶことにする。参照パターン
データPPMは、拡張データ発生回路300の情報分布パター
ン検出回路６に与えられる。 情報分布パターン検出回路６の詳細を第1b図に示す。
この回路６は、前記の第（１）式，第（２）式，第
（３）式および第（４）式に基づいた論理回路に優先回
路PRIを付加した論理回路である。 まず、前記第（１）式の演算は、アンドゲートANj2,A
Nj3,オアゲートORjおよびノアゲートNORjにより行なわ
れるが、ここではさらにそれを反転して出力して拡張デ
ータｊを生成している。以下詳細を説明する。 アンドゲートANj2の３つの反転入力端子はそれぞれ参
照パターンデータPPMのビットデータa,bおよびｄの入力
ラインに,2つの各非反転入力端子はそれぞれ参照パター
ンデータPPMのビットデータｃおよび の入力ラインに接続されている。アンドゲートANj3の３
つの反転入力端子はそれぞれ参照パターンデータPPMの
ビットデータa,bおよびｄの入力ラインに,2つの非反転
入力端子はそれぞれ参照パターンデータPPMのビットデ
ータ およびｇの入力ラインに接続されている。これらアンド
ゲートANj2およびANj3の出力端子はそれぞれオアゲート
ORjの２つの非反転入力端子のそれぞれに接続されてい
る。オアゲートORjの出力端子はノアゲートNORjの非反
転入力端子，優先回路PRIのアンドゲートAN1,AN2および
AN3の反転入力端子に接続されている。ノアゲートNORj
の反転入力端子には、参照パターンデータPPMのビット
データ の入力ラインが接続されている。つまり、アンドゲート
ANj2で前記第（１）式第２項の演算を行ない；アンドゲ
ートANj3で前記第（１）式の第３項の演算を行ない；オ
アゲートORjおよびノアゲートNORjにおいて前記第
（１）式の第１項（ビットデータ の否定），第２項および第３項の論理和を求め、前記第
（１）式の演算を行なった後、反転して出力し、拡張デ
ータｊを生成している。なお、優先回路PRIは拡張デー
タｊの生成に直接関係しない。 前記第（２）式の演算は、アンドゲートANk2,ANk3,オ
アゲートORkおよびノアゲートNORkにより行なわれる
が、途中に優先回路PRIのアンドゲートAN1が介挿されて
いる。また、ここでは反転して出力することにより拡張
データｋを直接生成している。以下詳細を説明する。ア
ンドゲートANk2の３つの反転入力端子はそれぞれ参照パ
ターンデータPPMのビットデータb,cおよびｆの入力ライ
ンに,2つの各非反転入力端子はそれぞれ参照パターンデ
ータPPMのビットデータａおよび の入力ラインに接続されている。アンドゲートANk3の３
つの反転入力端子はそれぞれ参照パターンデータPPMの
ビットデータb,cおよびｆの入力ラインに,2つの非反転
入力端子はそれぞれ参照パターンデータPPMのビットデ
ータ およびｉの入力ラインに接続されている。これらアンド
ゲートANk2およびANk3の出力端子はそれぞれオアゲート
ORkの２つの非反転入力端子のそれぞれに接続されてい
る。オアゲートORkの出力端子は優先回路PRIのアンドゲ
ートAN1の非反転入力端子，およびアンドゲートAN2,AN3
の反転入力端子に接続されている。アンドゲートAN1の
出力端子はノアゲートNORkの非反転入力端子に接続され
ている。ノアゲートNORkの反転入力端子には、参照パタ
ーンデータPRMのビッドデータ の入力ラインが接続されている。つまり、ここで優先回
路PRIのアンドゲートAN1をスルーと考えれば（AN1を無
視して考えると）、アンドゲートANk2を前記第（２）式
第２項の演算を行ない；アンドゲートANk3で前記第
（２）式の第３項の演算を行ない；オアゲートORkおよ
びノアゲートNORkにおいて前記第（２）式の第１項（ビ
ットデータ の否定），第２項および第３項の論理和を求め、前記第
（２）式の演算を行なった後、反転して出力し、拡張デ
ータｋを生成している。 ところで、優先回路PRIのアンドゲートAN1の反転入力
端子には前述のようにオアゲートORjの出力端子が接続
されている。したがって、オアゲートORj出力が“1"と
なるとき、アンドゲートAN1の出力が“0"に強制され
る。すなわち、ビットデータ が“1"のときは（注目画素が黒画素のときは）、前記
（１）式を第（２）式より優先し、これらの式が同時に
成立しないようにしている。 前記第（３）式の演算は、アンドゲートANm2,ANm3,オ
アゲートORmおよびノアゲートNORmにより行なれるが、
途中に優先回路PRIのアンドゲートAN2が介挿されてい
る。また、ここでは反転して出力することにより拡張デ
ータｍを直接生成している。以下詳細を説明する。アン
ドゲートANm2の３つの反転入力端子はそれぞれ参照パタ
ーンデータPPMのビットデータd,gおよびｈの入力ライン
に,2つの各非反転入力端子はそれぞれ参照パターンデー
タPPMのビットデータ およびｉの入力ラインに接続されている。アンドゲート
ANm3の３つの反転入力端子はそれぞれ参照パターンデー
タPPMのビットデータd,gおよびｈの入力ラインに,2つの
非反転入力端子はそれぞれ参照パターンデータPPMのビ
ットデータａおよび の入力ラインに接続されている。これらアンドゲートAN
m2およびANm3の出力端子はそれぞれオアゲートORmの２
つの非反転入力端子のそれぞれに接続されている。オア
ゲートORmの出力端子は優先回路PRIのアンドゲートAN2
の非反転入力端子，およびアンドゲートAN3の反転入力
端子に接続されている。アンドゲートAN2の出力端子は
ノアゲートNORmの非反転入力端子に接続されている。ノ
アゲートNORmの反転入力端子には、参照パターンデータ
PPMのビットデータ の入力ラインが接続されている。つまり、ここで優先回
路PRIのアンドゲートAN2をスルーと考えれば（AN2を無
視して考えると）、アンドゲートANm2で前記第（３）式
第２項の演算を行ない；アンドゲートANm3で前記（３）
式の第３項の演算を行ない；オアゲートORmおよびノア
ゲートNORmにおいて前記第（３）式の第１項（ビットデ
ータ の否定），第２項および第３項の論理輪を求め、前記第
（３）式の演算を行なった後、反転して出力し、拡張デ
ータｍを生成している。 ところで、優先回路PRIのアンドゲートAN2の２つの反
転入力端子には前述のようにオアゲートORjおよびORkの
出力端子がそれぞれ接続されている。したがって、オア
ゲートORj出力またはORk出力が“1"となるとき、アンド
ゲートAN2の出力が“0"に強制される。すなわち、ビッ
トデータ が“1"のときは（注目画素が黒画素のときは）、前記第
（１）式および第（２）式を第（３）式より優先し、こ
れらの式が同時に成立しないようにしている。 前記第（４）式の演算は、アンドゲートANn2,ANn3,オ
アゲートORnおよびノアゲートNORnにより行なわれる
が、途中に優先回路PRIのアンドゲートAN3が介挿されて
いる。また、ここでは反転して出力することにより拡張
データｎを直接生成している。以下詳細を説明する。ア
ンドゲートANn2の３つの反転入力端子はそれぞれ参照パ
ターンデータPPMのビットデータf,hおよびｉの入力ライ
ンに,2つの各非反転入力端子はそれぞれ参照パターンデ
ータPPMのビットデータ およびｇの入力ラインに接続されている。アンドゲート
ANn3の３つの反転入力端子はそれぞれ参照パターンデー
タPPMのビットデータf,hおよびｉの入力ラインに,2つの
非反転入力端子はそれぞれ参照パターンデータPPMのビ
ットデータｃおよび の入力ラインに接続されている。これらアンドゲートAN
n2およびANn3の出力端子はそれぞれオアゲートORnの２
つの非反転入力端子のそれぞれに接続されている。オア
ゲートORnの出力端子は優先回路PRIのアンドゲートAN3
の非反転入力端子に接続され、アンドゲートAN3の出力
端子はノアゲートNORnの非反転入力端子に接続されてい
る。ノアゲートNORnの反転入力端子には、参照パターン
データPPMのビットデータ の入力ラインが接続されている。つまり、ここで優先回
路PRIのアンドゲートAN3をスルーと考えれば（AN3を無
視して考えると）、アンドゲートANn2で前記第（４）式
第２項の演算を行ない；アンドゲートANn3で前記第
（４）式の第３項の演算を行ない；オアゲートORnおよ
びノアゲートNORnにおいて前記第（４）式の第１項（ビ
ットデータ の否定），第２項および第３項の論理和を求め、前記第
（４）式の演算を行なった後、反転して出力し、拡張デ
ータｎを生成している。 ところで、優先回路PRIのアンドゲートAN3の３つの反
転入力端子には前述のようにオアゲートORj,ORkおよびO
Rmの出力端子がそれぞれ接続されている。したがって、
オアゲートORj,ORkまたはORm出力が“1"となるとき、ア
ンドゲートAN3の出力が“0"に強制される。すなわち、
ビットデータ が“1"のときは（注目画素が黒画素のときは）、前記第
（１）式，第（２）式および第（３）式を第（４）式よ
り優先し、これらの式が同時に成立しないようにしてい
る。 ここで、優先回路PRIの作用をまとめると、ビットデ
ータ が“1"のとき（注目画素が黒画素のときは）、前記
（１）式，（２）式，第（３）式および第（４）式の順
に優先順位を設定する。これは、例えば疑似中間調処理
された画像パターン等には単独で存在する黒画素があ
り、この場合前述の第（１）式，第（２）式，第（３）
式および第（４）式が同時に成立してその黒画素が消去
されてしまう。このようなことを防止するために、前記
第（１）式，（２）式，第（３）式および第（４）式の
うち２つの以上の式が同時に成立することを禁止してい
る。なお、文字等の画像パターンにおいて孤立画素（ノ
イズ）を消去するためには、この優先回路PRIを削除す
れば良い。 情報分布パターン検出回路６の出力、つまり拡張デー
タj,k,m,nは、４ビットのパラレルデータとなるが、ビ
ットデータｊは４ビットS/Pレジスタ（シリアルイン／
パラレルアウトシフトレジス）７および８ビットS/Pレ
ジスタ11へ，ビットデータｋは４ビットS/Pレジスタ８
へ，ビットデータｍは４ビットS/Pレジスタ９および８
ビットS/Pレジスタ12へ，ビットデータｎは４ビットS/P
レジスタ10へ，それぞれ与えられる。S/Pレジスタ7,8,
9,10,11,および12は、それぞれ同一のシフトパルスによ
りシフト付勢され、拡張データj,k,m,nのパラレル出力
ごとに左に１ビットシフトされる。 S/Pレジスタ７および８のパラレル出力端は、レジス
タ７の第１ビット（格納されるビットデータをj1とす
る：以下は同義），レジスタ８の第１ビット（k1），レ
ジスタ７の第２ビット（j2），レジスタ７の第２ビット
（k2），・・・・，というように交互に８ビットのラッ
チ13に接続されており、これにおいて拡張データの上側
ラインのデータを合成している。 S/Pレジスタ９および10のパラレル出力端も同時に、
レジスタ９の第１ビット（格納されるビットデータをm1
とする：以下は同義），レジスタ10の第１ビット
（n1），レジスタ９の第２ビット（m2），レジスタ10の
第２ビット（n2），・・・・，というように交互に８ビ
ットのラッチ14に接続されており、これにおいて拡張デ
ータの下側ラインのデータを合成している。 ラッチ13および14は、S/Pレジスタ7,8,9および10が、
４ビット分（注目画素４個分）の処理で得られた、拡張
データ（j1〜j4,k1〜k4,m1〜m4,n1〜n4）を入力するご
とにラッチ付勢され、合成した拡張データ（注目画素４
個×４画素:16ビット）の上側ラインのデータ（13の内
容）および下側ラインのデータ（14の内容）をマルチプ
レクサ16に出力する。 S/Pレジスタ11および12は、８ビット分（注目画素８
個分）の処理で得られた、拡張データ（j1〜j8,m1〜
m8）を入力するごとに、上側ラインのデータ（11の内
容）および下側ラインのデータ（12の内容）をパラレル
データとしてマルチプレクサ16に出力する。 マルチプレクサ16は、CPU18の指示に応じて、オリジ
ナルモードではデータセレクタ15からの画像パターン原
データODPのオリジナルラインのデータを選択し，横倍
角モードではラッチ13からの拡張データの上側ラインの
データを選択し，縦倍角モードではS/Pレジスタ11およ
び12のパラレルデータを選択し，全倍角モードではラッ
チ13および14からの拡張データの上側および下側ライン
のデータを選択する。 出力バッファメモリ400は４つの24×24ビットのバッ
ファメモリI,II,III,IV（領域）からなり、オリジナル
モードでは付勢されないが、横倍角モードではマルチプ
レクサ16により選択されたラッチ13からの拡張データの
上側ラインのデータを逐次バッファＩおよびIIに格納し
て横倍角の画像パターン拡張データを作成し，縦倍角モ
ードではマルチプレクサ16により選択されたS/Pレジス
タ11からのパラレルデータを奇数番ラインに、およびS/
Pレジスタ12からのパラレルデータを偶数番ラインに、
というようにバッファＩおよびIIIに格納し縦倍角の画
像パターン拡張データを作成し，全倍角モードではマル
チプレクサ16により選択されたラッチ13からの拡張デー
タの上側ラインのデータを奇数番ラインに、およびラッ
チ14からの拡張データの下側ラインのデータを偶数番ラ
インに、というようにバッファI,II,III,およびIVに格
納して全倍角の画像パターン拡張データを作成する。つ
まり、出力バッファメモリ400において拡張データj,k,
m,nを２次元的に整理し、画像パターン拡張データを作
成している。なお以下においては、説明の便宜上、バッ
ファメモリ400の書き込み領域は、第1j図に示したODPと
同様にライン番号と書き込みバイトアドレスにより１バ
イトごとに指定されるものとする。 読出し書込み制御回路500のCPU18は、以上の概略説明
の如くに各部を制御し、指定キャラクタ対応の画像パタ
ーン原データODPから画像パターン拡張データを作成し
ている。なお、システムコントローラ19はCPU18の、読
み出し命令，データセレクト命令，書き込み命令，シフ
ト命令等を構成各部に転送するデコーダであり、信号ラ
インの図示を省略している。パルス発生器20はシフトパ
ルスを発生し、システムコントローラ19を介したCPUの
シフト命令に応じて上記の各レジスタに断続的にシフト
パルスを印加するが、この信号ラインの図示も省略して
いる。 カウンタ１（21）はシフトレジスタ3,4および５に印
加するシフトパルスをカウントする24進のカウンタであ
り，カウンタ２（22）はS/Pレジスタ7,8,9,10,11,およ
び12に印加するシフトパルスをカウントする８進のカウ
ンタである。なお、カウンタ２は、４カウントごとの信
号に出力をできるようになっており、４進のカウンタを
兼ねている。 以下、第1c図，第1d図，第1e図および第1f図に示すフ
ローチャートを参照してCPU18の実行する制御の詳細を
説明する。なお、以下の説明は、入力装置よりのキャラ
クタ指定があった後に実行されるサブルーチンとなって
いる。 S1（第１ステップ，フローチャートではＳを省略して
いる：以下同じ）で、シフトレジスタ3,4,5,出力バッフ
ァメモリ400およびカウンタ21,22をクリア（オール０）
し、S2において、指定キャラクタに対応するキャラクタ
アドレスを画像パターン発生器100にセットする。 S3ではモード判定を行ない、オリジナルモードであれ
ば、S4で通常のとおり画像パターン原データODPを読み
出し、出力装置側へ転送する。 S5では、前述のラインアドレスに対応するパラメータ
Ｉを１に，出力バッファメモリに対する書き込み回数に
対応するパラメータｋを０に，および書き込みライン数
（出力バッファメモリ400の書き込みライン番号）に対
応するパラメータＬを１にそれぞれセットする。 S6で読み出しするライン（指定ライン）のバイト番号
を示すパラメータθを１にセットし、S7では画像パター
ン発生器100およびデータセレクタ15に所定の指示を発
して画像パターン原データODPの第11バイトをS/Pレジス
タ２の21に格納する。その後、S8からS9に進み、θを１
アップしてS7に戻ってODPの第12バイトを22に格納し、
同じループでODPの第13バイトを23に格納する。 P/Sレジスタ２への第１ラインの書き込みを終了する
と、S10からS11へ進み、S11で、P/Sレジスタ２およびシ
フトレジスタ3,4,5を同期シフト付勢し、カウンタ21で
カウントしながらS11−S12−S11,・・・・・・，−S12
なるループで、P/Sレジスタに書き込んだODPの第１ライ
ンのラインデータをシフトレジスタ５に転送する。これ
において、P/Sレジスタ２に書き込んだODPの第１ライン
のラインデータは24ビットであり、上記同期シフトは25
ビット分行なっているので、シフトレジスタ５の、第１
ビットから第24ビットまでにはODPの第１ラインのライ
ンデータが格納され、第25ビットにはダミーデータ（0:
つまり白画素）が格納される。 S13で上記P/Sレジスタ２およびシフトレジスタ3,4,5
の同期シフトを停止し、S14でパラメータＩを１インク
リメントしてS15からS6に戻る。 S7−S8−S9−，・・・・，−S8なるループで、上記同
様にP/Sレジスタ２へ第２ラインを書き込む。 今度は、Ｉ＝２であるので、S10−S16と進み、S17で
カウンタ21をクリアする。 S18では、P/Sレジスタ２およびシフトレジスタ3,4,5
を同期シフト付勢し、カウンタ21でカウントしながらS1
8−S19−S18,・・・・・・，−S19なるループで、P/Sレ
ジスタ２に書き込んだODPの第２ラインのラインデータ
をシフトレジスタ５に転送し、すでにシフトレジスタ５
に格納している第１ラインのラインデータをシフトレジ
スタ４に転送する。 S19から上記ループを抜けるとカウンタ21の値は24に
なっており、S20でカウンタ22をクリアする。この時点
では、シフトレジスタ３の全ビットおよびシフトレジス
タ４の第１ビットには初期化当初（S1）のダミーデータ
（0:つまり白画素）が格納され、シフトレジスタ４の第
２ビットから第25ビットまでにはODPの第１ラインのラ
インデータが格納され、シフトレジスタ５の第１ビット
には第１ラインのダミデータ（０）が、およびシフトレ
ジスタ５の第２ビットから第25ビットまでにはODPの第
２ラインのラインデータが格納されている。つまり、第
1k図に示したように、参照パターンデータPPMのビット
データa,b,c,dおよびｇがダミーデータ（０）となり、
ビットデータ （注目画素対応のビットデータ：以下注目データ）がOD
Pのビットデータ11（第1i図参照：以下同じ），ビット
データｆがODPのビットデータ12,ビットデータｈがODP
のビットデータ21,ビットデータｉがODPのビットデータ
22となっている。これは、ODPの左上角のビットデータ1
1に注目すると、情報のない部分があり、参照パターン
データPPMが完成されないので、ダミーデータ（0:つま
り背景部の白画素）によりそれを補っている（この意味
から以下の説明におけるダミーデータは０とする）。 S21では、S/Pレジスタ7,8,9,10,11,12を１ビット分だ
け同期シフト付勢し、カウンタ22を１カウントアップす
る。 すなわち、前述のように情報分布パターン検出回路６
が第1k図に示す如くにビットデータ11に注目した参照パ
ターンデータPPMの各ビットデータで演算した、拡張デ
ータの各ビットデータj,k,m,nを、S/Pレジスタ７＆11,
8,9＆12および10にそれぞれ取り込む。この後S22で、前
述と同様にP/Sレジスタ２およびシフトレジスタ3,4,5を
同期シフト付勢して、シフトレジスタ3,4,5に格納され
ている全データを１ビットシフトするとともに（つま
り、ビットデータ12が注目データとなる）、シフトレジ
スタ５の第25ビットにダミーデータを取り込み、カウン
タ21を１カウントアップする。 S23で上記P/Sレジスタ2,シフトレジスタ3,4,5およ
び、S/Pレジスタ7,8,9,10,11,12の同期シフトを停止
し、S14でパラメータＩを１インクリメントしてS15から
S6に戻る。 S7−S8−S9−，・・・・,S8なるループで、上記同様
にP/Sレジスタ２へODPの第３ラインデータを書き込む。 今度は、Ｉ＝３であるので、S16から第1d図のS24に進
み、ここで出力バッファメモリ400の書き込みバイトア
ドレスφの値を先頭アドレスを示す値１にセットした
後、S25でカウンタ21をクリアする。 この時点では、S22でのシフトによりODPの第１ライン
第２ビット、つまりビットデータ12に注目しているの
で、S26では、S21と同様にして情報分布パターン検出回
路６が演算したビットデータ12の拡張データの各ビット
データj,k,m,nを、S/Pレジスタ７＆11,8,9＆12および10
にそれぞれ取り込み、カウンタ22を１アップする。なお
この場合、参照パターンデータPPMの上側のビットデー
タa,bおよびｃはダミーデータとなる。 この後、S27において、P/Sレジスタ２およびシフトレ
ジスタ3,4,5を同期シフト付勢して、シフトレジスタ3,
4,5に格納されている全データを１ビットシフトすると
ともに（つまり、ビットデータ13が注目データとな
る）、P/Sレジスタ２に書き込んだODPの第３ラインデー
タのビットデータ31（第１ビットのデータ：第1i図参
照）をシフトレジスタ５の第25ビットに取り込む。 まず全倍角モードおよび横倍角モードの場合を説明す
る。 S28,S29と進み、この時点でカウンタ22は２をカウン
トしているので、そのままS41に進むが、カウンタ21の
カウント値が１であるため、再びS26に戻る。 今度は、ビットデータ13に注目した拡張データを取り
込み（上記S26の説明に同じ）、カウンタ22を１カウン
トアップ（２→３）した後、ODPのラインデータを１ビ
ットシフトし（上記S27の説明に同じ：ただし、ビット
データ14が注目データとなる）、カウンタ21を１カウン
トアップ（１→２）する。 同じループでもう一度S26に来ると、今度は、ビット
データ14に注目した拡張データを取り込み（上記S26の
説明に同じ）、カウンタ22を１カウントアップ（３→
４）する。この時点で、S/Pレジスタ7,8,9およ10には、
ODPのビットデータ11〜14を拡張したビットデータj,k,
m,nがそれぞれ格納されている。この後、S27でODPのラ
インデータを１ビットシフトし（上記S27の説明に同
じ：ただし、ビットデータ15が注目データとなる）、カ
ウンタ21を１カウントアップ（２→３）する。 ここで、カウンタ22の値が４（レジスタ７〜10が各ビ
ットを格納）となったので、S29からS30に進み、ラッチ
13および14をラッチ付勢する。 S/Pレジスタ７および８とラッチ13の接続,S/Pレジス
タ９および10とラッチ14の接続については前述したとお
りであるので、このラッチ付勢により、ラッチ13からは
ODPのビットデータ11〜14を拡張した、上側ラインの８
ビット（１バイト）のパラレルデータ，ラッチ14からは
ODPのビットデータ11〜14を拡張した、下側ラインの８
ビット（１バイト）のパラレルデータが，それぞれマル
チプレクサ16に転送される。 全倍角モードであればS31からS32に分岐し、これにお
いて、ラッチ13からの上側ラインの８ビットのパラレル
データを、出力バッファメモリ400の第１ライン〔第（2
L−１）ライン〕の先頭第１バイトに書き込み，ラッチ1
4からの下側の８ビットのパラレルデータを、出力バッ
ファメモリ400の第２ライン（第2Lライン）の先頭第１
バイトに書き込み、書込みバイトアドレスφを１インク
リメント（１→２）する。 また、横倍角モードであればS33において、ラッチ13
からの上側の８ビットのパラレルデータを、出力バッフ
ァメモリ400の第１ライン（第Ｌライン）の先頭に書き
込み，書き込みバイトアドレスφを１インクリメント
（１→２）する。 S34では、出力バッファメモリ400に対する書き込み回
数を示すパラメータＫを１アップするが、その値は６で
はないので（１）、S36でカウンタ22をクリアしてS26に
戻る。 以上のように、S26−S27−S28−S29−S41−S26−，・
・・・・・・・，なるループ，および、カウンタ22の値
が４となるときの、・・・−S29−S30−S21−S32（また
はS33）−S34−S35−S36−S26−，・・・・，なるルー
プで、逐次ビットデータ15,16,・・・・に注目して変換
し、注目データ４ビット分（注目画素４個分）の拡張処
理終了ごとにその拡張データ（全倍角モードでは第１ラ
イン８ビットおよび第２ライン８ビット，横倍角モード
では第１ライン８ビット）を出力バッファレジスタ400
に書き込む繰り返しを行なう。この間の説明は上記と同
一（ただし、カウンタ21およびＫの値が異なる）である
ので、Ｋ＝５（ODP第１ライン第20ビットまでの拡張処
理および書き込み終了）となった後について以下説明す
る。 Ｋ＝５となって、S36からS26に戻ると、カウンタ21の
値は19,カウンタ22の値は０となっており、注目データ
は121になっている。またこのときのバイトアドレスφ
は６である。 S26では、前述同様にビットデータ121に注目した拡張
データを取り込み（上記S26の説明に同じ）、カウンタ2
2を１カウントアップ（０→１）した後、S27でODPのラ
インデータを１ビットシフトし（上記S27の説明に同
じ：ただしビットデータ122が注目データとなる）、カ
ウンタ21を１カウントアップ（19→20）する。 S29およびS41を経てS26に戻り、ビットデータ122に注
目してその拡張データを取り込み（上記S26の説明に同
じ）、カウンタ22を１カウントアップ（１→２）した
後、S27でODPのラインデータを１ビットシフトし（上記
S27の説明に同じ：ただしビットデータ123が注目データ
となる）、カウンタ21を１カウントアップ（20→21）す
る。 同様に26に戻り、ビットデータ123に注目してその拡
張データを取り込み（上記S26の説明に同じ）、カウン
タ22を１カウントアップ（２→３）した後、S27でODPの
ラインデータを１ビットシフトし（上記S27の説明に同
じ：ただしビットデータ124が注目データとなる）、カ
ウンタ21を１カウントアップ（21→22）する。 再度S26に戻ると、今度はODPの右上角のビットデータ
124に注目することになるので、第1l図に示すように、
情報のない部分を初期化時（S1）のダミーデータ（PPM
のa,b,c），第１ライン第25ビットのダミーデータ（PPM
のｆ）および第２ライン第25ビットのダミーデータ（PP
Mのｉ）により補って拡張し、この拡張データをS/Pレジ
スタ7,8,9,10,11および12に取り込み（上記S26の説明に
同じ）、カウンタ22を１カウントアップ（３→４）す
る。S27でODPとラインデータを１ビットシフトし（上記
S27の説明に同じ：ただし、第１ライン第25ビットのダ
ミーデータが注目データとなる）、カウンタ21を１カウ
ントアップ（22→23）する。 このとき、カウンタ22の値が４となるので、S29からS
30に進み、ラッチ13および14をラッチ付勢する。 S32（全倍角モードの場合）またはS33（横倍角モード
の場合）における出力バッファメモリ400に対する書き
込みについては前述と同様で、全倍角モードでは出力バ
ッファメモリの第１ラインおよび第２ラインの最後尾第
６バイトに、横倍角モードでは第１ラインの最後尾第６
バイトに、それぞれODPの121〜124の拡張データを書き
込み、これにより、ODPの第１ラインデータの拡張デー
タが完成する。 S34でＫの値を１アップすると、Ｋ＝６（ODP第１ライ
ンの拡張データ書き込み済）となるので、S37に進む。
このとき、注目データが、第１ライン第25ビットのダミ
ーデータになっているので、P/Sレジスタ２およびシフ
トレジスタ3,4,5を１ビット同期付勢して、シフトレジ
スタ3,4,5に格納されている全データを１ビットシフト
するとともに（つまり、ビットデータ21が注目データと
なる）、P/Sレジスタ２に書き込んだODPの第３ラインデ
ータのビットデータ324をシフトレジスタ５の第25ビッ
トに取り込む。このとき、カウンタ21を１カウントアッ
プ（23→24）する。 S38ではパラメータＫの値を０にセットする。 S39ではパラメータＬの値を１アップ（１→２）し、S
40からS41に進み、カウンタ21の値が24になっているの
で、第1c図のS20に進み、ここでカウンタ22をクリアす
る。 このとき、注目データはODPのビットデータ21（第２
ライン第１ビット）となるが、ビットデータ21はODPの
左端であるため、第1m図に示すように、PPMのａには初
期化当初（S1）のタミーデータが、ｄおよびｇにはそれ
ぞれ第１ラインおよび第２ラインのダミーデータが与え
られている。情報分布パターン検出回路６は、このODP
のビットデータ21に注目する参照パターンデータPPMに
よる演算を行なって、その拡張データの各ビットデータ
j,k,m,nを出力しているので、前述と同様にS21では、S/
Pレジスタ7,8,9,10,11,12を１ビット分だけ同期シフト
付勢してそれらのデータを取り込む。 この後、S22で前述と同様にP/Sレジスタ２およびシフ
トレジスタ3,4,5を同期シフト付勢して、シフトレジス
タ3,4,5に格納されている全データを１ビットシフトす
るとともに（つまり、ビットデータ22が注目データとな
る）、ダミーデータをシフトレジスタ５の第25ビットに
取り込む。 S23で上記P/Sレジスタ2,シフトレジスタ3,4,5およ
び、S/Pレジスタ7,8,9,10,11,12の同期シフトを停止
し、S14でパラメータＩを１インクリメントしてS15から
S6に戻る。 S7−S8−S9−，・・・・，−S8なるループで、上記同
様にP/Sレジスタ２へODPの第４ラインデータを書き込
む。 今度は、Ｉ＝４となって、S16から第1d図のS24に進
む。 以下は、上記のODPの第１ラインデータにおける説明
に同一となるので省略するが、ODPの右端のデータ
（224,324,424,・・・・・・，）が注目画素となる場合
は、第1n図に示すように、PPMのc,f,dに各ラインのダミ
ーデータが与えられ、左端のデータ（31,41,51,・・・
・，）が注目画素となる場合は、第1m図に示すように、
PPMのa,d,gに各ラインのダミーデータが与えられる。 次に、以上の処理で、S14においてパラメータＩの値
が25（レジスタ５へのODP転送終了）になる場合につい
て説明する。 この時点では、パラメータＬの値は23であり、ODPの2
32が注目データとなって、シフトレジスタ３の第１ビッ
トから第24ビットに第22ラインデータ、第25ビットにダ
ミーデータ，シフトレジスタ４の第１ビットから第24ビ
ットに第23ラインデータ、第25ビットにダミーデータ，
シフトレジスタ５の第１ビットから第24ビットに第24ラ
インデータ、第25ビットにダミーデータが格納されてい
る。 つまり、ODPは24ラインまでであるので、これ以降
は、S15からS6に戻らずに、直接第1d図のS24に進む。し
たがって、以降のS27におけるP/Sレジスタ２およびシフ
トレジスタ3,4,5の同期シフトにおいては、シフトレジ
スタ５に逐次ダミーデータ（0:つまり白画素）が書き込
まれることになる。 前述と同様に、第1d図に示すフローをループ状に繰り
返した後、S41から抜けると、Ｌの値は25であり、注目
データはODPのビットデータ241となっている。この場
合、241はODPの左下角（第1i図参照）のデータである
が、情報分布パターン検出回路６では、上記のダミーデ
ータの書き込みにより第1p図に示す如きPPMになってお
り、このPPMに基づいて注目データ241が拡張処理され
る。 前記同様に、S20−S21−S22−S23−S14−S15−S24−S
25と進み、上記同様にS26以下の処理をループ状に繰り
返す。この場合、ビットデータ2424が注目画素になる
と、2424はODPの右下角（第1i図参照）のデータである
が、上記ダミーデータにより第1q図に示す如きPPMにな
っているので、このPPMに基づいて注目データ2424が拡
張処理される。 このループ処理において、S32の全倍角モードにおけ
る、出力バッファメモリの第43ラインおよび第44ライン
のそれぞれの最後尾バイトに対する、ODPの2421〜2424
の拡張データの書き込み、あるいは、S33の横倍角モー
ドにおける、出力バッファメモリの第24ラインに対す
る、ODPの2421〜2424の拡張データの書き込み、を終了
すると、S34においてパラメータＫの値は６（ODP第24ラ
インの拡張データ書き込み終了）になるので、S35−S37
−S38と進む。次のS39においてパラメータＬの値を１ア
ップすると、この値は25（ODPの全ラインの拡張処理終
了:1画像パターン拡張データ作成終了）になり、S40が
第1f図のS42に進む。 S42でモードを判定する。 全倍角モードであれば、出力バッファメモリ400のす
べての領域（I,II,III,IV）に指定された１キャラクタ
分の画像パターン拡張データが格納されているので、S4
3でこれを図示しない出力装置に転送し、横倍角モード
であれば、出力バッファメモリ400の領域ＩおよびIIに
指定された１キャラクタ分の画像パターン拡張データが
格納されているので、S44でこれを図示しない出力装置
に転送し、処理を終了する（メインルーチンに復帰す
る）。 次に、縦倍角モードの処理について説明する。縦倍角
モードは、上記の全倍角モードの処理に類似であるが、
横方向の拡張がないので、S/Pレジスタ11および12が一
杯になるために８ビット分（注目画素８個分：レジスタ
11,12の容量分）の拡張データが必要である。そこで、S
50でカウンタ22が８（レジスタ11,12が８ビット格納
済）となるごとに、S51において出力バッファレジスタ4
00の、第（2L−１）ラインおよび第2Lラインの、書き込
みバイトアドレスφで指定される１バイトの領域に対す
る書き込みを行なっている。 したがって、３回の書き込みによりODP1ライン分の書
き込みを終了するので、S53ではＫの値を３（拡張デー
タ１ライン＝８×３ビット）で見ている。 この外は、上記全倍角モードの場合に同一であり、S5
8でパラメータＬの値が25（ODPの全ラインの拡張処理終
了:1画像パターン拡張データ作成終了）になると、S60
に進み、このモードでは、出力バッファメモリ400の領
域ＩおよびIIIに指定された１キャラクタ分画像パター
ン拡張データが格納されるので、これを図示しない出力
装置に転送している。 第5c図は、前述の第5a図に示した文字「永」を量子化
した画像パターンの画像パターン原データから、第1a図
に示した本実施例の画像パターンデータ拡張装置により
縦横２倍に拡張した（全倍角モード処理）画像パターン
拡張データを作成し、それにより、第5a図と同じ大きさ
のドットで表わした拡張画像パターンである。これによ
れば、量子化ノイズがドットレベルに抑えられて改善さ
れ、かつ、縦線と横線の交点では不要ドットの発生によ
る画像の分解能の劣化はない。 また、前述した他の例、すなわち、第6a図および第7a
図に示した原画像パターンに対する、同様な全倍角モー
ド処理による拡張画像パターンを第6c図および第7c図に
示すが、いずれにおいても、画像の分解能を劣化するこ
となく、斜線の量子化ノイズが改善されているのがわか
る。 ところで、第1a図に示す拡張データ発生回路300の情
報分布パターン検出回路６は、EPL（Electrically Prog
rammable Logic）により構成することができる。第2a図
にそのロジックダイアグラムを示す。ここで使用してい
るのは、32本のインプットターム（INPUT TERMS）およ
び32本のプロダクトターム（PRODUCT TERMS）を持つEPL
10P8と呼ばれるプログラマブルなロジックアレイであ
る。第2a図に示したロジックダイアグラムの、アンドゲ
ートアレイ上のすべての交点、すなわち、プロダクトタ
ームとインプットタームとの交点には、EPROMセルのコ
ネクションがあり、これらの交点の接続により複雑な論
理回路が実現できるので広く利用されている。 以下、第2a図に示したロジックダイアグラムの見方に
ついて簡単に説明する。 まず、第2b図および第2c図を参照されたい。ロジック
ダイアグラム上では、アンドゲートが第2b図のように表
わされているが、この図のプロダクトタームとインプッ
トタームとの交点CROSは、第2c図に示す如きスイッチCO
NNを意味している。つまり、第2c図に示したスイッチCO
NNは、プロダクトタームとインプットタームの交点にあ
るEPROMのコネクションに相当する。 次に第2d図および第2e図を参照すると、記号「×」
は、ロジックダイアグラム上で、EPROMのコネクショの
接続、つまりスイッチの閉じた状態を示している。した
がって、第2d図の接続による真理値表は次の第２表のよ
うになる。 また、第2e図に示す接続による真理値表は次の第３表
のようになる。となる。 以上に基づいて、第2a図に示すロジックダイアグラム
を説明する。 第2a図を参照すると、このEPLには、アンドゲートア
レイに加えて、固定のオアゲートおよび、プログラマブ
ルなオアゲート、エクスクルーシブオアゲートおよびポ
ラリティを含むフィーチャー（FEATURE）セル（F1〜F
8）が備わっているが、本実施例では、フィーチャーセ
ルF1,F2,F3およびF4が４入力のノアゲートとして機能す
るように設定している。 各プロダクトタームと各インプットタームとの交点に
あるEPROMのコネクションは第2a図に示すとおり（×
印）に接続し、さらに、入力ピンP1には参照パターンデ
ータPPM（第1h図参照）のビットデータｂが、入力ピンP
2にはビットデータａが、入力ピンP3にはビットデータ
ｃが、入力ピンP4にはビットデータｄが、入力ピンP5に
はビットデータ が、入力ピンP6にはビットデータｆが、入力ピンP7には
ビットデータｇが、入力ピンP8にはビットデータｈが、
入力ピンP9にはビットデータｉが、それぞれ入力するよ
うに接続する（シフトレジスタ３〜５の第１〜第３ビッ
トと接続する）。 出力ピンP19に着目する。 プロダクトターム０は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（１）式第１項 （前述同様にアンダーラインは否定を示す：以下同じ）
を出力する。 プロダクトターム１は、ピンP2の反転入力に接続され
ているインプットターム1,ピンP1の反転入力に接続され
ているインプットターム3,ピンP3の非反転入力に接続さ
れているインプットターム4,ピンP4の反転入力に接続さ
れているインプットターム9,およびピンP5の非反転入力
に接続されているインプットターム12,と接続されてい
るので、このラインのアンドゲートは前述の第（１）式
第２項 を出力する。 プロダクトアーム２は、ピン２の反転入力に接続され
ているインプットターム1,ピン反転１の反転入力に接続
されているインプットターム3,ピンP4の反転入力に接続
されているインプットターム9,ピンP5の非反転入力に接
続されているインプットターム12,およびピンP7の非反
転入力に接続されているインプットターム20,と接続さ
れているので、このラインのアンドゲートは前述の第
（１）式第３項 を出力する。 フィーチャーセルF1はノアゲートとして機能するよう
に設定されているので、前述の第（１）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｊを出力する。 出力ピンP18に着目する。 プロダクトターム８は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（２）式第１項 を出力する。 プロダクタターム９は、ピンP2の非反転入力に接続さ
れているインプットターム0,ピンP1の反転入力に接続さ
れているインプットターム3,ピンP3の反転入力に接続さ
れているインプットターム5,ピンP5の非反転入力に接続
されているインプットターム12,およびピンP6の反転入
力に接続されているインプットターム17,と接続されて
いるので、このラインのアンドゲートは前述の第（２）
式第２項 を出力する。 プロダクトターム10は、ピンP1の反転入力に接続され
ているインプットターム3,ピンP3の反転入力に接続され
ているインプットターム5,ピンP5の非反転入力に接続さ
れているインプットターム12,ピンP6の反転入力に接続
されているインプットターム17,およびピンP9の非反転
入力に接続されているインプットターム28,と接続され
ているので、このラインのアンドゲートは前述の第
（２）式第３項 を出力する。 フィーチャーセルF2はノアゲートとして機能するよう
に設定されているので、前述の第（２）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｋを出力する。 出力ピンP17に着目する。 プロダクトターム16は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（３）式第１項 を出力する。 プロダクトターム17は、ピンP4の反転入力に接続され
ているインプットターム9,ピンP5の非反転入力に接続さ
れているインプットターム12,ピンP7の反転入力に接続
されているインプットターム21,ピンP8の反転入力に接
続されているインプットターム25,およびピンP9の非反
転入力に接続されているインプットターム28,と接続さ
れているので、このラインのアンドゲートは前述の第
（３）式第２項 を出力する。 プロダクトターム18は、ピンP2の非反転入力に接続さ
れているインプットターム0,ピンP4の反転入力に接続さ
れているインプットターム13,ピンP5の非反転入力に接
続されているインプットターム12,ピンP7の反転入力に
接続されているインプットターム21,およびピンP8の反
転入力に接続されているインプットターム25,と接続さ
れているので、このラインのアンドゲートは前述は第
（３）式第３項 を出力する。 フィーチャーセルF3はノアゲートとして機能するよう
に設定されているので、前述の第（３）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｍを出力する。 出力ピンP16に着目する。 プロダクトターム24は、ピンP5の反転入力に接続され
ているインプットターム13と接続されているので、この
ラインのアンドゲートは前述の第（４）式第１項 を出力する。 プロダクトターム25は、ピンP5の非反転入力に接続さ
れているインプットターム12,ピンP6の反転入力に接続
されているインプットターム17,ピンP7の非反転入力に
接続されているインプットターム20,ピンP8の反転入力
に接続されているインプットターム25,およびピンP9の
反転入力に接続されているインプットターム29,と接続
されているので、このラインのアンドゲートは前述の第
（４）式第２項 を出力する。 プロダクトターム26は、ピンP2の非反転入力に接続さ
れているインプットターム4,ピンP5の非反転入力に接続
されているインプットターム12,ピンP6の反転入力に接
続されているインプットターム17,ピンP8の反転入力に
接続されているインプットターム25,およびピンP9の反
転入力に接続されているインプットターム29,と接続さ
れているので、このラインのアンドゲートは前述の第
（４）式第３項 を出力する。 フィーチャーセルF4はノアゲートとして機能するよう
に設定されているので、前述の第（４）式第１項，第２
項および第３項の論理和を演算してそれを反転し、拡張
データｎを出力する。 したがって、第1b図に示す情報分布パターン検出回路
６に代えて第2a図に示すEPLを用いるときは、EPLの出力
ピンP19をS/Pレジスタ７および11（第1a図参照）に、出
力ピンP18をS/レジスタ８に、出力ピンP17をS/Pレジス
タ９および12に、出力ピンP16をS/Pレジスタ10に、それ
ぞれ接続すれば良い。 なお、第2a図に示したロジックダイアグラムによる情
報分布パターン検出回路は、第1b図に示した優先回路PR
Iは含まれていない。したがって、第6a図に示すような
斜45度あるいは斜135度の細線を量子化した原画像パタ
ーン（つまり、１画素単位で斜めに連続するパターン）
を全倍角モードで拡張処理すると、前述第1b図に示した
情報分布ターン検出回路（６）で処理した場合に比べ
て、やや異なる画像パターン拡張データが生成される。
この拡張データによる拡張画像パターンを第6d図に示し
たが、これにおいても斜線の量子化ノイズは改善されて
いる。 次に、本発明の別の実施例を説明する。第1a図におい
て、参照パターン切出し回路200,拡張データ発生回路30
0,出力バッファメモリ400および、読出し書込み制御回
路500を１つのマイクロコンピュータに書き換えること
ができる。つまり、第5d図に示すように、画像パターン
発生器30と出力装置32の間にマイクロコンピュータ31が
接続される構成となる。この場合の画像パターン発生器
30は前述と同様に、所定キャラクタ数分の、第1i図に示
す如き24×24ビットの画像パターン原データの記憶して
いるパターンメモリとする。以下、この場合のマイクロ
コンピュータ31が実行する処理の概略を説明するが、ま
ず、前提条件を明確にしておく。 第１に、この処理においては、黒画素を“0",白画素
を“1"で示している。つまり、出力装置32がCRTディス
プレイユニットである場合を対象としている。 第２に、この処理における画像パターン原データは、
画像パターン発生器30から指定キャラクタに対応して読
み出され、その第０ライン，第25ライン，第０列および
第25列ダミーデータを付加する処理、すなわち第1i図に
おいて画像パターン原データODPの周囲に１ビット分の
ダミーデータの縁を施す処理、を行なった後、マイクロ
コンピュータ31内のRAMに格納されているものとする。 第３に、上記RAMに格納された画像パターン原データ
の各ビットデータはＡ（ ， ）で示されるものとす
る。これについては、前述した第3c図を参照されたい。 第４に、以下は画像パターン原データを縦横２倍に拡
張した画像パターン拡張データを作成する処理（前述の
全倍角モードに対応する）について示し、出力装置に画
像パターン拡張データを転送する制御については特に示
さない。 第５に、作成した画像パターン拡張データはRAMに格
納する（前述の出力バッファメモリ400に対する書き込
みに相当）。 第６に、画像パターン拡張データの各ビットデータを
Ｂ（ ， ）で示すものとする。つまり、注目データＡ
（I,J）を変換した拡張データの、上左のビットデータ
（前述の拡張データｊ）はＢ（2I,2J）で，上右のビッ
トデータ（前述の拡張データｋ）はＢ（2I,2J＋１）
で，下左のビットデータ（前述の拡張データｍ）はＢ
（2I＋1,2J）で，下右のビットデータ（前述の拡張デー
タｎ）はＢ（2I＋1,2J＋１）で，それぞれ示される。 最初に、マイクロコンピュータ31が実行する処理のプ
ログラムリスト（Bacic言語）を次の第４表に示す。こ
れにおいて、第360ステップおよび第270ステップにおい
て、I2＝２＊Ｉ（２×Ｉの意味）,J2＝２＊Ｊとしてい
るので、RAM内の画像パターン拡張データ格納領域がア
ドレス（2,2）より開始し、出力する拡張画像パターン
が原画像パターンからずれてしまうように思われるが、
これは画像パターン拡張データ内における各ビットデー
タの相対的なアドレスを示しているのであり、このよう
な心配は無用である。しかしながら、もし見掛け上、画
像パターン原データの先頭読み出しアドレスと画像パタ
ーン拡張データの先頭書き込みアドレスと揃えたい場合
には、第360ステップおよび第370ステップにおいて、I2
＝２＊Ｉ−1,J2＝２＊Ｊ−１とすれば良い。 以下の説明を容易にするために、第12a図，および第1
2b図に、第４表のプログラムリストにおける処理をフロ
ーチャートにより示した。これら第12a図および第12b図
に示したフローチャートにおいて、処理に関係する参照
パターンデータの状態を破線引出し線により引き出して
一重の「□」により示し（AP1〜AP31:bが黒画素,wが白
画素，空白が任意画素，ハッチングが対象となる画
素）、拡張データの状態を同じく破線引出し線により引
き出して二重の「□」により示している（BP1〜BP5:bが
黒画素,wが白画素）。 なお、以下の説明では第12a図，第12b図および第12c
図を示すフローチャートのステップ番号を“Ｓ−−”で
示し（フローチャートではＳを省略している）、これに
対応する第４表に示したプログラムチャートのステップ
番号を必要に応じて“〔−−−〕”で示す。 まず第12a図に示すフローチャートを参照して説明す
る。 S101では注目データのラインアドレス（前述のライン
番号）を示すパラメータＩ（前述のＩに同じ）を１にセ
ットし、S102ではそのＩの値を吟味するが、この場合１
であるのでS103に進む。S103では拡張データのラインア
ドレス（前述の書き込みラインアドレスの相当）を示す
パラメータI2を、２倍したＩの値にセットする。 S104では注目データのビットアドレス（ODP左端から
のビット数：第1i図に示す添字に対応する）を示すパラ
メータＪを１にセットし、S105ではそのＪの値を吟味す
るが、この場合１であるのでS107に進む。S107では拡張
データのビットアドレスを示すパラメータJ2を、２倍し
たＪの値にセットする〔360,370〕。 S108において、注目データＡ（I,J）が白データ（つ
まり白画素対応のデータ“1":AP1）であると〔380〕、S
109に進み、拡張データの各ビットデータ、すなわちＢ
（I2,J2）,B（I2,J2＋１）,B（I2＋1,J2）およびＢ（I2
＋1,J2＋１）をすべて白データ（BP1）にセットする〔3
90〕。 S108において、注目データＡ（I,J）が黒データ（つ
まり黒画素対応のデータ“0":AP2）であると〔380〕、
まずS110で拡張データの各ビットデータ、すなわちＢ
（I2,J2）,B（I2,J2＋１）,B（I2＋1,J2）およびＢ（I2
＋1,J2＋１）をすべて黒データ（BP2）にセットする〔4
00〕。 S111ではビットデータＡ（Ｉ−1,J−１）,A（Ｉ−1,J
＋１）,A（Ｉ＋1,J−１）およびＡ（Ｉ＋1,J＋１）の積
をとり、その値を調べる〔410〕。つまり、AP3に示すよ
うに、注目画素の左上，右上，左下および右下の画素が
白画素であればこの注目画素は斜線パターンの一部を構
成するものとはならなりので、以下説明するステップを
ジャンプして第12b図に示すフローのS32に進む（S110で
４画素すべてを黒画素としてままになる）。 S112ではビットデータＡ（Ｉ−1,J−１）,A（Ｉ−1,
J）およびＡ（Ｉ−Ｊ−１）の和（AP4）をD1とし〔42
0〕;S113ではビットデータＡ（Ｉ−1,J）,A（Ｉ−1,J＋
１）およびＡ（I,J＋１）の和（AP5）をD2とし〔430〕;
S114ではビットデータＡ（I,J−１）,A（Ｉ＋1,J−１）
および,A（Ｉ＋1,J）の和（AP6）をD3とし〔440〕;S115
ではビットデータＡ（I,J＋１）,A（Ｉ＋1,J）およびＡ
（Ｉ＋1,J＋１）の和（AP7）をD4とする〔450〕。 次に、S116でD1の値を調べる。D1＝３は、AP8に示す
ように参照パターンデータの、注目画素の左上，真上お
よび左隣の画素が白画素であることを示すので、S117以
下に進み、このときビットデータＡ（Ｉ−1,J＋１）の
値が“0"であれば、AP9に示すように注目画素の右上の
画素は黒画素であるので、S119に進み；または、このと
きビットデータＡ（Ｉ＋1,J−１）の値が“0"であれ
ば、AP10に示すように注目画素の左下の画素は黒画素で
あるので、S118からS119に進む。S119ではBP3に示すよ
うな上左画素対応の拡張データ〔Ｂ（I1,J2）〕を“1:
白画素”にセットする〔460〕。 S120ではD2の値を調べる。D2＝３は、AP11に示すよう
に参照パターンデータの、注目画素の真上，右上および
右隣の画素が白画素であることを示すので、S121以下に
進み、このときビットデータＡ（Ｉ−1,J−１）の値が
“0"であれば、AP12に示すように注目画素の左上の画素
は黒画素であるので、S123に進み；または、このときビ
ットデータＡ（Ｉ＋1,J＋１）の値が“0"であれば、AP1
3に示すように注目画素の右下の画素は黒画素であるの
で、S122からS123に進む。S123ではBP4に示すように上
右画素対応の拡張データ〔Ｂ（I1,J2＋１）〕を“1:白
画素”にセットする〔470〕。 S124ではD3の値を調べる。D3＝３は、AP14に示すよう
に参照パターンデータの、注目画素の左隣，左下および
真下の画素が白画素であることを示すので、S125以下に
進み、このときビットデータＡ（Ｉ＋1,J＋１）の値が
“0"であれば、AP15に示すように注目画素の右下の画素
は黒画素であるので、S127に進み；または、このときビ
ットデータＡ（Ｉ−1,J−１）の値が“0"であれば、AP1
6に示すように注目画素の左上の画素は黒画素であるの
で、S126からS127に進む。S127ではBP5に示すように下
左画素対応の拡張データ〔Ｂ（I1−1,J2）〕を“1:白画
素”にセットする〔480〕。 S128ではD4の値を調べる。D4＝３は、AP17に示すよう
に参照パターンデータの、注目画素の右隣，真下および
右下の画素が白画素であることを示すので、S129以下に
進み、このときビットデータＡ（Ｉ＋1,J−１）の値が
“0"であれば、AP18に示すように注目画素の左下の画素
は黒画素であるので、S131に進み；または、このときビ
ットデータＡ（Ｉ−1,J＋１）の値が“0"であれば、AP1
9に示すように注目画素の右上の画素は黒画素であるの
で、S130からS131に進む。S131ではBP6に示すように下
右画素対応の拡張データ〔Ｂ（I1＋1,J2＋１）〕を“1:
白画素”人セットする〔490〕。 S132ではビットアドレスを示すパラメータJ1を１イン
クリメントし、S105に戻る〔500〕。 以上のS105−S107−，・・・・・・,S132−S105−・
・・，なるループ処理を繰り返し、第Ｉラインの全ビッ
トデータの拡張処理を終了するとパラメータＪの値は25
となるので、S105からS106に進み、ラインアドレスを示
すパラメータＩを１インクリメントして次のラインの変
換処理を始める。 このようにループ状に拡張処理を繰り返し、第24ライ
ン第24ビットまでの画像パターン原データの各ビットデ
ータの拡張処理を終了すると、パラメータＩの値は25と
なり、S102においてこの変換処理を終了する（画像パタ
ーン拡張データの作成を終了する）。以後、図示してい
ないが、作成した画像パターン拡張データを出力するル
ーチンに進む。 以上説明したマイクロコンピュータを拡張処理に用る
実施例においても、前述の第1b図に示した情報分布パタ
ーン検出回路６を使用した拡張処理と全く等しい効果が
得られる。 〔発明の効果〕 以上述べたとおり本発明によれば、注目画素と周囲画
素の情報が少くとも一画素は異なる場合、注目画素対応
のビットデータが画像成分あり（黒）のときは２×２画
素の拡張パターンの少なくとも１画素の拡張パターンの
画像対応ビットを画像成分なし（白）に設定し、注目画
素対応のビットデータが画像成分なし（白）のときは拡
張パターン画素対応ビットを全て画像成分なし（白）に
設定するので、注目１画素が拡張４画素全て画像成分あ
り（黒）となることはなく、細目の拡大パターンが得ら
れる。
【図面の簡単な説明】
第1a図は本発明の１実施例の画像パターンデータ拡張装
置の電気構成を示すブロック図、第1b図は第1a図に示す
装置の情報分布パターン検出回路６の詳細を示す論理回
路、第1c図，第1d図，第1e図および1f図は第1a図に示す
装置のマイクロプロセッサ18の概略動作を示すフローチ
ャート、第1g図は第1a図に示す装置のシフトレジスタ3,
4および５による参照パターンデータPPMの抽出原理を示
す平面図、第1h図は参照パターンデータPPMを示す平面
図、第1i図および第1j図は画像パターン原データODPを
示す平面図、第1k図，第1l図，第1m図，第1n図，第1p図
および第1q図はダミーデータで補った参照パターンデー
タPPMを示す平面図である。 第2a図は第1a図に示す装置の情報分布パターン検出回路
６をEPLにより構成する場合のロジックダイアグラム、
第2b図，第2c図，第2d図および第2e図は第2a図に示すロ
ジックダイアグラムの見方を説明するための平面図であ
る。 第3a図および第3b図は画像パターンデータ拡張装置の構
成概要を示すブロック図、第3c図は第3a図および第3b図
に示すブロック図の３×３レジスタの２次元的な構成を
示す平面図、第3d図は本発明の別の実施例における画像
パターンデータ拡張装置の構成概要を示すブロック図で
ある。 第4a図，第4b図，第4c図，第4d図および第4e図は、量子
化ノイズを説明するための平面図である。 第5a図は文字「永」の原画像パターンを、第5b図はその
単純２倍拡大像を、第5c図は第1a図に示した装置による
その拡大画像パターンをそれぞれ示す平面図である。 第6a図は水平・垂直・斜線の原画像パターンを、第6b図
はその単純２倍拡大像を、第6c図は第1a図に示した装置
によるこの拡大画像パターンを、第6d図は第1a図に示し
た装置の情報パターン検出回路６に第2a図に示すEPLを
使用した場合の第6a図の拡大画像パターンを、それぞれ
示す平面図である。 第7a図は記号「○」の原画像パターンを、第7b図はその
単純２倍拡大像を、第7c図は第1a図に示した装置による
その拡大画像パターンをそれぞれ示す平面図である。 第8a図，第8b図，第8c図，第8d図，第8e図，第8f図，第
9a図，第9b図，第9c図，第9d図，第9e図，第9f図，第10
a図，第10b図，第10c図，第10d図，第10e図，第10f図，
第11a図，第11b図，第11c図，第11d図，第11e図および
第11f図は本発明の考え方を説明するための平面図であ
る。 第12a図および第12b図は第3d図に示したマイクロコンピ
ュータ31の概略動作を示すフローチャートである。 100:画像パターン発生器（画像パターンデータメモリ手
段） 200:参照パターン切出し回路（画像パターンデータ読み
出し手段） 300:拡張データ発生回路（拡張データ発生手段） 400:出力バッファメモリ（拡張データメモリ手段） 500:読出し書込み制御回路（画像パターンデータ読み出
し手段） 2:パラレルイン／シリアルアウトレジスタ 3,4,5:シフトレジスタ 6:情報分布パターン検出回路 7,8,9,10,11,12:シリアルイン／パラレルアウトレジス
タ 13,14:ラッチ 15:データセレクタ 16:マルチプレクサ 18:マイクロプロセッサ 19:システムコントローラ 20:パルス発生器 21,22:カウンタ 30:画像パターン発生器（画像パターンデータメモリ手
段） 31:マイクロコンピュータ（画像パターンデータ読み出
し手段，拡張データ発生手段，拡張データメモリ手段） 32:出力装置
置の電気構成を示すブロック図、第1b図は第1a図に示す
装置の情報分布パターン検出回路６の詳細を示す論理回
路、第1c図，第1d図，第1e図および1f図は第1a図に示す
装置のマイクロプロセッサ18の概略動作を示すフローチ
ャート、第1g図は第1a図に示す装置のシフトレジスタ3,
4および５による参照パターンデータPPMの抽出原理を示
す平面図、第1h図は参照パターンデータPPMを示す平面
図、第1i図および第1j図は画像パターン原データODPを
示す平面図、第1k図，第1l図，第1m図，第1n図，第1p図
および第1q図はダミーデータで補った参照パターンデー
タPPMを示す平面図である。 第2a図は第1a図に示す装置の情報分布パターン検出回路
６をEPLにより構成する場合のロジックダイアグラム、
第2b図，第2c図，第2d図および第2e図は第2a図に示すロ
ジックダイアグラムの見方を説明するための平面図であ
る。 第3a図および第3b図は画像パターンデータ拡張装置の構
成概要を示すブロック図、第3c図は第3a図および第3b図
に示すブロック図の３×３レジスタの２次元的な構成を
示す平面図、第3d図は本発明の別の実施例における画像
パターンデータ拡張装置の構成概要を示すブロック図で
ある。 第4a図，第4b図，第4c図，第4d図および第4e図は、量子
化ノイズを説明するための平面図である。 第5a図は文字「永」の原画像パターンを、第5b図はその
単純２倍拡大像を、第5c図は第1a図に示した装置による
その拡大画像パターンをそれぞれ示す平面図である。 第6a図は水平・垂直・斜線の原画像パターンを、第6b図
はその単純２倍拡大像を、第6c図は第1a図に示した装置
によるこの拡大画像パターンを、第6d図は第1a図に示し
た装置の情報パターン検出回路６に第2a図に示すEPLを
使用した場合の第6a図の拡大画像パターンを、それぞれ
示す平面図である。 第7a図は記号「○」の原画像パターンを、第7b図はその
単純２倍拡大像を、第7c図は第1a図に示した装置による
その拡大画像パターンをそれぞれ示す平面図である。 第8a図，第8b図，第8c図，第8d図，第8e図，第8f図，第
9a図，第9b図，第9c図，第9d図，第9e図，第9f図，第10
a図，第10b図，第10c図，第10d図，第10e図，第10f図，
第11a図，第11b図，第11c図，第11d図，第11e図および
第11f図は本発明の考え方を説明するための平面図であ
る。 第12a図および第12b図は第3d図に示したマイクロコンピ
ュータ31の概略動作を示すフローチャートである。 100:画像パターン発生器（画像パターンデータメモリ手
段） 200:参照パターン切出し回路（画像パターンデータ読み
出し手段） 300:拡張データ発生回路（拡張データ発生手段） 400:出力バッファメモリ（拡張データメモリ手段） 500:読出し書込み制御回路（画像パターンデータ読み出
し手段） 2:パラレルイン／シリアルアウトレジスタ 3,4,5:シフトレジスタ 6:情報分布パターン検出回路 7,8,9,10,11,12:シリアルイン／パラレルアウトレジス
タ 13,14:ラッチ 15:データセレクタ 16:マルチプレクサ 18:マイクロプロセッサ 19:システムコントローラ 20:パルス発生器 21,22:カウンタ 30:画像パターン発生器（画像パターンデータメモリ手
段） 31:マイクロコンピュータ（画像パターンデータ読み出
し手段，拡張データ発生手段，拡張データメモリ手段） 32:出力装置
Claims (1)
- (57)【特許請求の範囲】 １．図形，文字，記号等の画像パターンを拡張する画像
パターンデータ拡張方法において、注目画素の周囲画素が、上記AP9又はAP10の画像成分有
無の場合は注目画素の拡張パターンを上記BP3の画像成
分有無に設定し、上記AP12又はAP13の画像成分有無の場
合は注目画素の拡張パターンを上記BP4の画像成分有無
に設定し、上記AP15又はAP16の画像成分有無の場合は注
目画素の拡張パターンを上記BP5の画像成分有無に設定
し、上記AP18又はAP19の画像成分有無の場合は注目画素
の拡張パターンを上記BP6の画像成分有無に設定する、
ことを特徴とする画像パターンデータ拡張方法。 ２．２×２画素の拡張パターンの横一列を抽出すること
を特徴とする特許請求の範囲第（１）項記載の画像パタ
ーンデータ拡張方法。 ３．２×２画素の拡張パターンの縦一列を抽出すること
を特徴とする特許請求の範囲第（１）項記載の画像パタ
ーンデータ拡張方法。 ４．２×２画素の拡張パターンの全体を抽出することを
特徴とする特許請求の範囲第（１）項記載の画像パター
ンデータ拡張方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245037A JP2904433B2 (ja) | 1985-10-31 | 1985-10-31 | 画像パターンデータ拡張方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245037A JP2904433B2 (ja) | 1985-10-31 | 1985-10-31 | 画像パターンデータ拡張方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105195A JPS62105195A (ja) | 1987-05-15 |
| JP2904433B2 true JP2904433B2 (ja) | 1999-06-14 |
Family
ID=17127642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245037A Expired - Lifetime JP2904433B2 (ja) | 1985-10-31 | 1985-10-31 | 画像パターンデータ拡張方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904433B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05130383A (ja) * | 1991-11-01 | 1993-05-25 | Sanyo Electric Co Ltd | 画像処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125470A (ja) * | 1983-01-04 | 1984-07-19 | Ricoh Co Ltd | 画像デ−タの変倍処理方法 |
| JPS60172081A (ja) * | 1984-02-16 | 1985-09-05 | シャープ株式会社 | 拡大パタ−ン発生装置 |
-
1985
- 1985-10-31 JP JP60245037A patent/JP2904433B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62105195A (ja) | 1987-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63178287A (ja) | 表示装置 | |
| KR920003477B1 (ko) | 화상처리장치 | |
| GB2174278A (en) | Area-fill graphic image processing system | |
| JPS589451B2 (ja) | ラスタ型出力装置に対する座標デ−タ供給方法 | |
| JPS60153088A (ja) | メモリ・デ−タ・シフト装置 | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| US5381163A (en) | Image processing apparatus | |
| JPH0547853B2 (ja) | ||
| JP2904433B2 (ja) | 画像パターンデータ拡張方法 | |
| JPH11306343A (ja) | ２次元データ回転処理装置 | |
| JPS59125470A (ja) | 画像デ−タの変倍処理方法 | |
| JP2987983B2 (ja) | 文字表示装置 | |
| JPS61235958A (ja) | 画像記憶装置 | |
| JPS5822473A (ja) | 画像処理装置 | |
| JP2858443B2 (ja) | 高密度画像形成方法とその出力装置 | |
| JPH0816808A (ja) | 画像表示装置および画像表示方法 | |
| JP2512252B2 (ja) | 画像拡大縮小装置 | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JPS6317492A (ja) | 画像パタ−ンデ−タ拡張装置 | |
| JPS606878Y2 (ja) | ハングル文字パタ−ン発生回路 | |
| JP2839768B2 (ja) | 画像回転回路 | |
| JPS62120580A (ja) | 画像パタ−ンデ−タ拡張装置 | |
| JPS5981686A (ja) | 拡大文字パタ−ン補正方式 | |
| JPS6282474A (ja) | 画像パタ−ンデ−タ拡張装置 | |
| JPS58154885A (ja) | 文字パタ−ン発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |