JPS6317492A - 画像パタ−ンデ−タ拡張装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■発明の分野 本発明は、図形１文字、記号等（以下、キャラクタとい
う）を画像成分あり画素および画像成分なし画素の２次
元分布で表した画像パターンの記録９表示等に用いる、
画像パターンを構成する画素数対応のピット数の画像成
分ありなしデータ（以下、これを画像パターン原データ
という）を。

多い（例えば２倍、４倍の）ビット数の画像成分ありな
しデータ（以下、これを画像パターン拡張データという
）に変換（拡張）する、画像パターンデータ拡張装置に
関する。

■従来の技術 例えば、ある種のワードプロセッサにおいては。

キャラクタを、横２４個×縦２４個の画像成分ありなし
画素（以下、画像成分あり画素を黒画素。

画像成分なし画素を白画素という）で構成される画像パ
ターンとして表現するための、１キャラクタ当り２４Ｘ
２４ビツトの画像パターン原データが、所要キャラクタ
数分パターンメモリに格納してあり、オペレータのキー
操作に応じて該メモリからキーインキャラクタ対応の画
像パターン原データを読み出してＣＲＴディスプレイユ
ニットに与え、あるいはドツトプリンタに与えて、キー
インキャラクタ対応の画像パターンの表示やプリントア
ウトを行なう。

この種のワードプロセッサでは作文中または編集中の文
章の表題文字などの強調を行なうために。

画像パターン原データから、横方向の画素数を２倍にし
た４８Ｘ２４画素（横４８画素Ｘ縦２４画素の意：以下
、同様に適用する）の画像パターン対応の、縦方向の画
素数を２倍にした２４Ｘ４８画素の画像パターン対応の
、あるいは、横方向の画素数および縦方向の画素数をそ
れぞれを２倍にした４８Ｘ４８画素の画像パターン対応
の、画像パターン拡張データを作成できるようになって
いる（なお、以下においては１画像パターン原データに
より表現されろ画像パターンを原画像パターンといい１
画像パターン拡張データにより表現される画像パターン
を拡張画像パターンということにする）。

例えば、パターンメモリに、キャラクタごとにそれぞれ
のキャラクタに対応する画像パターン原データが第１ラ
イン第１ビツト（画像パターンの第１行に並ぶ画素の左
端の画素に対応するデータ）。

第１ライン第２ビツト、・・・・、第１ライン第２４ビ
ツト（右端画素に対応するデータ）、第２ラインの第１
ビツト、・・・・・・、第２４ライン第２４ビツト、と
順番に格納されており、この順番に各ビットごとに読み
出すものとすることにより（実際には、順声はこれと同
じであるが１バイト〜数バイトのデータとして記憶して
おり、読み出し時にパラレル／シリアル変換することが
多い）、上記画像パターン拡張データの作成を次のよう
に説明することができる。

つまり、指定されたキャラクタに対応する画像パターン
原データの各ビットを、それぞれのビットごとに連続２
回重複して読み出して、該キャラクタを横方向に２倍に
引き伸した４８Ｘ２４ビツト（横４８ビツトＸ縦２４ビ
ツトの意：以下、同様に適用する）の画像パターン拡張
データを作成し；指定されたキャラクタに対応する画像
パターン原データの各ラインをそれぞれのラインごとに
２回繰り返して読み出して、該キャラクタを縦方向に２
倍に引き伸した２４Ｘ４８ビツトの画像パターン拡張デ
ータを作成し；あるいは、指定されたキャラクタに対応
する画像パターン原データの各ビットを、それぞれのビ
ットごとに連続２回重複して読み出し、この重複する読
み出しを各ラインごとに２回繰り返して該キャラクタを
それぞれ横方向に２倍、縦方向に２倍に引き伸した４８
Ｘ４８ビツトの画像パターン拡張データを作成している
。

第５ａ図を参照されたい。この図は、１キヤラクタ当り
に２４Ｘ２４画素を割り当てて文字「永」を量子化した
画像パターンであるが、例えば、パターンメモリには、
この画像パターンの黒画素を゛１″、白画素を″０″と
した画像パターン原データが記憶されている。したがっ
て、文字「永」に対応する画像パターン原データをパタ
ーンメモリから読み出し、１画素に対応する領域（以下
、１ドツトという）が正方形のプリンタでプリントアウ
トすると、第５ａ図に示す如き原画像パターンが得られ
ることになる（ただし、一般のプリンタの１ドツトはこ
れより遥に小さく、また円形の場合もある）。

ところで、このパターンメモリの文字「永」に対応する
画像パターン原データを、例えば上記のように、それぞ
れのビットごとに連続２回重複して読み出し、この重複
する読み出しを各ラインごとに２回繰り返して作成した
４８Ｘ４８ビツトの画像パターン拡張データにより、同
じプリンタでプリントアウトすると、第５ｂ図に示す如
き拡張画像パターンが得られる。これら、第５ａ図に示
す原画像パターンと第５ｂ図に示す拡張画像パターンと
を比較すると、たしかに第５ｂ図に示す拡張画像パター
ン「永」は、第５ａ図に示す原画像パターン「永」の２
倍（直線比）の大きさになってはいるが、単に画像パタ
ーン原データの１ビツトに横２画素×縦２画素を割り当
ててプリントアウトしたのみに止り、同じ画像パターン
原データにより、１ドツトが第５ａ図に示す画像パター
ンをプリントアウトしたプリンタの４倍（面積比）の大
きさの正方形のプリンタを用いてプリントアウトしても
第５ｂ図に示す拡張画像パターンと同一の原画像パター
ンが得られる（この意味から、第５ｂ図を第５ａ図の単
純２倍拡大像と呼ぶ）。すなわち、見掛は上の１ドツト
を縦横２倍に拡大することにより、原画像パターンの量
子化ノイズが拡大されて、曲線や斜線の荒れが目立つ見
にくい画像となっている。

同様に、第６ａ図は水平・垂直・斜線（斜線は水平から
反時計方向に４５度、および１３５度回転した直線二以
下同じ）を２４Ｘ２４画素で量子化した画像パターンで
あり、第６ｂ図は第６ａ図の単純２倍拡大像である。ま
た、第７ａ図は記号ｒＯＪを２４Ｘ２４画素で量子化し
た画像パターンであり、第７ｂ図は第７ａ図の単純２倍
拡大像である。これらいずれの図面を参照しても上記同
様の欠点を指摘することができろ。さらに、この欠点は
１図示していないが、横方向のみを２倍の画素数に、ま
たは、縦方向のみを２倍の画素数にｉｌした拡張画像パ
ターンについても同様に指摘することができる。

すなわち、上記単純２倍拡大像に見られる如き画素数の
変換は、１画像パターン当りの画素数が多くなるにもか
かわらず分解能は向上せず１画像の大きさを拡大するこ
とについてのみ意義があり、まして画素密度を高くして
画像の分解能を向上することなどには全く無縁である。

したがって、例えばファクシミリにおいて、送信側で８
ｄａｔ／ｍ園（ドツト・パー・ミリメータ）で読み取ら
れた画像のデータを受信側で４倍のビット数に拡張して
１６ｄｏｔ、７ｍｍの記録装置により再生するというこ
とは意味のないことになる（この場合、１／８ｓ＋ｍの
読み取り１ドツトのデータを２×２ビツトに拡張し、１
ドツトが１／１６ｍｍのプリンタで記録しても大きさは
変換されないので、画素密度が変換されることになるが
、結果として得られる画像パターンの見掛けの１ドツト
の大きさは等しい）。

このような問題に答えるものとして、上記単純２倍拡大
像をさらにスムージング処理する装置が提案されている
。これにおいては、画像パターン原データから、まず単
純２倍拡大像に対応する画像パターン拡張データを作成
し、このデータの黒ビット（黒画素：画像成分あり画素
に対応する）の２次元的な並びを検出し、検出した並び
で欠落している黒ビットを補間して画像パターン拡張デ
ータを作成している。つまり、わかりやすく言えば、単
純２倍拡大像の黒画素の並びで不連続となる部分を補充
する処理を行なっている。したがって、これにより、斜
線の量子化ノイズが１ドツト単位にレベルダウンされ、
斜線に関しては画像パターン拡張データが改善される。

しかしながら、垂直線（縦線）と水平線（横線）の交点
（通常、漢字にはこの交点が非常に多シ１）においても
同様に黒画素による補間が行なわれるために、この部分
における画像の分解能が劣化してしまうという問題があ
る。また、−担、単純２倍拡大像対応の画像パターン拡
張データとして処理した後にこのような黒ビットを補間
するスムージングの処理を行なうため、処理時間が余計
に掛るという問題がある。

■発明の目的 本発明は、画像パターン原データを１画像の分解能を劣
化することなく、斜線の量子化ノイズを改善した画像パ
ターン拡張データに変換する画像パターンデータ拡張装
置を提供することを目的とする。

■発明の構成 前記画像パターンを構成する黒画素および白画素は、縦
方向および横方向の整列を保って２次元に分布している
。ここで、２個の黒画素の並び方（２個の黒画素の並び
が示す方向性）について考察すると、第４ａ図に示す縦
方向を示す並び、第４ｂ図に示す横方向を示す並び、第
４ｃ図に示す斜め４５度（水平を基準とした反時計方向
の回転角：以下同じ）方向を示す並び、および第４ｄ図
に示す斜め１３５度方向を示す並び、の４種類であり、
それぞれ、縦線（垂直線）、横線（水平線）および斜線
（４５度線、１３５度線）を表わす最小単位となってい
る。つまり、これら４種類の並びを色々に組み合わせて
、縦線、横線をはじめ。

複雑な曲線や斜線からなる画像パターンを表現している
。

ところで、第４ａ図に示した縦方向を示す並びおよび第
４ｂ図に示した横方向を示す並びにおいては、これらを
１例えば縦横２倍の８個の黒画素により、あるいは縦横
４倍の３２個の黒画素により表わしても、これらが縦方
向を示す並び、または横方向を示す並びであるという基
本的な情報に変化を与えることはない、つまり、この場
合、縦方向または横方向に稠密に黒画素が並んでいて量
子化ノイズが存在しないため、原画像の拡張（拡大、あ
るいは画素密度を高くすること）が並び方の基本的な情
報に影響を与えない。

これに対して、第４ｅ図および第４ｆ図を参照されたい
、第４ｅ図は第４ｃ図に示した斜め４５度方向を示す並
びを縦横２倍の８個の黒画素により表わしたものであり
、また、第４ｆ図は第４Ｃ図に示した斜め４５度方向を
示す並びを縦横４倍の３２個の黒画素により表わしたも
のである（拡大。

あるいは面密度を高くしたもの）、これら第４８図およ
び第４ｆ図においては、第４ｃ図に示した斜め４５度方
向を示す黒画素の並びという基本的な情報はハツチング
を施した画素で伝えられている。ところが、第４ｃ図に
示した黒画素の並びは稠密ではなく、実は背景の白画素
により支えられているので、画素数を拡張するときは白
画素についても考慮する必要があり、第４ｅ図および第
４ｆ図を白画素の並びに置き換えれば、ハツチングを施
した画素により第４ｃ図に示した斜め４５ｅ方向を示す
黒画素の並びに沿った白画素の並びという基本的な情報
が伝えられることになる。すなわち、第４Ｃ図に示した
斜め４５度方向を示す黒画素の並びを拡張する場合には
、元の黒画素の並びの基本的な情報を伝えろ画素と１元
の黒画素の並びに沿った白画素の並びの基本的な情報を
伝えろ画素との間に量子化ノイズが介在することになる
。この量子化ノイズは１本来は黒画素であるべきものと
白画素であるべきものに分けられる。したがって、斜め
方向の黒画素の並びを拡張する場合には、本来は白画素
の領域である部分にはみ出す黒画素を白画素に戻し、お
よび本来は黒画素の領域である部分にくい込んだ白画素
を黒画素に戻すことにより、原画像の拡張における量子
化ノイズを改善することができる（第４ｄ図に示した斜
１３５度の並びにおいても全く同じことがいえる）。

本発明においては前記目的を達成するため、以上の考え
方に基づいて、 図形２文字、記号等の画像パターンを表わす画像パター
ンデータを格納した画像パターンデータメモリ手段より
、変換しようとする注目画素対応のビットデータ、およ
び、画像パターンにおいて注目画素に隣接する少なくと
も８個の画素のそれぞれに対応するビットデータ、を参
照パターンとしてこれを、注目画素を順次に更新して順
次に読み出す画像パターンデータ読み出し手段；少なく
とも２画素を有する拡張パターンの画素対応ビットに、
該拡張パターンを前記参照パターンの画情報分布に対応
する画像成分あり、なし情報分布とする画像情報を設定
し、該拡張パターンの画素対応するビットの、少なくと
も一列の拡張データを摘出する拡張データ発生手段；お
よび、該拡張データを格納する拡張データメモリ手段；
を備える構成とする。

これによれば、画像パターンデータ読み出し手段が読み
出した参照パターンに応じて、画素単位で、拡張パター
ンの各画素対応のビットデータを設定しているので、量
子化ノイズを常に画素レベルに抑えることができる。

次に、第８ａ図〜第１１ｆ図に示した図面を参照して本
発明の考え方の一例を具体的に説明する。

なお、これらの図面においては、′ｂ″は黒画素を、１
１　ｗｌｌは白画素を、無記入は任意画素（黒画素でも
白画素でも良い）を表わし、注目する画素を０で囲んで
いる（注目画素）。

前述のような黒画素の並びが示す方向性は黒画素の並び
と白画素の並びの境界部分に明確に現われる。

まず第８ａ図は、黒画素に注目する場合で、それが′ｒ
″形に並んだ白画素のコーナ部に隣接する、という条件
を示している。この条件だけであれば、第８ｂ図にハツ
チングを施して示すような稠密な黒画素の並びの一部と
も考えられ、注目画素（黒画素）の方向性を示す情報は
得られない。しかし。

第８ｃ図に示すように注目画素の右上が黒画素であると
いう条件が加わると、この注目画素は４５度方向を示す
並びの１黒画素であることが明確に・なる、つまり、こ
の注目画素は少なくとも第８ｄ図にハツチングを施して
示した斜４５度線（不明部分は破線で示す：以下向じ）
を量子化した１黒画素であると判定することができる。

また、第８ｅ図に示すように第８ａ図に示した条件に注
目画素の左下が黒画素であるという条件が加わる場合に
もこの注目画素は４５度方向を示す並びの１黒画素であ
ることが明確になる。つまり、この注目画素は少なくと
も第８ｆ図にハツチングを施して示した斜４５度線を量
子化したｌ黒画素であると判定することができる。した
がって、第８ｃ図または第８ｅ図に示した条件での注目
画素（黒画素）には、１１　ｒＩＩ形に並んだ白画素（
背景）にはみ出した量子化ノイズが含まれていると考え
られるので。

例えば、注目画素を２×２画素に拡張する場合には、上
人の画素を白画素、他３画素を黒画素として拡張する６ 同様に第９ａ図は、黒画素に注目する場合で、それが′
″１′″形に並んだ白画素のコーナ部に隣接する、とい
う条件を示している。この条件だけであれば。

第９ｂ図にハツチングを施して示すような稠密な黒画素
の並びの一部とも考えられ、注目画素（黒画素）の方向
性を示す情報は得られない、しかし。

第９ｃ図に示すように注目画素の左上が黒画素であると
いう条件が加わると、この注目画素は１３５度方向を示
す並びの１黒画素であることが明確になる。つまり、こ
の注目画素は少なくとも第９ｄ図にハツチングを施して
示した斜１３５度線を量子化した１黒画素であると判定
することができ′る。

また、第９ｅ図に示すように第９ａ図に示した条件に注
目画素の右下が黒画素であるという条件が加わる場合に
もこの注目画素は１３５度方向を示す並びの１黒画素で
あることが明確になる。つまり、この注目画素は少なく
とも第９ｆ図にハツチングを施して示した斜１３５度線
を量子化した１黒画素であると判定することができろ。

したがって、第９ｃ図または第９ｅ図に示した条件での
注目画素（黒画素）には、Ｉｔ　１＃ｌ形に並んだ白画
素（背景）にはみ出した量子化ノイズが含まれていると
考えられるので１例えば、注目画素を２×２画素に拡張
する場合には、土石の画素を白画素。

他３画素を黒画素として拡張する。

次に第１０ａ図は、白画素に注目する場合で、それが斜
め４５度に並んだ黒画素に隣接する。という条件を示し
ている。この条件だけであれば、第１０ｂ図にハツチン
グを施して示すように稠密なパ「′″形の黒画素の並び
のコーナに隣接する場合も考えられ、黒画素の並びの方
向性を示す情報は得られない、しかし、第１０ｃ図に示
すように注目画素の右上および右隣が白画素であるとい
う条件が加わると、この注目画素は少なくとも第１０ｄ
図にハツチングを施して示した斜４５度線を量子化した
黒画素の並びに沿った白画素の並びの１ｅ画素であると
判定することができる。また、第１０ａ図に示した条件
に、第１０ｅ図に示すように注目画素の左下および真下
が白２画素であるという条件が加わる場合、あるいは第
１０ｇ図に示すように注目画素の左上が白画素であると
いう条件が加わる場合、においても、この注目画素は、
少なくともそれぞれ第１０ｆ図あるいは第１０ｈ図にハ
ツチングを施して示した斜４５度線を量子化した黒画素
の並びに沿った白画素の並びの１ｅ画素であると判定す
ることができる。したがって、第１０ｃ図、第１０ｅ図
または第１０ｅ図に示した条件での注目画素（白画素）
には、斜め４５度に並んだ黒画素にくい込んだ量子化ノ
イズが含まれていると考えられるので１例えば、注目画
素を２×２画素に拡張する場合には、上人の画素を思画
素、他３画素を白画素として拡張する。

同様に第１１ａ図は、白画素に注目する場合で、それが
斜め１３５度に並んだ黒画素に隣接する、という条件を
示している。この条件だけであれば。

第ｔｉｂ図にハツチングを施して示すように稠密な“１
′″形の黒画素の並びのコーナに隣接する場合も考えら
れ、！Ｐ、画素の並びの方向性を示す情報は得られない
、しかし、第１ｉｅ図に示すように注目画素の左上およ
び左隣が白画素であるという条件が加わると、この注目
画素は少なくとも第１１ｄ図にハツチングを施して示し
た斜１３５度線を量子化した黒画素の並びに沿った白画
素の並びの１ｅ画素であると判定することができる。ま
た、第１１ａ図に示した条件に、第１ｉｅ図に示すよう
に注目画素の真下および右下が白画素であるという条件
が加わる場合、あるいは第１０ｇ図に示すように注目画
素の右上が白画素であるという条件が加わる場合、にお
いても、この注目画素は、少なくともそれぞれ第１１ｆ
図あるいは第１１ｈ図にハツチングを施して示した斜１
３５度線を量子化した黒画素の並びに沿った白画素の並
びの１ｅ画素であると判定することができろ。したがっ
て、第１ｉｅ図、第１ｉｅ図または第１ｉｅ図に示した
条件での注目画素（白画素）には、斜め１３５度に並ん
だ黒画素にくい込んだ量子化ノイズが含まれていると考
えられるので１例えば、注目画素を２Ｘ２画素に拡張す
る場合には、土石の画素を黒画素、他３画素を白画素と
して拡張する。

以上に基づいて１本発明の好ましい実施例においては、
構成概略を第３ａ図に示したが１図形。

文字、記号等の画像パターンを表わす画像パターン原デ
ータを格納したパターン発生器；注目画素対応のビット
データ、および、画像パターンにおいて注目画素に隣接
する８個の画素のそれぞれに対応するビットデータ、を
参照パターンとして読み出す３Ｘ３レジスタ；参照パタ
ーンに応じて注目画素対応のビットデータを２×２画素
マトリクスの画素（拡張パターン）対応のビットデータ
に拡張する論理回路：論理回路出力の拡張パターン対応
のビットデータを画像パターン拡張データとして２次元
的に整理するバッファメモリ；および、これら構成各部
の制御を行なうコントローラよりなる構成とする。ここ
で作成した画像パターン拡張データは、パターンメモリ
、ＣＲＴディスプレイユニット、あるいはドットプリン
−タ等の出力インターフェイスに与えられ、ここで拡張
画像パターンを得る。

つまり、この実施例装置では概略、３Ｘ３レジスタを３
×３升目のゲージとしてパターン発生器の画像パターン
に当てて、ゲージ内の画像成分ありなし配列のパターン
に応じてゲージ中央の升目の画素を２×２画素マトリク
スに変換（拡張）する。

つまり、３×３レジスタは概念的に、第３ｃ図に示すよ
うに縦３×横３の升目（レジスタ）を持ったマトリクス
レジスタであり、これをパターン発生器の画像パターン
の上に重ねる。ここでは、パターン発生器（例えば、パ
ターンメモリ、キャラクタジェネレータなど）は文字パ
ターンの領域を２４Ｘ２４ドツトの画素に細分して記憶
しており。

細分した各画素１個の大きさと、３×３レジスタの各升
目の大きさは等しいものとする。したがって、第３ｃ図
にハツチングを施して示した３×３レジスタの中央の升
目に入る画素（注目する画素：注目画素）の画素アドレ
スを第１行第Ｊ列の画素という意味でＡ（Ｉ、Ｊ）とす
れば、その周囲８個の升目、すなわち。

左上の升目にはＡ　（Ｉ−１，Ｊ−１）の画素が。

真上の升目にはＡ（Ｉ−１，Ｊ）の画素が。

右上の升目にはＡ（Ｉ−１，Ｊ　　）の画素が。

左隣の升目にはＡ（Ｉ、Ｊ−１）の画素が。

右隣の升目にはＡ（Ｉ　　、Ｊ＋１）の画素が。

左下の升目にはＡ　（１＋ｌ、Ｊ−１）の画素が。

真下の升目にはＡ（Ｉ＋１．　　Ｊ　　）の画素が。

右下の升目にはＡ　（Ｉ＋ｌＩ　Ｊ＋１）の画素が。

それぞれ入る。

これにより、この３×３レジスタには画像成分ありなし
配列のパターンが形成されるので、このパターンに応じ
て中央のハツチング施した升目に充当された画素（注目
画素）を２×２画素マトリクスの拡張パターンに変換（
拡張）する。

上記に基づいてこの変換（拡張）を次のようにまとめる
ことができる。

（１）　注目画素が黒画素のとき： （１−１）　注目画素の左隣、左上および真上の画素が
白画素で、しかも注目画素の右上の画素および／または
左下の画素が黒画素のとき（つまり第８ｃ図および／ま
たは第８ｅ図に示した条件に合致するとき）、２Ｘ２画
素マトリクスの１左画素を白画素、他の３画素を黒画素
とする。

（１−２）　　注目画素の右隣、右上および真上の画素
が白画素で、しかも注目画素の左上の画素および／また
は右下の画素が黒画素のとき（つまり第９ｃ図および／
または第９ｅ図に示した条件に合致するとき）、２Ｘ２
画素マトリクスの上布画素を白画素、他の３画素を黒画
素とする。

（１−３）　　上記（１−１）または（１−２）以外の
とき、２×２画素マトリクスの拡張パターンの全画素を
黒画素とする。

（２）　注目画素が白画素のとき： （２−１）　　注目画素の左隣および真上の画素が白画
素で、しかも注目画素の右上および右隣の画素、左下お
よび真下の画素、および／または左上の画素が白画素の
とき（つまり第１０ｃ図、第ｆｏｅ図および／または第
１０ｇ図に示した条件に合致するとき）、２×２画素マ
トリクスの上人画素を黒画素、他の３画素を白画素とす
る。

（２−２）　　注目画素の左隣および真上の画素が白画
素で、しかも注目画素の左上および左隣の画素、真下お
よび右下の画素、および／または右上の画素が白画素の
とき（つまり第１１ｃ図、第１ｉｅ図および／または第
１１ｇ図に示した条件に合致するとき）、２×２画素マ
トリクスの上布画素を黒画素、他の３画素を白画素とす
る。

（２−３）　　上記（２−１）または（２−２）以外の
とき、２×２画素マトリクスの拡張パターンの全画素を
白画素とする。

ところで、実際には、パターン発生器は各画素の２次元
アドレス（画素アドレス）に対応付けして画像成分あり
なしを示すビットデータを記憶しており、３×３レジス
タは参照パターンとして注目画素対応のビットデータお
よびそれを２次元的に囲む８個のビットデータを抽出し
、論理回路は合計９つのビットデータよりなる参照パタ
ーンに応じて２×２画素マトリクス（拡張パターン）の
それぞれに対応するビットデータを出力し、１画素対応
のビットデータを２×２画素それぞれに対応する２×２
のビットデータに変換するのでバッファメモリにおいて
２次元アドレスに対応付けして拡張パターンのビットデ
ータを整理する。

次に、この論理回路における処理をより具体的に説明す
る１次頁に掲げた第１表は論理回路の処理を示す真理値
表であり、これにおいては黒画素のビットデータを′ｌ
”、白画素のビットデータを″′０″′、任意画素（白
画素または黒画素）のビットデータを゛−″’、３Ｘ３
レジスタで抽出する参照パターンの各ビットデータ（参
照パターンデータ）を第１ｈ図に示す如＜ａｓ　ｂ、ｅ
、　ｄ、　■ｌ　ｆｌｇｅｈおよびｉとしく特に、■は
注目画素対応のビットデータであることを示す）、拡張
パターンの各ビットデータ（拡張データ）を同じく第１
ｈ図に示す如＜ｊ＋　ｋ、ｍ、ｎとしている。

第　　　１　　　表 この第１表に基づき、拡張データＪ＋ｋｙｍおよびｎの
論理式を求める。なお以下においては、記号「＋」は論
理和を、記号「・」は論理積を、アンダーラインは否定
を示すものとする。

第１表より拡張データｊは、参照パターンデータにおい
て、■＝１の場合にｊ＝１となる項ｊ′および６＝Ｏの
場合にｊ＝１となる項ｊ　ＩＩの論理和、すなわち、　
　　　。

ｊ　　＝　　ｊ’＋ｊ”　　　　　　　　　　・・・（
１）で現わすことができる。

６＝１であれば、ａ＝０．ｂ＝Ｏ，ｅ＝１かつｄ＝０；
あるいはａ＝ｏ、ｂ＝ｏ、ｄ＝０かつｇ＝ｌのとき′０
゛′となり、その他のときは１″′となるので。

上′＝　上・上・Ｃ−エ・Ｏ ＋１・上・工・＠・ｇ　　　　　・・・（１′）また、
■＝０であれば、　ｂ　＝１．　ｃ　＝０．　ｄ　＝１
かつｆ＝０；ｂ＝１．ｄ＝１．ｇ＝Ｑかつｈ＝１；ある
いはａ＝１．ｂ＝１かつｄ＝１のときＬｌ　１１１とな
り、その他のときはパ０″′となるので、ｊ”＝ｂ−土
・ｄ−皇・工 ＋ｂ−ｄ−皇・ｊＬ”ｈ ＋ａ−ｂ−ｄ・＠　　　　　　・・・（１”）となる。

同様に、拡張データには、参照パターンデータにおいて
、Ｏ＝１の場合にに＝１となる項に′および■＝０の場
合にに＝１となる項に′″の論理和、すなわち、 ｋ　＝　ｋ′十ｋ”　　　　　　　　　・・・（２）で
現わすことができる。

■二〇であれば、ａ：１．ｂ＝０．ｃ＝ｏかつｆ＝０；
あるいはｂ＝０．ｃ＝Ｏ，ｆ＝０かつｉ＝１のときＩＩ
　Ｏ１１となり、その他のときはａｔ　１　ｎとなるの
で。

↓゛＝　　ａ−１・！・■・工 ＋上Ｉ且・Ｏ・工・　ｉ　　　　　・・・　（２′）ま
た、■＝０であれば、ａ＝０．ｂ＝１．ｄ＝０かつｆ＝
１　；ｂ＝１．ｆ＝１．ｈ＝ｏかつｌ＝０；あるいはｂ
＝１．ｃ＝ｏかつｆ＝１のとき１″″となり、その他の
ときはＩｔ　ＯＩＩとなるので。

＋ｂ−土・皇・ｆ　　　　　　・・・（２”）となる。

拡張データｍおよびｎは、データ■に一致しているので
、 ｍ　＝ｅ　　　　　　　　　　　　　　・・・（３）ｎ
　＝＠　　　　　　　　　　川（４）となる。

つまり、第３ａ図に示した論理回路は、３×３レジスタ
で抽出した参照パターンデータ（ａ＝ｉ）で、上記第（
１）式、第（２）式、第（３）式および第（４）式を演
算し、拡張データ（ｊ、ｋ。

ｎ、ｍ）を作成する。この場合、第３ｂ図に示すように
参照パターンデータ（ａ　−ｉ　）と拡張データ（ｊ　
＊　ｋ　＊　ｍ、　ｎ）との対応テーブルをＲＯＭに格
納し、これを検索して、拡張データＣＪ＋ｋｐｎ、ｍ）
を作成するようにしても良い。

以下１図面を参照して本発明の詳細な説明する。

第１ａ図は１本発明の一実施例の画像パターンデータ拡
張装置である。第１ａ図を参照すると、この装置は、大
きく分けて、画像パターン発生器１００、参照パターン
切出し回路２００．拡張データ発生回路３００．出カバ
ソファメモリ４００および読出し書込み制御回路５００
より構成されており、それぞれ第３ａ図に示したブロッ
ク図の、パターン発生器、３×３レジスタ、論理回路、
バッファメモリおよびコントローラに対応している。

簡単に説明すると、第１ａ図に示す装置は、読出し書込
み制御回路５００のマイクロプロセッサ（ＣＰＵ）１８
に接続される図示しないキーボード、ｔＡ機のホストプ
ロセッサまたは文章メモリ等の入力装置よりのキャラク
タ指定信号に応答して。

オリジナルモードでは画像パターン原データを。

横倍角モードでは画像パターン原データを横方向２倍に
拡張した画像パターン拡張データを、縦倍角モードでは
画像パターン原データを縦方向２倍に拡張した画像パタ
ーン拡張データを、全倍角モードでは画像パターン原デ
ータを縦横方向共に２倍に拡張した画像パターン拡張デ
ータを２図示しないＣＲＴディスプレイユニット、ドツ
トプリンタ、ビットメモリ（頁メモリ）等の出力装置に
向けて出力する。

画像パターン発生器１００は、所要キャラクタ数分の、
ｌキャラクタ当り２４Ｘ２４ビツトの画像パターン原デ
ータを格納している。実際には。

この画像パターン発生器１００に記憶されている各画像
パターン原データはリニアな形となるが、ここでは、説
明の便宜上画像パターン原データ（ｏｏｐ）は、第１１
図に示すように縦２４×横２４ビツトのビットデータが
２次元的に並んでおり、それが、第１ｊ図に示すように
１ライン（横の並び）３バイトのデータ２４行で記憶さ
れているものとする。そこで、以下においては、指定キ
ャラクタに対応する画像パターン原データＯＤＰの任意
のラインの任意のバイトを第１θバイトと呼び、例えば
第３ラインの第２バイトであれば、第３２バイトと呼ぶ
ことにする。また、各画像パターン原データＯＤＰは、
読出し書込み制御回路５００のＣＰＵ１８よりのキャラ
クタアドレスで指定され、指定された画像パターン原デ
ータＯＤＰの各ラインはＣＰＵ１８よりのラインアドレ
スで指定されるものとする。

読み出しは、ラインアドレスにより指定されたうインご
とに行なわれ、その読み出しデータ（ラインデータ）は
参照パターン切出し回路２００のデータセレクタ１５に
与えられる。

データセレクタ１５は、オリジナルモードでは、受信し
たラインデータを直ちｌ；拡張データ発生回路３００の
マルチプレクサ１６に転送するが、その他のモード（横
倍角モード、縦倍角モードまたは全倍角モード）では、
該ラインデータをパラレルイン／シリアルアウトシフト
レジスタ（以下。

Ｐ／Ｓレジスタという）２に転送する。このＰ／Ｓレジ
スタ２は、それぞれ８ビツトのＰ／Ｓレジスタ２１＋２
２および２３のシリーズ接続によりなり、合計２４ビツ
ト（３バイト）のＰ／Ｓレジスタとなっている。

データセレクタ１５は、ＣＰＵ１８の指定に応じて、横
倍角、縦倍角または全倍角モードが設定されているとき
に、受信したラインデータの第１バイトを２１に、第２
バイトを２２に、第３バイトを２３に、それぞれ分配す
る。

Ｐ／Ｓレジスタ２に一担格納されたうインデータは、シ
リアル２４ビツトのデータとして次段のシフトレジスタ
５に転送される。

シフトレジスタ５は、先頭より８ビツトのシフトレジス
タ５１．同じく８ビツトのシフトレジスタ５２、および
９ビツトのシフトレジスタ５３のシリーズ接続による合
計２５ビツトのシフトレジスタとなっており、後述する
ように１ライン分のデータ入力終了後、第２５ビツトに
ダミーデータ（白データ：０）を入力する。レジスタ５
は、少なくとも先頭のレジスタ５１の第１ビツト、第２
ビツトおよび第３ビツトをパラレルに出力できるシリア
ルイン／パラレルアウトシフトレジスタ（以下、Ｓ／Ｐ
レジスタという）になっている。

シフトレジスタ４およびシフトレジスタ３についても、
シフトレジスタ５と全く同じ構成になっており、これら
シフトレジスタ３，４．５はシリーズに接続されて全体
として２５Ｘ３ビツトのシフトレジスタを構成し、すべ
てがレジスタ２と共に、同期してシフト付勢される。し
たがって、各シフトレジスタ３，４．５に格納される同
ビットのビットデータには、それぞれｌライン分のずれ
が生じ。

シフトレジスタ４に格納されているビットデータはシフ
トレジスタ３に格納されているビットデータより１ライ
ン分後に読み出しされたデータとなり１．シフトレジス
タ５に格納されているビットデータはシフトレジスタ４
に格納されているビットデータより１ライン分後に読み
出しされたデータとなる。すなわち、各シフトレジスタ
３，４および５の、それぞれ第１ビツト、第２ビツトお
よび第３ピツ）〜をパラレル出力するＳ／Ｐレジスタに
より、前述の第３ｃ図に示した３×３レジスタを構成す
ることができる。これについて、第１ｇ図を参照して詳
細に説明すると、シフトレジスタ４の第２ビツトに注目
画素〔前述のＡ（Ｉ、Ｊ））対応のビットデータ■が格
納され、第１ビツトには注目画素の左隣の画素〔前述の
Ａ（１，Ｊ−１））対応のビットデータｄが、第３ビツ
トには注目画素の右隣の画素［前述のＡ（Ｔ、Ｊ＋１）
］対応のビットデータｆがそれぞれ格納される。シフト
レジスタ３の第１．第２．第３ビツトに格納されている
ビットデータは、それぞれシフトレジスタ４の第１、第
２．第３ビツトに格納されているビットデータのちょう
ど１ライン分手前のデータとなっているので、シフトレ
ジスタ３の第１ビツトには注目画素の左上の画素〔前述
のＡ（Ｉ−１，Ｊ−１））対応のビットデータａが、第
２ビツトには注目画素の真上の画素〔前述のＡ（Ｉ−１
，Ｊ））対応のビットデータｂが、第３ビツトには注目
画素の右上の画素〔前述のＡ　（Ｉ−１，Ｊ＋１））対
応のビットデータＣがそれぞれ格納される。シフトレジ
スタ５の第１．第２．第３ビツトに格納されているビッ
トデータは、それぞれシフトレジスタ４の第１゜第２．
第３ビツトに格納されているビットデータのちょうど１
５４２分後のデータとなっているので、シフトレジスタ
５の第１ビツトには注目画素の左下の画素〔前述のＡ　
（Ｉ＋１．Ｊ−１））対応のビットデータｇが、第２ビ
ツトには注目画素の真下の画素〔前述のＡ　（Ｉ＋１．
Ｊ））対応のビットデータ１１が、第３ビツトには注目
画素の右下の画素〔前述のＡ　（Ｉ＋１．Ｊ＋１））対
応のビットデータｉがそれぞれ格納される。第１ｈ図は
１以上のビットデータａｓ　ｂ＋　Ｃ＋　ｄｔ　’りｌ
　ｆ＋　ｇ＋ｈおよびｉの２次元的な対応関係（配列）
を示すが、以下これを参照パターンデータＰＰＭと呼ぶ
ことにする。参照パターンデータＰＰＭは、拡張データ
発生回路３００の情報分布パターン検出回路６に与えら
れる。

情報分布パターン検出回路６の詳細を第１ｂ図に示す。

この回路６は、前記の第（１）式、第（２）式、第（３
）式および第（４）式に基づいた論理回路である。

まず前述の第（１）式の演算は、アンドゲートＡＮｊ　
ｔ　、ＡＮｊ２．ＡＮｊ３＋ＡＮｊａ　ｚＡＮｊｓ　＃
ノアゲートＮ０Ｒｊ　、およびオアゲートＯＲｊにより
行なわれる。以下詳細を説明する。

アンドゲートＡＮｊｔの３つの反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータａ、ｂおよび
ｄの入力ラインに、２つの各非反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータＣおよびＯの
入力ラインに接続されている。アンドゲートＡＮｊ２の
３つの反転入力端子はそれぞれ参照パターンデータＰＰ
Ｍのビットデータａ、ｂおよびｄの入力ラインに、２つ
の非反転入力端子はそれぞれ参照パターンデータＰＰＭ
のビットデータ○およびｇの入力ラインに接続されてい
る。これらアンドゲートＡＮｊ１およびＡＮｊ２の出力
端子はそれぞれノアゲートＮ０Ｒｊの入力端子（非反転
）に接続されている。つまり、アンドゲートＡＮｊ　１
ｅ　Ａ　Ｎ　Ｊ　２およびノアゲートＮ０Ｒｊにより前
述の第（１′）式の反転、すなわち、第（１）式の第１
項ｊ′を演算している。

アンドゲートＡＮｊ、の３つの反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータＣｔ＠および
ｆの入力ラインに、２つの各非反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータｂおよびｄの
入力ラインに接続されている。アンドゲートＡＮ　ｊ　
ｔの３つの反転入力端子はそれぞれ参照パターンデータ
ＰＰＭのビットデータ■１ｇおよびｈの入力ラインに、
２つの各非反転入力端子はそれぞれ参照パターンデータ
ＰＰＭのビットデータｂおよびｄの入力ラインに接続さ
れている。アンドゲートＡＮｊ、の２つの反転入力端子
はそれぞれ参照パターンデータＰＰＭのビットデータａ
およびＯの入力ラインに、２つの各非反転入力端子はそ
れぞれ参照パターンデータＰＰＭのビットデータｂおよ
びｄの入力ラインに接続されている。これら、アンドゲ
ートＡＮ）３ｐＡＮＪ４およびＡＮｊ、の出力端子はそ
れぞれオアゲートＯＲｊの入力端子（非反転）に接続さ
れている。このオアゲートＯＲｊにおいてアンドゲート
Ａ　Ｎ　Ｊ　３ｓ　Ａ　Ｎ　ｊａおよびＡＮｊ、出力の
論理和、すなわち、前述の第（１”）式を演算している
が、このオアゲートＯＲｊには、さらに上記ノアゲート
Ｎ０Ｒｊの出力も入力するので。

出力は、前述の第（１）式を演算したもの、つまり拡張
データｊとなる。

前述の第（２）式の演算は、アンドゲートＡＮｋ　１　
、ＡＮ　ｋ　２　、ＡＮ　ｋ３．ＡＮ　ｋ４ｒＡＮ　ｋ
　５　ｚノアゲートＮ０Ｒｋ、およびオアゲートＯＲｋ
により行なわれる。以下詳細を説明する。

アンドゲートＡＮｋｌの３つの反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータｂ、ｃおよび
ｆの入力ラインに、２つの各非反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータａおよび■の
入力ラインに接続されている。アンドゲートＡＮｋ２の
３つの反転入力端子はそれぞれ参照パターンデータＰＰ
Ｍのビットデータｂ、ｃおよびｆの入力ラインに、２つ
の非反転入力端子はそれぞれ参照パターンデータＰＰＭ
のビットデータ■およびｉの入力ラインに接続されてい
る。これらアンドゲートＡ　Ｎ　ｋ　１およびＡＮｋ２
の出力端子はそれぞれノアゲートＮ０Ｒｋの入力端子（
非反転）に接続されている。つまり、アンドゲートＡＮ
ｋ、、ＡＮｋ２およびノアゲートＮ０Ｒｋにより前述の
第（２′）式の反転、すなわち、第（２）式の第１項に
″を演算している。

アンドゲートＡＮｋ３の３つの反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータａ、ｄおよび
■の入力ラインに、２つの各非反転入力端子はそれぞれ
参照パターンデータＰＰＭのビットデータｂおよびｆの
入力ラインに接続されている。アンドゲートＡＮｋ４の
３つの反転入力端子はそれぞれ参照パターンデータＰＰ
Ｍのビットデータ■、ｈおよびｉの入力ラインに、２つ
の各非反転入力端子はそれぞれ参照パターンデータＰＰ
Ｍのビットデータｂおよびｆの入力ラインに接続されて
いる。アンドゲートＡＮｋ、の２つの反転入力端子はそ
れぞれ参照パターンデータＰＰＭのビットデータＣおよ
びＯの入力ラインに、２つの各非反転入力端子はそれぞ
れ参照パターンデータＰＰＭのビットデータｂおよびｆ
の入力ラインに接続されている。これら、アンドゲート
ＡＮｋ３．ＡＮｋ４およびＡＮｋＳの出力端子はそれぞ
れオアゲートＯＲｋの入力端子（非反転）に接続されて
いる。このオアゲートＯＲｋにおいてアンドゲートＡＮ
ｋ３　、ＡＮｋａおよびＡＮｋ、出力の論理和、すなわ
ち、前述の第（２”）式を演算しているが、このオアゲ
ートＯＲｋには、さらに上記ノアゲートＮ　ＯＲｋの出
力も入力するので。

出力は、前述の第（２）式を演算したもの、つまり拡張
データにとなる。

前述の第（３）式および第（４）式より、拡張データｍ
およびｎの出力ラインは、参照パターンデータＰＰＭの
ビットデータ＠の入力ラインに直接接続されている。

情報分布パターン検出回路６の出力、つまり拡張データ
ｊ、に、ｍ、ｎは、４ビツトのパラレルデータとなるが
、ビットデータｊは４ビツトＳ／Ｐレジスタ（シリアル
イン／パラレルアウトシフトレジスタ）７および８ビツ
トＳ／Ｐレジスタ１１へ、ビットデータには４ビツトＳ
／Ｐレジスタ８へ、ビットデータｍは４ビツトＳ／Ｐレ
ジスタ９および８ビツトＳ／Ｐレジスタ１２へ、ビット
データｎは４ビツトＳ／ＰレジスタｌＯへ、それぞれ与
えられる。Ｓ／Ｐレジスタ７．８，９，１０゜１１、お
よび１２は、それぞれ同一のシフトパルスによりシフト
付勢され、拡張データｊ、に、ｍ。

ｎのパラレル出力ごとに左に１ビツトシフトされる。

Ｓ／Ｐレジスタ７および８のパラレル出力端は、レジス
タ７の第１ビツト（格納されるビットデータをｊｌとす
る二以下は同義）、レジスタ８の第１ビツト（ｋ　ｔ　
）、　レジスタ７の第２ビツト（Ｊ　２　Ｌレジスタ７
の第２ビツト（ｋ２）、　　・・・・、というように交
互に８ビツトのラッチ１３に接続されており、これにお
いて拡張データの上側ラインのデータを合成している。

Ｓ／Ｐレジスタ９および１０のパラレル出力端も同様に
、レジスタ９の第１ビツト（格納されるビットデータを
ｍｌとする二以下は同義）、レジスタ１０の第１ビツト
（ｎ　ｔ　）、レジスタ９の第２ビツト（ｍ２）、　　
レジスタ１０の第２ビツト（ｎ２）、　　・・・・、と
いうように交互に８ビツトのラッチ１４に接続されてお
り、これにおいて拡張データの下側ラインのデータを合
成している。

ラッチ１３および１４は、Ｓ／Ｐレジスタ７．８゜９お
よびｌＯが、４ビツト分（注目画素４個分）の処理で得
られた。拡張データ（ｊｓ〜３４ｍｋ　Ｉ〜に４　、　
ｍｌ　〜ｍ４　、　ｎ　１〜ｊ１４　）を入力するごと
にラッチ付勢され、合成した拡張データ（注目画素４個
×４画素：１６ビツト）の上側ラインのデータ（１３の
内容）および下側ラインのデータ（１４の内容）をマル
チプレクサ１６に出力する。

Ｓ／Ｐレジスタ１１および１２は、８ビツト分（注目画
素８個分）の処理で得られた。拡張データ（ｊ１〜ｊＢ
、ｍ１〜ｍｓ）を入力するごとに、上側ラインのデータ
（１１の内容）および下側ラインのデータ（１２の内容
）をパラレルデータとしてマルチプレクサ１６に出力す
る。

マルチプレクサ１６は、ＣＰＵ１８の指示に応じて、オ
リジナルモードではデータセレクタ１５からの画像パタ
ーン原データ○ＤＰのオリジナルラインのデータを選択
し、横倍角モードではラッチ１３からの拡張データの上
側ラインのデータを選択し、縦倍角モードではＳ／Ｐレ
ジスタ１１および１２のパラレルデータを選択し、全倍
角モードではラッチ１３および１４からの拡張データの
上側および下側ラインのデータを選択する。

出カバソファメモリ４００は４つの２４Ｘ２４ビツトの
バッファメモリ１，１１．ＩＩＩ、ＩＶ（領域）からな
り、オリジナルモードでは付勢されないが、横倍角モー
ドではマルチプレクサ１６により選択されたラッチ１３
からの拡張データの上側ラインのデータを逐次バッファ
■および■に格納して横倍角の画像パターン拡張データ
を作成し、縦倍角モードではマルチプレクサ１６により
選択されたＳ／Ｐレジスタ１１からのパラレルデータを
奇数番ラインに、およびＳ／Ｐレジスタ１２からのパラ
レルデータを偶数番ラインに、というようにバッファＩ
および■に格納し縦倍角の画像パターン拡張データを作
成し、全倍角モードではマルチプレクサ１６により選択
されたラッチ１３からの拡張データの上側ラインのデー
タを奇数番ラインに、およびラッチ１４からの拡張デー
タの下側ラインのデータを偶数番ラインに、というよう
にバッファ１、ｎ、ｍ、および■に格納して全倍角の画
像パターン拡張データを作成する。つまり、出力バッフ
ァメモリ４００において拡張データｊ、に、ｍ。

ｎを２次元的に整理し、画像パターン拡張データを作成
している。なお以下においては、説明の便宜上、バッフ
ァメモリ４００の書き込み領域は、第１ｊ図に示したＯ
ＤＰと同様にライン番号と書き込みバイトアドレスによ
り１バイトごとに指定されるものとする。

読出し書込み制御回路５００のＣＰＵ１８は、以上の概
略説明の如くに各部を制御し、指定キャラクタ対応の画
像パターン原データＯＤＰから画像パターン拡張データ
を作成している。なお、システムコントローラ１９はＣ
ＰｔＪ１８の、読み出し命令、データセレクト命令、書
き込み命令、シフト命令等を構成各部に転送するデコー
ダであり、信号ラインの図示を省略している。パルス発
生器２０はシフトパルスを発生し、システムコントロー
ラ１９を介したＣＰＵのシフト命令に応じて上記の各レ
ジスタに断続的にシフトパルスを印加するが、この信号
ラインの図示も省略している６カウンタ１（２１）はシ
フトレジスタ３，４および５に印加するシフトパルスを
カウントする２４進のカウンタであり、カウンタ２（２
２）はＳ／Ｐレジスタ７．８，９，１０，１１．および
１２に印加するシフトパルスをカウントする８進のカウ
ンタである。なお、カウンタ２は、４カウントごとの信
号を出力できるようになっており、４進のカウンタを兼
ねている。

以下、第１ｃ図、第１ｄ図、第１ｅ図および第１ｆ図に
示すフローチャートを参照してＣＰＵ１ｇの実行する制
御の詳細を説明する。なお、以下の説明は、入力装置よ
りのキャラクタ指定があった後に実行されるサブルーチ
ンとなっている。

８１（第１ステツプ、フローチャートではＳを省略して
いる：以下向じ）で、シフトレジスタ３゜４．５．出力
バッファメモリ４００およびカウンタ２１，２２をクリ
ア（オール０）し、Ｓ２において、指定キャラクタに対
応するキャラクタアドレスを画像パターン発生器１００
にセットする。

Ｓ３ではモード判定を行ない、オリジナルモードであ九
ば、Ｓ４で通常のとおり画像パターン原データＯＤＰを
読み出し、出力装置側へ転送する。

Ｓ５では、前述のラインアドレスに対応するパラメータ
Ｉｔ＆ｌに、出力バッファメモリに対する書き込み回数
に対応するパラメータＫを０に、および書き込みライン
数（出力バッファメモリ４００の書き込みライン番号）
に対応するパラメータＬを１にそれぞれセットする。

Ｓ６で読み出しするライン（指定ライン）のバイト番号
を示すパラメータθを１にセットし、Ｓ７では画像パタ
ーン発生器１００およびデータセレクタ１５に所定の指
示を発して画像パターン原データＯＤＰの第１１バイト
をＰ／Ｓレジスタ２の２１に格納する。その後、Ｓ８か
ら８９に進み。

θを１アツプしてＳ７に戻ってＯＤＰの第１２バイトを
２２に格納し、同じループでＯＤＰの第１３バイトを２
３に格納する。

Ｐ／Ｓレジスタ２への第１ラインの書き込みを終了する
と、ＳＩＯからＳｌｌへ進み、Ｓｌｌで、Ｐ／Ｓレジス
タ２およびシフトレジスタ３，４゜５を同期シフト付勢
し、カウンタ２１でカウントしながらＳｌ　１−８１２
−３ｌ　１．　　・・・・・・。

−３１２なるループで、Ｐ／Ｓレジスタ２に書き込んだ
ＯＤＰの第１ラインのラインデータをシフトレジスタ５
に転送する。これにおいて、Ｐ／Ｓレジスタ２に書き込
んだＯＤＰの第１ラインのラインデータは２４ビツトで
あり、上記同期シフトは２５ビツト分行なっているので
、シフトレジスタ５の、第１ピッ１−から第２４ビツト
までにはＯＤＰの第１ラインのラインデータが格納され
、第２５ビツトにはダミーデータ（０：つまり白画素）
が格納される。

Ｓ１３で上記Ｐ／Ｓレジスタ２およびシフトレジスタ３
，４．５の同期シフトを停止し、Ｓ１４でパラメータＩ
を１インクリメントして５１５から８６に戻る。

Ｓ　７−３８−５９−、　　・・・・、−８８なるルー
プで、上記同様にＰ／Ｓレジスタ２へ第２ラインを書き
込む。

今度は、Ｉ＝２であるので、５ＩＯ−３１６と進み、Ｓ
１７でカウンタ２１をクリアする。

３１８では、Ｐ／Ｓレジスタ２およびシフトレジスタ３
，４．５を同期シフト付勢し、カウンタ２１でカウント
しながらＳ　１８−３　ｌ　９−３１８゜・・・・・・
、−８１９なるループで、Ｐ／Ｓレジスタ２に書き込ん
だＯＤＰの第２ラインのラインデータをシフトレジスタ
５に転送し、すでにシフトレジスタ５に格納している第
１ラインのラインデータをシフトレジスタ４に転送する
。

Ｓ１９から上記ループを抜けるとカウンタ２１の値は２
４になっており、Ｓ２０でカウンタ２２をクリアする。

この時点では、シフトレジスタ３の全ビットおよびシフ
トレジスタ４の第１ビツトには初期化当初（Ｓｌ）のダ
ミーデータ（０：つまり白画素）が格納され、シフトレ
ジスタ４の第２ビツトから第２５ビツトまでにはＯＤＰ
の第１ラインのラインデータが格納され、シフ１へレジ
スタ５の第１ビツトには第１ラインのダミーデータ（０
）が、およびシフトレジスタ５の第２ビツトから第２５
ビツトまでにはＯＤＰの第２ラインのラインデータが格
納されている。つまり、第１に図に示したように、参照
パターンデータＰＰＭのビットデータａ、ｂ、ｃ、ｄお
よびｇがダミーデータ（０）となり、ビットデータ０（
注目画素対応のビットデータ：以下注目データ）がＯＤ
Ｐのビットデータ１１　（第１１図参照：以下同じ）。

ビットデータｆがＯＤＰのビットデータ１□、ビットデ
ータｈがＯＤＰのビットデータ２１．ビットデータｉが
ＯＤＰのビットデータ２□となっている。これは、ＯＤ
Ｐの左上角のビットデータ１１に注目すると、情報のな
い部分があり、参照パターンデータＰＰＭが完成されな
いので、ダミーデータ（０：つまり背景部の白画素）に
よりそれを補っている（この意味から以下の説明におけ
るダミーデータは０とする）。

Ｓ２１では、Ｓ／Ｐレジスタ７．８，９，１０゜１１．
１２を１ビット分だけ同期シフト付勢し、カウンタ２２
を１カウントアツプする。

すなわち、前述のように情報分布パターン検出回路６が
、第１に図に示す如くにビットデータ１１に注目した参
照パターンデータＰＰＭの各ビットデータで演算した、
拡張データの各ビットデータｊ、に、ｍ、ｎを、Ｓ／Ｐ
レジスタ７＆１１，８゜９＆１２およびｌＯにそれぞれ
取り込む。この後Ｓ２２で、前述と同様にＰ／Ｓレジス
タ２およびシフトレジスタ３，４．５を同期シフト付勢
して、シフトレジスタ３，４．５に格納されている全デ
ータを１ビツトシフトするとともに（つまり、ビットデ
ータ１２が注目データとなる）、シフトレジスタ５の第
２５ビツトにダミーデータを取り込み、カウンタ２１を
１カウントアツプする。

Ｓ２３で上記Ｐ／Ｓレジスタ２．シフトレジスタ３，４
，５および、Ｓ／Ｐレジスタ７．８，９゜１０．１１．
１２（７）同期シフトを停止し、Ｓ１４でパラメータＩ
を１インクリメントしてＳ１５がら８６に戻る。

３７−３８−５９−、・・・寺、Ｓ８なるループで、上
記同様にＰ／Ｓレジスタ２へＯＤＰの第３ラインデータ
を書き込む。

今度は、Ｉ＝３であるので、３１６から第１ｄ図の５２
４に進み、ここで出力バッファメモリ４００の書き込み
バイトアドレスφの値を先頭アドレスを示す値ｌにセッ
トした後、Ｓ２５でカウンタ２１をクリアする。

この時点では、Ｓ２２でのシフトによりＯＤＰの第１ラ
イン第２ビツト、つまりビットデータ１２に注目してい
るので、Ｓ２６では、Ｓ２１と同様にして情報分布パタ
ーン検出回路６が演算したビットデータ１２の拡張デー
タの各ビットデータｊ。

ｋ、ｍ、ｎを、Ｓ／Ｐレジスタ７＆１１，８．９＆１２
および１０にそれぞれ取り込み、カウンタ２２を１アツ
プする。なおこの場合、参照パターンデータＰＰＭの上
側のビットデータａ、ｂおよびＣはダミーデータとなる
。

この後、Ｓ２７において、Ｐ／Ｓレジスタ２およびシフ
トレジスタ３，４．５を同期シフト付勢して、シフトレ
ジスタ３，４．５に格納されている全データを１ビツト
シフトするとともに（つまり、ビットデータ１３が注目
データとなる）、Ｐ／Ｓレジスタ２に書き込んだＯＤＰ
の第３ラインデータのビットデータ３１　（第１ビツト
のデータ：第１１図参照）をシフトレジスタ５の第２５
ビツトに取り込む。

まず全倍角モードおよび横倍角モードの場合を説明する
。

５２８、Ｓ２９と進み、この時点でカウンタ２２は２を
カウントしているので、そのままＳ４１に進むが、カウ
ンタ２１のカウント値が１であるため、再びＳ２６に戻
る。

今度は、ビットデータ１．に注目した拡張データを取り
込み（上記Ｓ２６の説明に同じ）、カウンタ２２を１カ
ウントアツプ（２→３）した後、ＯＤＰのラインデータ
を１ビツトシフトしく上記Ｓ２７の説明に同じ：ただし
、ビットデータ１４が注目データとなる）、カウンタ２
！を１カウントアツプ（１→２）する。

同じループでもう一度Ｓ２６に来ると、今度は、ビット
データ１４に注目した拡張データを取り込み（上記Ｓ２
６の説明に同じ）、カウンタ２２を１カウントアツプ（
３→４）する。この時点で、Ｓ／Ｐレジスタ７．８．９
およびｉｏには、ＯＤＰのビットデータ１．〜１４を拡
張したビットデータｊ、に、ｍ、ｎがそれぞれ格納され
ている。

この後、Ｓ２７でＯＤＰのラインデータを１ビツトシフ
トしく上記Ｓ２７の説明に同じ：ただし、ビットデータ
１ｓが注目データとなる）、カウンタ２１を１カウント
アツプ（２→３）する。

ここで、カウンタ２２の値が４　（レジスタ７〜１０が
各４ビツトを格納）となったので、Ｓ２９から３３０に
進み、ラッチ１３および１４をラッチ付勢する。

Ｓ／Ｐレジスタ７および８とラッチ１３の接続。

Ｓ／Ｐレジスタ９および１０とラッチ１４の接続につい
ては前述したとおりであるので、このラッチ付勢により
、ラッチ１３からはＯＤＰのビットデータ１１〜１４を
拡張した、上側ラインの８ビツト（１バイト）のパラレ
ルデータが、ラッチ１４からはＯＤＰのビットデータ１
１〜１４を拡張した、下側ラインの８ビツト（１バイト
）のパラレルデータが、それぞれマルチプレクサ１６に
転送される。

全倍角モードであればＳ３１から３３２に分岐し、これ
において、ラッチ１３からの上側ラインの８ビツトのパ
ラレルデータを、出カバソファメモリ４００の第１ライ
ン〔第（２Ｌ−１）ライン〕の先頭第１バイトに書き込
み、ラッチ１４からの下側の８ビツトのパラレルデータ
を、出力バッファメモリ４００の第２ライン（第２Ｌラ
イン）の先頭第１バイトに書き込み、書き込みバイトア
ドレスφを１インクリメント（ｌ→２）する。

また、横倍角モードであればＳ３３において。

ラッチ１３からの上側の８ビツトのパラレルデータを、
出力バッファメモリ４００の第１ライン（第Ｌライン）
の先頭に書き込み、書き込みバイトアドレスφを１イン
クリメント（１→２）する。

Ｓ３４では、出カバソファメモリ４００に対する書き込
み回数を示すパラメータＫを１アツプするが、その値は
６ではないので（１）、Ｓ３６でカウンタ２２をクリア
してＳ２６に戻る。

以上のように、Ｓ　２６−８２７−３２８−３２９−３
４１−８２６−、・・・・・・・・、なるル−プ、およ
び、カウンタ２２の値が４となるときの、・・・−３２
９−５３０−８２１−３３２（または５３３）−８３４
−５３５−８３６−５２６−２・・・・、なるループで
、逐次ビットデータ１５ｔ１６ｔ　　・・・・に注目し
て変換し、注目データ４ビツト分（注目画素４個分）の
拡張処理終了ごとにその拡張データ（全倍角モードでは
第１ライン８ビツトおよび第２ライン８ビツト。

横倍角モードでは第１ライン８ビツト）を出力バッファ
レジスタ４００に書き込む繰り返しを行なう。

この間の説明は上記と同一（ただし、カウンタ２１およ
びＫの値が異なる）であるので、Ｋ＝５　（ＯＤＰ第１
ライン第２０ビットまでの拡張処理および書き込み終了
）となった後について以下説明する。

Ｋ＝５となって、８３６からＳ２６に戻ると、カウンタ
２１の値は１９．カウンタ２２の値はＯとなっており、
注目データは１２１になっている。

またこのときのバイトアドレスφは６である。

Ｓ２６では、前述同様にビットデータ１２１に注目した
拡張データを取り込み（上記Ｓ２６の説明に同じ）、カ
ウンタ２２を１カウントアツプ（０→１）した後、Ｓ　
２７で０ＤＰ（７）５イ’、／データを１ビツトシフト
しく上記Ｓ２７の説明に同じ：ただしピッ１−データ１
２２が注目データとなる）。

カウンタ２１を１カウントアツプ（１９→２０）する。

Ｓ２９およびＳ４１を経て３２６に戻り、ビットデータ
１２２に注目してその拡張データを取り込み（上記Ｓ２
６の説明に同じ）、カウンタ２２を１カウントアツプ（
１→２）した後、Ｓ２７でＯＤＰのラインデータを１ビ
ツトシフトしく上記Ｓ２７の説明に同じ：ただしビット
データ１２３が注目データとなる）、カウンタ２１を１
カウントアツプ（２０→２１）する。

同様に２６に戻り、ビットデータ１２３に注目してその
拡張データを取り込み（上記Ｓ２６の説明に同じ）、カ
ウンタ２２を１カウントアツプ（２→３）した後、Ｓ２
７でＯＤＰのラインデータを１ビツトシフトしく上記Ｓ
２７の説明に同じ：ただしピッ１−データ１２４が注目
データとなる）、カウンタ２１を１カウントアツプ（２
１→２２）する。

再度Ｓ２６に戻ると、今度はＯＤＰの右上角のビットデ
ータｔ２４に注目することになるので。

第１ａ図に示すように、情報のない部分を初期化時（Ｓ
ｌ）のダミーデータ（ＰＰＭのａ、ｂ、ｃ）を第１ライ
ン第２５ビツトのダミーデータ（ＰＰＭのｆ）および第
２ライン第２５ビツトのダミーデータ（ＰＰＭの１）に
より補って拡張し、この拡張データをＳ／Ｐレジスタ７
．８，９，１０，１１および１２に取り込み（上記Ｓ２
６の説明に同じ）。

カウンタ２２を１カウントアツプ（３→４）する。

Ｓ２７でＯＤＰのラインデータを１ビツトシフトしく上
記Ｓ２７の説明に同じ：ただし、第１ライン第２５ビツ
トのダミーデータが注目データとなる）、カウンタ２１
を１カウントアツプ（２２→２３）する。

このとき、カウンタ２２の値が４となるので、５２９か
ら３３０に進み、ラッチ１３および１４をラッチ付勢す
る。

５３２（全倍角モードの場合）または５３３（横倍角モ
ードの場合）における出カバソファメモリ４００に対す
る書き込みについては前述と同様で、全倍角モードでは
出力バッファメモリの第１ラインおよび第２ラインの最
後尾第６バイトに、横倍角モードでは第１ラインの最後
尾第６バイトに、それぞれＯＤＰの１２１−１２４の拡
張データを書き込み、これにより、ＯＤＰの第１ライン
データの拡張データが完成する。

Ｓ３４でＫの値を１アツプすると、Ｋ＝６　（ＯＤＰ第
１ラインの拡張データ書き込み済）となるので、Ｓ３７
に進む。このとき、注目データが。

第１ライン第２５ビツトのダミーデータになっているの
で、Ｐ／Ｓレジスタ２およびシフトレジスタ３．４．５
を１ビット同期付勢して、シフトレジスタ３，４．５に
格納されている全データを１ビツトシフトするとともに
（つまり、ピッ１−データ２１が注目データとなる）、
Ｐ／Ｓレジスタ２に書き込んだＯＤＰの第３ラインデー
タのピッ１へデータ３２４をシフトレジスタ５の第２５
ビツトに取り込む。このとき、カウンタ２１を１カウン
トアツプ（２３→２４）する。

３３８ではパラメータにの値を０にセットする。

Ｓ３９ではパラメータＬの値を１アツプ（１→２）し、
Ｓ４０からＳ４１に進み、カウンタ２１の値が２４にな
っているので、第１Ｃ図の３２０に進み、ここでカウン
タ２２をクリアする。

このとき、注目データはＯＤＰのビットデータ２１　（
第２ライン第１ビツト）となるが、ビットデータ２１は
ＯＤＰの左端であるため、第１ｍ図に示すように、ＰＰ
Ｍのａには初期化当初（Ｓｌ）のダミーデータが、ｄお
よびｇにはそれぞれ第１ラインおよび第２ラインのダミ
ーデータが与えられている。情報分布パターン検出回路
６は、このＯＤＰのビットデータ２１に注目する参照パ
ターンデータＰＰＭによる演算を行なって、その拡張デ
ータの各ビットデータｊ、に、ｍ、ｎを出力しているの
で、前述と同様に８２１では、Ｓ／Ｐレジスタ７．８，
９，１０，１１，１２を１ビット分だけ同期シフト付勢
してそれらのデ・−夕を取り込む・ この後、Ｓ２２で前述と同様にＰ／Ｓレジスタ２および
シフトレジスタ３，４．５を同期シフト付勢して、シフ
トレジスタ３，４．５に格納されている全データを１ビ
ツトシフトするとともに（つまり、ビットデータ２２が
注目データとなる）。

ダミーデータをシフトレジスタ５の第２５ビツトに取り
込む。

Ｓ２３で上記Ｐ／Ｓレジスタ２１シフトレジスタ３，４
，５および、Ｓ／Ｐレジスタ７．８．９゜１０．１１．
１２の同期シフトを停止し、Ｓ１４でパラメータＩを１
インクリメントしてＳ１５から８６に戻る。

Ｓ７−３８−８９−、・・・・、−８８なるループで、
上記同様にＰ／Ｓレジスタ２へＯＤＰの第４ラインデー
タを書き込む。

今度は、Ｉ＝４となって、Ｓ１６から第１ｄ図の３２４
に進む。

以下は、上記のＯＤＰの第１ラインデータにおける説明
に同一となるので省略するが、ＯＤＰの右端のデータ（
２２ａ＊　３２４１４□４．・・・・・・、）が注目画
素となる場合は、第１ｎ図に示すように、ＰＰＭのｃ、
ｆ、ｄに各ラインのダミーデータが与えられ、左端のデ
ータ（３１＋４１＊５１．・・・・、）が注目画素とな
る場合は、第１ｍ図に示すように、ＰＰＭのａ＋　ｄ＋
　ｇに各ラインのダミーデータが与えられる。

次に、以上の処理で、Ｓ１４においてパラメータＩの値
が２５（レジスタ５へのＯＤＰ転送終了）になる場合に
ついて説明する。

この時点では、パラメータＬの値は２３であり。

ＯＤＰの２３２が注目データとなって、シフトレジスタ
３の第１ビツトから第２４ビツトに第２２ラインデータ
、第２５ビツトにダミーデータ、シフトレジスタ４の第
１ビツトから第２４ビツトに第２３ラインデータ、第２
５ビツトにダミーデータ、シフトレジスタ５の第１ビツ
トから第２４ビツトに第２４ラインデータ、第２５ビツ
トにダミーデータが格納されている。

つまり、ＯＤＰは２４ラインまでであるので、これ以降
は、Ｓ１５から８６に戻らずに、直接第１ｄ図の５２４
に進む、したがって、以降の３２７におけるＰ／Ｓレジ
スタ２およびシフトレジスタ３．４．５の同期シフトに
おいては、シフトレジスタ５に逐次ダミーデータ（０：
つまり白画素）が書き込まれることになる。

前述と同様に、第１ｄ図に示すフローをループ状に繰り
返した後、Ｓ４１から抜けると、Ｌの値は２５であり、
注目データはＯＤＰのビットデータ２４．となっている
。この場合、２４１はＯＤＰの左下角（第１１図参照）
のデータであるが、情報分布パターン検出回路６では、
上記のダミーデータの書き込みにより第１ｐ図に示す如
きＰＰＭになっており、このＰＰＭに基づいて注目デー
タ２４１が拡張処理される。

前記同様に、５２０−３２１−３２２−３２３−３１４
−３１５−３２４−５２５と進み、上記同様に８２６以
下の処理をループ状に繰り返す。この場合、ビットデー
タ２４２４が注目画素になろと、２４２４はＯＤＰの右
下角（第１１図参照）のデータであるが、上記ダミーデ
ータにより第１ｑ図に示す如きＰＰＭになっているので
、このＰＰＭにノ、（づいて注目データ２４２４が拡張
処理される。

このループ処理において、Ｓ３２の全倍角モードにおけ
る、出力バッファメモリの第４３ラインおよび第４４ラ
インのそれぞれの最後尾バイトに対する、ＯＤＰの２４
２１〜２４２４の拡張データの書き込み、あるいは、Ｓ
３３の横倍角モードにおけろ、出力バッファメモリの第
２４ラインに対する、○ＤＩ’の２４２１〜２４２４の
拡張データの書き込み、を終了すると、Ｓ３４において
パラメータにの値は６　（ＯＤＰ第２４ラインの拡張デ
ータ書き込み終了）になるので、５３５−３３７＝Ｓ３
８と進む。次の３３９においてパラメータＬの値を１ア
ツプすると、この値は２５　（ＯＤＰの全ラインの拡張
処理終了＝１画像パターン拡張データ作成終了）になり
、Ｓ４０から第１ｆ図のＳ／１２に進む。

Ｓ４２でモードを判定する。

全倍角モードであれば、出力バッファメモリ４００のす
べての領域（Ｉ、　Ｕ、　ＩＩ、　ＩＶ）に指定された
１キャラクタ分の画像パターン拡張データが格納されて
いるので、Ｓ４３でこれを図示しない出力装置に転送し
、横倍角モードであれば、出カバソファメモリ４００の
領域Ｉおよび■に指定された１キャラクタ分の画像パタ
ーン拡張データが格納されているので、Ｓ４４でこれを
図示しない出力装置に転送し、処理を終了する（メイン
ルーチンに復帰する）。

次に、縦倍角モードの処理について説明する。

縦倍角モードは、上記の全倍角モードの処理に類似であ
るが、横方向の拡張がないので、Ｓ／Ｐレジスタ１１お
よび１２が一杯になるために８ビット分（注目画素８個
分：レジスタ１１．１２の容量分）の拡張データが必要
である。そこで、Ｓ５０でカウンタ２２が８（レジスタ
１１．１２が８ビツト格納済）となるごとに、Ｓ５１に
おいて出力バッファレジスタ４００の、第（２Ｌ−１）
ラインおよび第２Ｌラインの、書き込みバイトアドレス
φで指定される１バイトの領域に対する書き込みを行な
っている。

したがって、３回の書き込みにより○ＤＰＩライン分の
書き込みを終了するので、Ｓ５３ではＫの値を３（拡張
データ１ライン＝８×３ビツト）で見ている。

この外は、−上記全倍角モードの場合に同一であり、３
５８でパラメータＬの値が２５（ＯＤＰの全ラインの拡
張処理終了：１画像パターン拡張データ作成終了）にな
ると、Ｓ６０に進み、このモードでは、出力バッフ７メ
モリ４００の領域！および■に指定された１キャラクタ
分画像パターン拡張データが格納されるので、これを図
示しない出力装置に自伝送している。

第５ｃ図は、前述の第５ａ図に示した文字「永」を量子
化した画像パターンの画像パターン原データから、第１
ａ図に示した本実施例の画像パターンデータ拡張装置に
より縦横２倍に拡張した（全（Ｑ角モード処理）画像パ
ターン拡張データを作成し、それにより、第５ａ図と同
じ大きさのドツトで表わした拡張画像パターンである。

これによれば、量子化ノイズがドツトレベルに抑えられ
て改善され、かつ、縦線と横線の交点では不要ドツトの
発生による画像の分解能の劣化はない。

また、前述した他の例、すなわち、第６ａ図および第７
ａ図に示した原画像パターンに対する、同様な全倍角モ
ード処理による拡張画像パターンを第６ｃ図および第７
ｃ図に示すが、いずれにおいても、画像の分解能を劣化
することなく、斜線の量子化ノイズが改善されているの
がわかる。

ところで、第１ａ図に示す拡張データ発生回路３００の
情報分布パターン検出回路６は、ＥＰＬ（Ｅｌｅｃｔｒ
ｉｃａｌｌｙ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ
）を主体に構成することができる。第２ａ図にそのロジ
ックダイアグラムを示す。ここで使用しているのは。

３２本のインプットターム（ＩＮＰＵＴ　ＴＥＲＭＳ）
および３２本のプロダクトターム（ＰＲＯＤＵＣＴ　Ｔ
ＥＲＭＳ）を持つＥＰＬ１０Ｐ８と呼ばれるプログラマ
ブルなロジックアレイである。第２ａ図に示したロジッ
クダイアグラムの、アンドゲートアレイ上のすべての交
点、すなわち、プロダクトタームとインプットタームと
の交点には、ＥＦＲＯＭセルのコネクションがあり、こ
れらの交点の接続により複雑な論理回路が実現できるの
で広く利用されている。

以下、第２ａ図に示したロジックダイアグラムの見方に
ついて簡単に説明する。

まず、第２ｃ図および第２ｄ図を参照されたい。

ロジックダイアグラム上では、アンドゲートが第２ｃ図
のように表わされているが、この図のプロダクトターム
とインプットタームとの交点ＣＲＯ５は、第２ｄ図に示
す如きスイッチＣ０ＮＮを意味している。

つまり、第２ｄ図に示したスイッチＣ０ＮＮは、プロダ
クトタームとインプットタームとの交点にあるＥＦＲＯ
Ｍのコネクションに相当する。

次に第２ｅ図および第２ｆ図を参照すると、記号［×」
は、ロジックダイアグラム上で、ＥＦＲＯＭのコネクシ
ョンの接続、つまりスイッチの閉じた状態を示している
。したがって、第２ｅ図の接続による真理値表は次の第
２表のようになる。

第　　　２　　　表 また、第２ｆ図に示す接続による真理値表は次の第３表
のようになる。

第　　　３　　　表 となる。

以上に基づいて、第２ａ図に示すロジックダイアグラム
を説明する。

第２ａ図を参照すると、このＥＰＬには、アンドゲート
アレイに加えて、固定のオアゲートおよび、プログラマ
ブルなオアゲート、エクスクル−シブオアゲートおよび
ポラリティを含むフィーチャー（ＦＥ訂υＲＥ）セル（
Ｆ　１−Ｆ　８）が備わっているが、本実施例では、フ
ィーチャーセルＦ１およびＦ３は４人力のノアゲート、
Ｆ２．Ｆ４およびＦ５が４人力のオアゲートとして機能
するように設定している。

各プロダクトタームと各インプットタームとの交点にあ
るＵＰＲＯＭのコネクションは第２ａ図に示すとおり（
×印）に接続し、さらに、入力ピンＰ１には参照パター
ンデータＰＰＭ（第１ｈ図参照）のビットデータｂが、
入力ピンＰ２にはビットデータａが、入力ピンＰ３には
ビットデータＣが、入力ピンＰ４にはビットデータｄが
、入力ピンＰ５にはビットデータ○が、入力ピンＰ６に
はビットデータｆが、入力ピンＰ７にはビットデータｇ
が、入力ピンＰ８にはビットデータｈが、入力ピンＰ９
にはビットデータｉが、それぞれ入力するように接続す
る（シフトレジスタ３〜５の第１〜第３ビツトと接続す
る）。

出力ピンＰ１９に着目する。

プロダクトターム０は、ピンＰ２の反転入力に接続され
ているインプットターム１．ピンＰＩの反転入力に接続
されているインプットターム３．ピンＰ３の非反転入力
に接続されているインプットターム４．ピンＰ４の反転
入力に接続されているインプットターム９．およびピン
Ｐ５の非反転入力に接続されているインプットターム１
２．と接続されているので、このラインのアンドゲート
は前述の第（１′）火弟１項生・亙・ｃ−エ・＠（ビッ
トデータａ、ｂ、ｃ、ｄおよび＠の論理積）を出力する
。

プロダクトターム１は、ピンＰ２の反転入力に接続され
ているインプットターム１．ビンＰＬの反転入力に接続
されているインプットターム３．ピンＰ４の反転入力に
接続されているインプットターム９．ピンＰ５の非反転
入力に接続されているインプットターム１２．およびピ
ンＰ７の非反転入力に接続されているインプットターム
２０．と接続されているので、このラインのアンドゲー
トは前述の第（１′）火弟２項ａ　・ｂ　・ｄ　・＠’
　ｇ（ビットデータａｌ　ｂ、ｄｌ　＠およびｇの論理
積）を出力する。

フィーチャーセルＦ１はノアゲートとして機能するよう
に設定されているので、したがって出力ピン１９は、前
述の第（１′）式の反転、すなわちｊ′を２寅算して出
力する。

出力ピンＰ１８に着目する。

プロダクトターム８は、ピンＰ１の非反転入力に接続さ
れているインプットターム２．ピンＰ３の反転入力に接
続されているインプットターム５゜ピンＰ４の非反転入
力に接続されているインプットターム８．ピンＰ５の反
転入力に接続されているインプットターム１３．および
ピンＰ６の反転入力に接続されているインプットターム
１７．と接続されているので、このラインのアンドゲー
トは前述の第（１′″）大筒１項ｂ−１・ｄ−（ｉｉｉ
）−ｆ（ビットデータｂ、ｃ、ｄｌｕおよび土の論理積
）を出力する。

プロダクトターム９は、ピンＰＩの非反転入力に接続さ
れているインプットターム２．ビンＰ４の非反転入力に
接続されているインプットターム８゜ピンＰ５の反転入
力に接続されているインプットターム１３．ピンＰ７の
反転入力に接続されているインプットターム２１．およ
びピンＰ８の反転入力に接続されているインプットター
ム２５．と接続されているので、このラインのアンドゲ
ートは前述の第（１”）大筒２項ｂ−ｄｉ）−・ｌ−上
（ビットデータｂ＋ｄ＋６＊ｇおよび工の論理積）を出
力する。

プロダクトターム１０は、ピンＰ２の反転入力に接続さ
れているインプットターム１．ピンＰ１の非反転入力に
接続されているインプットターム２゜ピンＰ４の非反転
入力に接続されているインプットターム８．およびピン
Ｐ５の反転入力に接続されているインプットターム１３
．と接続されているので、このラインのアンドゲートは
前述の第（１′″）火弟３項生・ｂ−ｄ−＠（ビットデ
ータａ、ｈ、ｄおよび皇の論理積）を出力する。

フィーチャーセルＦ２はオアゲートとして機能するよう
に設定されているので、したがって出力ピン１８は、前
述の第（１”）式、すなわちｊ　ｎを演算して出力する
。

出力ピン１９および１８は、第２ｂ図に示すように、外
付けのオアゲート回路ＯＲｊ　’に接続されているので
、これにおいて最終的に前述の第（１）式が演算されて
拡張データｊが出力される。

出力ピンＰ１７に着目する。

プロダクトターム１６は、ピンＰ２の非反転入力に接続
されているインプットターム０．ピンＰ１の反転入力に
接続されているインプットターム３゜ピンＰ３の反転入
力に接続されているインプットターム５．ピンＰ５の非
反転入力に接続されているインプットターム１２．およ
びピンＰ６の反転入力に接続されているインプットター
ム１７．と接続されているので、このラインのアンドゲ
ートは前述の第（２′）大筒１項ａ・−ｈ−・且・ｏ−
１（ビットデータａ＋ｂ＋Ｃ＋６および１の論理積）を
出力する。

プロダクトターム１７は、ピンＰ１の反転入力に接続さ
れているインプットターム３．ピンＰ３の反転入力に接
続されているインプットターム５゜ピンＰ５の非反転入
力に接続されているインプットターム１２．ビンＰ６の
反転入力に接続されているインプットターム１７．およ
びピンＰ９の非反転入力に接続されているインプットタ
ーム２８゜と接続されているので、このラインのアンド
ゲートは前述の第（２′）火弟２頂上・±・＠・工・ｉ
（ビットデータｂｗｃｔ＠ｔｆおよびｉの論理積）を出
力する。

フィーチャーセルＦ３はノアゲートとして機能するよう
に設定されているので、したがって出力ピン１７は、前
述の第（２′）式の反転、すなわちに′を演算して出力
する。

出力ピン１６に着目する。

プロダクトターム２４は、ピンＰ２の反転入力に接続さ
れているインプットターム１．ピンＰ１の非反転入力に
接続されているインプットターム２゜ピンＰ４の反転入
力に接続されているインプットターム９．ビンＰ５の反
転入力に接続されているインプットターム１３．および
ピンＰ６の非反転入力に接続されているインプットター
ム１６．と接続されているので、このラインのアンドゲ
ートは前述の第（２”）火弟１頂上・ｂ−↓・旦・ｆ（
ビットデータａ、ｂ、ｄ、　旦およびｆの論理積）を出
力する。

プロダクトターム２５は、ピンＰ１の非反転入力に接続
されているインプットターム２．ピンＰ５の反転入力に
接続されているインプットターム１３゜ピンＰ６の非反
転入力に接続されているインプットターム１６．ピンＰ
８の反転入力に接続されているインプットターム２５．
およびピンＰ９の反転入力に接続されているインプット
ターム２９゜と接続されているので、このラインのアン
ドゲートは前述の第（２”）火弟２項ｂ−ｅ・ｆ−工・
±（ビットデータｂ、ｅ、ｆ、ｈおよび土の論理積）を
出力する。

プロダクトターム２６は、ピンＰ１の非反転入力に接続
されているインプットターム２．ピンＰ３の反転入力に
接続されているインプットターム５゜ピンＰ５の反転入
力に接続されているインプットターム１３．およびピン
Ｐ６の非反転入力に接続されているインプットターム１
６．と接続されているので、このラインのアンドゲート
は前述の第（２”）大筒３項ｂ−１一旦・ｆ　（ビット
データｂｅ　ｅ、ｅおよびｆの論理積）を出力する。

フィーチャーセルＦ４はオアゲートとして機能するよう
に設定されているので、したがって出力ピン１６は、前
述の第（２″）式、すなわちｋ　ＩＩを演算して出力す
る。

出力ピン１７および１６は、第２ｂ図に示すように、外
付けのオアゲート回路ＯＲｋ’に接続されているので、
これにおいて最終的に前述の第（２）式が演算されて拡
張データｋが出力される。

次に１本発明の別な実施例を説明する。第１ａ図におい
て、参照パターン切出し回路２００．拡張データ発生回
路３００．出カバソファメモリ４００および、読出し書
込み制御回路５００を１つのマイクロコンピュータに置
き換えることができる。つまり、第５ｄ図に示すように
、画像パターン発生器３０と出力装！！１３２の間にマ
イクロコンピュータ３１が接続される構成となる。この
場合の画像パターン発生器３０は前述と同様に、所定キ
ャラクタ数分の、第１ｉ図に示す如き２４　Ｘ　２４ビ
ツトの画像パターン原データを記憶しているパターンメ
モリとする。以下、この場合のマイクロコンピュータ３
１が実行する処理の概略を説明するが、まず、前提条件
を明確にしておく。

第１に、この処理においては、黒画素を“０″、白画素
を′″１″で示している。つまり、出力装［３２がＣＲ
Ｔディスプレイユニットである場合を対象としている。

第２に、この処理における画像パターン原データは、画
像パターン発生器３０から指定キャラクタに対応して読
み出され、その第０ライン、第２５ライン、第０列およ
び第２５列ダミーデータを付加する処理、すなわち第１
ｉ図において画像パターン原データＯＤＰの周囲に１ビ
ット分のダミーデータの縁を施す処理、を行なった後、
マイクロコンピュータ３１内のＲＡＭに格納されている
ものとする。

第３に、上記ＲＡＭに格納された画像パターン原データ
の各ビットデータはＡ（、）で示されるものとする。こ
れについては、前述した第３Ｃ図を参照されたい。

第４に、以下は画像パターン原データを縦横２倍に拡張
した画像パターン拡張データを作成する処理（前述の全
倍角モードに対応する）について示し、出力装置に画像
パターン拡張データを転送する制御については特に示さ
ない。

第５に１作成した画像パターン拡張データはＲＡＭに格
納する（前述の出カバソファメモリ４００に対する書き
込みに相当）。

第６に、画像パターン拡張データの各ビットデータをＢ
（、）で示すものとする。つまり、注目データＡ（Ｉ、
Ｊ）を変換した拡張データの、上人のビットデータ（前
述の拡張データｊ）はＢ　（２Ｉ、　２Ｊ）で、上布の
ビットデータ（前述の拡張データｋ）はＢ　（２ｒ、　
２Ｊ＋１）　テ、　下列ノビットデータ（前述の拡張デ
ータｍ）はＢ　（２Ｉ＋１．２Ｊ）で、下布のビットデ
ータ（前述の拡張データｎ）はＢ　（２Ｉ＋１．２Ｊ＋
１）で、それぞれ示される。

最初に、マイクロコンピュータ３１が実行する処理のプ
ログラムリスト（Ｂ　ａｃｉｃ　９語）を次の第４表に
示す。これにおいて、第３６０ステツプおよび第３７０
ステツプにおいて、Ｉ　２＝２＊　Ｉ（２×Ｉの意味）
、Ｊ２＝２＊Ｊとしているので、ＲＡＭ内の画像パター
ン拡張データ格納領域がアドレス（２，２）より開始し
、出力する拡張画像パターンが原画像パターンからずれ
てしまうように思われるが、これは画像パターン拡張デ
ータ内における各ビットデータの相対的なアドレスを示
しているのであり、このような心配は無用である。

しかしながら、もし見掛は上１画像パターン原データの
先頭読み出しアドレスと画像パターン拡張データの先頭
書き込みアドレスを揃えたい場合には、第３６０ステツ
プおよび第３７０ステツプにおいて、ｌ２＝２＊Ｉ−１
，Ｊ２＝２＊Ｊ−１とすれば良い。

＋Ｉ’　　　Ｉ＋ ０　　　ぐ） 書Ｅ詞書８；８８奪δ　馨　Ｓ 以下の説明を容易にするために、第１２ａ図。

第１２ｂ図および第１２ｃ図に、第４表のプログ　　（
ラムリストにおける処理をフローチャートにより　　１
示した。これら第１２ａ図、第１２ｂ図および第　　−
１２ｃ図に示したフローチャートにおいて、処理に関係
する参照パターンデータの状態を破線引出　　；し線に
より引き出して一重の１口」により示しくＡＰ　１〜Ａ
Ｐ　１８　：　ｂが黒画素、Ｗが白画素。

空白が任意画素、ハツチングが対象となる画素）、　　
：拡張データの状態を同じく破線引出し線により引　　
。

き出して二重の１口」により示している（ＢＰＩ　　　
］〜ＢＰ６　：　ｂが黒画素、Ｗが白画素）。

なお、以下の説明では第１２ａ図、第１２ｂ図および第
１２ｃ図に示すフローチャートのステップ　　・番号を
ｓｒ　Ｓ　　　＋ｔで示しくフローチャートではＳを省
略している）、これに対応する第４表に示したプログラ
ムチャートのステップ番号を必要に応じて’［−−−）
”で示す。

まず第１２ａ図に示すフローチャートを参照して説明す
る。

５１０１では注目データのラインアドレス（前述乃ライ
ン番号）を示すパラメータＩ　（前述のＩに閂じ）を１
にセットし、５１０２ではそのＩの値を吟味するが、こ
の場合１であるので８１０３に進む。

５１０３では拡張データのラインアドレス（前述の芹き
込みラインアドレスに相当）を示すパラメータエ２を、
２倍したＩの値にセットする。

５１０４では注目データのビットアドレス（ＯＤＰ配端
からのビット数：第１１図に示す添字に対応する）を示
すパラメータＪを１にセットし、５１０５ではそのＪの
値を吟味するが、この場合１であるので８１０７に進む
、５１０７では拡張データのビットアドレスを示すパラ
メータＪ２を、２倍したＪの直にセットする（３６０．
３７０）。

８１０８において、注目データＡ　（Ｉ、Ｊ）が黒デー
タ（つまり白画素対応のデータ゛’Ｏ”：ＡＰＩ）であ
ると（３８０）　、５１０９に進み、拡張データの各ビ
ットデータ、すなわちＢ　（Ｉ２．Ｊ２）　、　Ｂ　（
Ｉ２．Ｊ２＋　１）　。

Ｂ　（Ｉ２＋　１　、Ｊ２）およびＢ　（Ｉ２＋１．　
Ｊ２＋１）をすべて黒データ（ＢＰＩ）にセットする（
３９０）。

５１１０ではビットデータＡ　（Ｉ−１，Ｊ−１）。

Ａ　（Ｉ−１，Ｊ）およびＡ　（Ｉ、Ｊ−１）の和（Ａ
Ｐ２）をとりその値を０１とし、　５ｉｌｌではデータ
Ａ　（Ｉ−１，Ｊ）、Ａ　（Ｉ−１，Ｊ＋１）およびＡ
　（Ｉ、Ｊ＋１）の和（ＡＰ３）をとりその値をＣ２と
する（４００）。

第１２ｂ図の８１１２ではＣ１の値を調べる。

Ｃ１＝３は、ＡＰ４に示すように参照パターンデータの
、注目画素の左上、真上および左隣の画素が白画素であ
ることを示すので、５１１３に進み、このときビットデ
ータＡ　（Ｉ−１，Ｊ＋１）とＡ（工＋ｔ、Ｊ−ｔ）と
の積がＩＩ　Ｏｇであれば、ＡＰ５に示すように注目画
素の右上の画素および／または左下の画素（破線）は黒
画素であるので。

５１１４に進み、ＢＦ２に示すように拡張パターンの上
左画素対応の拡張データＢ　（Ｉ２．　Ｊ２）を″１：
１画素″にセットする（４１０）。この後第１２ｃ図の
８１３１に進む（後述）。

また、５１１５ではＣ２の値を調べる。

Ｃ２＝３は、ＡＰ６に示すように参照パターンデータの
、注目画素の真上、右上および右隣の画素が白画素であ
ることを示すので、５１１６に進み、このときビットデ
ータＡ　（Ｉ−１，Ｊ−１）とＡ　（１＋１．Ｊ＋１）
との積がＩＩ　ＯＩＩであれば、ＡＰ７に示すように注
目画素の左上の画素および／または右下の画素（破線）
は黒画素であるので、５１１７に進み、ＢＦ２に示すよ
うに拡張パターンの上古画素対応の拡張データＢ　（Ｉ
２．　Ｊ２＋１）を′″１：白画素”にセットする（４
２０）　、この後、第１２ｃ図の８１３１に進む（後述
）。

第１２ａ図に示した８１０８において、注目データＡ（
１，Ｊ）が白データ（っまり白画素対応のデータ”　１
　”　：　Ａ　Ｐ　８　）であると〔３８０〕、まず３
１１８で拡張データの各ビットデータ、すなわち、Ｂ　
（Ｉ２．Ｊ２）、　Ｂ　（Ｉ２．Ｊ２＋１）、　Ｂ　（
Ｉ２＋　１　、Ｊ２）およびＢ　（Ｉ２＋１．　Ｊ２＋
１）をすべて白データ（Ｉ３Ｐ４）にセントする（４３
０）。

次のＳ　１１９では、ビットデータＡ　（１−１，Ｊ）
およびｐ、（工ｔ　、ｙ−１）の和（ＡＰ９）をとりそ
の値をＤＩとし、５１２０では、ビットデータＡ　（Ｉ
−１，Ｊ）およびＡ　（Ｉ、Ｊ＋１）の和（ＡＰＩＯ）
をとりその値をＤ２とする（４４０）。

第１２ｃ図の８１２１ではＤｌの値を調べる。

Ｄ１＝０は、ＡＰＩＩに示すように参照パターンデータ
の、注目画素の真上および左隣の画素が黒画素であるこ
とを示すので、８１２２以下に進み、５１２２で、ビッ
トデータＡ　（Ｉ−１，Ｊ＋１）とＡ　（１，Ｊ＋１）
との和がＩｔ　２１１であれば、ＡＰＬ２に示すように
注目画素の右上の画素および右隣の、画素が白画素であ
り；５１２３で、ビットデータＡ　（ＩＩ１．Ｊ−１）
とＡ　（ＩＩ１．Ｊ）との和がＩＩ　２　＃ｌであれば
、ＡＰ１３に示すように注目画素の左下の画素および真
下の画素が白画素であり；あるいは５１２４で、ビット
データＡ　（Ｉ−１，Ｊ−１）が１″であれば、ＡＰ１
４に示すように注目画素の左上の画素が白画素であるの
で、５１２５においてＢＦ２に示すように拡張パターン
の上左画素対応の拡張データ（Ｂ　（ＩＩ、　Ｊ２）　
）を″０：０画素″にセットする（４５０）　。

８１２６ではＤ２の値を調べる。

Ｄ２＝Ｏは、ＡＰ１５に示すように参照パターンデータ
の、注目画素の真上および右隣の画素が黒画素であるこ
とを示すので、８１２７以下に進み、５１２７で、ビッ
トデータＡ　（１−１，Ｊ−１）　とＡ　（Ｉ、Ｊ−１
）との和が４４２１１であれば、ＡＰ１６に示すように
注目画素の左上の画素および左隣の画素が白画素であり
：５１２８で、ビットデータＡ　（ＩＩ１．Ｊ）とＡ　
（１＋１．Ｊ＋１）との和が″２″であれば、ＡＰ１７
に示すように注目画素の真下の画素および右下の画素が
白画素であり；あるいは５１２９で、ビットデータＡ　
（Ｉ−１，Ｊ＋１）が′１″であれば、ＡＰ１８に示す
ように注目画素の右上の画素が白画素であるので、５１
３０においてＢＦ２に示すように拡張パターンの上古画
素対応の拡張データＣＢ　（Ｉｔ、　Ｊ２＋　１　）　
）を″Ｏ：黒画素”にセットする（４６０）。

５１３１ではビットアドレスを示すパラメータＪを１イ
ンクリメントし、５ｔｏｓに戻る（４７０）。

以上の３１０５−　Ｓ　１０？−、・・・・・・、３１
３１−　Ｓ　１０５−・・・、なるループ処理を繰り返
し、第１ラインの全ビットデータの拡張処理を終了する
とパラメータＪの値は２５となるので、Ｓ　１０５から
５１０６に進み、ラインアドレスを示すパラメータＩを
１インクリメントして次のラインの変換処理を始める。

このようにループ状に拡張処理を繰り返し、第２４ライ
ン第２４ビツトまでの画像パターン原データの各ビット
データの拡張処理を終了すると、パラメータエの値は２
５となり、５１０２においてこの変換処理を終了する（
画像パターン拡張データの作成を終了する）、以後、図
示していないが、作成した画像パターン拡張データを出
力するルーチンに進む。

以上説明したマイクロコンピュータを拡張処理を用る実
施例においても、前述の第１ｂ図に示した情報分布パタ
ーン検出回路６を使用した拡張処理と全く等しい効果が
得られる。

■発明の効果 以上述べたとおり本発明によれば、画像パターン原デー
タが１画像分解能を劣化することなく、斜線の量子化ノ
イズが改善された画像パターン拡張データに変換され得
る。したがって、原画像パターンを拡大する場合はもと
より、低画素密度の量子化パターンによる画像パターン
原データから高画素密度の画像パターン拡張データへの
変換も同じく行ない得るので、例えば、高密度ドツトプ
リンタ、レーザプリンタ、ＣＲＴディスプレイ装置、フ
ァクシミリ、プロッタ等に、低密度キャラクタジェネレ
ータの画像パターン原データ（または低密度ファクシミ
リ受信データ）を高密度変換して与えることができるの
で、キャラクタジェネレータの小型化、プリントまたは
表示の高画質化が可能となる。

【図面の簡単な説明】

第１ａ図は本発明の１実施例の画像パターンデータ拡張
装置の電気構成を示すブロック図、第１ｂ図は第１ａ図
に示す装置の情報分布パターン検出回路６の詳細を示す
論理回路、第１ｃ図、第１ｄ図、第１ｅ図および１１図
は第１ａ図に示す装置のマイクロプロセッサ１８の概略
動作を示すフローチャート、第１ｇ図は第１ａ図に示す
装置のシフトレジスタ３，４および５による参照パター
ンデータＰＰＭの抽出原理を示す平面図、第１ｈ図は参
照パターンデータＰＰＭを示す平面図、第１１図および
第１ｊ図は画像パターン原データＯＤＰを示す平面図、
第１に図、第１ａ図、第１ｍ図、第１ｎ図、第１ｐ図お
よび第１ｑ図はダミーデータで補った参照パターンデー
タＰＰＭを示す平面図である。 第２ａ図は第１ａ図に示す装置の情報分布パターン検出
回路６をＥＰＬにより構成する場合のロジックダイアグ
ラム、第２ｂ図は外付けのオアゲート回路、第２Ｃ図、
第２ｄ図、第２ｅ図および第２ｆ図は第２ａ図に示すロ
ジックダイアグラムの見方を説明するための平面図であ
る。 第３ａ図および第３ｈ図は画像パターンデータ拡張装置
の構成概要を示すブロック図、第３Ｃ図は第３ａ図およ
び第３ｂ図に示すブロック図の３×３レジスタの２次元
的な構成を示す平面図、第３ｄ図は本発明の別な実施例
における画像パターンデータ拡張装置の構成概要を示す
ブロック図である。 第４ａ図、第４ｂ図、第４ｃ図、第４ｄ図、第４ｅ図お
よび第４ｆ図は量子化ノイズを説明するための平面図で
ある。 第５ａ図は文字「永」の原画像パターンを、第５ｂ図は
その単純２倍拡大像を、第５ｃ図は第１ａ図に示した装
置によるその拡大画像パターンをそれぞれ示す平面図で
ある。 第６ａ図は水平・垂直・斜線の原画像パターンを、第６
ｂ図はその単純２倍拡大像を、第６ｃ図は第１ａ図に示
した装置によるその拡大画像パターンをそれぞれ示す平
面図である。 第７ａ図は記号ｒＯＪの原画像パターンを、第７ｂ図は
その単純２倍拡大像を、第７ｃ図は第１ａ図に示した装
置によるその拡大画像パターンをそれぞれ示す平面図で
ある。 第８ａ図、第８ｂ図、第８ｃ図、第８ｄ図、第８ｅ図、
第８ｆ図、第９ａ図、第９ｂ図、第９ｃ図、第９ｄ図、
第９ｅ図、第９ｆ図、第１０ａ図。 第１０ｂ図、第１０ｃ図、第１０ｄ図、第１０ｅ図、第
１０ｆ図、第１０ｇ図、第１０ｈ図、第１１ａ図、第１
１ｂ図、第１１ｃ図、第１ｉｄ図。 第１ｉｅ図、第１１ｆ図、第１１ｇ図および第１１ｈ図
は本発明の詳細な説明するための平面図である。 第１２ａ図、第１２ｂ図および第１２ｃ図は第３ｄ図に
示したマイクロコンピュータ３１の概略動作を示すフロ
ーチャートである。 １００：画像パターン発生器（画像パターンデータメモ
リ手段） ２００：参照パターン切出し回路（画像パターンデータ
読み出し手段） ３００：拡張データ発生回路（拡張データ発生手段） ４００：出カバソファメモリ（拡張データメモリ手段） ５００　：読出し書込み制御回路（画像パターンデータ
読み出し手段） ２：パラレルイン／シリアルアウトレジスタ３．４，５
：シフトレジスタ ６：情報分布パターン検出回路 ７．８，９，１０．１１．１２ニジリアルイン／パラレ
ルアウトレジスタ １３．１４：ラッチ １５：データセレクタ １６：マルチプレクサ １８：マイクロプロセッサ １９ニジステムコントローラ ２０：パルス発生器 ２１．２２：カウンタ ３０：画像パターン発生器（画像パターンデータメモリ
手段） ３１：マイクロコンピュータ（画像パターンデータ読み
出し手段、拡張データ発生手段、拡張データメモリ手段
） ３２：出力装置 男１に回 ％１ｍ田 ｉ５・１ 男１ｔＶｆＪ 第１ｎ回 第３ａ對 児３ｂ切 亮３ｃ何 第３ｄ回 ４４ａｌＢ　　　ｙｌＪ４ｂｌＢ　　　ｆ１４ｃ’３　
　　　％４ｄＷ第４ｅ口　　　　　　　　第４ｆヅ 第５ａ図 第５ｂ圏 第５ｃ口 第６８深 肩　６ｂ司 笑６Ｃ団 第　７８何 垢　７ｂ図 兇７Ｃ靭 第８ａ回　　　　第８ｂ回 葉８０回　　　　グ８ｄヨ 第８ｅコ　　　　栗８ｆ田 第９ａ回　　　　晃９ｂ回 芽９ｃ区　　　　第９ｄ回 第９ｅ回　　　　英９ｆ切 第１０ａ図　　摺１０ｂ図 ｆｆ１ｌｏｃ　阿％１ｏｄ図 垢ｔｏｅ図Ｍ１ｏｔ図 １ｆ〒ｉコｏ　９１１　　　　！ａｏｈ　図５ｆｉｌｌ
ａ図　￥ｒ””Ｗ 第１１ａ図　　男１１ｄ回 ￥１１ｅ図　　男１１ｆ国 第１１９ゾ　　垢１１ｈ回 手続補正書（方式） 昭和６２年　７月２９日 １、事件の表示 昭和６０年　特許願第２９８７８２号 ２、発明の名称 画像パターンデータ拡張装置 ３、補正をする者 事件との関係　　特許出願人 住　　所　　　　東京都大田区中馬込１丁目３番６号名
　　称　　　　（６７４）　　　株式会社　リコー代表
者　浜　１）　広 ４、代理人　〒１０３　　電話　０３−８６４−６０５
２住　　所　　　　東京都中央区東日本橋２丁目２７番
６号昭和６２年　７月１７日（発送日同年　７月２８日
）６、補正の対象 明細書の図面の簡単な説明の欄および図面７、補正の内
容 （１）明細書の、第９３頁第７行の、 ！ 「第１ｐ図および第１ｑ図」を、 「第１ｏ図および第１ｐ図」に変更する。 （２）図面の分図番号の第１ｐ図を第１０図に、第１ｑ
図を第１ｐ図に変更する。 ８、添付書類の目録

Claims (5)

【特許請求の範囲】
1. （１）図形、文字、記号等の画像パターンを表わす画像
   パターンデータを格納した画像パターンデータメモリ手
   段より、変換しようとする注目画素対応のビットデータ
   、および、画像パターンにおいて注目画素に隣接する少
   なくとも８個の画素のそれぞれに対応するビットデータ
   、を参照パターンとしてこれを、注目画素を順次に更新
   して順次に読み出す画像パターンデータ読み出し手段；
   少なくとも２画素を有する拡張パターンの画素対応ビッ
   トに、該拡張パターンを前記参照パターンの画情報分布
   に対応する画像成分あり、なし情報分布とする画像情報
   を設定し：該拡張パターンの画素対応ビットの、少なく
   とも一列の拡張データを摘出する拡張データ発生手段；
   および、該拡張データを格納する拡張データメモリ手段
   ； を備える画像パターンデータ拡張装置。
2. （２）拡張データ発生手段は、注目画素対応のビットデ
   ータが画像成分ありのとき：参照パターンにおいて注目
   画素の左隣、左上および真上の画素それぞれに対応する
   ビットデータが画像成分なしで、しかも注目画素を除く
   画素であって少なくとも該左隣および真上の画素の１つ
   に接する画素対応のビットデータが画像成分ありのとき
   は、２×２画素マトリクスの拡張パターンの上左画素対
   応ビットに画像成分なし情報を、他の３画素対応ビット
   に画像成分あり情報を設定し；参照パターンにおいて注
   目画素の右隣、右上および真上の画素それぞれに対応す
   るビットデータが画像成分なしで、しかも注目画素を除
   く画素であって少なくとも該右隣および真上の画素の１
   つに接する画素対応のビットデータが画像成分ありのと
   きは、２×２画素マトリクスの拡張パターンの上右画素
   対応ビットに画像成分なし情報を、他の３画素対応ビッ
   トに画像成分あり情報を設定し；その他のときには２×
   ２画素マトリクスの拡張パターン画素対応全ビットに画
   像成分あり情報を設定し； 注目画素対応のビットデータが画像成分なしのとき：参
   照パターンにおいて注目画素の左隣および真上の画素そ
   れぞれに対応するビットデータが画像成分ありで、しか
   も注目画素を除く画素であって少なくとも該左隣および
   真上の画素の１つに接する画素対応のビットデータが画
   像成分なしのときは、２×２画素マトリクスの拡張パタ
   ーンの上左画素対応ビットに画像成分あり情報を、他の
   ３画素対応ビットに画像成分なし情報を設定し；参照パ
   ターンにおいて注目画素の右隣および真上の画素それぞ
   れに対応するビットデータが画像成分ありで、しかも注
   目画素を除く画素であって少なくとも該右隣および真上
   の画素の１つに接する画素対応のビットデータが画像成
   分なしのときは、２×２画素マトリクスの拡張パターン
   の上右画素対応ビットに画像成分あり情報を、他の３画
   素対応ビットに画像成分なし情報を設定し；その他のと
   きには２×２画素マトリクスの拡張パターン画素対応全
   ビットに画像成分なし情報に設定する；前記特許請求の
   範囲第（１）項記載の画像パターンデータ拡張装置。
3. （３）拡張データ発生手段は拡張パターン全体の画像情
   報を摘出し、拡張データメモリ手段は該摘出した画像情
   報を格納する、前記特許請求の範囲第（１）項又は第（
   ２）項記載の画像パターンデータ拡張装置。
4. （４）拡張パターンは２×２画素マトリクスであり、拡
   張データ発生手段は該拡張パターンの横一列の拡張デー
   タを摘出し、拡張データメモリ手段は該摘出した拡張デ
   ータを格納する前記特許請求の範囲第（１）項又は第（
   ２）項記載の画像パターンデータ拡張装置。
5. （５）拡張パターンは２×２画素マトリクスであり、拡
   張データ発生手段は該拡張パターンの縦一列の拡張デー
   タを摘出し、拡張データメモリ手段は該摘出した拡張デ
   ータを格納する前記特許請求の範囲第（１）項又は第（
   ２）項記載の画像パターンデータ拡張装置。