JPS6350071A - 縦型mos電界効果トランジスタ - Google Patents
縦型mos電界効果トランジスタInfo
- Publication number
- JPS6350071A JPS6350071A JP61194483A JP19448386A JPS6350071A JP S6350071 A JPS6350071 A JP S6350071A JP 61194483 A JP61194483 A JP 61194483A JP 19448386 A JP19448386 A JP 19448386A JP S6350071 A JPS6350071 A JP S6350071A
- Authority
- JP
- Japan
- Prior art keywords
- source
- electrode
- region
- mesh
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 230000010354 integration Effects 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積度の高い、かつ効率のよい縦型MOS電
界効果トランジスタに関するものである。
界効果トランジスタに関するものである。
従来の技術
第2図(a) (b)に従来の縦型MO3電界効果トラ
ンジスタ(以下、パワーMOSFETと略す。)の平面
図及び断面図を示した。第2図に示すように、ドレイン
領域となる半導体基板1にチャンネル用P型領域2を形
成し、さらにソース用N+型領域3をストライプ状に形
成する。さらにU溝を形成し、ゲート酸化膜4を生成す
る。そして、ソース電極で、チャンネル用P型領域2と
ソース用N+型領域3を短絡するため電極形成用窓5を
ソース用N+型領域3より広く形成し、そののちゲート
用電極6.ソース用電極7及びドレイン用電極8を形成
する。
ンジスタ(以下、パワーMOSFETと略す。)の平面
図及び断面図を示した。第2図に示すように、ドレイン
領域となる半導体基板1にチャンネル用P型領域2を形
成し、さらにソース用N+型領域3をストライプ状に形
成する。さらにU溝を形成し、ゲート酸化膜4を生成す
る。そして、ソース電極で、チャンネル用P型領域2と
ソース用N+型領域3を短絡するため電極形成用窓5を
ソース用N+型領域3より広く形成し、そののちゲート
用電極6.ソース用電極7及びドレイン用電極8を形成
する。
発明が解決しようとする問題点
パワーMO3FETは、ソース電極において、ソース領
域とチャンネル領域を同電位に保つため、双方を短絡す
る必要がある。又、マスク合せのずれを考慮し、従来は
電極形成用窓形成をソース領域よりかなり広くする必要
があり、集積化には限界が生じていた。本発明は、この
問題点を解決するため、ソース領域の形状を改善したも
のである。
域とチャンネル領域を同電位に保つため、双方を短絡す
る必要がある。又、マスク合せのずれを考慮し、従来は
電極形成用窓形成をソース領域よりかなり広くする必要
があり、集積化には限界が生じていた。本発明は、この
問題点を解決するため、ソース領域の形状を改善したも
のである。
問題点を解決するための手段
本発明は、チャンネル用拡散領域内に、ソース領域を網
目状に形成し、かつ同ソース領域と前記チャンネル用拡
散領域とをソース電極によって短絡したものである。
目状に形成し、かつ同ソース領域と前記チャンネル用拡
散領域とをソース電極によって短絡したものである。
作用
ソース領域を網目状にすることにより、網目状寸法幅と
同じ幅以下で電極形成用の窓形成が可能であり、このた
め集積度の向上が得られる。また集積度向上により、チ
ャンネル抵抗が低減され、オン時の抵抗の低減、増幅率
の増大等の性能向上が可能となる。
同じ幅以下で電極形成用の窓形成が可能であり、このた
め集積度の向上が得られる。また集積度向上により、チ
ャンネル抵抗が低減され、オン時の抵抗の低減、増幅率
の増大等の性能向上が可能となる。
実施例
第1図(a) (b)に本発明の実施例として、Nチャ
ンネル型パワーMOSFETの平面図及び断面図を示し
た。第1図に示すように、ドレイン領域となる半導体基
板1に、チャンネル用P型領域2を形成し、そののちに
ソース用N+型領域3を、平面的に、随所にチャンネル
用拡散領域2が表面に現れるように、網目状に形成する
。さらにU溝を形成し、ゲート酸化膜4を形成する。そ
してソース電極において、チャンネル用P型領域2と網
目状のソース用N+型領域3とを短絡するため、電極形
成用の窓5を、網目状のソース用N+型領域の網目の幅
と同じ幅で形成し、そののちに、ゲート用電極6.ソー
ス用電極7及びドレイン用電極8を形成する。このよう
にして得られたパワーMO3FETは、従来例でパター
ンピッチが33μmあったものを、25μmにすること
ができ、集積度が向上される。このためチャンネル抵抗
が低減され、チップサイズで従来の75%になる。
ンネル型パワーMOSFETの平面図及び断面図を示し
た。第1図に示すように、ドレイン領域となる半導体基
板1に、チャンネル用P型領域2を形成し、そののちに
ソース用N+型領域3を、平面的に、随所にチャンネル
用拡散領域2が表面に現れるように、網目状に形成する
。さらにU溝を形成し、ゲート酸化膜4を形成する。そ
してソース電極において、チャンネル用P型領域2と網
目状のソース用N+型領域3とを短絡するため、電極形
成用の窓5を、網目状のソース用N+型領域の網目の幅
と同じ幅で形成し、そののちに、ゲート用電極6.ソー
ス用電極7及びドレイン用電極8を形成する。このよう
にして得られたパワーMO3FETは、従来例でパター
ンピッチが33μmあったものを、25μmにすること
ができ、集積度が向上される。このためチャンネル抵抗
が低減され、チップサイズで従来の75%になる。
発明の効果
以上実施例で説明したとおり、ソース用N+型領域を網
目状にすることにより、パターンピッチを顕著に縮小す
ることができ、集積度の向上によりチップ縮小やオン抵
抗の低減が可能になった。
目状にすることにより、パターンピッチを顕著に縮小す
ることができ、集積度の向上によりチップ縮小やオン抵
抗の低減が可能になった。
第1図(a)は本発明によるパワーMO3FETの平面
図、第1図(b)は本発明によるパワーMOSFETの
断面図、第2図(a)は従来のパワーMOSFETの平
面図、第2図(b)は従来のパワーMOSFETの断面
図である。 1・・・・・・ドレイン領域となるN型基板、2・・・
・・・チャンネル用P+型領域、3・・・・・・ソース
用N+型領域、4・・・・・・ゲート酸化膜、5・・・
・・・電極形成用の窓、6・・・・・・ゲート用電極、
7・・・・・・ソース用電極、8・・・・・・ドレイン
用電極。 代理人の氏名 弁理士 中尾敏男 ほか1名= 4
− 第1図
図、第1図(b)は本発明によるパワーMOSFETの
断面図、第2図(a)は従来のパワーMOSFETの平
面図、第2図(b)は従来のパワーMOSFETの断面
図である。 1・・・・・・ドレイン領域となるN型基板、2・・・
・・・チャンネル用P+型領域、3・・・・・・ソース
用N+型領域、4・・・・・・ゲート酸化膜、5・・・
・・・電極形成用の窓、6・・・・・・ゲート用電極、
7・・・・・・ソース用電極、8・・・・・・ドレイン
用電極。 代理人の氏名 弁理士 中尾敏男 ほか1名= 4
− 第1図
Claims (1)
- チャンネル用拡散領域内に、ソース領域を網目状に形成
し、かつ同ソース領域と前記チャンネル用拡散領域とを
ソース電極によって短絡したことを特徴とする縦型MO
S電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61194483A JPH07123165B2 (ja) | 1986-08-19 | 1986-08-19 | 縦型mos電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61194483A JPH07123165B2 (ja) | 1986-08-19 | 1986-08-19 | 縦型mos電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6350071A true JPS6350071A (ja) | 1988-03-02 |
JPH07123165B2 JPH07123165B2 (ja) | 1995-12-25 |
Family
ID=16325286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61194483A Expired - Lifetime JPH07123165B2 (ja) | 1986-08-19 | 1986-08-19 | 縦型mos電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07123165B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0411780A (ja) * | 1990-04-30 | 1992-01-16 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
EP0755076A2 (en) * | 1995-07-21 | 1997-01-22 | Mitsubishi Denki Kabushiki Kaisha | Vertical MOS semiconductor with recessed gate and method of manufacturing the same |
US6803628B1 (en) | 1999-09-17 | 2004-10-12 | Toyota Jidosha Kabushiki Kaisha | Power semiconductor device and production method for the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5222482A (en) * | 1975-08-11 | 1977-02-19 | Westinghouse Electric Corp | Vmost transistor |
-
1986
- 1986-08-19 JP JP61194483A patent/JPH07123165B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5222482A (en) * | 1975-08-11 | 1977-02-19 | Westinghouse Electric Corp | Vmost transistor |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0411780A (ja) * | 1990-04-30 | 1992-01-16 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
EP0755076A2 (en) * | 1995-07-21 | 1997-01-22 | Mitsubishi Denki Kabushiki Kaisha | Vertical MOS semiconductor with recessed gate and method of manufacturing the same |
EP0755076A3 (ja) * | 1995-07-21 | 1997-02-19 | Mitsubishi Electric Corp | |
US5801408A (en) * | 1995-07-21 | 1998-09-01 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device and method of manufacturing the same |
US5960264A (en) * | 1995-07-21 | 1999-09-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an insulated gate semiconductor device |
US6803628B1 (en) | 1999-09-17 | 2004-10-12 | Toyota Jidosha Kabushiki Kaisha | Power semiconductor device and production method for the same |
Also Published As
Publication number | Publication date |
---|---|
JPH07123165B2 (ja) | 1995-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0846196A (ja) | Mosトランジスタおよびその製造方法 | |
JPS6350071A (ja) | 縦型mos電界効果トランジスタ | |
JPS58175872A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
JPH06232396A (ja) | 高周波高出力電界効果トランジスタ | |
JPH07263693A (ja) | Fetの製造方法及び集積構造 | |
JPH0382163A (ja) | パワーmosfetおよびその製造方法 | |
US6893923B2 (en) | Reduced mask count process for manufacture of mosgated device | |
JPS5916379A (ja) | Mos型電界効果トランジスタおよびその製造方法 | |
JPH06268162A (ja) | 半導体装置及びその製造方法 | |
JP2925161B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPH0435069A (ja) | 電界効果半導体装置 | |
JPH01189175A (ja) | 二重拡散型電界効果半導体装置 | |
JPS5882569A (ja) | 電界効果トランジスタ | |
JPS6246568A (ja) | 縦形半導体装置の製造方法 | |
JPS6258683A (ja) | 電界効果トランジスタ | |
JPS62133763A (ja) | Mosトランジスタ | |
JPH03240273A (ja) | Mos電界効果トランジスタ | |
JP3491408B2 (ja) | 半導体装置の製造方法 | |
JPH11177086A (ja) | 縦型電界効果トランジスタとその製造方法 | |
JPS60245177A (ja) | 半導体装置 | |
JP2001111043A (ja) | Mosfetの製造方法 | |
JPH02207535A (ja) | 半導体装置 | |
JPS61172371A (ja) | 半導体装置 | |
JPH08172057A (ja) | 半導体拡散領域形成方法 | |
JPH0251278A (ja) | 二重拡散型電界効果半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |