JPH06232396A - 高周波高出力電界効果トランジスタ - Google Patents
高周波高出力電界効果トランジスタInfo
- Publication number
- JPH06232396A JPH06232396A JP1725993A JP1725993A JPH06232396A JP H06232396 A JPH06232396 A JP H06232396A JP 1725993 A JP1725993 A JP 1725993A JP 1725993 A JP1725993 A JP 1725993A JP H06232396 A JPH06232396 A JP H06232396A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- layer
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 43
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000429 assembly Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 全面積を増大させることなくソース抵抗成分
を低減し、更に、ソースインダクタンスの極めて小さい
パワーＭＯＳＦＥＴの構成。 【構成】 第１導電型高濃度半導体基板６の上に成長さ
れた第１導電型低濃度層７に形成されたソース層１０、
ドレイン層１２、およびゲート１１より成り、複数のゲ
ートおよびドレインはそれぞれゲート端子１およびドレ
イン端子２に接続される。導通拡散層８はパワーＭＯＳ
ＦＥＴが形成される領域におけるソース層１０から分離
し、所要の抵抗値に相当する面積に成形し、金属配線に
よって接続する。 【効果】 ＭＯＳＦＥＴの形成と導通拡散層の形成を独
立に行うことができ、マイクロ波パワーＭＯＳＦＥＴの
全面積を増大させることなく導通拡散層のインダクタン
スおよび抵抗成分を小さくすることができる。
を低減し、更に、ソースインダクタンスの極めて小さい
パワーＭＯＳＦＥＴの構成。 【構成】 第１導電型高濃度半導体基板６の上に成長さ
れた第１導電型低濃度層７に形成されたソース層１０、
ドレイン層１２、およびゲート１１より成り、複数のゲ
ートおよびドレインはそれぞれゲート端子１およびドレ
イン端子２に接続される。導通拡散層８はパワーＭＯＳ
ＦＥＴが形成される領域におけるソース層１０から分離
し、所要の抵抗値に相当する面積に成形し、金属配線に
よって接続する。 【効果】 ＭＯＳＦＥＴの形成と導通拡散層の形成を独
立に行うことができ、マイクロ波パワーＭＯＳＦＥＴの
全面積を増大させることなく導通拡散層のインダクタン
スおよび抵抗成分を小さくすることができる。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波帯の高周波電
力を増幅する高周波高出力型電界効果トランジスタ（高
周波パワーＦＥＴ）に関する。
力を増幅する高周波高出力型電界効果トランジスタ（高
周波パワーＦＥＴ）に関する。
【０００２】
【従来の技術】従来の技術によるマイクロ波ＭＯＳ型電
界効果トランジスタ（ＭＯＳＦＥＴ）の一例が「１９７
４年アイ・イー・イー・イー，ＩＥＥＥ，トランズアク
ションＥＤ−２１，ｐ７３３」に示されている。これを
模擬的に示せば図９のようになる。図９においてＭＯＳ
ＦＥＴはｐ型高濃度基板６の上に成長されたｐ型低濃度
層７に形成されたそれぞれｎ型ソース層１０、ｎ型ドレ
イン層１２、ゲート１１によって成り、ゲート１１およ
びドレイン層１２はそれぞれ金属配線によってゲート端
子１、ドレイン端子２に接続されている。更に従来、ｎ
型ソース層１０に隣接してｐ型層９１を設け、該ソース
層１０と該ｐ型層９１とをソース金属配線１３で電気的
に短絡接続し、上記ｐ型層９１を深く拡散してｐ型高濃
度基板６に対するソース層１０の電気的接続を行い、こ
れによってソースインダクタンスの低減を行っていた。
界効果トランジスタ（ＭＯＳＦＥＴ）の一例が「１９７
４年アイ・イー・イー・イー，ＩＥＥＥ，トランズアク
ションＥＤ−２１，ｐ７３３」に示されている。これを
模擬的に示せば図９のようになる。図９においてＭＯＳ
ＦＥＴはｐ型高濃度基板６の上に成長されたｐ型低濃度
層７に形成されたそれぞれｎ型ソース層１０、ｎ型ドレ
イン層１２、ゲート１１によって成り、ゲート１１およ
びドレイン層１２はそれぞれ金属配線によってゲート端
子１、ドレイン端子２に接続されている。更に従来、ｎ
型ソース層１０に隣接してｐ型層９１を設け、該ソース
層１０と該ｐ型層９１とをソース金属配線１３で電気的
に短絡接続し、上記ｐ型層９１を深く拡散してｐ型高濃
度基板６に対するソース層１０の電気的接続を行い、こ
れによってソースインダクタンスの低減を行っていた。
【０００３】
【発明が解決しようとする課題】しかし上記ｐ型層９１
を深く拡散すると横方向にも拡散され、上記ｐ型層９１
の面積も拡大する。これによって単位ＭＯＳＦＥＴの多
数の集合体よりなるパワーＭＯＳＦＥＴを形成した結
果、パワーＭＯＳＦＥＴの全面積は著しく増大すると言
う問題が本発明者の検討の結果明らかとなった。
を深く拡散すると横方向にも拡散され、上記ｐ型層９１
の面積も拡大する。これによって単位ＭＯＳＦＥＴの多
数の集合体よりなるパワーＭＯＳＦＥＴを形成した結
果、パワーＭＯＳＦＥＴの全面積は著しく増大すると言
う問題が本発明者の検討の結果明らかとなった。
【０００４】従って、本発明の目的はパワーＭＯＳＦＥ
Ｔの全面積を増大させることなくソース抵抗成分を低減
し、ソースインダクタンスの極めて小さいパワーＭＯＳ
ＦＥＴの構成を可能とすることにある。
Ｔの全面積を増大させることなくソース抵抗成分を低減
し、ソースインダクタンスの極めて小さいパワーＭＯＳ
ＦＥＴの構成を可能とすることにある。
【０００５】
【課題を解決するための手段】本発明の原理によるパワ
ーＭＯＳＦＥＴの断面図を図１に示す。第１導電型高濃
度半導体基板６の上に成長された第１導電型低濃度層７
の一部に形成された第２導電型層１０、１２をそれぞれ
ソース層、ドレイン層とし、１１をゲートとし、第１導
電型層９をコンタクト層とする電界効果トランジスタに
おいて、上記電界効果トランジスタの形成される領域と
分離して第１導電型導通拡散層８を設け、更にこれを導
電性配線によって上記ソース層１０およびコンタクト層
９と接続して成り、少なくとも上記第１導電型半導体基
板６をソース端子とすることによって本発明の目的は達
成される。
ーＭＯＳＦＥＴの断面図を図１に示す。第１導電型高濃
度半導体基板６の上に成長された第１導電型低濃度層７
の一部に形成された第２導電型層１０、１２をそれぞれ
ソース層、ドレイン層とし、１１をゲートとし、第１導
電型層９をコンタクト層とする電界効果トランジスタに
おいて、上記電界効果トランジスタの形成される領域と
分離して第１導電型導通拡散層８を設け、更にこれを導
電性配線によって上記ソース層１０およびコンタクト層
９と接続して成り、少なくとも上記第１導電型半導体基
板６をソース端子とすることによって本発明の目的は達
成される。
【０００６】
【作用】以上のように、本発明によれば導通拡散層８と
コンタクト層９が分離されており、マイクロ波ＭＯＳＦ
ＥＴは導通拡散層の形成のために微細加工が妨げられ
ず、また導通拡散層はマイクロ波ＭＯＳＦＥＴの形成の
ためにその形成が妨げられることはない。その結果、導
通拡散層は必要にして十分な面積を占有することがで
き、チップ面積を不必要に増大させることはない。仮に
従来の技術によって単位ＭＯＳＦＥＴを形成すれば長さ
２０μｍとなるが、本発明によれば１０μｍとなる。そ
の結果、チップ面積を増大させることなくソース抵抗成
分を低減し、ソースインダクタンスの極めて小さいマイ
クロ波パワーＭＯＳＦＥＴを構成することができる。
コンタクト層９が分離されており、マイクロ波ＭＯＳＦ
ＥＴは導通拡散層の形成のために微細加工が妨げられ
ず、また導通拡散層はマイクロ波ＭＯＳＦＥＴの形成の
ためにその形成が妨げられることはない。その結果、導
通拡散層は必要にして十分な面積を占有することがで
き、チップ面積を不必要に増大させることはない。仮に
従来の技術によって単位ＭＯＳＦＥＴを形成すれば長さ
２０μｍとなるが、本発明によれば１０μｍとなる。そ
の結果、チップ面積を増大させることなくソース抵抗成
分を低減し、ソースインダクタンスの極めて小さいマイ
クロ波パワーＭＯＳＦＥＴを構成することができる。
【０００７】
【実施例】本発明の第１の実施例を図２に示す。平面
図、および該平面図におけるＡ−Ａ’線、およびＢ−
Ｂ’線に沿った断面図を示す。Ａ−Ａ’断面図に示すよ
うに、例えばマイクロ波用ｎチャンネルパワーＭＯＳＦ
ＥＴはｐ型高濃度半導体基板６の上のｐ型低濃度層７に
形成されたｎ型ソース層１０、ｐ型コンタクト層９、ｎ
型ドレイン層１２、およびゲート１１より成り、平面図
に示すようにゲートはそれぞれバスライン１８によって
結合してボンディングパッド１６に接続する。複数のド
レイン層１２はそれぞれドレイン配線１５によって接続
し、ドレイン配線１５はバスライン２０によって結合し
てボンディングパッド１７に接続する。導通拡散層８は
Ｂ−Ｂ’断面図に示すように、ｐ型高濃度半導体基板６
に成長されたｐ型低濃度層７にｐ型高濃度不純物を拡散
して形成し、ｐ型高濃度半導体基板６に接続するもので
ある。導通拡散層を形成するには、ｐ型高濃度不純物を
被着した後、１２００℃において１５分から２４０分の
拡散を行う。これによって一辺１００μｍの矩形で深さ
１０μｍの導通拡散層８のインダクタンスは０．０１ｎ
Ｈ以下、導通拡散層の導通抵抗は０．６Ω程度とするこ
とができる。一方、耐圧２０ＶのパワーＭＯＳＦＥＴの
場合、ゲート幅２５０μｍの単位ＭＯＳＦＥＴのオン抵
抗は約５０Ωであり、導通抵抗の占める割合をオン抵抗
の１０％以下にするためには単位ＭＯＳＦＥＴ当りの導
通拡散層の所要面積を１２００μｍ2以上とすればよ
い。導通拡散層８は平面図に示すようにパワーＭＯＳＦ
ＥＴの活性領域から分離し、本実施例ではゲートボンデ
ィングパッド１６の近傍に配置し、ソース層１０および
ｐ型コンタクト層９に接続したソース配線１４によって
導通拡散層８に接続する。本実施例においてはゲート１
１をバスライン１８で結合しており、ゲートをバスライ
ンに結合する配線は導通拡散層８の上の厚い酸化膜の上
を配線したものである。マイクロ波帯で電力効率の高い
パワーＭＯＳＦＥＴとするためには、ドレイン、ゲー
ト、およびソースよりなる単位ＭＯＳＦＥＴの全長は１
０μｍ程度にする必要があるので、単位ＭＯＳＦＥＴ当
り横１０μｍ、縦１２０μｍの導通拡散層を形成するも
のである。その結果、本実施例における導通拡散層の面
積はＭＯＳＦＥＴ活性領域の５０％程度になる。仮に導
通拡散層をＭＯＳＦＥＴ活性領域の一部に形成した場
合、導通拡散層と本来のＭＯＳＦＥＴ領域はほぼ同面積
となる。以上のように、本実施例によればパワーＭＯＳ
ＦＥＴの全面積を増大させることなくオン抵抗の低減さ
れたマイクロ波パワーＭＯＳＦＥＴを構成することがで
きる。
図、および該平面図におけるＡ−Ａ’線、およびＢ−
Ｂ’線に沿った断面図を示す。Ａ−Ａ’断面図に示すよ
うに、例えばマイクロ波用ｎチャンネルパワーＭＯＳＦ
ＥＴはｐ型高濃度半導体基板６の上のｐ型低濃度層７に
形成されたｎ型ソース層１０、ｐ型コンタクト層９、ｎ
型ドレイン層１２、およびゲート１１より成り、平面図
に示すようにゲートはそれぞれバスライン１８によって
結合してボンディングパッド１６に接続する。複数のド
レイン層１２はそれぞれドレイン配線１５によって接続
し、ドレイン配線１５はバスライン２０によって結合し
てボンディングパッド１７に接続する。導通拡散層８は
Ｂ−Ｂ’断面図に示すように、ｐ型高濃度半導体基板６
に成長されたｐ型低濃度層７にｐ型高濃度不純物を拡散
して形成し、ｐ型高濃度半導体基板６に接続するもので
ある。導通拡散層を形成するには、ｐ型高濃度不純物を
被着した後、１２００℃において１５分から２４０分の
拡散を行う。これによって一辺１００μｍの矩形で深さ
１０μｍの導通拡散層８のインダクタンスは０．０１ｎ
Ｈ以下、導通拡散層の導通抵抗は０．６Ω程度とするこ
とができる。一方、耐圧２０ＶのパワーＭＯＳＦＥＴの
場合、ゲート幅２５０μｍの単位ＭＯＳＦＥＴのオン抵
抗は約５０Ωであり、導通抵抗の占める割合をオン抵抗
の１０％以下にするためには単位ＭＯＳＦＥＴ当りの導
通拡散層の所要面積を１２００μｍ2以上とすればよ
い。導通拡散層８は平面図に示すようにパワーＭＯＳＦ
ＥＴの活性領域から分離し、本実施例ではゲートボンデ
ィングパッド１６の近傍に配置し、ソース層１０および
ｐ型コンタクト層９に接続したソース配線１４によって
導通拡散層８に接続する。本実施例においてはゲート１
１をバスライン１８で結合しており、ゲートをバスライ
ンに結合する配線は導通拡散層８の上の厚い酸化膜の上
を配線したものである。マイクロ波帯で電力効率の高い
パワーＭＯＳＦＥＴとするためには、ドレイン、ゲー
ト、およびソースよりなる単位ＭＯＳＦＥＴの全長は１
０μｍ程度にする必要があるので、単位ＭＯＳＦＥＴ当
り横１０μｍ、縦１２０μｍの導通拡散層を形成するも
のである。その結果、本実施例における導通拡散層の面
積はＭＯＳＦＥＴ活性領域の５０％程度になる。仮に導
通拡散層をＭＯＳＦＥＴ活性領域の一部に形成した場
合、導通拡散層と本来のＭＯＳＦＥＴ領域はほぼ同面積
となる。以上のように、本実施例によればパワーＭＯＳ
ＦＥＴの全面積を増大させることなくオン抵抗の低減さ
れたマイクロ波パワーＭＯＳＦＥＴを構成することがで
きる。
【０００８】第２の実施例を図３に示す。本実施例はゲ
ート幅１００μｍの単位ＭＯＳＦＥＴによって全ゲート
幅２ｃｍのパワーＭＯＳＦＥＴを形成したものである。
必要な単位ＭＯＳＦＥＴの数は２００本となり、パワー
ＭＯＳＦＥＴ集合体の全体の大きさは縦１００μｍ、横
２０００μｍと細長い矩形を成すので、４つの副集合体
に分割し、ゲートおよびドレインのボンディングパッド
をそれぞれ４個配置したものである。この場合、導通拡
散層の全体の大きさは縦５０μｍ、横２０００μｍとな
るので、これを４個に分割し、それぞれパワーＭＯＳＦ
ＥＴの副集合体に対応させたものである。仮に導通拡散
層を単位ＭＯＳＦＥＴの中に配置した場合、導通拡散層
を含むパワーＭＯＳＦＥＴ集合体の大きさは縦１００μ
ｍ、横４０００μｍと極めて細長くなり、チップ構成上
の問題があるが、本実施例によれば約２分の１の横幅に
よってパワーＭＯＳＦＥＴを構成することができる。
ート幅１００μｍの単位ＭＯＳＦＥＴによって全ゲート
幅２ｃｍのパワーＭＯＳＦＥＴを形成したものである。
必要な単位ＭＯＳＦＥＴの数は２００本となり、パワー
ＭＯＳＦＥＴ集合体の全体の大きさは縦１００μｍ、横
２０００μｍと細長い矩形を成すので、４つの副集合体
に分割し、ゲートおよびドレインのボンディングパッド
をそれぞれ４個配置したものである。この場合、導通拡
散層の全体の大きさは縦５０μｍ、横２０００μｍとな
るので、これを４個に分割し、それぞれパワーＭＯＳＦ
ＥＴの副集合体に対応させたものである。仮に導通拡散
層を単位ＭＯＳＦＥＴの中に配置した場合、導通拡散層
を含むパワーＭＯＳＦＥＴ集合体の大きさは縦１００μ
ｍ、横４０００μｍと極めて細長くなり、チップ構成上
の問題があるが、本実施例によれば約２分の１の横幅に
よってパワーＭＯＳＦＥＴを構成することができる。
【０００９】第３の実施例を図４に示す。本実施例はゲ
ートボンディングパッドの下部を含む空き領域に導通拡
散層を形成し、個々のソース配線１４と接続したもので
ある。本実施例によれば導通拡散層の抵抗を極めて小さ
くすることができる。
ートボンディングパッドの下部を含む空き領域に導通拡
散層を形成し、個々のソース配線１４と接続したもので
ある。本実施例によれば導通拡散層の抵抗を極めて小さ
くすることができる。
【００１０】第４の実施例を図５に示す。本実施例は第
１の実施例における導通拡散層８を、更にドレインボン
ディングパッド１７の近傍にも設けたものである。これ
によってゲート電流を流す導通拡散層とドレイン電流を
流す導通拡散層が分離されるので、相互関係に伴う高周
波電圧の帰還を小さくすることができ、高周波動作の安
定度が高いＭＯＳＦＥＴを構成することができる。
１の実施例における導通拡散層８を、更にドレインボン
ディングパッド１７の近傍にも設けたものである。これ
によってゲート電流を流す導通拡散層とドレイン電流を
流す導通拡散層が分離されるので、相互関係に伴う高周
波電圧の帰還を小さくすることができ、高周波動作の安
定度が高いＭＯＳＦＥＴを構成することができる。
【００１１】第５の実施例を図６に示す。本実施例は導
通拡散層８をゲートボンディングパッド１６とパワーＭ
ＯＳＦＥＴの活性領域の間の空き領域に配置したもので
あり、バスライン１９によってソース配線を結合して上
記導通拡散層８に接続したものである。ゲートは多層化
された金属配線を使用したバスライン１８によって結合
してボンディングパッド１６に接続したものである。本
実施例は多層の金属配線によってソースとゲートを個別
に結合しており、これによって半導体チップの空き領域
に導通拡散層８を配置することができるものである。本
実施例において、導通拡散層８の一辺の長さは動作周波
数に応じた表皮深さの２倍より可能な限り小さく形成
し、複数に分割するものである。これによって高周波電
流に対する導通抵抗を直流抵抗と同一にすることができ
る。
通拡散層８をゲートボンディングパッド１６とパワーＭ
ＯＳＦＥＴの活性領域の間の空き領域に配置したもので
あり、バスライン１９によってソース配線を結合して上
記導通拡散層８に接続したものである。ゲートは多層化
された金属配線を使用したバスライン１８によって結合
してボンディングパッド１６に接続したものである。本
実施例は多層の金属配線によってソースとゲートを個別
に結合しており、これによって半導体チップの空き領域
に導通拡散層８を配置することができるものである。本
実施例において、導通拡散層８の一辺の長さは動作周波
数に応じた表皮深さの２倍より可能な限り小さく形成
し、複数に分割するものである。これによって高周波電
流に対する導通抵抗を直流抵抗と同一にすることができ
る。
【００１２】第６の実施例を図７に示す。本実施例は動
作周波数が１ＧＨｚ以下のパワーＭＯＳＦＥＴにおける
実施例であり、導通拡散層を一体化し、更に、ゲートボ
ンディングパッド１６の下にも設けたものであり、導通
拡散層の抵抗を特に小さくしたものである。
作周波数が１ＧＨｚ以下のパワーＭＯＳＦＥＴにおける
実施例であり、導通拡散層を一体化し、更に、ゲートボ
ンディングパッド１６の下にも設けたものであり、導通
拡散層の抵抗を特に小さくしたものである。
【００１３】第７の実施例を図８に示す。本実施例は動
作周波数が２ＧＨｚ以上のパワーＭＯＳＦＥＴにおける
実施例であり、導通拡散層を複数に分割したものであ
り、個々の辺の大きさを動作周波数に応じた表皮深さの
２倍より小さく形成したものである。例えば２．５ＧＨ
ｚ動作のパワーＭＯＳＦＥＴの場合、導通拡散層の表面
不純物濃度を１ｃｍ3当り１０19個として一辺の大きさ
が１５０μｍより可能な限り小さく、例えば５０μｍ程
度に形成する。これによって高周波電流に対する抵抗成
分を直流抵抗とほぼ同じ程度に小さくすることができる
ものである。
作周波数が２ＧＨｚ以上のパワーＭＯＳＦＥＴにおける
実施例であり、導通拡散層を複数に分割したものであ
り、個々の辺の大きさを動作周波数に応じた表皮深さの
２倍より小さく形成したものである。例えば２．５ＧＨ
ｚ動作のパワーＭＯＳＦＥＴの場合、導通拡散層の表面
不純物濃度を１ｃｍ3当り１０19個として一辺の大きさ
が１５０μｍより可能な限り小さく、例えば５０μｍ程
度に形成する。これによって高周波電流に対する抵抗成
分を直流抵抗とほぼ同じ程度に小さくすることができる
ものである。
【００１４】以上本発明の種々の実施例を詳細に説明し
たが、本発明は上記の実施例に限定されるものではな
く、その技術的思想の範囲内で種々の変形が可能である
ことは言うまでもない。
たが、本発明は上記の実施例に限定されるものではな
く、その技術的思想の範囲内で種々の変形が可能である
ことは言うまでもない。
【００１５】例えば、ここでは第１導電型高濃度半導体
基板の上に成長された第１導電型低濃度層に形成された
パワーＭＯＳＦＥＴを例として説明したが、このかぎり
ではなく、上記第１導電型高濃度半導体基板の代わりに
金属などによってなる導電性基板を使用した半導体基板
に形成されるトランジスタについても本発明を適用する
ことができるものである。
基板の上に成長された第１導電型低濃度層に形成された
パワーＭＯＳＦＥＴを例として説明したが、このかぎり
ではなく、上記第１導電型高濃度半導体基板の代わりに
金属などによってなる導電性基板を使用した半導体基板
に形成されるトランジスタについても本発明を適用する
ことができるものである。
【００１６】
【発明の効果】以上のように、本発明によれば導通拡散
層とマイクロ波ＭＯＳＦＥＴの形成領域が分離されてお
り、マイクロ波ＭＯＳＦＥＴは導通拡散層の形成のため
に微細加工が妨げられず、また導通拡散層はマイクロ波
ＭＯＳＦＥＴの形成のためにその形成が妨げられること
はない。その結果、必要にして十分な面積と形状を有す
る導通拡散層を形成することができ、これによってチッ
プ面積を増大させることなくソース抵抗成分を低減し、
ソースインダクタンスの極めて小さいマイクロ波パワー
ＭＯＳＦＥＴを構成することができる。
層とマイクロ波ＭＯＳＦＥＴの形成領域が分離されてお
り、マイクロ波ＭＯＳＦＥＴは導通拡散層の形成のため
に微細加工が妨げられず、また導通拡散層はマイクロ波
ＭＯＳＦＥＴの形成のためにその形成が妨げられること
はない。その結果、必要にして十分な面積と形状を有す
る導通拡散層を形成することができ、これによってチッ
プ面積を増大させることなくソース抵抗成分を低減し、
ソースインダクタンスの極めて小さいマイクロ波パワー
ＭＯＳＦＥＴを構成することができる。
【図１】本発明の原理によるパワーＭＯＳＦＥＴを示す
図である。
図である。
【図２】本発明の第１の実施例によるパワーＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図３】本発明の第２の実施例によるパワーＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図４】本発明の第３の実施例によるパワーＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図５】本発明の第４の実施例によるパワーＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図６】本発明の第５の実施例によるパワーＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図７】本発明の第６の実施例によるパワーＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図８】本発明の第７の実施例によるパワーＭＯＳＦＥ
Ｔを示す図である。
Ｔを示す図である。
【図９】従来例のＭＯＳＦＥＴを示す図である。
１…ゲート端子、２…ドレイン端子、３…ソース端子、
５…酸化膜、６…高濃度半導体基板、７…低濃度成長
層、８…導通拡散層、９…コンタクト層、１０…ソース
層、１１…ゲート、１２…ドレイン層、１３…金属膜、
１４…ソース配線、１５…ドレイン配線、１６…ゲート
ボンディングパッド、１７…ドレインボンディングパッ
ド、１８…ゲートバスライン、１９…ソースバスライ
ン、２０…ドレインバスライン、９１…導通拡散層。
５…酸化膜、６…高濃度半導体基板、７…低濃度成長
層、８…導通拡散層、９…コンタクト層、１０…ソース
層、１１…ゲート、１２…ドレイン層、１３…金属膜、
１４…ソース配線、１５…ドレイン配線、１６…ゲート
ボンディングパッド、１７…ドレインボンディングパッ
ド、１８…ゲートバスライン、１９…ソースバスライ
ン、２０…ドレインバスライン、９１…導通拡散層。
Claims (5)
- 【請求項１】導電性基板あるいは第１導電型高濃度半導
体基板の上に形成された第１導電型低濃度層の一部に形
成された第２導電型層を少なくともソース層とする電界
効果トランジスタと上記第１導電型低濃度層に形成され
た第１導電型高濃度層より成り、上記第１導電型高濃度
層を上記導電性基板あるいは上記第１導電型半導体基板
に接続して成り、更に上記第１導電型高濃度層を上記ソ
ース層と導電性配線によって接続して成る、少なくとも
上記導電性基板あるいは上記第１導電型半導体基板をソ
ース端子とする高周波高出力電界効果トランジスタ。 - 【請求項２】請求項１記載の高周波高出力電界効果トラ
ンジスタにおいて、複数の電界効果トランジスタを隣接
して配置して電界効果トランジスタ集合体を成し、上記
電界効果トランジスタ集合体の近傍にドレイン端子およ
びゲート端子を設け、上記個々の電界効果トランジスタ
のドレインおよびゲートはそれぞれ上記ドレイン端子お
よびゲート端子と接続して成り、上記第１導電型高濃度
層は上記電界効果トランジスタ集合体のゲート端子の近
傍あるいはドレイン端子の近傍あるいはその両方に配置
し、上記電界効果トランジスタの個々のソースと接続し
た請求項１記載の高周波高出力電界効果トランジスタ。 - 【請求項３】請求項１記載の高周波高出力電界効果トラ
ンジスタにおいて、複数の上記電界効果トランジスタを
隣接して配置して電界効果トランジスタ集合体を成し、
上記電界効果トランジスタ集合体の両側近傍にそれぞれ
導電性バスラインを形成し、第１のバスラインは個々の
電界効果トランジスタのドレインと接続し、一端をドレ
イン端子と接続し、第２のバスラインは個々の電界効果
トランジスタのゲートと接続し、一端をゲート端子と接
続し、更に上記第１あるいは第２のバスラインの外側近
傍に前記第１導電型高濃度層を形成し、個々の電界効果
トランジスタのソースは上記第１あるいは第２のバスラ
インの下部を立体的に通って上記第１導電型高濃度層と
接続した請求項１記載の高周波高出力電界効果トランジ
スタ。 - 【請求項４】請求項２および３記載の高周波高出力電界
効果トランジスタにおいて、上記第１導電型高濃度層を
複数に分割して配置した請求項２および３記載の高周波
高出力電界効果トランジスタ。 - 【請求項５】請求項２、３および４記載の高周波高出力
電界効果トランジスタにおいて、上記第１導電型高濃度
層の一部をゲート端子あるいはドレイン端子の下部に配
置した請求項２、３および４記載の高周波高出力電界効
果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01725993A JP3185441B2 (ja) | 1993-02-04 | 1993-02-04 | 高周波高出力電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01725993A JP3185441B2 (ja) | 1993-02-04 | 1993-02-04 | 高周波高出力電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232396A true JPH06232396A (ja) | 1994-08-19 |
| JP3185441B2 JP3185441B2 (ja) | 2001-07-09 |
Family
ID=11938970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01725993A Expired - Fee Related JP3185441B2 (ja) | 1993-02-04 | 1993-02-04 | 高周波高出力電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185441B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998011609A1 (en) | 1996-09-10 | 1998-03-19 | Spectrian, Inc. | Lateral dmos transistor for rf/mircrowave applications |
| US5925911A (en) * | 1995-04-26 | 1999-07-20 | Nippondenso Co., Ltd. | Semiconductor device in which defects due to LOCOS or heat treatment are suppressed |
| KR100398164B1 (ko) * | 1994-12-27 | 2003-12-31 | 가부시끼가이샤 히다치 세이사꾸쇼 | 절연게이트반도체장치 |
| JP2005236252A (ja) * | 2003-10-22 | 2005-09-02 | Marvell World Trade Ltd | 効率的トランジスタ構造 |
| EP1256985A3 (en) * | 2001-05-09 | 2009-12-16 | Kabushiki Kaisha Toshiba | Lateral power MISFET |
| US7696572B2 (en) * | 2002-03-18 | 2010-04-13 | Broadcom Corporation | Split source RF MOSFET device |
| CN101931005A (zh) * | 2009-06-24 | 2010-12-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法和使用它的电源装置 |
| US7960833B2 (en) | 2003-10-22 | 2011-06-14 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
-
1993
- 1993-02-04 JP JP01725993A patent/JP3185441B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398164B1 (ko) * | 1994-12-27 | 2003-12-31 | 가부시끼가이샤 히다치 세이사꾸쇼 | 절연게이트반도체장치 |
| US5925911A (en) * | 1995-04-26 | 1999-07-20 | Nippondenso Co., Ltd. | Semiconductor device in which defects due to LOCOS or heat treatment are suppressed |
| EP0951740A1 (en) * | 1996-09-10 | 1999-10-27 | Spectrian, Inc. | Lateral dmos transistor for rf/mircrowave applications |
| WO1998011609A1 (en) | 1996-09-10 | 1998-03-19 | Spectrian, Inc. | Lateral dmos transistor for rf/mircrowave applications |
| EP1256985A3 (en) * | 2001-05-09 | 2009-12-16 | Kabushiki Kaisha Toshiba | Lateral power MISFET |
| US7696572B2 (en) * | 2002-03-18 | 2010-04-13 | Broadcom Corporation | Split source RF MOSFET device |
| JP2005236252A (ja) * | 2003-10-22 | 2005-09-02 | Marvell World Trade Ltd | 効率的トランジスタ構造 |
| JP4667788B2 (ja) * | 2003-10-22 | 2011-04-13 | マーベル ワールド トレード リミテッド | 効率的トランジスタ構造 |
| US7960833B2 (en) | 2003-10-22 | 2011-06-14 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
| US7982280B2 (en) | 2003-10-22 | 2011-07-19 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
| US7989852B2 (en) | 2003-10-22 | 2011-08-02 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
| US8026550B2 (en) | 2003-10-22 | 2011-09-27 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
| CN101931005A (zh) * | 2009-06-24 | 2010-12-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法和使用它的电源装置 |
| JP2011009352A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 半導体装置およびその製造方法ならびにそれを用いた電源装置 |
| US8664716B2 (en) | 2009-06-24 | 2014-03-04 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same and power-supply device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3185441B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10748996B2 (en) | High power transistor with interior-fed gate fingers | |
| KR102586156B1 (ko) | 내부-급전 핑거들을 갖는 고전력 트랜지스터 | |
| JP7443437B2 (ja) | 改善されたドレイン相互接続部及び／又はゲート相互接続部、並びにフィンガ構造 | |
| US5789791A (en) | Multi-finger MOS transistor with reduced gate resistance | |
| US4636825A (en) | Distributed field effect transistor structure | |
| US5633525A (en) | Lateral field effect transistor | |
| JPH022179A (ja) | メタル・セミコンダクタ・ｆｅｔ | |
| JPH06232396A (ja) | 高周波高出力電界効果トランジスタ | |
| JPS5941871A (ja) | 接合型電界効果半導体装置 | |
| JPH03129764A (ja) | 半導体装置 | |
| JPS5952882A (ja) | 接合型電界効果トランジスタ | |
| DE102022128549B3 (de) | Feldeffekttransistor mit drainerweiterungsgebiet | |
| JPS6228586B2 (ja) | ||
| JP3394872B2 (ja) | 高耐圧半導体装置 | |
| JPH0255953B2 (ja) | ||
| JPS58122780A (ja) | 半導体装置 | |
| TW518697B (en) | Production-method of field-effect-transistors in integrated semiconductor-circuits and an integrated semiconductor-circuit produced with such a field-effect-transistor | |
| JP2004335778A (ja) | 半導体装置 | |
| JPS6054791B2 (ja) | 複合型電界効果トランジスタ | |
| JPS58130576A (ja) | 接合型電界効果トランジスタ | |
| JPS61172371A (ja) | 半導体装置 | |
| JPH09199718A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS60245177A (ja) | 半導体装置 | |
| JPS63211771A (ja) | 電界効果型トランジスタ | |
| JPH0529629A (ja) | 電界効果型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110511 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110511 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110511 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |