JPS6348687A - メモリ−カ−ドを用いた記憶装置 - Google Patents
メモリ−カ−ドを用いた記憶装置Info
- Publication number
- JPS6348687A JPS6348687A JP61192560A JP19256086A JPS6348687A JP S6348687 A JPS6348687 A JP S6348687A JP 61192560 A JP61192560 A JP 61192560A JP 19256086 A JP19256086 A JP 19256086A JP S6348687 A JPS6348687 A JP S6348687A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- write
- signal
- semiconductor memory
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000001514 detection method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract description 3
- 230000005764 inhibitory process Effects 0.000 abstract 2
- 230000008054 signal transmission Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、メモリーカードに対し、情報の読出しと書込
みとを行なうようにしたメモリーカードを用いた記憶装
置に関する。
みとを行なうようにしたメモリーカードを用いた記憶装
置に関する。
従来の技術
近年、カード状媒体内に超薄型の半導体メモリーを内蔵
したメモリーカードが実現し、このメモリーカードを用
いた記憶装置が実用化されている。
したメモリーカードが実現し、このメモリーカードを用
いた記憶装置が実用化されている。
このような記憶装置は、メモリーカードと制御装置とを
コネクタを介して接続し、半導体メモリーの情報を読込
んだり、半導体メモリーに情報の書込みを行なったりす
る。
コネクタを介して接続し、半導体メモリーの情報を読込
んだり、半導体メモリーに情報の書込みを行なったりす
る。
発明が解決しようとする問題点
メモリーカードには半導体メモリーの記憶内容を保護す
るためのライトプロテクト機能が設けられていない。こ
のため、誤動作または誤操作によって半導体メモリーに
予期せぬ”1?込みがなされ、必要な情報が消去されて
しまう可能性がある。
るためのライトプロテクト機能が設けられていない。こ
のため、誤動作または誤操作によって半導体メモリーに
予期せぬ”1?込みがなされ、必要な情報が消去されて
しまう可能性がある。
問題点を解決するための手段
本発明は、メモリーカードに切換え状態が可視可能なス
イッチを設け、このスイッチの切換え状態を前記コネク
タを介して引出して書込みの許可または禁止の信号とし
て制御部に与える検出回路を設け、その制御部で発生し
たスイッチの切換え状態に対応する信号をコネクタを介
して半導体メモリーに与える送信回路を1投げ、この送
信回路内にスイッチの動作に連動して切換わるとともに
このスイッチの切換え状態に応じて制御部と半導体メモ
リーとの接続を断絶する第二スイッチを設けた。
イッチを設け、このスイッチの切換え状態を前記コネク
タを介して引出して書込みの許可または禁止の信号とし
て制御部に与える検出回路を設け、その制御部で発生し
たスイッチの切換え状態に対応する信号をコネクタを介
して半導体メモリーに与える送信回路を1投げ、この送
信回路内にスイッチの動作に連動して切換わるとともに
このスイッチの切換え状態に応じて制御部と半導体メモ
リーとの接続を断絶する第二スイッチを設けた。
作用
しかして、スイッチを切換えると、その切換え状態は検
出回路により検出され、半導体メモリーに対する書込み
の許可または禁止の信号が制御部に与えられる。すると
、制御部ではその信号に応じた信号が発生し、この信号
は送信回路によって半導体メモリーに与えられる。これ
により、スイッチを書込み禁止側にすれば、メモリーカ
ードの記憶内容は誤動作による情報消去から保護される
。
出回路により検出され、半導体メモリーに対する書込み
の許可または禁止の信号が制御部に与えられる。すると
、制御部ではその信号に応じた信号が発生し、この信号
は送信回路によって半導体メモリーに与えられる。これ
により、スイッチを書込み禁止側にすれば、メモリーカ
ードの記憶内容は誤動作による情報消去から保護される
。
同時に、制御部と半導体メモリーとの接続は、スイッチ
の切換え状態に応じて第二スイッチにより断絶される。
の切換え状態に応じて第二スイッチにより断絶される。
このため、制御部より誤った書込許可信号が出力された
としても、その信号は第二スイッチにより半導体メモリ
ーに与えられず、半導体メモリーに対する誤書込みが防
止される。したがって、メモリーカードは予期せぬ情報
消去から保護される。また、スイッチは、その切換え状
態が可視可能であるため、誤操作の防止も図られる。
としても、その信号は第二スイッチにより半導体メモリ
ーに与えられず、半導体メモリーに対する誤書込みが防
止される。したがって、メモリーカードは予期せぬ情報
消去から保護される。また、スイッチは、その切換え状
態が可視可能であるため、誤操作の防止も図られる。
発明の実施例
本発明の一実施例を第1図および第2図に基づいて説明
する。半導体メモリー1を内蔵するメモリーカード2が
設けられている。このメモリーカード2の一端には、切
換え状態が可視可能なスイッチ3が取付けられている。
する。半導体メモリー1を内蔵するメモリーカード2が
設けられている。このメモリーカード2の一端には、切
換え状態が可視可能なスイッチ3が取付けられている。
このスイッチ3は、接点a、接点す、接点Cの3接点方
式であり、接点aおよび接点すが接続されたノーマル状
態と、接点すおよび接点Cが接続されたライトプロテク
ト状態とに切換えられる。また、前記メモリーカード2
内には、前記スイッチ3の動作に連動して切換えられる
第二スイッチ3aが内蔵されている。
式であり、接点aおよび接点すが接続されたノーマル状
態と、接点すおよび接点Cが接続されたライトプロテク
ト状態とに切換えられる。また、前記メモリーカード2
内には、前記スイッチ3の動作に連動して切換えられる
第二スイッチ3aが内蔵されている。
この第二スイッチ3aは、接点a′、接点b′。
接点C′の3接点方式であり、接点a′および接点b′
が接続されたノーマル状態と、接点b′および接点C′
が接続されたライトプロテクト状態とに切換えられる。
が接続されたノーマル状態と、接点b′および接点C′
が接続されたライトプロテクト状態とに切換えられる。
一方、前記メモリーカード2の他端には複数個のカード
端子4が一列に列設されている。これらのカード端子4
は、ライトプロテクト信号端子4a、アース端子4b、
書込許可信号端子4cおよび複数個の情報信号端子4d
よりなる。前記ライトプロテクト信号端子4aは前記ス
イッチ3の接点aに、前記アース端子4bは接点すに、
前記制御信号端子4dは前記半導体メモリー1にそれぞ
れ接続されている。また、前記書込許可信号端子4cは
前記第二スイッチ3aの接点a′に接続され、この第二
スイッチ3aの接点b′は前記半導体メモリー1に、接
点C′は前記ライトプロテクト信号端子4aに接続され
ている。
端子4が一列に列設されている。これらのカード端子4
は、ライトプロテクト信号端子4a、アース端子4b、
書込許可信号端子4cおよび複数個の情報信号端子4d
よりなる。前記ライトプロテクト信号端子4aは前記ス
イッチ3の接点aに、前記アース端子4bは接点すに、
前記制御信号端子4dは前記半導体メモリー1にそれぞ
れ接続されている。また、前記書込許可信号端子4cは
前記第二スイッチ3aの接点a′に接続され、この第二
スイッチ3aの接点b′は前記半導体メモリー1に、接
点C′は前記ライトプロテクト信号端子4aに接続され
ている。
ついで、前記メモリーカード2を制御する制御部5が設
けられている。この制御部5には、ライトプロテクト信
号受信部5a、書込許可信号発信部5b、書込パルス発
信部5cおよび情報送受信部5d等が含まれている。ま
た、前記制御部5には、前記メモリーカード2が着脱自
在に取付けられるコネクタ6が接続されている。すなわ
ち、このコネクタ6には、前記カード端子4の一つ一つ
に対応させて複数個のコネクタ端子7が設けられている
。これらのコネクタ端子7の内、前記情報信号端子4d
に対応するものは前記情報信号送受信部5dに接続され
、前記アース端子4bに対応するものはグランドGにア
ースされている。また、前記ライトプロテクト信号端子
4aに対応する前記コネクタ端子7は、前記ライトプロ
テクト信号受信部5aに接続されている。そして、これ
らのライトプロテクト信号端子4aとライトプロテクト
信号受信部5aとの接続中点には抵抗8を介して電源9
が接続されている。ここに、検出回路10が構成されて
いる。
けられている。この制御部5には、ライトプロテクト信
号受信部5a、書込許可信号発信部5b、書込パルス発
信部5cおよび情報送受信部5d等が含まれている。ま
た、前記制御部5には、前記メモリーカード2が着脱自
在に取付けられるコネクタ6が接続されている。すなわ
ち、このコネクタ6には、前記カード端子4の一つ一つ
に対応させて複数個のコネクタ端子7が設けられている
。これらのコネクタ端子7の内、前記情報信号端子4d
に対応するものは前記情報信号送受信部5dに接続され
、前記アース端子4bに対応するものはグランドGにア
ースされている。また、前記ライトプロテクト信号端子
4aに対応する前記コネクタ端子7は、前記ライトプロ
テクト信号受信部5aに接続されている。そして、これ
らのライトプロテクト信号端子4aとライトプロテクト
信号受信部5aとの接続中点には抵抗8を介して電源9
が接続されている。ここに、検出回路10が構成されて
いる。
一方、負理論のアンドゲートであるゲート11が設けら
れている。このゲート11の入力側には前記制御部5の
書込許可信号発信部5bと書込パルス発信部5cとが接
続されている。また、そのゲート11の出力側は、前記
書込許可信号端子4Cに対応する前記コネクタ端子7に
接続されている。しかして、その書込許可信号端子4c
に接続される第二スイッチ3aを含み、送信回路12が
構成されている。
れている。このゲート11の入力側には前記制御部5の
書込許可信号発信部5bと書込パルス発信部5cとが接
続されている。また、そのゲート11の出力側は、前記
書込許可信号端子4Cに対応する前記コネクタ端子7に
接続されている。しかして、その書込許可信号端子4c
に接続される第二スイッチ3aを含み、送信回路12が
構成されている。
このような構成において、情報の読込みまたは書込みを
メモリーカード2に行なうには、メモリーカード2をコ
ネクタ6に装着する。これにより、半4体メモリー1と
情報信号送受信部5dとが接続される。そこで、両者間
で情報の送受信を行な。
メモリーカード2に行なうには、メモリーカード2をコ
ネクタ6に装着する。これにより、半4体メモリー1と
情報信号送受信部5dとが接続される。そこで、両者間
で情報の送受信を行な。
うことにより、半導体メモリー1に対する情報の読込み
と情報の書込みとが行なわれる。
と情報の書込みとが行なわれる。
ここで、メモリーカード2に対する情報書込みの詳細を
第2図のフローチャートに基づいて説明する。まず、制
御部5にスタート信号が与えら九ると、スイッチ3がノ
ーマル側に切換えられているかライトプロテクト側に9
ノ換えら九でいるかが検出回路10により検出される。
第2図のフローチャートに基づいて説明する。まず、制
御部5にスタート信号が与えら九ると、スイッチ3がノ
ーマル側に切換えられているかライトプロテクト側に9
ノ換えら九でいるかが検出回路10により検出される。
すなわち、制御部5のライトプロテクト信号受信部5a
とゲート11とには電源9より電圧が印加されるが、そ
のレベルはスイッチ3の切換え状態により変わる。
とゲート11とには電源9より電圧が印加されるが、そ
のレベルはスイッチ3の切換え状態により変わる。
ライトプロテクト側であればI−ルベル、ノーマル側で
あればLレベルである。ノーマル側に切換えられている
場合には、電源9による電流はグランドGに流れるから
である。ついで、制御部5におけるスイッチ3の切換え
状態の検出結果がライトプロテクト側であれば、エラー
としてオペレーションコールされる。一方、それがノー
マル側であれば、制御部5内において書込許可信号がオ
ンされる。これにより、書込許可信号発信部5′oより
Lレベルの書込許可信号が発信されてゲート11に送ら
れ、ゲート11はLレベルを出力する。このとき、ゲー
ト11と半導体メモリー1とは、第二スイッチ3aによ
って接続されている。したがって、半導体メモリー1に
はLレベルの書込許可信号が送られる。これにより、情
報送受信部5dから半導体メモリー1に対して情報の送
信が可能になり、メモリーカード2に情報の書込みがな
される。この後、制御部5内で書込許可信号がオフにさ
れると、書込許可信号発信部5bよりHレベルの書込禁
止信号がゲート11に送られて半導体メモリー1に対す
る書込みが禁止され、情報の書込みが終了する。
あればLレベルである。ノーマル側に切換えられている
場合には、電源9による電流はグランドGに流れるから
である。ついで、制御部5におけるスイッチ3の切換え
状態の検出結果がライトプロテクト側であれば、エラー
としてオペレーションコールされる。一方、それがノー
マル側であれば、制御部5内において書込許可信号がオ
ンされる。これにより、書込許可信号発信部5′oより
Lレベルの書込許可信号が発信されてゲート11に送ら
れ、ゲート11はLレベルを出力する。このとき、ゲー
ト11と半導体メモリー1とは、第二スイッチ3aによ
って接続されている。したがって、半導体メモリー1に
はLレベルの書込許可信号が送られる。これにより、情
報送受信部5dから半導体メモリー1に対して情報の送
信が可能になり、メモリーカード2に情報の書込みがな
される。この後、制御部5内で書込許可信号がオフにさ
れると、書込許可信号発信部5bよりHレベルの書込禁
止信号がゲート11に送られて半導体メモリー1に対す
る書込みが禁止され、情報の書込みが終了する。
しかして、スイッチ3をライトプロテクト側に切換えれ
ば、半導体メモリー1に対する情報の書込みが禁止され
る。Hレベルのライトプロテクト信号が半導体メモリー
1に与えられるからである。
ば、半導体メモリー1に対する情報の書込みが禁止され
る。Hレベルのライトプロテクト信号が半導体メモリー
1に与えられるからである。
すなわち、スイッチ3がライトプロテクト側に切換えら
れると、第二スイッチ3aもライトプロテクト側に切換
えられる。これにより、制御部5からの信号は半導体メ
モリー1に伝えられず、かつ、半導体メモリー1には電
源9からの電流によりHレベルのライトプロテクト信号
が与えられる。したがって、半導体メモリー1に対する
情報の書込みが禁止される。
れると、第二スイッチ3aもライトプロテクト側に切換
えられる。これにより、制御部5からの信号は半導体メ
モリー1に伝えられず、かつ、半導体メモリー1には電
源9からの電流によりHレベルのライトプロテクト信号
が与えられる。したがって、半導体メモリー1に対する
情報の書込みが禁止される。
加えて、スイッチ3をライトプロテクト側に切換えると
、電源9からの電流はグランドGに流れないためにHレ
ベルとなってライトプロテクト信号受信部aに与えられ
る。すると、制御部5では書込禁止信号がオンされ、書
込許可信号発信部5bからHレベルの書込禁止信号がゲ
ート11に送られる。このため、ゲート11は■]レベ
ルの信号を出力し、この工(レベル信号が第二スイッチ
3aの端子a′に送られる。これにより、ライトプロテ
クト時に、故障等によって第二スイッチ3aがノーマル
側に切換えられてしまっているような場合には、制御部
5からのHレベルのライトプロテクト信号が半導体メモ
リー1に与えら九、半2厚体メモリー1に対する情報の
書込みが禁止される。
、電源9からの電流はグランドGに流れないためにHレ
ベルとなってライトプロテクト信号受信部aに与えられ
る。すると、制御部5では書込禁止信号がオンされ、書
込許可信号発信部5bからHレベルの書込禁止信号がゲ
ート11に送られる。このため、ゲート11は■]レベ
ルの信号を出力し、この工(レベル信号が第二スイッチ
3aの端子a′に送られる。これにより、ライトプロテ
クト時に、故障等によって第二スイッチ3aがノーマル
側に切換えられてしまっているような場合には、制御部
5からのHレベルのライトプロテクト信号が半導体メモ
リー1に与えら九、半2厚体メモリー1に対する情報の
書込みが禁止される。
このように、ライトプロテクト時には、半導体メモリー
1への書込みは第二スイッチ3aと制御部5の信号とに
より二重に禁止され、半導体メモリーは情報消去から確
実に保護される。
1への書込みは第二スイッチ3aと制御部5の信号とに
より二重に禁止され、半導体メモリーは情報消去から確
実に保護される。
さらに、ライトプロテクトをするか否かを選択するため
のスイッチ3は、その切換え状態が可視可能であるため
、誤操作の防止にも貢猷する。
のスイッチ3は、その切換え状態が可視可能であるため
、誤操作の防止にも貢猷する。
発明の効果
本発明は、メモリーカードと制御部との間で各種信号を
送受信することによってメモリーカード内の半導体メモ
リーに対して情報読込みと情報書込みとを行なうように
したものにおいて、メモリーカードに切換え状態が可視
可能なスイッチを設け、このスイッチの切換え状態を書
込みの許可または禁止の信号として制御部に与える検出
回路を設け、その制御部で発生したスイッチの切換え状
態に対応する信号をコネクタを介して半導体メモリーに
与える送信回路を設け、この送信回路内にスイッチの動
作に連動して切換ねるとともにこのスイッチの切換え状
態に応じて制御部と半導体メモリーとの接続を断絶する
第二スイッチを設けたので、ライトプロテクト時には半
導体メモリーに対する情報の書込みが制御部からの出力
信号と第二スイッチとにより二重に禁止され、誤動作、
誤操作による情報消去からメモリーカードの記憶内容を
有効に防止することができる等の効果を有する。
送受信することによってメモリーカード内の半導体メモ
リーに対して情報読込みと情報書込みとを行なうように
したものにおいて、メモリーカードに切換え状態が可視
可能なスイッチを設け、このスイッチの切換え状態を書
込みの許可または禁止の信号として制御部に与える検出
回路を設け、その制御部で発生したスイッチの切換え状
態に対応する信号をコネクタを介して半導体メモリーに
与える送信回路を設け、この送信回路内にスイッチの動
作に連動して切換ねるとともにこのスイッチの切換え状
態に応じて制御部と半導体メモリーとの接続を断絶する
第二スイッチを設けたので、ライトプロテクト時には半
導体メモリーに対する情報の書込みが制御部からの出力
信号と第二スイッチとにより二重に禁止され、誤動作、
誤操作による情報消去からメモリーカードの記憶内容を
有効に防止することができる等の効果を有する。
第1図は全体のブロック図、第2図はメモリーカードに
情報書込みを行なう場合のフローチャートである。 1・・・半導体メモリー、2・・・メモリーカード、3
・・・スイッチ、3a・・・第二スイッチ、5・・・制
御部、6・・・コネクタ、10・・・検出回路、12・
・・送信回路出 願 人 東京電気株式会社 ] A 図 Al 仄1.δ日冶
情報書込みを行なう場合のフローチャートである。 1・・・半導体メモリー、2・・・メモリーカード、3
・・・スイッチ、3a・・・第二スイッチ、5・・・制
御部、6・・・コネクタ、10・・・検出回路、12・
・・送信回路出 願 人 東京電気株式会社 ] A 図 Al 仄1.δ日冶
Claims (1)
- 半導体メモリーを有するメモリーカードを制御部にコネ
クタを介して接続し、これらの制御部とメモリーカード
との間で各種信号を送受信することにより前記半導体メ
モリーの情報を読込むとともにこの半導体メモリーに情
報を書込むようにしたメモリーカードを用いた記憶装置
において、前記メモリーカードに切換え状態が可視可能
なスイッチを設け、このスイッチの切換え状態を前記コ
ネクタを介して引出して書込みの許可または禁止の信号
として前記制御部に与える検出回路を設け、その制御部
で発生した前記スイッチの切換え状態に対応する信号を
前記コネクタを介して前記半導体メモリーに与える送信
回路を設け、この送信回路内に前記スイッチの動作に連
動して切換わるとともにこのスイッチの切換え状態に応
じて前記制御部と前記半導体メモリーとの接続を断絶す
る第二スイッチを設けたことを特徴とするメモリーカー
ドを用いた記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61192560A JPS6348687A (ja) | 1986-08-18 | 1986-08-18 | メモリ−カ−ドを用いた記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61192560A JPS6348687A (ja) | 1986-08-18 | 1986-08-18 | メモリ−カ−ドを用いた記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6348687A true JPS6348687A (ja) | 1988-03-01 |
Family
ID=16293308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61192560A Pending JPS6348687A (ja) | 1986-08-18 | 1986-08-18 | メモリ−カ−ドを用いた記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6348687A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS569139B2 (ja) * | 1976-04-09 | 1981-02-27 | ||
JPS58111197A (ja) * | 1981-12-25 | 1983-07-02 | Canon Inc | 画像処理装置 |
JPS6010481A (ja) * | 1983-06-30 | 1985-01-19 | Ascii Corp | ロムカ−トリツジ |
JPS6248097B2 (ja) * | 1979-12-07 | 1987-10-12 | Dba Sa |
-
1986
- 1986-08-18 JP JP61192560A patent/JPS6348687A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS569139B2 (ja) * | 1976-04-09 | 1981-02-27 | ||
JPS6248097B2 (ja) * | 1979-12-07 | 1987-10-12 | Dba Sa | |
JPS58111197A (ja) * | 1981-12-25 | 1983-07-02 | Canon Inc | 画像処理装置 |
JPS6010481A (ja) * | 1983-06-30 | 1985-01-19 | Ascii Corp | ロムカ−トリツジ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0940254A3 (en) | Electrical storage device for a replaceable printing component | |
EP0021288B1 (en) | Setting device for protective control system | |
JPS61168062A (ja) | メモリ保護装置 | |
JPS6348687A (ja) | メモリ−カ−ドを用いた記憶装置 | |
JPS6348686A (ja) | メモリ−カ−ドを用いた記憶装置 | |
EP0142983A2 (en) | Fault protection flip flop | |
US5592650A (en) | Computer apparatus and method for replacing programs between memories by employing protection mechanism with write enable generation scheme | |
JP2504864B2 (ja) | メモリシステム | |
US5309396A (en) | Input buffer circuit, input/output buffer circuit and portable semiconductor memory device with back-up power | |
JPH01276286A (ja) | メモリカード及びそのコネクタ | |
JPS62271290A (ja) | メモリカ−トリツジ記憶装置 | |
JP2535546B2 (ja) | メモリカ−ド | |
JPH01112456A (ja) | メモリカード回路 | |
JPS57195395A (en) | Memory backup method for power failure | |
JPH03237694A (ja) | 不揮発性半導体記憶装置 | |
JPH01276287A (ja) | メモリカード及びそのシステム | |
JPS63234500A (ja) | メモリのデ−タ保護方式 | |
JPS63288382A (ja) | メモリーカード | |
JP2567699B2 (ja) | 半導体記憶装置 | |
JPH01263708A (ja) | 電子記憶処理装置 | |
JPS5827219A (ja) | 給電装置 | |
JPH08292915A (ja) | 不揮発性メモリ内蔵の集積回路装置 | |
JPS6186877A (ja) | 携帯用デ−タ端末装置 | |
JPS62184554A (ja) | メモリ保護回路 | |
JPH0562458A (ja) | Icメモリーカード |