JPS6347338B2 - - Google Patents
Info
- Publication number
- JPS6347338B2 JPS6347338B2 JP57227607A JP22760782A JPS6347338B2 JP S6347338 B2 JPS6347338 B2 JP S6347338B2 JP 57227607 A JP57227607 A JP 57227607A JP 22760782 A JP22760782 A JP 22760782A JP S6347338 B2 JPS6347338 B2 JP S6347338B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- window
- polycrystalline silicon
- electrode
- windows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置、特に電極窓や多層配線の
スルーホールなどの接続部を有する半導体装置に
係る。
スルーホールなどの接続部を有する半導体装置に
係る。
(2) 従来技術と問題点
半導体装置において電極窓や多層配線のスルー
ホールを介して配線を形成することは多くある。
第１図を参照すると、半導体基板１上のPSGな
どの絶縁層２に電極窓を開け、その上からアルミ
ニウム層３を被着し、パターニングして配線とす
るが、電極窓の段差のある箇所ではアルミニウム
層に断線が生じやすい。そこで、第２図に示す如
く、半導体基板１上のPSG層２に電極窓を開け
た後、例えばCVD法で多結晶シリコンを成長し、
電極窓の側壁からも多結晶シリコンを成長し、電
極窓内を完全に埋め込んで電極窓内を平坦化する
方法がある。この場合、電極窓内を埋め込むため
には、ほぼ電極窓の大きさ分だけ多結晶シリコン
を成長して多結晶シリコン上面を平坦にした後
（第２図イ）、多結晶シリコンをプラスマエツチン
グ等によりエツチングし、多結晶シリコンの電極
内埋め込み部分５のみを残す（第２図ロ）。その
上にアルミニウム層６を被着すれば、電極窓部分
に大きな段差がないので断線のおそれがない。
ホールを介して配線を形成することは多くある。
第１図を参照すると、半導体基板１上のPSGな
どの絶縁層２に電極窓を開け、その上からアルミ
ニウム層３を被着し、パターニングして配線とす
るが、電極窓の段差のある箇所ではアルミニウム
層に断線が生じやすい。そこで、第２図に示す如
く、半導体基板１上のPSG層２に電極窓を開け
た後、例えばCVD法で多結晶シリコンを成長し、
電極窓の側壁からも多結晶シリコンを成長し、電
極窓内を完全に埋め込んで電極窓内を平坦化する
方法がある。この場合、電極窓内を埋め込むため
には、ほぼ電極窓の大きさ分だけ多結晶シリコン
を成長して多結晶シリコン上面を平坦にした後
（第２図イ）、多結晶シリコンをプラスマエツチン
グ等によりエツチングし、多結晶シリコンの電極
内埋め込み部分５のみを残す（第２図ロ）。その
上にアルミニウム層６を被着すれば、電極窓部分
に大きな段差がないので断線のおそれがない。
しかし、この方法では、第３図に示すように、
大きな電極窓が混在していると、通常のCVD法
等による多結晶シリコン層４は大きな電極窓のと
ころに窪みが残り（第３図イ）、エツチングした
場合に窪み部分が過剰にエツチングされ、半導体
基板１の例えば拡散領域７までエツチングされる
ので（第３図ロ）、その後アルミニウム層６を被
着するとエツチングされた拡散領域でシヨートを
起こすことになるなどの不都合がある。かといつ
て、多結晶シリコン層６を必要以上に厚く成長す
るのは実際的でない。
大きな電極窓が混在していると、通常のCVD法
等による多結晶シリコン層４は大きな電極窓のと
ころに窪みが残り（第３図イ）、エツチングした
場合に窪み部分が過剰にエツチングされ、半導体
基板１の例えば拡散領域７までエツチングされる
ので（第３図ロ）、その後アルミニウム層６を被
着するとエツチングされた拡散領域でシヨートを
起こすことになるなどの不都合がある。かといつ
て、多結晶シリコン層６を必要以上に厚く成長す
るのは実際的でない。
(3) 発明の目的
本発明は、以上の如き従来技術の現状に鑑み、
電極窓等を多結晶シリコンで埋め込んで平坦化
し、アルミニウム等の配線層の断線を防止する半
導体装置において、大きな窓部分で過剰なエツチ
ングが起こり、シヨートその他の不都合が起きる
ことを防止することを目的とする。
電極窓等を多結晶シリコンで埋め込んで平坦化
し、アルミニウム等の配線層の断線を防止する半
導体装置において、大きな窓部分で過剰なエツチ
ングが起こり、シヨートその他の不都合が起きる
ことを防止することを目的とする。
(4) 発明の構成
そして、上記目的を達成する半導体装置は、半
導体または金属層と、該半導体または金属層上の
複数の窓を有する絶縁体層と、該絶縁体層の該複
数の窓内の埋込多結晶シリコン層と、該絶縁体層
および該埋込多結晶シリコン層上のアルミニウム
層とを有する半導体装置であつて、前記窓の形状
は帯状をなし、該帯の幅は該帯の長手方向長さよ
り長くはなく、かつ前記複数の窓における前記窓
幅が統一されていることを特徴とする。
導体または金属層と、該半導体または金属層上の
複数の窓を有する絶縁体層と、該絶縁体層の該複
数の窓内の埋込多結晶シリコン層と、該絶縁体層
および該埋込多結晶シリコン層上のアルミニウム
層とを有する半導体装置であつて、前記窓の形状
は帯状をなし、該帯の幅は該帯の長手方向長さよ
り長くはなく、かつ前記複数の窓における前記窓
幅が統一されていることを特徴とする。
すなわち、本発明に依る半導体装置では、窓が
帯状をなしてその幅が最小寸法で統一されている
ので、CVD法等による多結晶シリコン層をその
幅ぐらいの厚さに成長するとこれらの窓部分でほ
ぼ平坦になる。従つて、その後のエツチングによ
つて特定の窓でエツチングが過剰になるというこ
とがなく、窓の下部を損傷したり、配線時にシヨ
ートしたりするおそれがない。
帯状をなしてその幅が最小寸法で統一されている
ので、CVD法等による多結晶シリコン層をその
幅ぐらいの厚さに成長するとこれらの窓部分でほ
ぼ平坦になる。従つて、その後のエツチングによ
つて特定の窓でエツチングが過剰になるというこ
とがなく、窓の下部を損傷したり、配線時にシヨ
ートしたりするおそれがない。
(5) 発明の実施例
本発明の実施例を第２図および第４図を参照し
て説明する。
て説明する。
シリコン半導体基板１に拡散層を形成後、
PSG層２を厚さ1μｍにCVD法で被着し、その上
にレジスト層を塗布する。次に、電極窓を開口す
るためのパターニングをするに際し、第４図に示
す如く、各パターン１０〜１４は最小寸法のパタ
ーン１０の幅ａ（例えば1μｍ）と同じ幅ａ（1μｍ）
を持つようにする。例えば4μｍ×10μｍ程度の窓
面積が所望の場合には、第４図右下のように1μ
ｍの幅のパターン１１〜１４を組み合わせて（パ
ターン間隔は例えば0.5μｍ）、実質的にその面積
を確保すればよい。このような最小幅ａで統一さ
れたパターンのマスクを用いてレジスト層をパタ
ーン露光し、選択エツチングして窓開けすれば、
すべての窓は最小幅ａ（1μｍ）で統一されてい
る。それから、CVD法で多結晶シリコン層４を
1μｍ程度成長すると、どの窓の部分も平坦にな
る（第２図イ）。CF4ガスを用いて反応性イオン
エツチングし、PSG層２が露出するところで停
止する。すべての電極窓は多結晶シリコンで埋込
まれている。アルミニウム層６を厚さ1μｍ蒸着
し、パターニングして配線とする。その後PSG
層形成、アニール等通常の処理を行なう。
PSG層２を厚さ1μｍにCVD法で被着し、その上
にレジスト層を塗布する。次に、電極窓を開口す
るためのパターニングをするに際し、第４図に示
す如く、各パターン１０〜１４は最小寸法のパタ
ーン１０の幅ａ（例えば1μｍ）と同じ幅ａ（1μｍ）
を持つようにする。例えば4μｍ×10μｍ程度の窓
面積が所望の場合には、第４図右下のように1μ
ｍの幅のパターン１１〜１４を組み合わせて（パ
ターン間隔は例えば0.5μｍ）、実質的にその面積
を確保すればよい。このような最小幅ａで統一さ
れたパターンのマスクを用いてレジスト層をパタ
ーン露光し、選択エツチングして窓開けすれば、
すべての窓は最小幅ａ（1μｍ）で統一されてい
る。それから、CVD法で多結晶シリコン層４を
1μｍ程度成長すると、どの窓の部分も平坦にな
る（第２図イ）。CF4ガスを用いて反応性イオン
エツチングし、PSG層２が露出するところで停
止する。すべての電極窓は多結晶シリコンで埋込
まれている。アルミニウム層６を厚さ1μｍ蒸着
し、パターニングして配線とする。その後PSG
層形成、アニール等通常の処理を行なう。
こうして製作される半導体装置は電極窓部分の
過剰エツチングに起因してシヨートすることがな
い。
過剰エツチングに起因してシヨートすることがな
い。
(6) 発明の効果
以上の説明から明らかなように、本発明によれ
ば、半導体装置の電極窓や多層配線のスルーホー
ルなどに多結晶シリコンを埋込む配線を利用する
場合、一部の電極窓で過剰にエツチングされ、下
方電極等が損傷したり、シヨートすることを防止
することができる。
ば、半導体装置の電極窓や多層配線のスルーホー
ルなどに多結晶シリコンを埋込む配線を利用する
場合、一部の電極窓で過剰にエツチングされ、下
方電極等が損傷したり、シヨートすることを防止
することができる。
第１図は電極窓にアルミニウム配線をした半導
体装置の断面図、第２図は電極窓に多結晶シリコ
ンを埋め込んでその上にアルミニウム配線をする
半導体装置の製造工程順の断面図、第３図は第２
図と同様な断面図、第４図は本発明に依る半導体
装置の窓の平面図である。 １……基板、２……絶縁層、３……アルミニウ
ム層、４……多結晶シリコン層、５……埋込多結
晶シリコン、６……アルミニウム層、７……拡散
領域、８〜１４……窓パターン。
体装置の断面図、第２図は電極窓に多結晶シリコ
ンを埋め込んでその上にアルミニウム配線をする
半導体装置の製造工程順の断面図、第３図は第２
図と同様な断面図、第４図は本発明に依る半導体
装置の窓の平面図である。 １……基板、２……絶縁層、３……アルミニウ
ム層、４……多結晶シリコン層、５……埋込多結
晶シリコン、６……アルミニウム層、７……拡散
領域、８〜１４……窓パターン。
Claims (1)
- １ 半導体または金属層と、該半導体または金属
層上の複数の窓を有する絶縁体層と、該絶縁体層
の該複数の窓内の埋込多結晶シリコン層と、該絶
縁体層および該埋込多結晶シリコン層上のアルミ
ニウム層とを有する半導体装置において、前記窓
の形状は帯状をなし、該帯の幅は該帯の長手方向
長さより長くはなく、かつ前記複数の窓における
前記帯幅が統一されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22760782A JPS59121857A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22760782A JPS59121857A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121857A JPS59121857A (ja) | 1984-07-14 |
| JPS6347338B2 true JPS6347338B2 (ja) | 1988-09-21 |
Family
ID=16863589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22760782A Granted JPS59121857A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121857A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255379A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Semiconductor device |
| JPS53105991A (en) * | 1977-02-28 | 1978-09-14 | Oki Electric Ind Co Ltd | Mamufacture of semiconductor device |
| JPS53108389A (en) * | 1977-03-04 | 1978-09-21 | Hitachi Ltd | Manufacture for semiconductor device |
| JPS5780720A (en) * | 1980-11-06 | 1982-05-20 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-12-28 JP JP22760782A patent/JPS59121857A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255379A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Semiconductor device |
| JPS53105991A (en) * | 1977-02-28 | 1978-09-14 | Oki Electric Ind Co Ltd | Mamufacture of semiconductor device |
| JPS53108389A (en) * | 1977-03-04 | 1978-09-21 | Hitachi Ltd | Manufacture for semiconductor device |
| JPS5780720A (en) * | 1980-11-06 | 1982-05-20 | Fujitsu Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121857A (ja) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| JPS6347338B2 (ja) | ||
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| KR100571284B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| KR19980057108A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| JPS62198135A (ja) | 半導体装置およびその製造方法 | |
| KR0121559B1 (ko) | 반도체 제조 방법 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR100246807B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0334675B2 (ja) | ||
| KR100301031B1 (ko) | 반도체장치의제조방법 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| KR19980048790A (ko) | 반도체 소자의 메탈콘택 및 라인 형성방법 | |
| JPS6167245A (ja) | 半導体装置及びその製造方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPH031539A (ja) | 半導体装置の製造方法 |