JPS6346838A - デ−タ受信方式 - Google Patents
デ−タ受信方式Info
- Publication number
- JPS6346838A JPS6346838A JP19131986A JP19131986A JPS6346838A JP S6346838 A JPS6346838 A JP S6346838A JP 19131986 A JP19131986 A JP 19131986A JP 19131986 A JP19131986 A JP 19131986A JP S6346838 A JPS6346838 A JP S6346838A
- Authority
- JP
- Japan
- Prior art keywords
- data
- station
- slave stations
- slave
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明にデータ受信方式、特にマルチドロップの伝送路
に接続さｎ′ｆｃ親局におけるデータ受信方式に関する
。
に接続さｎ′ｆｃ親局におけるデータ受信方式に関する
。
従来から親局に接続されたマルチドロップの伝送路に複
数の子局を接続し、各子局にタイムスロット金割当てた
フレーム構成のデータを親局と子局との間で送受するデ
ィジタル伝送システムが用いらｎていて、このシステム
において親局が子局からのデータを受信するためには、
受信フレームから受信し：うとする子局対応のタイムス
ロットを定めて、そのタイムスロットの情報を抽出・蓄
積して子局ごとのデータ七入手している。
数の子局を接続し、各子局にタイムスロット金割当てた
フレーム構成のデータを親局と子局との間で送受するデ
ィジタル伝送システムが用いらｎていて、このシステム
において親局が子局からのデータを受信するためには、
受信フレームから受信し：うとする子局対応のタイムス
ロットを定めて、そのタイムスロットの情報を抽出・蓄
積して子局ごとのデータ七入手している。
しかし、上述した従来のデータ受信方式では、親局は子
局ごとにタイムスロッＨ一定めて、そのタイムスロット
の情報？受信するため、多数の子局からのデータを同時
に受信しようとすると回路要すると云う欠点がある。
局ごとにタイムスロッＨ一定めて、そのタイムスロット
の情報？受信するため、多数の子局からのデータを同時
に受信しようとすると回路要すると云う欠点がある。
本発明の目的は上述の欠点を除去し、親局はフレームご
とに全データｋｎ損し、蓄積データから子局対応のデー
タビ組立てることｒこＬ９１回路規模を大きくすること
なく同時に多数の子局のデータ？受信できるデータ受信
方式？提供することにある。
とに全データｋｎ損し、蓄積データから子局対応のデー
タビ組立てることｒこＬ９１回路規模を大きくすること
なく同時に多数の子局のデータ？受信できるデータ受信
方式？提供することにある。
本発明は親局に接続されたマルチドロップの伝送路に複
数の子局全接続し、各子局にタイムスロット全回１］当
てたフレーム構成のデータケ親局と子局との間で送受す
るディジメル伝送システムにおいて、親局ぼ受信したデ
ーメ七フレーム単位に蓄積する蓄積手段と、蓄積したフ
レーム単位のデータから子局対応のタイムスロットの情
報上取出し子局ごとのデータを組立てる処理手取と金有
して横波きｎる。
数の子局全接続し、各子局にタイムスロット全回１］当
てたフレーム構成のデータケ親局と子局との間で送受す
るディジメル伝送システムにおいて、親局ぼ受信したデ
ーメ七フレーム単位に蓄積する蓄積手段と、蓄積したフ
レーム単位のデータから子局対応のタイムスロットの情
報上取出し子局ごとのデータを組立てる処理手取と金有
して横波きｎる。
次に、本発明の実施例てついて歯面全参照して説明する
。
。
第２図は本発明？」１用する伝送システムの一例の構成
図である０図において親局Ｈからの送信データＳは全て
の子局において受信さｎる。子局Ｔ＋〜子局Ｔ １２ｇ
からの受信データＲは、伝送路上では多重化さｎて親
局Ｈで受信さｎる。
図である０図において親局Ｈからの送信データＳは全て
の子局において受信さｎる。子局Ｔ＋〜子局Ｔ １２ｇ
からの受信データＲは、伝送路上では多重化さｎて親
局Ｈで受信さｎる。
第３図は第２図の送信データＳならびに受信データＲの
伝送路上のフレーム構成図でるる。図においてＦ（１フ
レ一ム回期用のヘッダワード、Ｉｌ’ｌ情報フィールド
で、各端末対応のタイムスロットとして１ビツトが割当
てらｎている。
伝送路上のフレーム構成図でるる。図においてＦ（１フ
レ一ム回期用のヘッダワード、Ｉｌ’ｌ情報フィールド
で、各端末対応のタイムスロットとして１ビツトが割当
てらｎている。
第１図は本発明の一実施例？示す第２図の親局Ｈのブロ
ック図である。図において伝送路インタフェース回路６
においてフレーム同期がとらｎ。
ック図である。図において伝送路インタフェース回路６
においてフレーム同期がとらｎ。
直並列変換回路４に入力された受信データＲな、１フレ
一ム分１２８ビットのデータごと並列に受信メモリ２に
格納さｎる。受信メモリ２にデータが′格納さｎるとこ
のデータは、データバスＤＢのビット幅分１例えば３２
ビツトづつ中央処理装置１に転送さｎる。中央処理装置
１においては転送データ？記憶装置に設けら３７ｚ子局
対応のバッファメモリに、子局ごとに前に記憶されたデ
ーメ？１ビット移動し新らしいデータ？刀Ωえて記憶す
る。
一ム分１２８ビットのデータごと並列に受信メモリ２に
格納さｎる。受信メモリ２にデータが′格納さｎるとこ
のデータは、データバスＤＢのビット幅分１例えば３２
ビツトづつ中央処理装置１に転送さｎる。中央処理装置
１においては転送データ？記憶装置に設けら３７ｚ子局
対応のバッファメモリに、子局ごとに前に記憶されたデ
ーメ？１ビット移動し新らしいデータ？刀Ωえて記憶す
る。
従って記憶装置内に局ごとのデータが組立てらｎ。
局ごとの受信目的を果す。
なお、データ送信の場合には、中央処理装置１から３２
ビツト当送信データが送信メモリ３に転送さｔ′Ｌ％中
央処理装置１から送信メモリ３に与えらｎるフレーム同
期信号に工って、送信メモリ３のデータは並丘夕１」変
換回路５に与えらｎ１並直タリ変換（ロ）路５は別に与
えらｎるビット同期信号に従って上記のデータ全旦夕１
」信号に変換して伝送路インタフェース回路６に送る。
ビツト当送信データが送信メモリ３に転送さｔ′Ｌ％中
央処理装置１から送信メモリ３に与えらｎるフレーム同
期信号に工って、送信メモリ３のデータは並丘夕１」変
換回路５に与えらｎ１並直タリ変換（ロ）路５は別に与
えらｎるビット同期信号に従って上記のデータ全旦夕１
」信号に変換して伝送路インタフェース回路６に送る。
伝送路インタ・フェース回路６にフレーム同期信号で作
成した同期用のへラダワードＶＣｖＧけて産直列変換回
路５からの直列データを伝送路に送信する。
成した同期用のへラダワードＶＣｖＧけて産直列変換回
路５からの直列データを伝送路に送信する。
以上説明した＝うに本発明は、親局が伝送路上のデータ
音フレーム単位に総てメモリに蓄積して処理するので、
ｌ”ｏＪ時に多数の子局のデータ′に受信でき、従来
の受信方式に較べて子局からのデータ伝送時間全短縮で
き、回路規模も太きくしなくて工いと云う効果がある。
音フレーム単位に総てメモリに蓄積して処理するので、
ｌ”ｏＪ時に多数の子局のデータ′に受信でき、従来
の受信方式に較べて子局からのデータ伝送時間全短縮で
き、回路規模も太きくしなくて工いと云う効果がある。
第１図は本発明の一実施例のブロック図、第２図は本発
明を適用する伝送システムの一例の構灰囚、第３図は第
２図の伝送路上のデータのフレーム構成図である０ １・・・・・・中央処理装置、２・・・・・・受信メモ
リ、３・・・・・・送信メモリ、４・・・・・・直並列
変換回路、５・・・・・・並代理人 弁理士 内
原 ”＼、
明を適用する伝送システムの一例の構灰囚、第３図は第
２図の伝送路上のデータのフレーム構成図である０ １・・・・・・中央処理装置、２・・・・・・受信メモ
リ、３・・・・・・送信メモリ、４・・・・・・直並列
変換回路、５・・・・・・並代理人 弁理士 内
原 ”＼、
Claims (1)
- 親局に接続されたマルチドロップの伝送路に複数の子局
を接続し、各子局にタイムスロットを割当てたフレーム
構成のデータの送受信を親局と子局との間で行なうディ
ジタル伝送システムにおいて、親局は受信したデータを
フレーム単位に蓄積する蓄積手段と、蓄積したフレーム
単位のデータから子局対応のタイムスロットの情報を取
出し子局ごとのデータを組立てる処理手段とを有するこ
とを特徴とするデータ受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19131986A JPS6346838A (ja) | 1986-08-14 | 1986-08-14 | デ−タ受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19131986A JPS6346838A (ja) | 1986-08-14 | 1986-08-14 | デ−タ受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6346838A true JPS6346838A (ja) | 1988-02-27 |
Family
ID=16272575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19131986A Pending JPS6346838A (ja) | 1986-08-14 | 1986-08-14 | デ−タ受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6346838A (ja) |
-
1986
- 1986-08-14 JP JP19131986A patent/JPS6346838A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60219891A (ja) | デジタル交換システム | |
| JPH02226926A (ja) | 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JPS6346838A (ja) | デ−タ受信方式 | |
| JP2786170B2 (ja) | フレームデータ変換回路 | |
| US4504944A (en) | Bridging channel port module | |
| JP3109165B2 (ja) | データ伝送方法 | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JP3036856B2 (ja) | 回線アダプタ装置 | |
| GB2182228A (en) | Signal handling device | |
| JP3301331B2 (ja) | 通信装置 | |
| JP3264212B2 (ja) | リング型ネットワーク | |
| JPS63207228A (ja) | 多重化通信方法 | |
| KR100198789B1 (ko) | 수신 연결망 인터페이스의 구조 | |
| JPS61144937A (ja) | チヤネル番号付加多重化方式 | |
| JPH077970B2 (ja) | ハイレベル・データ・リンク制御手順における多重送受信装置 | |
| JPH0923202A (ja) | データ処理装置 | |
| JPS61236232A (ja) | 時分割多重化方法 | |
| JPH11164337A (ja) | 交換機内の制御データ転送方式 | |
| JPS60146596A (ja) | デイジタルインタ−フエ−ス装置 | |
| JPH0720100B2 (ja) | フレーム同期装置 | |
| JPH0750874B2 (ja) | フォーマット変換装置 | |
| JPH01320831A (ja) | 遅延等化回路 | |
| JPS60183836A (ja) | 時分割多重化装置 |