JPS6338100B2 - - Google Patents
Info
- Publication number
- JPS6338100B2 JPS6338100B2 JP56191972A JP19197281A JPS6338100B2 JP S6338100 B2 JPS6338100 B2 JP S6338100B2 JP 56191972 A JP56191972 A JP 56191972A JP 19197281 A JP19197281 A JP 19197281A JP S6338100 B2 JPS6338100 B2 JP S6338100B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- detected
- signal
- signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009499 grossing Methods 0.000 claims description 7
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
Description
【発明の詳細な説明】
本発明は、位相検出器、特に２つの被検知交流
信号の位相が一致した場合に発生するハンチング
による不感帯を解消するため、被検知交流信号の
いずれか一方の位相をヒステリシスを備えた状態
の下で反転させ、位相検出を行なうようにした位
相検出器に関するものである。
信号の位相が一致した場合に発生するハンチング
による不感帯を解消するため、被検知交流信号の
いずれか一方の位相をヒステリシスを備えた状態
の下で反転させ、位相検出を行なうようにした位
相検出器に関するものである。
従来の位相検出器は例えば第１図に示されるよ
うな位相検出器が提案されている。即ち２つの被
検知交流信号が入力される信号入力端子１，２に
はそれぞれ零電圧検出器３，４が接続されてい
る。この零電圧検出器３の出力端はフリツプフロ
ツプ回路５，６のセツト端子Ｓに接続されてお
り、また零電圧検出器４の出力端は上記フリツプ
フロツプ回路５，６のリセツト端子Ｒに接続され
ている。そしてこれらのフリツプフロツプ回路
５，６の出力端にはそれぞれ平滑回路７，８を介
して加算器９が接続されている。そしてこの加算
器９から出力される信号は出力端子１０を介して
出力されるようになつている。
うな位相検出器が提案されている。即ち２つの被
検知交流信号が入力される信号入力端子１，２に
はそれぞれ零電圧検出器３，４が接続されてい
る。この零電圧検出器３の出力端はフリツプフロ
ツプ回路５，６のセツト端子Ｓに接続されてお
り、また零電圧検出器４の出力端は上記フリツプ
フロツプ回路５，６のリセツト端子Ｒに接続され
ている。そしてこれらのフリツプフロツプ回路
５，６の出力端にはそれぞれ平滑回路７，８を介
して加算器９が接続されている。そしてこの加算
器９から出力される信号は出力端子１０を介して
出力されるようになつている。
このように構成された従来の位相検出器におい
て、第２図ａに示す如く入力端子１に入力した信
号に対して零電圧検出器３は同図ｂに示すような
信号を出力する。また同図ｃに示す如く入力端子
２に入力した信号に対して零電圧検出器４は同図
ｄに示すような信号を出力する。これらの零電圧
検出器３，４からそれぞれ出力される信号によつ
てフリツプフロツプ回路５は、その立上り波形で
動作し、同図ｅに示す如く信号を出力する。この
信号は立上り波形によつて検知された上記各入力
信号の位相差に対応した時間幅TOUのパルス信号
である。また上記零電圧検出器３，４から出力さ
れる信号によつてフリツプフロツプ回路６はその
立下り波形で動作し、同図ｆに示す如く信号を出
力する。そしてこの信号は立下り波形によつて検
知された上記各入力信号の位相差に対応した時間
TODのパルス信号である。これらのパルス信号
TOU，TODをそれぞれ平滑回路７，８によつて平
滑し位相差に対応した直流電圧に変換される。こ
の平滑化された各信号を加算器９によつて加算し
て出力する。
て、第２図ａに示す如く入力端子１に入力した信
号に対して零電圧検出器３は同図ｂに示すような
信号を出力する。また同図ｃに示す如く入力端子
２に入力した信号に対して零電圧検出器４は同図
ｄに示すような信号を出力する。これらの零電圧
検出器３，４からそれぞれ出力される信号によつ
てフリツプフロツプ回路５は、その立上り波形で
動作し、同図ｅに示す如く信号を出力する。この
信号は立上り波形によつて検知された上記各入力
信号の位相差に対応した時間幅TOUのパルス信号
である。また上記零電圧検出器３，４から出力さ
れる信号によつてフリツプフロツプ回路６はその
立下り波形で動作し、同図ｆに示す如く信号を出
力する。そしてこの信号は立下り波形によつて検
知された上記各入力信号の位相差に対応した時間
TODのパルス信号である。これらのパルス信号
TOU，TODをそれぞれ平滑回路７，８によつて平
滑し位相差に対応した直流電圧に変換される。こ
の平滑化された各信号を加算器９によつて加算し
て出力する。
ところで上記零電圧検出器４に例えば外気温度
化によりオフセツト電圧ΔVが生じた場合、第２
図ｃに示す入力信号は同図一点鎖線で示される電
圧値ΔVによつて信号検知される。従つて零電圧
検出器４からは第２図ｇに示す如く信号が出力さ
れる。この信号変化によつてフリツプフロツプ回
路５，６から出力される信号はそれぞれ第２図
ｈ，ｉに示す如く変化する。即ちフリツプフロツ
プ回路５から出力される信号の時間幅は（TOU＋
ΔT1）になり、フリツプフロツプ回路６から出力
される信号の時間幅は（TOD−ΔT2）になる。こ
こで上記各入力信号が共に正弦波信号である場
合、上記各時間幅変化分ΔT1及びΔT2は互いに等
しいものである。そこでこのような変化分を含む
信号を平滑化して加算することにより、その変化
分は互いに相殺され加算器９の出力には上記時間
幅（TOU＋TOD）に相当する信号が出力される。
化によりオフセツト電圧ΔVが生じた場合、第２
図ｃに示す入力信号は同図一点鎖線で示される電
圧値ΔVによつて信号検知される。従つて零電圧
検出器４からは第２図ｇに示す如く信号が出力さ
れる。この信号変化によつてフリツプフロツプ回
路５，６から出力される信号はそれぞれ第２図
ｈ，ｉに示す如く変化する。即ちフリツプフロツ
プ回路５から出力される信号の時間幅は（TOU＋
ΔT1）になり、フリツプフロツプ回路６から出力
される信号の時間幅は（TOD−ΔT2）になる。こ
こで上記各入力信号が共に正弦波信号である場
合、上記各時間幅変化分ΔT1及びΔT2は互いに等
しいものである。そこでこのような変化分を含む
信号を平滑化して加算することにより、その変化
分は互いに相殺され加算器９の出力には上記時間
幅（TOU＋TOD）に相当する信号が出力される。
このように第１図図示の回路構成によれば、例
えば外的要因により零電圧検出器３，４のオフセ
ツト電圧が変化し、検知される信号の比較電圧値
が変化しても検出される位相差を示す信号には上
記変化による影響が生じることはない。しかしな
がら入力端子１，２に入力される２つの被検知交
流信号の位相が一致するような場合、第３図図示
の如く加算器９から出力される信号に位相差０及
び360゜の位置でハンチングが生じ、位相検出器に
不感帯が生ずる欠点があつた。
えば外的要因により零電圧検出器３，４のオフセ
ツト電圧が変化し、検知される信号の比較電圧値
が変化しても検出される位相差を示す信号には上
記変化による影響が生じることはない。しかしな
がら入力端子１，２に入力される２つの被検知交
流信号の位相が一致するような場合、第３図図示
の如く加算器９から出力される信号に位相差０及
び360゜の位置でハンチングが生じ、位相検出器に
不感帯が生ずる欠点があつた。
本発明は、上記の欠点を解決することを目的と
しており、２つの被検知交流信号の位相差が零と
ならないような状態を強制的に作り出し、２つの
被検知交流信号の位相検出を行ない、位相反転を
行なうことによつて上記２つの被検知交流信号の
位相差が零となることを回避した場合は位相検出
結果に対し元に戻す位相反転、すなわち180゜加算
或いは減算する演算を実行することにより不感帯
の存在しない位相検出器を提供することを目的と
している。そしてそのため本発明の位相検出器は
２つの被検知交流信号が所定の電圧に到達する時
点をそれぞれ検知する検知器と、この検知器によ
り検知される上記各信号の立上り時間差を検出す
る手段と、上記検知器により検知される上記各信
号の立下り時間差を検出する手段と、これらの手
段によりそれぞれ検出された信号を合成しかつ平
滑して上記被検知交流信号の位相差を検出する手
段とを備えた位相検出器において、上記検知器の
いずれか一方に入力される被検知交流信号の位相
を反転させる位相反転回路と、上記被検知交流信
号の位相差を検出する手段によつて検出される２
つの被検知交流信号の出力が、被検知交流信号の
位相を反転させる位置でのヒステリシス幅を定め
る第１レベルL1以上又は第２レベルL2（L1＞L2）
以下のとき該位相反転回路の位相反転動作の制御
を行なわせる制御手段と、上記位相反転回路が動
作したとき上記２つの被検知交流信号の位相差を
元に戻す演算を行なう演算処理部とを備え、２つ
の被検知交流信号の位相が近接しているとき被検
知交流信号の一方の位相をヒステリシスを備えた
状態の下で反転させ、位相検出を行なうようにし
たことを特徴としている。以下第４図以降の図面
を参照しながら説明する。
しており、２つの被検知交流信号の位相差が零と
ならないような状態を強制的に作り出し、２つの
被検知交流信号の位相検出を行ない、位相反転を
行なうことによつて上記２つの被検知交流信号の
位相差が零となることを回避した場合は位相検出
結果に対し元に戻す位相反転、すなわち180゜加算
或いは減算する演算を実行することにより不感帯
の存在しない位相検出器を提供することを目的と
している。そしてそのため本発明の位相検出器は
２つの被検知交流信号が所定の電圧に到達する時
点をそれぞれ検知する検知器と、この検知器によ
り検知される上記各信号の立上り時間差を検出す
る手段と、上記検知器により検知される上記各信
号の立下り時間差を検出する手段と、これらの手
段によりそれぞれ検出された信号を合成しかつ平
滑して上記被検知交流信号の位相差を検出する手
段とを備えた位相検出器において、上記検知器の
いずれか一方に入力される被検知交流信号の位相
を反転させる位相反転回路と、上記被検知交流信
号の位相差を検出する手段によつて検出される２
つの被検知交流信号の出力が、被検知交流信号の
位相を反転させる位置でのヒステリシス幅を定め
る第１レベルL1以上又は第２レベルL2（L1＞L2）
以下のとき該位相反転回路の位相反転動作の制御
を行なわせる制御手段と、上記位相反転回路が動
作したとき上記２つの被検知交流信号の位相差を
元に戻す演算を行なう演算処理部とを備え、２つ
の被検知交流信号の位相が近接しているとき被検
知交流信号の一方の位相をヒステリシスを備えた
状態の下で反転させ、位相検出を行なうようにし
たことを特徴としている。以下第４図以降の図面
を参照しながら説明する。
第４図は本発明に係る位相検出器で使用される
位相差を説明している説明図、第５図，第６図は
本発明に係る位相検出器の原理を説明している原
理説明図、第７図は本発明に係る位相検出器の一
実施例構成を示している。
位相差を説明している説明図、第５図，第６図は
本発明に係る位相検出器の原理を説明している原
理説明図、第７図は本発明に係る位相検出器の一
実施例構成を示している。
第４図において、上記説明の如く２つの被検知
交流信号の位相差θが０及び360゜の位置、すなわ
ち２つの被検知交流信号の位相が近接する場合を
除いた０を越え360゜未満で位相差は正しく検出さ
れるから、任意の位相差、例えば60゜（以下60゜を
位相差の始点θ0の代表例として説明する）から
60゜＋180゜＝240゜と、位相差θがこの240゜に達した
とき強制的に180゜シフトさせ、すなわち２つの被
検知交流信号のいずれか一方の被検知交流信号の
位相を反転させることにより再び60゜に戻し、こ
の位相差60゜から240゜までの範囲を再度使用すれ
ば、上記不感帯の０及び360゜の使用が回避され
る。そして第４図図示の如く、位相差θが60゜の
とき出力電圧は以後の説明が理解しやすいように
例えば60mVであり、位相差θが240゜のとき出力
電圧は240mVの如く位相差θに比例した出力電
圧が発生しているものとする。
交流信号の位相差θが０及び360゜の位置、すなわ
ち２つの被検知交流信号の位相が近接する場合を
除いた０を越え360゜未満で位相差は正しく検出さ
れるから、任意の位相差、例えば60゜（以下60゜を
位相差の始点θ0の代表例として説明する）から
60゜＋180゜＝240゜と、位相差θがこの240゜に達した
とき強制的に180゜シフトさせ、すなわち２つの被
検知交流信号のいずれか一方の被検知交流信号の
位相を反転させることにより再び60゜に戻し、こ
の位相差60゜から240゜までの範囲を再度使用すれ
ば、上記不感帯の０及び360゜の使用が回避され
る。そして第４図図示の如く、位相差θが60゜の
とき出力電圧は以後の説明が理解しやすいように
例えば60mVであり、位相差θが240゜のとき出力
電圧は240mVの如く位相差θに比例した出力電
圧が発生しているものとする。
ところで、２つの信号の位相差θは−180゜≦θ
≦180゜の形式で表現するのが一般的であるから、
この表現形式で上記第４図で説明した内容を表示
すると第５図図示の如くである。同図において位
相差θが60゜から180゜、及び−180゜から−120゜の範
囲は第４図における第１回目の60゜から240゜の範
囲に該当し、第５図図示の位相差θが−120゜から
60゜の範囲は第４図における第２回目の、すなわ
ち上記被検知交流信号の一方を強制的に180゜シフ
トさせたときの60゜から240゜の範囲にそれぞれ該
当する。本来位相差θが０の位置で位相検出器は
不感帯であるが、第５図から判るように、位相差
θが−120゜から60゜の範囲においては上記被検知
交流信号の一方の位相を反転、すなわち180゜シフ
トさせた状態で位相検出が行なわれるので、位相
差θが０の位置での不感帯は解消される。しかし
ながら、位相差θが60゜及び−120゜の位置で急激
に出力電圧が変化するハンチングが生じ、不感帯
が生じることを表わしている。このハンチングの
発生を避けるため、第６図図示の如く位相差θが
60゜及び−120゜の位置でそれぞれヒステリシスを
持たせる。今このヒステリシスが生じている位相
差分αを例えば30゜とする。位相差θが増加傾向
にある場合、上記ヒステリシスは−120゜で点Ｄの
非反転から点D′の反転に変わり、また60゜で点Ｃ
の反転から点C′の非反転に変わる。一方位相差θ
が減少傾向にある場合、上記ヒステリシスは30゜
で点Ａの非反転から点A′の反転に変わり、また
−150゜で点Ｂの反点から点B′の非反転に変わる。
そしてこれらのヒステリシスは出力電圧が
240mV（第１レベルL1）以上及び30mV（第２レベ
ルL2）以下を監視することによつて得られるこ
とを示している。
≦180゜の形式で表現するのが一般的であるから、
この表現形式で上記第４図で説明した内容を表示
すると第５図図示の如くである。同図において位
相差θが60゜から180゜、及び−180゜から−120゜の範
囲は第４図における第１回目の60゜から240゜の範
囲に該当し、第５図図示の位相差θが−120゜から
60゜の範囲は第４図における第２回目の、すなわ
ち上記被検知交流信号の一方を強制的に180゜シフ
トさせたときの60゜から240゜の範囲にそれぞれ該
当する。本来位相差θが０の位置で位相検出器は
不感帯であるが、第５図から判るように、位相差
θが−120゜から60゜の範囲においては上記被検知
交流信号の一方の位相を反転、すなわち180゜シフ
トさせた状態で位相検出が行なわれるので、位相
差θが０の位置での不感帯は解消される。しかし
ながら、位相差θが60゜及び−120゜の位置で急激
に出力電圧が変化するハンチングが生じ、不感帯
が生じることを表わしている。このハンチングの
発生を避けるため、第６図図示の如く位相差θが
60゜及び−120゜の位置でそれぞれヒステリシスを
持たせる。今このヒステリシスが生じている位相
差分αを例えば30゜とする。位相差θが増加傾向
にある場合、上記ヒステリシスは−120゜で点Ｄの
非反転から点D′の反転に変わり、また60゜で点Ｃ
の反転から点C′の非反転に変わる。一方位相差θ
が減少傾向にある場合、上記ヒステリシスは30゜
で点Ａの非反転から点A′の反転に変わり、また
−150゜で点Ｂの反点から点B′の非反転に変わる。
そしてこれらのヒステリシスは出力電圧が
240mV（第１レベルL1）以上及び30mV（第２レベ
ルL2）以下を監視することによつて得られるこ
とを示している。
第７図は本発明に係る位相検出器の一実施例構
成を示しており、符号１ないし９は第１図のもの
に対応する。１１は位相反転回路、１２は位相反
転制御回路、１３，１４はコンパレータ、１５は
フリツプフロツプ回路、１６は演算処理部、１７
は出力端子を表わしている。
成を示しており、符号１ないし９は第１図のもの
に対応する。１１は位相反転回路、１２は位相反
転制御回路、１３，１４はコンパレータ、１５は
フリツプフロツプ回路、１６は演算処理部、１７
は出力端子を表わしている。
位相反転回路１１はフリツプフロツプ回路１５
からの位相反転要求信号、例えば論理「１」によ
つて入力端子２に入力された被検知交流信号の位
相を反転、すなわち位相を180゜シフトさせるシフ
タであり、単体部品或いは回路構成のいずれでも
よく、位相を反転させる機能を有する回路であ
る。従がつて当該位相反転回路１１が動作してい
ないとき、すなわちフリツプフロツプ回路１５の
出力が論理「０」のとき、入力端子２に入力され
た被検知交流信号の位相は非反転の状態にあり、
加算器９の出力は第１図の出力端子１０の出力と
全く同一となる。
からの位相反転要求信号、例えば論理「１」によ
つて入力端子２に入力された被検知交流信号の位
相を反転、すなわち位相を180゜シフトさせるシフ
タであり、単体部品或いは回路構成のいずれでも
よく、位相を反転させる機能を有する回路であ
る。従がつて当該位相反転回路１１が動作してい
ないとき、すなわちフリツプフロツプ回路１５の
出力が論理「０」のとき、入力端子２に入力され
た被検知交流信号の位相は非反転の状態にあり、
加算器９の出力は第１図の出力端子１０の出力と
全く同一となる。
位相反転制御回路１２は加算器９からの出力電
圧が所定の電圧、例えば上記説明の第２レベル
L2の30mV以下又は第１レベルL1の240mV以上
のとき位相反転回路１１に対してその動作を要求
する位相反転要求信号の論理「１」を出力し、ま
た加算器９からの出力電圧が30mV以上240mV以
下のとき位相反転回路１１に対してその動作を行
なわない位相非反転信号の論理「０」を出力する
回路である。このように加算器９からの出力電圧
によつて位相反転要求信号「１」や位相非反転信
号「０」を出力する位相反転制御回路１２は入力
電圧が第２レベルL2の30mV以下のとき出力信号
を出すコンパレータ１３と入力電圧が第１レベル
L1の240mV以上のとき出力信号を出すコンパレ
ータ１４とこれらのいずれかの出力信号を受けた
とき論理「１」の信号を出力するフリツプフロツ
プ回路１５とで構成することができる。
圧が所定の電圧、例えば上記説明の第２レベル
L2の30mV以下又は第１レベルL1の240mV以上
のとき位相反転回路１１に対してその動作を要求
する位相反転要求信号の論理「１」を出力し、ま
た加算器９からの出力電圧が30mV以上240mV以
下のとき位相反転回路１１に対してその動作を行
なわない位相非反転信号の論理「０」を出力する
回路である。このように加算器９からの出力電圧
によつて位相反転要求信号「１」や位相非反転信
号「０」を出力する位相反転制御回路１２は入力
電圧が第２レベルL2の30mV以下のとき出力信号
を出すコンパレータ１３と入力電圧が第１レベル
L1の240mV以上のとき出力信号を出すコンパレ
ータ１４とこれらのいずれかの出力信号を受けた
とき論理「１」の信号を出力するフリツプフロツ
プ回路１５とで構成することができる。
演算処理部１６は加算器９からの出力電圧と位
相反転制御回路１２からの出力信号、すなわち位
相反転要求信号「１」或いは位相非反転信号
「０」とから次の演算を行なう。
相反転制御回路１２からの出力信号、すなわち位
相反転要求信号「１」或いは位相非反転信号
「０」とから次の演算を行なう。
今加算器９の出力電圧を、求める演算結果す
なわち２つの被検知交流信号の位相差θに対応し
た電圧をＸとすると （） 位相反転制御回路１２の出力信号が論理
「０」で加算器９の出力電圧が＜180mVの
場合 Ｘ＝ ……(1) （） 位相反転制御回路１２の出力信号が論理
「０」で加算器９の出力電圧が＞180mVの
場合 Ｘ＝−360 ……(2) （） 位相反転制御回路１２の出力信号が論理
「１」の場合 Ｘ＝−180 ……(3) 次に第７図の本発明に係る位相検出器の一実施
例構成の動作を説明する。
なわち２つの被検知交流信号の位相差θに対応し
た電圧をＸとすると （） 位相反転制御回路１２の出力信号が論理
「０」で加算器９の出力電圧が＜180mVの
場合 Ｘ＝ ……(1) （） 位相反転制御回路１２の出力信号が論理
「０」で加算器９の出力電圧が＞180mVの
場合 Ｘ＝−360 ……(2) （） 位相反転制御回路１２の出力信号が論理
「１」の場合 Ｘ＝−180 ……(3) 次に第７図の本発明に係る位相検出器の一実施
例構成の動作を説明する。
入力端子１，２に入力された被検知交流信号の
位相差を検出するに当つて、位相反転制御回路１
２のフリツプフロツプ回路１５にリセツトを掛
け、位相非反転信号「０」で位相反転回路１１を
動作させない状態にしておく。このとき加算器９
の出力電圧は被検知交流信号の位相差θに比例
した電圧が発生する。被検知交流信号の位相差θ
が０ないし30゜のとき、加算器９の出力電圧は
０ないし30mVであるから、コンパレータ１３か
らの出力信号によつてフリツプフロツプ回路１５
は位相反転要求信号「１」を出力する。これによ
り位相反転回路１１は動作し、入力端子２に入力
された被検知交流信号の位相が反転させられる。
この位相反転により加算器９の出力電圧は
180mV増した180mVないし210mVとなるが、コ
ンパレータ１４から出力信号は出ないので位相反
転回路１１はその動作を保持する。
位相差を検出するに当つて、位相反転制御回路１
２のフリツプフロツプ回路１５にリセツトを掛
け、位相非反転信号「０」で位相反転回路１１を
動作させない状態にしておく。このとき加算器９
の出力電圧は被検知交流信号の位相差θに比例
した電圧が発生する。被検知交流信号の位相差θ
が０ないし30゜のとき、加算器９の出力電圧は
０ないし30mVであるから、コンパレータ１３か
らの出力信号によつてフリツプフロツプ回路１５
は位相反転要求信号「１」を出力する。これによ
り位相反転回路１１は動作し、入力端子２に入力
された被検知交流信号の位相が反転させられる。
この位相反転により加算器９の出力電圧は
180mV増した180mVないし210mVとなるが、コ
ンパレータ１４から出力信号は出ないので位相反
転回路１１はその動作を保持する。
被検知交流信号の位相差θが30゜ないし180゜及
び180゜ないし240゜すなわち−180゜ないし−120゜の
とき、加算器９の出力電圧は30mVないし
240mVであるから、コンパレータ１３，１４は
出力信号を出さない。従がつてリセツトが掛けら
れた状態の位相非反転信号「０」がフリツプフロ
ツプ回路１１から出されており、位相反転回路１
１は動作していない状態を保持する。
び180゜ないし240゜すなわち−180゜ないし−120゜の
とき、加算器９の出力電圧は30mVないし
240mVであるから、コンパレータ１３，１４は
出力信号を出さない。従がつてリセツトが掛けら
れた状態の位相非反転信号「０」がフリツプフロ
ツプ回路１１から出されており、位相反転回路１
１は動作していない状態を保持する。
そして被検知交流信号の位相差θが240゜ないし
360゜すなわち−120゜ないし０のとき、加算器９の
出力電圧は240mVないし360mVであるから、
コンパレータ１４から出力信号を出し、これによ
つてフリツプフロツプ回路１５は位相反転要求信
号「１」を出力する。従がつて位相反転回路１１
は動作し、入力端子２に入力された被検知交流信
号の位相が反転させられる。この位相反転により
加算器９の出力電圧は180mV減つた60mVない
し180mVとなるが、コンパレータ１３から出力
信号は出ないので位相反転回路１１はその動作を
保持する。
360゜すなわち−120゜ないし０のとき、加算器９の
出力電圧は240mVないし360mVであるから、
コンパレータ１４から出力信号を出し、これによ
つてフリツプフロツプ回路１５は位相反転要求信
号「１」を出力する。従がつて位相反転回路１１
は動作し、入力端子２に入力された被検知交流信
号の位相が反転させられる。この位相反転により
加算器９の出力電圧は180mV減つた60mVない
し180mVとなるが、コンパレータ１３から出力
信号は出ないので位相反転回路１１はその動作を
保持する。
すなわち位相制御回路１２のフリツプフロツプ
回路１５にリセツトを掛けた直後の位相反転回路
１１は、入力端子１，２に入力された被検知交流
信号の位相差θが−120゜ないし30゜の範囲にあれ
ば動作して入力端子２に入力されている被検知交
流信号の位相を反転させ、入力端子１，２に入力
された被検知交流信号の位相差θが30゜ないし
180゜及び−180゜ないし−120゜の範囲にあれば動作
せず、入力端子２に入力されている被検知交流信
号は位相を変えられることなく零電圧検出器４に
入力される。
回路１５にリセツトを掛けた直後の位相反転回路
１１は、入力端子１，２に入力された被検知交流
信号の位相差θが−120゜ないし30゜の範囲にあれ
ば動作して入力端子２に入力されている被検知交
流信号の位相を反転させ、入力端子１，２に入力
された被検知交流信号の位相差θが30゜ないし
180゜及び−180゜ないし−120゜の範囲にあれば動作
せず、入力端子２に入力されている被検知交流信
号は位相を変えられることなく零電圧検出器４に
入力される。
入力端子１，２に入力されている２つの被検知
交流信号の位相が近接する位相差θ＝０の近傍に
おいて、上記説明の如く入力端子２に入力されて
いる被検知交流信号の位相を反転させた上で零電
圧検出器４に入力するようにしているので、第６
図から判るように加算器９の出力電圧は
180mVを中心に連続的に変化する滑らかな電圧
が発生する。従がつてハンチングが生じなくなり
不感帯の発生が回避される。そして入力端子１，
２に入力されている２つの被検知交流信号の位相
差θが増える傾向にあるとき、位相差θが60゜に
到達した時点でコンパレータ１３から出力信号が
出され、位相反転回路１１に入力されている被検
知交流信号は反転位相から非反転位相に変換され
て零電圧検出器４に入力される。従がつて加算器
９の出力電圧は第６図図示のＣ点からC′点へ変
化する。位相反転回路１１が作動していないとき
の位相差θが60゜近傍における加算器９の出力電
圧は連続的に変化する滑らかな電圧が発生する
から、ハンチングが生じることはない。また入力
端子１，２に入力されている２つの被検知交流信
号の位相差θが減る傾向にあるとき、位相差θが
30゜に到達した時点でコンパレータ１４から出力
信号が出され、位相反転回路１１に入力されてい
る被検知交流信号は非反転位相から反転位相に変
換されて零電圧検出器４に入力される。従がつて
加算器９の出力電圧は第６図図示のＡ点から
A′点へ変化する。位相反転回路１１が動作して
いるときの位相差θが30゜近傍における加算器９
の出力電圧は連続的に変化する滑らかな電圧が
発生するから、ハンチングが生じることはない。
同様にこのようなヒステリシスを位相差θが−
150゜と−120゜との間の点Ｂ，Ｄに持たせてある。
従がつて位相反転制御回路１２からヒステリシス
を有する位相反転要求信号「１」及び位相非反転
信号「０」が発生し、かつ位相差θが０のとき入
力端子２に入力された被検知交流信号の位相を反
転させた上で２つの被検知交流信号の位相検出を
行なつているので位相差θが−180゜ないし180゜の
全範囲にわたつて検出でき、不感帯が解消され
る。
交流信号の位相が近接する位相差θ＝０の近傍に
おいて、上記説明の如く入力端子２に入力されて
いる被検知交流信号の位相を反転させた上で零電
圧検出器４に入力するようにしているので、第６
図から判るように加算器９の出力電圧は
180mVを中心に連続的に変化する滑らかな電圧
が発生する。従がつてハンチングが生じなくなり
不感帯の発生が回避される。そして入力端子１，
２に入力されている２つの被検知交流信号の位相
差θが増える傾向にあるとき、位相差θが60゜に
到達した時点でコンパレータ１３から出力信号が
出され、位相反転回路１１に入力されている被検
知交流信号は反転位相から非反転位相に変換され
て零電圧検出器４に入力される。従がつて加算器
９の出力電圧は第６図図示のＣ点からC′点へ変
化する。位相反転回路１１が作動していないとき
の位相差θが60゜近傍における加算器９の出力電
圧は連続的に変化する滑らかな電圧が発生する
から、ハンチングが生じることはない。また入力
端子１，２に入力されている２つの被検知交流信
号の位相差θが減る傾向にあるとき、位相差θが
30゜に到達した時点でコンパレータ１４から出力
信号が出され、位相反転回路１１に入力されてい
る被検知交流信号は非反転位相から反転位相に変
換されて零電圧検出器４に入力される。従がつて
加算器９の出力電圧は第６図図示のＡ点から
A′点へ変化する。位相反転回路１１が動作して
いるときの位相差θが30゜近傍における加算器９
の出力電圧は連続的に変化する滑らかな電圧が
発生するから、ハンチングが生じることはない。
同様にこのようなヒステリシスを位相差θが−
150゜と−120゜との間の点Ｂ，Ｄに持たせてある。
従がつて位相反転制御回路１２からヒステリシス
を有する位相反転要求信号「１」及び位相非反転
信号「０」が発生し、かつ位相差θが０のとき入
力端子２に入力された被検知交流信号の位相を反
転させた上で２つの被検知交流信号の位相検出を
行なつているので位相差θが−180゜ないし180゜の
全範囲にわたつて検出でき、不感帯が解消され
る。
そして位相差θは−180゜≦θ≦180゜の表現形式
で表示されることに基づき、演算処理部１６では
加算器９の出力電圧と位相反転制御回路１２か
らの位相反転要求信号「１」或いは位相非反転信
号「０」とから、上記説明の式(1)ないし(3)に従が
つて演算が実行される。これにより出力端子１７
には入力端子１，２に入力された被検知交流信号
の位相反転回路１１で位相変換された位相を元に
戻どした状態の電圧Ｘが−180゜mVないし180mV
の範囲で得られる。この出力端子１７に得られた
電圧Ｘを図示されていない表示装置で表示させる
ことにより、位相差θの一般的表現である−180゜
≦θ≦180゜で表示される。
で表示されることに基づき、演算処理部１６では
加算器９の出力電圧と位相反転制御回路１２か
らの位相反転要求信号「１」或いは位相非反転信
号「０」とから、上記説明の式(1)ないし(3)に従が
つて演算が実行される。これにより出力端子１７
には入力端子１，２に入力された被検知交流信号
の位相反転回路１１で位相変換された位相を元に
戻どした状態の電圧Ｘが−180゜mVないし180mV
の範囲で得られる。この出力端子１７に得られた
電圧Ｘを図示されていない表示装置で表示させる
ことにより、位相差θの一般的表現である−180゜
≦θ≦180゜で表示される。
上記の説明では第４図図示の位相差が60゜から
240゜（＝60゜＋180゜）の範囲を使用する例で説明さ
れているが、この位相差の始点θ0は０＜θ0＜180゜
の範囲内で任意に定めることができる。またヒス
テリシスを生じさせる位相差分α、すなわち第１
レベルL1及び第２レベルL2も任意に選定される
ことは言うまでもない。そして第７図の動作説明
はアナログ信号で説明したが、デイジタル信号で
処理することもでき、例えば平滑回路７，８の出
力をデイジタル化した上で加算器９をデイジタル
加算器となし、位相反転制御回路１２及び演算処
理部１６もデイジタル処理ができる回路を使用す
ればよい。
240゜（＝60゜＋180゜）の範囲を使用する例で説明さ
れているが、この位相差の始点θ0は０＜θ0＜180゜
の範囲内で任意に定めることができる。またヒス
テリシスを生じさせる位相差分α、すなわち第１
レベルL1及び第２レベルL2も任意に選定される
ことは言うまでもない。そして第７図の動作説明
はアナログ信号で説明したが、デイジタル信号で
処理することもでき、例えば平滑回路７，８の出
力をデイジタル化した上で加算器９をデイジタル
加算器となし、位相反転制御回路１２及び演算処
理部１６もデイジタル処理ができる回路を使用す
ればよい。
以上説明した如く、本発明によれば、２つの被
検知交流信号の位相が接近したとき被検知交流信
号のいずれか一方の位相を反転させた上で検出
し、位相反転位置にヒステリシスを持たせたので
不感帯が無くなり、２つの被検知交流信号の位相
の一致点を検出することが可能となる。
検知交流信号の位相が接近したとき被検知交流信
号のいずれか一方の位相を反転させた上で検出
し、位相反転位置にヒステリシスを持たせたので
不感帯が無くなり、２つの被検知交流信号の位相
の一致点を検出することが可能となる。
第１図は従来の位相検出器の回路構成、第２図
は第１図の動作波形図、第３図は従来の位相検出
器に不感地帯が生じる位相角を説明している説明
図、第４図は本発明に係る位相検出器で使用され
る位相差を説明している説明図、第５図，第６図
は本発明に係る位相検出器の原理を説明している
原理説明図、第７図は本発明に係る位相検出器の
一実施例構成を示している。 図中、１，２は入力端子、３，４は零電圧検出
器、５，６はフリツプフロツプ回路、７，８は平
滑回路、９は加算器、１０は出力端子、１１は位
相反転回路、１２は位相反転制御回路、１３，１
４はコンパレータ、１５はフリツプフロツプ回
路、１６は演算処理部、１７は出力端子をそれぞ
れ表わしている。
は第１図の動作波形図、第３図は従来の位相検出
器に不感地帯が生じる位相角を説明している説明
図、第４図は本発明に係る位相検出器で使用され
る位相差を説明している説明図、第５図，第６図
は本発明に係る位相検出器の原理を説明している
原理説明図、第７図は本発明に係る位相検出器の
一実施例構成を示している。 図中、１，２は入力端子、３，４は零電圧検出
器、５，６はフリツプフロツプ回路、７，８は平
滑回路、９は加算器、１０は出力端子、１１は位
相反転回路、１２は位相反転制御回路、１３，１
４はコンパレータ、１５はフリツプフロツプ回
路、１６は演算処理部、１７は出力端子をそれぞ
れ表わしている。
Claims (1)
- １ ２つの被検知交流信号が所定の電圧に到達す
る時点をそれぞれ検知する検知器と、この検知器
により検知される上記各信号の立上り時間差を検
出する手段と、上記検知器により検知される上記
各信号の立下り時間差を検出する手段と、これら
の手段によりそれぞれ検出された信号を合成しか
つ平滑して上記被検知交流信号の位相差を検出す
る手段とを備えた位相検出器において：上記検知
器のいずれか一方に入力される被検知交流信号の
位相を反転させる位相反転回路と；上記被検知交
流信号の位相差を検出する手段によつて検出され
る２つの被検知交流信号の出力が、被検知交流信
号の位相を反転させる位置でのヒステリシス幅を
定める第１レベルL1以上又は第２レベルL2（L1＞
L2）以下のとき該位相反転回路の位相反転動作
の制御を行なわせる制御手段と；上記位相反転回
路が動作したとき上記２つの被検知交流信号の位
相差を元に戻す演算処理部とを備えたことを特徴
とする位相検出器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191972A JPS5892963A (ja) | 1981-11-30 | 1981-11-30 | 位相検出器 |
| US06/445,643 US4520321A (en) | 1981-11-30 | 1982-11-30 | Phase difference detector with phase inversion of one input signal when phase difference is small |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191972A JPS5892963A (ja) | 1981-11-30 | 1981-11-30 | 位相検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892963A JPS5892963A (ja) | 1983-06-02 |
| JPS6338100B2 true JPS6338100B2 (ja) | 1988-07-28 |
Family
ID=16283498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191972A Granted JPS5892963A (ja) | 1981-11-30 | 1981-11-30 | 位相検出器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4520321A (ja) |
| JP (1) | JPS5892963A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047956U (ja) * | 1990-05-11 | 1992-01-24 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE434781B (sv) * | 1982-12-21 | 1984-08-13 | Ericsson Telefon Ab L M | Sett att meta en likstrom eller en lagfrekvent vexelstrom |
| GB2193406B (en) * | 1986-08-02 | 1990-04-25 | Marconi Instruments Ltd | Phase detector |
| US4788695A (en) * | 1987-10-07 | 1988-11-29 | Unisys Corporation | System for decoding self-clocking data signals |
| US4985683A (en) * | 1988-03-24 | 1991-01-15 | The Perkin-Elmer Corporation | Circuitry for measuring phase difference between two oscillatory signals |
| US5422529A (en) * | 1993-12-10 | 1995-06-06 | Rambus, Inc. | Differential charge pump circuit with high differential and low common mode impedance |
| WO1995022206A1 (en) * | 1994-02-15 | 1995-08-17 | Rambus, Inc. | Delay-locked loop |
| JPH10500260A (ja) | 1994-02-15 | 1998-01-06 | ランバス・インコーポレーテッド | 位相検出誤りが最小の位相検出器 |
| US6642746B2 (en) | 1996-01-02 | 2003-11-04 | Rambus Inc. | Phase detector with minimized phase detection error |
| US5825209A (en) * | 1997-02-27 | 1998-10-20 | Rambus Inc. | Quadrature phase detector |
| SE511145C2 (sv) * | 1997-12-23 | 1999-08-09 | Ericsson Telefon Ab L M | Metod och anordning för detektering av fasskillnad |
| US5952853A (en) * | 1997-12-23 | 1999-09-14 | Hewlett-Packard Company | Method for extending the output range of pulse-width based phase detectors |
| DE102005060366B4 (de) * | 2005-12-16 | 2019-06-19 | Lantiq Beteiligungs-GmbH & Co. KG | Verfahren und Vorrichtung zum Bestimmen einer Phasenabweichung |
| US8441248B2 (en) | 2010-10-21 | 2013-05-14 | Whirlpool Corporation | Laundry treating appliance with voltage detection |
| US8555522B2 (en) | 2010-10-21 | 2013-10-15 | Whirlpool Corporation | Laundry treating appliance with inlet temperature compensation |
| US8461890B1 (en) | 2011-07-20 | 2013-06-11 | United Microelectronics Corp. | Phase and/or frequency detector, phase-locked loop and operation method for the phase-locked loop |
| US10502784B2 (en) * | 2017-09-22 | 2019-12-10 | Stmicroelectronics International N.V. | Voltage level monitoring of an integrated circuit for production test and debug |
| EP3993259A4 (en) * | 2019-08-05 | 2022-07-27 | Mitsubishi Electric Corporation | PHASE DETECTOR |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5315861A (en) * | 1976-07-28 | 1978-02-14 | Anritsu Electric Co Ltd | Phase detector |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52112355A (en) * | 1976-03-18 | 1977-09-20 | Shin Shirasuna Electric Corp | Method of detecting whether or not phase difference between two signals is constant |
| US4105947A (en) * | 1977-09-16 | 1978-08-08 | Rca Corporation | Pulse wave phase and frequency detector |
| US4157500A (en) * | 1977-10-31 | 1979-06-05 | Societe d'Exploitation de Produits et de Techniques pour l'Aeronautique & l'Automatique | Multiperiodical phasemeter |
| US4228368A (en) * | 1978-10-26 | 1980-10-14 | Orban Robert A | Polarity correcting circuit |
| US4267514A (en) * | 1979-02-16 | 1981-05-12 | The United States Of America As Represented By The Secretary Of The Air Force | Digital phase-frequency detector |
| GB2089609A (en) * | 1980-12-12 | 1982-06-23 | Philips Electronic Associated | Clock pulse phase shifter |
-
1981
- 1981-11-30 JP JP56191972A patent/JPS5892963A/ja active Granted
-
1982
- 1982-11-30 US US06/445,643 patent/US4520321A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5315861A (en) * | 1976-07-28 | 1978-02-14 | Anritsu Electric Co Ltd | Phase detector |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047956U (ja) * | 1990-05-11 | 1992-01-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4520321A (en) | 1985-05-28 |
| JPS5892963A (ja) | 1983-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6338100B2 (ja) | ||
| US4885656A (en) | Digital protective relay | |
| JP3220327B2 (ja) | 周波数検出方法と装置および電力系統安定化システム | |
| US4247890A (en) | Reversible inverter system having improved control scheme | |
| JP3256661B2 (ja) | 交流振幅検出装置 | |
| JPS60187811A (ja) | シンクロ・デイジタル変換装置 | |
| JP3048467B2 (ja) | 位相検出装置 | |
| JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
| JP2938472B2 (ja) | 回転角検出装置 | |
| JP3453826B2 (ja) | 積分値または平均値を得る演算器 | |
| JPH07110349A (ja) | 位相角測定装置 | |
| JP2617484B2 (ja) | 逐次比較型ａ−ｄ変換器 | |
| JP3826387B2 (ja) | 位相差検出回路およびこれを用いた位相同期回路 | |
| JPH01193614A (ja) | レゾルバ・ディジタル変換装置 | |
| SU859931A1 (ru) | Анализатор скорости и направлени потока | |
| JPH06508709A (ja) | デジタルセンサ信号の数値微分方法 | |
| JP2508036B2 (ja) | デジタル型方向地絡継電装置 | |
| JP2657414B2 (ja) | デジタル形保護制御装置 | |
| JPS63238512A (ja) | シンクロデジタル変換装置 | |
| JPS6366472A (ja) | 周波数検出装置 | |
| JPS62118713A (ja) | 変化幅過電流継電器 | |
| JPH07117861B2 (ja) | 制御遅れ補償装置 | |
| JPH102705A (ja) | 回転角度検出センサ | |
| JPH08126186A (ja) | ディジタル形比率差動継電器の保護方法 | |
| JPS6259526B2 (ja) |