JP3826387B2 - 位相差検出回路およびこれを用いた位相同期回路 - Google Patents
位相差検出回路およびこれを用いた位相同期回路 Download PDFInfo
- Publication number
- JP3826387B2 JP3826387B2 JP27471595A JP27471595A JP3826387B2 JP 3826387 B2 JP3826387 B2 JP 3826387B2 JP 27471595 A JP27471595 A JP 27471595A JP 27471595 A JP27471595 A JP 27471595A JP 3826387 B2 JP3826387 B2 JP 3826387B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- control voltage
- input
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は位相差検出回路に関するものであり、たとえば位相同期回路や角度変調位相同期回路に適用される位相差検出回路についてのものである。
【０００２】
【従来の技術】
次に、従来技術による位相差検出回路の構成を図８に示す。図８で、位相差検出回路は位相比較器１と積分回路３により構成される。位相比較器１は基準位相８ａと参照位相９ａを入力し、両者の差である入力位相差１ｂに比例する位相誤差信号１ａを出力する。積分回路３は位相誤差信号１ａを積分して制御電圧３ａを出力する。
【０００３】
次に、位相差検出回路の入出力特性を図９により説明する。図９の横軸は入力位相差１ｂ、縦軸は制御電圧３ａである。入力位相差１ｂが＋πrad から−πrad の区間において、制御電圧３ａは入力位相差１ｂに比例する。＋πrad の点において不連続点となり、＋πrad を越えると比例特性となり、＋３πrad の点において不連続点となり、＋３πrad を越えると比例特性となり、不連続点と比例特性を繰り返す。
【０００４】
入出力特性は、図９に示すように、原点に対して点対称になっており、−πrad で不連続点、比例特性、−３πrad で不連続点となり、これを繰り返す。横軸の不連続点の間隔は２πrad となっているが、一般的な値であって任意の値で構わない。
【０００５】
図９によれば、図８に示した従来技術における入出力特性は、入力位相差１ｂが±πrad を越えると、比例特性でなくなり不連続となるため、検出可能な入力位相差１ｂは±πrad までに制限されることがわかる。
【０００６】
次に、位相差検出回路の一つの応用例として、位相同期回路の構成を図１０により説明する。図１０の８は独立発振器、９は従属発振器である。その他の構成要素は図８と同じである。
【０００７】
独立発振器８は一定の周波数で発振しており、位相比較器１に基準位相８ａを与える。従属発振器９は制御電圧３ａに発振周波数を制御され、参照信号９ａを出力すると共に位相比較器１に入力する。制御電圧３ａは、独立発振器８の出力する基準位相８ａと従属発振器９の出力する参照信号９ａを等しくするよう制御する電圧である。
【０００８】
このような位相同期回路において、たとえば外乱によって位相比較器１の入力位相差１ｂが±πrad を越えると、位相差を検出できなくなり、従属発振器９は
独立発振器８と位相同期が外れる。
【０００９】
次に、位相差検出回路の別の応用例として、角度変調位相同期回路の構成を図１１により説明する。１０は角度変調用発振器、１１は加算回路であり、その他の構成要素は図１０と同じである。
【００１０】
角度変調用発振器１０は変調信号１０ａを出力する。加算回路１１は変調信号１０ａと制御電圧３ａを加算し、加算電圧１１ａを出力する。その他の構成要素の動作は図１０の説明と同じである。
【００１１】
従属発振器９は加算電圧１１ａにより、周波数変調あるいは位相変調の角度変調を受ける。このような角度変調位相同期回路において、変調信号１０ａの変調周波数が高くなるか振幅が大きくなると、従属発振器９の出力する参照信号９ａはより大きく変動する。その結果、たとえば位相比較器１の入力位相差１ｂが±πrad を越えると位相同期が外れる。
【００１２】
【発明が解決しようとする課題】
従来技術における位相差検出回路では、検出可能な入力位相差１ｂが±πradまでに制限されるという問題があった。このため、この位相差検出回路を応用した位相同期回路が外乱によって位相比較器１の入力位相差１ｂが±πrad を越えると、位相差を検出できなくなり、従属発振器９は独立発振器８と位相同期が外れるという問題が発生した。また、この位相差検出回路を応用した角度変調位相同期回路において、変調信号１０ａの変調周波数が高くなるか振幅が大きくなって、従属発振器９の出力する参照信号９ａがより大きく変動すると、位相比較器１の入力位相差１ｂが±πrad を越えて位相同期が外れるという問題が発生した。
【００１３】
この発明は、検出可能な入力位相差を増大させた位相差検出回路を提供することを目的とし、これにより大きな入力位相差に対して位相同期が外れない位相同期回路や、角度変調周波数をより高く振幅をより大きくできる角度変調位相同期回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成するため、この発明による位相差検出回路は、基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、前記基準位相を位相反転し、反転基準位相を出力する反転回路と、前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路とを備える。
【００１５】
また、請求項２の発明は、請求項１に記載の発明において、前記制御電圧の前記第１および第２の入力位相差がπｒａｄのときの前記制御電圧の値がＶ１、前記第１および第２の入力位相差がπｒａｄに満たないときの前記制御電圧の値がＶ２、前記第１および第２の入力位相差が零より少し大きいときの前記制御電圧の値がＶ３、前記第１および第２の入力位相差が零より少し小さいときの前記制御電圧の値がＶ４、前記第１および第２の入力位相差が−πｒａｄに満たないときの前記制御電圧の値がＶ５、前記第１および第２の入力位相差が−πｒａｄのときの前記制御電圧の値がＶ６、前記反転制御電圧が零より少し大きいときから零より少し小さいときで前記第１および第２の入力位相差がπｒａｄ付近の区間が区間Ａ、前記反転制御電圧が零より少し大きいときから零より少し小さいときで前記第１および第２の入力位相差が−πｒａｄ付近の区間が区間Ｂであるとき、前記位相差・オフセット変換回路は、前記制御電圧の値がＶ１からＶ２の範囲、Ｖ３から零の範囲、零からＶ４の範囲、Ｖ５からＶ６の範囲にあるかないかを検出するとともに、前記反転制御電圧の値が区間Ａや区間Ｂの範囲にあるかないかを検出し、オフセット電圧５ａを加算するか減算するか何もしないかを判断する。また、請求項３の発明は、請求項１または２に記載の発明において、前記位相差・オフセット変換回路は、前記制御電圧を入力とし、第１の検出信号を出力する第１の検出回路と、前記反転制御電圧を入力とし、第２の検出信号を出力する第２の検出回路と、前記第１の検出回路の出力と前記第２の検出回路の出力を入力とし、オフセット電圧を加算するか減算するか何もしないかを判断する判別回路と、Ｖ１からＶ６の電圧分をプラス方向に定電圧出力として出力する定電圧源と、前記定電圧源の出力を第１の入力とし、前記判別回路の出力を第２の入力として、判別信号が加算ならば前記定電圧出力をそのままオフセット電圧として出力し、判別信号が減算ならば前記定電圧出力を反転してオフセット電圧として出力し、前記判別信号がなければオフセット電圧を零として出力する電圧反転回路と、を備える。
【００１６】
請求項４の発明は位相同期回路の発明であり、基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、前記基準位相を位相反転し、反転基準位相を出力する反転回路と、前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路と、前記オフセット付加回路の出力を入力とし、前記オフセット付加制御電圧により発振周波数が制御される参照位相を出力するとともに前記第１の位相比較器および第２の位相比較器に入力する従属発振器を備える。また、請求項５の発明は角度変調位相同期回路の発明で、基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、前記基準位相を位相反転し、反転基準位相を出力する反転回路と、前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路と、変調信号を出力する角度変調用発振器と、前記オフセット付加制御電圧および前記変調信号を入力し、これらを加算した加算電圧を出力する加算回路と、前記加算電圧により周波数変調や位相変調の角度変調を受ける前記参照位相を出力するとともに前記第１の位相比較器および第２の位相比較器に入力する従属発振器を備える。
【００１７】
【発明の実施の形態】
次にこの発明による位相差検出回路の実施の形態を詳細に説明する。図１に、この発明による位相差検出回路の実施の形態を示す構成図が示されている。本実施の形態における位相差検出回路は、図８に示した従来技術の位相差検出回路に、位相比較器２、積分回路４、位相差・オフセット変換回路５、オフセット付加回路６および反転回路７が付加された構成となっており、その他の構成要素は図８と同じである。
【００１８】
位相比較器１は基準位相８ａと参照位相９ａを入力し、両者の差である入力位相差に比例する位相誤差信号１ａを出力する。積分回路３は位相誤差信号１ａを積分し、制御電圧３ａを出力する。
【００１９】
反転回路７は基準位相８ａを位相反転し、反転基準位相７ａを出力する。位相比較器２は反転基準位相７ａと参照位相９ａを入力し、両者の差である入力位相差に比例する位相誤差信号２ａを出力する。積分回路４は位相誤差信号２ａを積分し、反転制御電圧４ａを出力する。
【００２０】
位相差・オフセット変換回路５は制御電圧３ａと反転制御電圧４ａを入力し、オフセット電圧５ａに変換する。オフセット付加回路６は制御電圧３ａにオフセット電圧５ａを加え、オフセット付加制御電圧６ａを出力する。
【００２１】
次に、図１に示した位相差検出回路の実施の形態において、入力位相差１ｂと制御電圧３ａ、反転制御電圧４ａの特性を示した制御電圧特性図を図２に示す。図２において、Ｖ１は入力位相差１ｂがπrad のときの制御電圧３ａの値、Ｖ２は入力位相差１ｂがπrad に満たないときの制御電圧３ａの値、Ｖ３は入力位相差１ｂが零より少し大きいときの制御電圧３ａの値、Ｖ４は入力位相差１ｂが零より少し小さいときの制御電圧３ａの値、Ｖ５は入力位相差１ｂが−πrad に満たないときの制御電圧３ａの値、Ｖ６は入力位相差１ｂが−πrad のときの制御電圧３ａの値、区間Ａは反転制御電圧４ａが零より少し大きいときから零より少し小さいときで入力位相差１ｂがπrad 付近の区間、区間Ｂは反転制御電圧４ａが零より少し大きいときから零より少し小さいときで入力位相差１ｂが−πrad 付近の区間である。
【００２２】
入力位相差１ｂと反転制御電圧４ａの関係は、反転回路７で位相反転するため、位相比較器２に入力される入力位相差と反転制御電圧４ａの関係から横軸のプラス方向にπrad 平行移動したものになる。
【００２３】
図４は位相検出回路の入出力特性を示したものであり、横軸は入力位相差１ｂを、縦軸はオフセット付加制御電圧６ａを示している。すなわち、図４において、Ｖ１は入力位相差１ｂがπrad のときのオフセット付加制御電圧６ａの値、Ｖ２は入力位相差１ｂがπrad に満たないときのオフセット付加制御電圧６ａの値、Ｖ３は入力位相差１ｂが零より少し大きいときのオフセット付加制御電圧６ａの値、Ｖ４は入力位相差１ｂが零より少し小さいときのオフセット付加制御電圧６ａの値、Ｖ５は入力位相差１ｂが−πrad に満たないときのオフセット付加制御電圧６ａの値、Ｖ６は入力位相差１ｂが−πrad のときのオフセット付加制御電圧６ａの値である。
【００２４】
位相差・オフセット変換回路５は制御電圧３ａの値がＶ１からＶ２の範囲、Ｖ３から零の範囲、零からＶ４の範囲、Ｖ５からＶ６の範囲にあるかないかを検出し、同時に反転制御電圧４ａの値が区間Ａや区間Ｂの範囲にあるかないかを検出する。
【００２５】
制御電圧３ａがＶ１からＶ２の範囲を検出し、反転制御電圧４ａが区間Ａの範囲を検出すると、Ｖ１からＶ６の電圧分をプラス方向としてオフセット電圧５ａの値に設定し、いつでも出力できる状態にする。反転制御電圧４ａが区間Ａの範囲を絶えず検出しているとき、制御電圧３ａがＶ５からＶ６の範囲を検出すると、設定したオフセット電圧５ａを出力する。
【００２６】
この後に続いて、制御電圧３ａがＶ１からＶ２の範囲を検出し、反転制御電圧４ａが区間Ａの範囲を検出した後、反転制御電圧４ａが区間Ａの範囲を絶えず検出しながら制御電圧３ａがＶ５からＶ６の範囲を検出すると、Ｖ１からＶ６までの電圧分をプラス方向としてオフセット電圧５ａに累積加算して出力する。
【００２７】
Ｖ１からＶ２の範囲を検出してＶ５からＶ６の範囲を検出するまでに、反転制御電圧４ａが区間Ａの範囲から外れると、オフセット電圧５ａの設定を元の値に戻す。
【００２８】
制御電圧３ａがＶ５からＶ６の範囲を検出し、反転制御電圧４ａが区間Ｂの範囲を検出すると、Ｖ１からＶ６の電圧分をマイナス方向としてオフセット電圧５ａの値に設定し、いつでも出力できる状態にする。反転制御電圧４ａが区間Ｂの範囲を絶えず検出しているとき、制御電圧３ａがＶ１からＶ２の範囲を検出すると、設定したオフセット電圧５ａを出力する。
【００２９】
この後に続いて、制御電圧３ａがＶ５からＶ６の範囲を検出し、反転制御電圧４ａが区間Ｂの範囲を検出した後、反転制御電圧４ａが区間Ｂの範囲を絶えず検出しながら制御電圧３ａがＶ１からＶ２の範囲を検出すると、Ｖ１からＶ６までの電圧分をマイナス方向としてオフセット電圧５ａに累積減算して出力する。
【００３０】
Ｖ５からＶ６の範囲を検出してＶ１からＶ２の範囲を検出するまでに、反転制御電圧４ａが区間Ｂの範囲から外れると、オフセット電圧５ａの設定を元の値に戻す。オフセット付加回路６は制御電圧３ａとオフセット電圧５ａを加算してオフセット付加制御電圧６ａを出力する。
【００３１】
図３に位相差・オフセット変換回路５の構成例を示す。図３の５１と５２は検出回路、５３は判別回路、５４は定電圧源、５５は電圧反転回路である。検出回路５１は制御電圧３ａの値が、Ｖ１からＶ２の範囲、Ｖ３から零の範囲、零からＶ４の範囲、Ｖ５からＶ６の範囲を検出し、それぞれの値に応じて検出信号５１ａを出力する。
【００３２】
検出回路５２は反転制御電圧４ａの値が、区間Ａの範囲、区間Ｂの範囲を検出し、それぞれの値に応じて検出信号５２ａを出力する。判別回路５３は、検出信号５１ａと検出信号５２ａによりオフセット電圧５ａを加算するか減算するか何もしないかを判断し、それを判別信号５３ａとして出力する。定電圧源５４はＶ１からＶ６の電圧分をプラス方向に定電圧出力５４ａとして出力する。電圧反転回路５５は、判別信号５３ａが加算ならば定電圧出力５４ａをそのままオフセット電圧５ａに出力する。判別信号５３ａが減算ならば定電圧出力５４ａを反転してオフセット電圧５ａに出力する。判別信号５３ａがなければ電圧反転回路５５は、オフセット電圧５ａを零として出力する。
【００３３】
次に、図１に示した位相差検出回路の応用例を図５により説明する。図５は図４の入出力特性を応用したものである。この応用例では、位相差・オフセット変換回路５は、オフセット電圧５ａにＶ１からＶ６までの電圧分をプラス方向として出力すると、累積回数として＋１回を記憶する。この後、オフセット電圧５ａにＶ１からＶ６までの電圧分をプラス方向として出力しようとすると、累積回数が＋１回なので、オフセット電圧５ａをＶ１からＶ６までの電圧分をマイナス方向として出力し、累積回数を−１回とする。
【００３４】
また、オフセット電圧５ａにＶ１からＶ６までの電圧分をマイナス方向として出力すると、累積回数として−１回を記憶する。この後、オフセット電圧５ａにＶ１からＶ６までの電圧分をマイナス方向として出力しようとすると、累積回数が−１回なので、オフセット電圧５ａをＶ１からＶ６までの電圧分をプラス方向として出力し、累積回数を＋１回とする。以上の処理により、±３πrad で不連続点を設けた特性になり、入力位相差１ｂの不連続点を±πrad から±３πrad へ増加する。
【００３５】
累積回数を±２回にすれば、入力位相差１ｂは±５πrad に増加し、±３回にすれば、±７πrad に増加し、一般に累積回数を±ｎ回にすると、入力位相差１ｂの不連続点は±（２ｎ＋１）πrad に増加する。
【００３６】
図１４は位相差検出回路の他の構成例を示したものである。この位相差検出回路では、図８に示した従来技術の回路に位相差オフセット回路１２とオフセット付加回路６とを付加した回路構成になっている。このような位相差検出回路でも、図４や図５に示した入出力特性を得るような動作を行う。しかしながら図１４に示した位相差検出回路の場合、位相差・オフセット変換回路１２やオフセット付加回路６の回路遅延が大きいと、図１２や図１３に示す入出力特性となる可能性がある。
【００３７】
図１２や図１３の横軸は入力位相差１ｂ、縦軸はオフセット付加制御電圧６ａと同じである。図１２の入出力特性Ｃと図１３の入出力特性Ｅは入力位相差１ｂが増加する方向に変化したときの入出力特性であり、図１２の入出力特性Ｄと図１３の入出力特性Ｆは入力位相差１ｂが減少する方向に変化したときの入出力特性である。
【００３８】
図１４に示した位相差検出回路の場合、位相差・オフセット変換回路１２は、制御電圧３ａの不連続点を通過する前と後により不連続点を検出し、回路遅延の後、オフセット電圧１２ａを出力する。オフセット付加回路６は制御電圧３ａとオフセット電圧１２ａを加算して、回路遅延の後、オフセット付加制御電圧６ａを出力する。したがって、不連続点を通過すると同時にオフセット電圧１２ａが加算されないため、図１２の入出力特性では比例特性上に不連続点が残り、図１３の入出力特性は比例特性上と±３πrad などの不連続点部分に不連続点が重なる。
【００３９】
一方、図１に示した本実施の形態では、いつでもオフセット電圧５ａを出力できる状態にして、回路遅延の影響をなくすことにより、図１２、図１３で示すような比例特性上の不連続点がなくなり、図４に示すような比例特性が得られるという効果を期待できる。
【００４０】
次に、図１に示した位相差検出回路を位相同期回路に適用したときの実施の形態を図６により説明する。位相同期回路は、図１に示した位相差検出回路に、独立発振器８と従属発振器９を付加し、この従属発振器９の出力を参照位相９ａとして位相比較器１・２に入力する構成となっている。
【００４１】
図６において、独立発振器８は一定の周波数で発振しており、位相比較器１と反転回路７に基準位相８ａを与える。従属発振器９はオフセット付加制御電圧６ａに発振周波数を制御され、参照位相９ａを出力すると共に位相比較器１・２に入力する。オフセット付加制御電圧６ａは、独立発振器８の出力する基準位相８ａと従属発振器９の出力する参照位相９ａを等しくする電圧である。
【００４２】
本実施の形態による位相同期回路によれば、回路遅延の影響をなくすことにより、位相比較器１の入力位相差１ｂが±πrad や±３πrad を通過しても、オフセット付加制御電圧６ａは不連続に変化しないため、従属発振器９は独立発振器８と位相同期が外れない。
【００４３】
次に、図１に示した位相差検出回路を角度変調位相同期回路に適用したときの実施の形態を図７により説明する。角度変調位相同期回路は、図１に示した位相差検出回路に、独立発振器８、角度変調用発振器１０、加算回路１１および従属発振器９を付加した構成となっている。すなわち、角度変調用発振器１０は加算回路１１に変調信号１０ａを出力し、加算回路１１はこの変調信号１０ａとオフセット付加回路のオフセット付加制御電圧６ａとを入力して加算電圧１１ａを従属発振器９に出力する。従属発振器９は、加算電圧１１ａにより周波数変調や位相変調の角度変調を受け、参照位相９ａを位相比較器１および位相比較器２に出力する。
【００４４】
本実施の形態における角度変調位相同期回路によれば、回路遅延の影響をなくすことにより、位相比較器１の入力位相差１ｂが±πrad や±３πrad を通過しても、オフセット付加制御電圧６ａは不連続に変化しないため、従属発振器９は独立発振器８と位相同期が外れず、角度変調の変調周波数をより高く、または振幅をより大きくすることができる。
【００４５】
【発明の効果】
この発明の位相差検出回路によれば、検出可能な入力位相差を広げることができるため、より大きな位相差の検出が可能となる。したがって、この発明による位相差検出回路を位相同期回路に応用すれば、たとえ外乱が発生した場合でも入力位相差の制限によって位相同期が外れるという従来の問題点を解消することができる。また、この発明による位相差検出回路を角度変調位相同期回路に応用すれば、角度変調の変調周波数をより高く、または振幅をより大きくしても、入力位相差の制限によって位相同期が外れなくなるという効果を期待できる。
【００４６】
さらに、この発明の位相差検出回路によれば、上記効果の他に回路遅延の影響をなくすことが可能となるため、比例特性上の不連続点がなくなり、比例特性が得られる回路を実現することができる。したがって、この発明による位相差検出回路を位相同期回路や角度変調位相同期回路に応用したとき、位相差検出回路の回路遅延の影響を受けることがない。位相比較器１の入力位相差１ｂが±πrad などを通過しても、オフセット付加制御電圧６ａは不連続に変化しないため、従属発振器９は独立発振器８と位相同期が外れない。
【図面の簡単な説明】
【図１】この発明による位相差検出回路の実施の形態を示す構成図である。
【図２】図１の位相差検出回路の制御電圧特性を示す波形図である。
【図３】図１の位相差検出回路の位相差・オフセット変換回路の構成例を示す構成図である。
【図４】図１の位相差検出回路の入出力特性を示す波形図である。
【図５】図１の位相差検出回路の応用例の入出力特性を示す波形図である。
【図６】図１の位相差検出回路を位相同期回路に適用したときの実施の形態を示す構成図である。
【図７】図１の位相差検出回路を角度変調位相同期回路に適用したときの実施の形態を示す構成図である。
【図８】従来技術における位相差検出回路の構成図である。
【図９】従来技術における位相差検出回路の入出力特性を示す波形図である。
【図１０】従来技術における位相差検出回路を位相同期回路に適用したときの構成図である。
【図１１】従来技術における位相差検出回路を角度変調位相同期回路に適用したときの構成図である。
【図１２】位相差検出回路の入出力特性を示す波形図である。
【図１３】位相差検出回路の入出力特性を示す波形図である。
【図１４】位相差検出回路の他の構成例を示す構成図である。
【符号の説明】
１・２ 位相比較器
３・４ 積分回路
５ 位相差・オフセット変換回路
６ オフセット付加回路
７ 反転回路
８ 独立発振器
９ 従属発振器
１０ 角度変調用発振器
１１ 加算回路
【発明の属する技術分野】
この発明は位相差検出回路に関するものであり、たとえば位相同期回路や角度変調位相同期回路に適用される位相差検出回路についてのものである。
【０００２】
【従来の技術】
次に、従来技術による位相差検出回路の構成を図８に示す。図８で、位相差検出回路は位相比較器１と積分回路３により構成される。位相比較器１は基準位相８ａと参照位相９ａを入力し、両者の差である入力位相差１ｂに比例する位相誤差信号１ａを出力する。積分回路３は位相誤差信号１ａを積分して制御電圧３ａを出力する。
【０００３】
次に、位相差検出回路の入出力特性を図９により説明する。図９の横軸は入力位相差１ｂ、縦軸は制御電圧３ａである。入力位相差１ｂが＋πrad から−πrad の区間において、制御電圧３ａは入力位相差１ｂに比例する。＋πrad の点において不連続点となり、＋πrad を越えると比例特性となり、＋３πrad の点において不連続点となり、＋３πrad を越えると比例特性となり、不連続点と比例特性を繰り返す。
【０００４】
入出力特性は、図９に示すように、原点に対して点対称になっており、−πrad で不連続点、比例特性、−３πrad で不連続点となり、これを繰り返す。横軸の不連続点の間隔は２πrad となっているが、一般的な値であって任意の値で構わない。
【０００５】
図９によれば、図８に示した従来技術における入出力特性は、入力位相差１ｂが±πrad を越えると、比例特性でなくなり不連続となるため、検出可能な入力位相差１ｂは±πrad までに制限されることがわかる。
【０００６】
次に、位相差検出回路の一つの応用例として、位相同期回路の構成を図１０により説明する。図１０の８は独立発振器、９は従属発振器である。その他の構成要素は図８と同じである。
【０００７】
独立発振器８は一定の周波数で発振しており、位相比較器１に基準位相８ａを与える。従属発振器９は制御電圧３ａに発振周波数を制御され、参照信号９ａを出力すると共に位相比較器１に入力する。制御電圧３ａは、独立発振器８の出力する基準位相８ａと従属発振器９の出力する参照信号９ａを等しくするよう制御する電圧である。
【０００８】
このような位相同期回路において、たとえば外乱によって位相比較器１の入力位相差１ｂが±πrad を越えると、位相差を検出できなくなり、従属発振器９は
独立発振器８と位相同期が外れる。
【０００９】
次に、位相差検出回路の別の応用例として、角度変調位相同期回路の構成を図１１により説明する。１０は角度変調用発振器、１１は加算回路であり、その他の構成要素は図１０と同じである。
【００１０】
角度変調用発振器１０は変調信号１０ａを出力する。加算回路１１は変調信号１０ａと制御電圧３ａを加算し、加算電圧１１ａを出力する。その他の構成要素の動作は図１０の説明と同じである。
【００１１】
従属発振器９は加算電圧１１ａにより、周波数変調あるいは位相変調の角度変調を受ける。このような角度変調位相同期回路において、変調信号１０ａの変調周波数が高くなるか振幅が大きくなると、従属発振器９の出力する参照信号９ａはより大きく変動する。その結果、たとえば位相比較器１の入力位相差１ｂが±πrad を越えると位相同期が外れる。
【００１２】
【発明が解決しようとする課題】
従来技術における位相差検出回路では、検出可能な入力位相差１ｂが±πradまでに制限されるという問題があった。このため、この位相差検出回路を応用した位相同期回路が外乱によって位相比較器１の入力位相差１ｂが±πrad を越えると、位相差を検出できなくなり、従属発振器９は独立発振器８と位相同期が外れるという問題が発生した。また、この位相差検出回路を応用した角度変調位相同期回路において、変調信号１０ａの変調周波数が高くなるか振幅が大きくなって、従属発振器９の出力する参照信号９ａがより大きく変動すると、位相比較器１の入力位相差１ｂが±πrad を越えて位相同期が外れるという問題が発生した。
【００１３】
この発明は、検出可能な入力位相差を増大させた位相差検出回路を提供することを目的とし、これにより大きな入力位相差に対して位相同期が外れない位相同期回路や、角度変調周波数をより高く振幅をより大きくできる角度変調位相同期回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成するため、この発明による位相差検出回路は、基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、前記基準位相を位相反転し、反転基準位相を出力する反転回路と、前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路とを備える。
【００１５】
また、請求項２の発明は、請求項１に記載の発明において、前記制御電圧の前記第１および第２の入力位相差がπｒａｄのときの前記制御電圧の値がＶ１、前記第１および第２の入力位相差がπｒａｄに満たないときの前記制御電圧の値がＶ２、前記第１および第２の入力位相差が零より少し大きいときの前記制御電圧の値がＶ３、前記第１および第２の入力位相差が零より少し小さいときの前記制御電圧の値がＶ４、前記第１および第２の入力位相差が−πｒａｄに満たないときの前記制御電圧の値がＶ５、前記第１および第２の入力位相差が−πｒａｄのときの前記制御電圧の値がＶ６、前記反転制御電圧が零より少し大きいときから零より少し小さいときで前記第１および第２の入力位相差がπｒａｄ付近の区間が区間Ａ、前記反転制御電圧が零より少し大きいときから零より少し小さいときで前記第１および第２の入力位相差が−πｒａｄ付近の区間が区間Ｂであるとき、前記位相差・オフセット変換回路は、前記制御電圧の値がＶ１からＶ２の範囲、Ｖ３から零の範囲、零からＶ４の範囲、Ｖ５からＶ６の範囲にあるかないかを検出するとともに、前記反転制御電圧の値が区間Ａや区間Ｂの範囲にあるかないかを検出し、オフセット電圧５ａを加算するか減算するか何もしないかを判断する。また、請求項３の発明は、請求項１または２に記載の発明において、前記位相差・オフセット変換回路は、前記制御電圧を入力とし、第１の検出信号を出力する第１の検出回路と、前記反転制御電圧を入力とし、第２の検出信号を出力する第２の検出回路と、前記第１の検出回路の出力と前記第２の検出回路の出力を入力とし、オフセット電圧を加算するか減算するか何もしないかを判断する判別回路と、Ｖ１からＶ６の電圧分をプラス方向に定電圧出力として出力する定電圧源と、前記定電圧源の出力を第１の入力とし、前記判別回路の出力を第２の入力として、判別信号が加算ならば前記定電圧出力をそのままオフセット電圧として出力し、判別信号が減算ならば前記定電圧出力を反転してオフセット電圧として出力し、前記判別信号がなければオフセット電圧を零として出力する電圧反転回路と、を備える。
【００１６】
請求項４の発明は位相同期回路の発明であり、基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、前記基準位相を位相反転し、反転基準位相を出力する反転回路と、前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路と、前記オフセット付加回路の出力を入力とし、前記オフセット付加制御電圧により発振周波数が制御される参照位相を出力するとともに前記第１の位相比較器および第２の位相比較器に入力する従属発振器を備える。また、請求項５の発明は角度変調位相同期回路の発明で、基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、前記基準位相を位相反転し、反転基準位相を出力する反転回路と、前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路と、変調信号を出力する角度変調用発振器と、前記オフセット付加制御電圧および前記変調信号を入力し、これらを加算した加算電圧を出力する加算回路と、前記加算電圧により周波数変調や位相変調の角度変調を受ける前記参照位相を出力するとともに前記第１の位相比較器および第２の位相比較器に入力する従属発振器を備える。
【００１７】
【発明の実施の形態】
次にこの発明による位相差検出回路の実施の形態を詳細に説明する。図１に、この発明による位相差検出回路の実施の形態を示す構成図が示されている。本実施の形態における位相差検出回路は、図８に示した従来技術の位相差検出回路に、位相比較器２、積分回路４、位相差・オフセット変換回路５、オフセット付加回路６および反転回路７が付加された構成となっており、その他の構成要素は図８と同じである。
【００１８】
位相比較器１は基準位相８ａと参照位相９ａを入力し、両者の差である入力位相差に比例する位相誤差信号１ａを出力する。積分回路３は位相誤差信号１ａを積分し、制御電圧３ａを出力する。
【００１９】
反転回路７は基準位相８ａを位相反転し、反転基準位相７ａを出力する。位相比較器２は反転基準位相７ａと参照位相９ａを入力し、両者の差である入力位相差に比例する位相誤差信号２ａを出力する。積分回路４は位相誤差信号２ａを積分し、反転制御電圧４ａを出力する。
【００２０】
位相差・オフセット変換回路５は制御電圧３ａと反転制御電圧４ａを入力し、オフセット電圧５ａに変換する。オフセット付加回路６は制御電圧３ａにオフセット電圧５ａを加え、オフセット付加制御電圧６ａを出力する。
【００２１】
次に、図１に示した位相差検出回路の実施の形態において、入力位相差１ｂと制御電圧３ａ、反転制御電圧４ａの特性を示した制御電圧特性図を図２に示す。図２において、Ｖ１は入力位相差１ｂがπrad のときの制御電圧３ａの値、Ｖ２は入力位相差１ｂがπrad に満たないときの制御電圧３ａの値、Ｖ３は入力位相差１ｂが零より少し大きいときの制御電圧３ａの値、Ｖ４は入力位相差１ｂが零より少し小さいときの制御電圧３ａの値、Ｖ５は入力位相差１ｂが−πrad に満たないときの制御電圧３ａの値、Ｖ６は入力位相差１ｂが−πrad のときの制御電圧３ａの値、区間Ａは反転制御電圧４ａが零より少し大きいときから零より少し小さいときで入力位相差１ｂがπrad 付近の区間、区間Ｂは反転制御電圧４ａが零より少し大きいときから零より少し小さいときで入力位相差１ｂが−πrad 付近の区間である。
【００２２】
入力位相差１ｂと反転制御電圧４ａの関係は、反転回路７で位相反転するため、位相比較器２に入力される入力位相差と反転制御電圧４ａの関係から横軸のプラス方向にπrad 平行移動したものになる。
【００２３】
図４は位相検出回路の入出力特性を示したものであり、横軸は入力位相差１ｂを、縦軸はオフセット付加制御電圧６ａを示している。すなわち、図４において、Ｖ１は入力位相差１ｂがπrad のときのオフセット付加制御電圧６ａの値、Ｖ２は入力位相差１ｂがπrad に満たないときのオフセット付加制御電圧６ａの値、Ｖ３は入力位相差１ｂが零より少し大きいときのオフセット付加制御電圧６ａの値、Ｖ４は入力位相差１ｂが零より少し小さいときのオフセット付加制御電圧６ａの値、Ｖ５は入力位相差１ｂが−πrad に満たないときのオフセット付加制御電圧６ａの値、Ｖ６は入力位相差１ｂが−πrad のときのオフセット付加制御電圧６ａの値である。
【００２４】
位相差・オフセット変換回路５は制御電圧３ａの値がＶ１からＶ２の範囲、Ｖ３から零の範囲、零からＶ４の範囲、Ｖ５からＶ６の範囲にあるかないかを検出し、同時に反転制御電圧４ａの値が区間Ａや区間Ｂの範囲にあるかないかを検出する。
【００２５】
制御電圧３ａがＶ１からＶ２の範囲を検出し、反転制御電圧４ａが区間Ａの範囲を検出すると、Ｖ１からＶ６の電圧分をプラス方向としてオフセット電圧５ａの値に設定し、いつでも出力できる状態にする。反転制御電圧４ａが区間Ａの範囲を絶えず検出しているとき、制御電圧３ａがＶ５からＶ６の範囲を検出すると、設定したオフセット電圧５ａを出力する。
【００２６】
この後に続いて、制御電圧３ａがＶ１からＶ２の範囲を検出し、反転制御電圧４ａが区間Ａの範囲を検出した後、反転制御電圧４ａが区間Ａの範囲を絶えず検出しながら制御電圧３ａがＶ５からＶ６の範囲を検出すると、Ｖ１からＶ６までの電圧分をプラス方向としてオフセット電圧５ａに累積加算して出力する。
【００２７】
Ｖ１からＶ２の範囲を検出してＶ５からＶ６の範囲を検出するまでに、反転制御電圧４ａが区間Ａの範囲から外れると、オフセット電圧５ａの設定を元の値に戻す。
【００２８】
制御電圧３ａがＶ５からＶ６の範囲を検出し、反転制御電圧４ａが区間Ｂの範囲を検出すると、Ｖ１からＶ６の電圧分をマイナス方向としてオフセット電圧５ａの値に設定し、いつでも出力できる状態にする。反転制御電圧４ａが区間Ｂの範囲を絶えず検出しているとき、制御電圧３ａがＶ１からＶ２の範囲を検出すると、設定したオフセット電圧５ａを出力する。
【００２９】
この後に続いて、制御電圧３ａがＶ５からＶ６の範囲を検出し、反転制御電圧４ａが区間Ｂの範囲を検出した後、反転制御電圧４ａが区間Ｂの範囲を絶えず検出しながら制御電圧３ａがＶ１からＶ２の範囲を検出すると、Ｖ１からＶ６までの電圧分をマイナス方向としてオフセット電圧５ａに累積減算して出力する。
【００３０】
Ｖ５からＶ６の範囲を検出してＶ１からＶ２の範囲を検出するまでに、反転制御電圧４ａが区間Ｂの範囲から外れると、オフセット電圧５ａの設定を元の値に戻す。オフセット付加回路６は制御電圧３ａとオフセット電圧５ａを加算してオフセット付加制御電圧６ａを出力する。
【００３１】
図３に位相差・オフセット変換回路５の構成例を示す。図３の５１と５２は検出回路、５３は判別回路、５４は定電圧源、５５は電圧反転回路である。検出回路５１は制御電圧３ａの値が、Ｖ１からＶ２の範囲、Ｖ３から零の範囲、零からＶ４の範囲、Ｖ５からＶ６の範囲を検出し、それぞれの値に応じて検出信号５１ａを出力する。
【００３２】
検出回路５２は反転制御電圧４ａの値が、区間Ａの範囲、区間Ｂの範囲を検出し、それぞれの値に応じて検出信号５２ａを出力する。判別回路５３は、検出信号５１ａと検出信号５２ａによりオフセット電圧５ａを加算するか減算するか何もしないかを判断し、それを判別信号５３ａとして出力する。定電圧源５４はＶ１からＶ６の電圧分をプラス方向に定電圧出力５４ａとして出力する。電圧反転回路５５は、判別信号５３ａが加算ならば定電圧出力５４ａをそのままオフセット電圧５ａに出力する。判別信号５３ａが減算ならば定電圧出力５４ａを反転してオフセット電圧５ａに出力する。判別信号５３ａがなければ電圧反転回路５５は、オフセット電圧５ａを零として出力する。
【００３３】
次に、図１に示した位相差検出回路の応用例を図５により説明する。図５は図４の入出力特性を応用したものである。この応用例では、位相差・オフセット変換回路５は、オフセット電圧５ａにＶ１からＶ６までの電圧分をプラス方向として出力すると、累積回数として＋１回を記憶する。この後、オフセット電圧５ａにＶ１からＶ６までの電圧分をプラス方向として出力しようとすると、累積回数が＋１回なので、オフセット電圧５ａをＶ１からＶ６までの電圧分をマイナス方向として出力し、累積回数を−１回とする。
【００３４】
また、オフセット電圧５ａにＶ１からＶ６までの電圧分をマイナス方向として出力すると、累積回数として−１回を記憶する。この後、オフセット電圧５ａにＶ１からＶ６までの電圧分をマイナス方向として出力しようとすると、累積回数が−１回なので、オフセット電圧５ａをＶ１からＶ６までの電圧分をプラス方向として出力し、累積回数を＋１回とする。以上の処理により、±３πrad で不連続点を設けた特性になり、入力位相差１ｂの不連続点を±πrad から±３πrad へ増加する。
【００３５】
累積回数を±２回にすれば、入力位相差１ｂは±５πrad に増加し、±３回にすれば、±７πrad に増加し、一般に累積回数を±ｎ回にすると、入力位相差１ｂの不連続点は±（２ｎ＋１）πrad に増加する。
【００３６】
図１４は位相差検出回路の他の構成例を示したものである。この位相差検出回路では、図８に示した従来技術の回路に位相差オフセット回路１２とオフセット付加回路６とを付加した回路構成になっている。このような位相差検出回路でも、図４や図５に示した入出力特性を得るような動作を行う。しかしながら図１４に示した位相差検出回路の場合、位相差・オフセット変換回路１２やオフセット付加回路６の回路遅延が大きいと、図１２や図１３に示す入出力特性となる可能性がある。
【００３７】
図１２や図１３の横軸は入力位相差１ｂ、縦軸はオフセット付加制御電圧６ａと同じである。図１２の入出力特性Ｃと図１３の入出力特性Ｅは入力位相差１ｂが増加する方向に変化したときの入出力特性であり、図１２の入出力特性Ｄと図１３の入出力特性Ｆは入力位相差１ｂが減少する方向に変化したときの入出力特性である。
【００３８】
図１４に示した位相差検出回路の場合、位相差・オフセット変換回路１２は、制御電圧３ａの不連続点を通過する前と後により不連続点を検出し、回路遅延の後、オフセット電圧１２ａを出力する。オフセット付加回路６は制御電圧３ａとオフセット電圧１２ａを加算して、回路遅延の後、オフセット付加制御電圧６ａを出力する。したがって、不連続点を通過すると同時にオフセット電圧１２ａが加算されないため、図１２の入出力特性では比例特性上に不連続点が残り、図１３の入出力特性は比例特性上と±３πrad などの不連続点部分に不連続点が重なる。
【００３９】
一方、図１に示した本実施の形態では、いつでもオフセット電圧５ａを出力できる状態にして、回路遅延の影響をなくすことにより、図１２、図１３で示すような比例特性上の不連続点がなくなり、図４に示すような比例特性が得られるという効果を期待できる。
【００４０】
次に、図１に示した位相差検出回路を位相同期回路に適用したときの実施の形態を図６により説明する。位相同期回路は、図１に示した位相差検出回路に、独立発振器８と従属発振器９を付加し、この従属発振器９の出力を参照位相９ａとして位相比較器１・２に入力する構成となっている。
【００４１】
図６において、独立発振器８は一定の周波数で発振しており、位相比較器１と反転回路７に基準位相８ａを与える。従属発振器９はオフセット付加制御電圧６ａに発振周波数を制御され、参照位相９ａを出力すると共に位相比較器１・２に入力する。オフセット付加制御電圧６ａは、独立発振器８の出力する基準位相８ａと従属発振器９の出力する参照位相９ａを等しくする電圧である。
【００４２】
本実施の形態による位相同期回路によれば、回路遅延の影響をなくすことにより、位相比較器１の入力位相差１ｂが±πrad や±３πrad を通過しても、オフセット付加制御電圧６ａは不連続に変化しないため、従属発振器９は独立発振器８と位相同期が外れない。
【００４３】
次に、図１に示した位相差検出回路を角度変調位相同期回路に適用したときの実施の形態を図７により説明する。角度変調位相同期回路は、図１に示した位相差検出回路に、独立発振器８、角度変調用発振器１０、加算回路１１および従属発振器９を付加した構成となっている。すなわち、角度変調用発振器１０は加算回路１１に変調信号１０ａを出力し、加算回路１１はこの変調信号１０ａとオフセット付加回路のオフセット付加制御電圧６ａとを入力して加算電圧１１ａを従属発振器９に出力する。従属発振器９は、加算電圧１１ａにより周波数変調や位相変調の角度変調を受け、参照位相９ａを位相比較器１および位相比較器２に出力する。
【００４４】
本実施の形態における角度変調位相同期回路によれば、回路遅延の影響をなくすことにより、位相比較器１の入力位相差１ｂが±πrad や±３πrad を通過しても、オフセット付加制御電圧６ａは不連続に変化しないため、従属発振器９は独立発振器８と位相同期が外れず、角度変調の変調周波数をより高く、または振幅をより大きくすることができる。
【００４５】
【発明の効果】
この発明の位相差検出回路によれば、検出可能な入力位相差を広げることができるため、より大きな位相差の検出が可能となる。したがって、この発明による位相差検出回路を位相同期回路に応用すれば、たとえ外乱が発生した場合でも入力位相差の制限によって位相同期が外れるという従来の問題点を解消することができる。また、この発明による位相差検出回路を角度変調位相同期回路に応用すれば、角度変調の変調周波数をより高く、または振幅をより大きくしても、入力位相差の制限によって位相同期が外れなくなるという効果を期待できる。
【００４６】
さらに、この発明の位相差検出回路によれば、上記効果の他に回路遅延の影響をなくすことが可能となるため、比例特性上の不連続点がなくなり、比例特性が得られる回路を実現することができる。したがって、この発明による位相差検出回路を位相同期回路や角度変調位相同期回路に応用したとき、位相差検出回路の回路遅延の影響を受けることがない。位相比較器１の入力位相差１ｂが±πrad などを通過しても、オフセット付加制御電圧６ａは不連続に変化しないため、従属発振器９は独立発振器８と位相同期が外れない。
【図面の簡単な説明】
【図１】この発明による位相差検出回路の実施の形態を示す構成図である。
【図２】図１の位相差検出回路の制御電圧特性を示す波形図である。
【図３】図１の位相差検出回路の位相差・オフセット変換回路の構成例を示す構成図である。
【図４】図１の位相差検出回路の入出力特性を示す波形図である。
【図５】図１の位相差検出回路の応用例の入出力特性を示す波形図である。
【図６】図１の位相差検出回路を位相同期回路に適用したときの実施の形態を示す構成図である。
【図７】図１の位相差検出回路を角度変調位相同期回路に適用したときの実施の形態を示す構成図である。
【図８】従来技術における位相差検出回路の構成図である。
【図９】従来技術における位相差検出回路の入出力特性を示す波形図である。
【図１０】従来技術における位相差検出回路を位相同期回路に適用したときの構成図である。
【図１１】従来技術における位相差検出回路を角度変調位相同期回路に適用したときの構成図である。
【図１２】位相差検出回路の入出力特性を示す波形図である。
【図１３】位相差検出回路の入出力特性を示す波形図である。
【図１４】位相差検出回路の他の構成例を示す構成図である。
【符号の説明】
１・２ 位相比較器
３・４ 積分回路
５ 位相差・オフセット変換回路
６ オフセット付加回路
７ 反転回路
８ 独立発振器
９ 従属発振器
１０ 角度変調用発振器
１１ 加算回路
Claims (5)
- 基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、
前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、
前記基準位相を位相反転し、反転基準位相を出力する反転回路と、
前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、
前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、
前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、
前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路と、
を備えることを特徴とする位相差検出回路。 - 前記制御電圧において、前記第１および第２の入力位相差がπｒａｄのときの前記制御電圧の値がＶ１、前記第１および第２の入力位相差がπｒａｄに満たないときの前記制御電圧の値がＶ２、前記第１および第２の入力位相差が零より少し大きいときの前記制御電圧の値がＶ３、前記第１および第２の入力位相差が零より少し小さいときの前記制御電圧の値がＶ４、前記第１および第２の入力位相差が−πｒａｄに満たないときの前記制御電圧の値がＶ５、前記第１および第２の入力位相差が−πｒａｄのときの前記制御電圧の値がＶ６、前記反転制御電圧が零より少し大きいときから零より少し小さいときで前記第１および第２の入力位相差がπｒａｄ付近の区間が区間Ａ、前記反転制御電圧が零より少し大きいときから零より少し小さいときで前記第１および第２の入力位相差が−πｒａｄ付近の区間が区間Ｂであるとき、
前記位相差・オフセット変換回路は、前記制御電圧の値がＶ１からＶ２の範囲、Ｖ３から零の範囲、零からＶ４の範囲、Ｖ５からＶ６の範囲にあるかないかを検出するとともに、前記反転制御電圧の値が区間Ａや区間Ｂの範囲にあるかないかを検出し、オフセット電圧５ａを加算するか減算するか何もしないかを判断する事を特徴とする請求項１記載の位相差検出回路。 - 前記位相差・オフセット変換回路は、
前記制御電圧を入力とし、第１の検出信号を出力する第１の検出回路と、
前記反転制御電圧を入力とし、第２の検出信号を出力する第２の検出回路と、
前記第１の検出回路の出力と前記第２の検出回路の出力を入力とし、オフセット電圧を加算するか減算するか何もしないかを判断する判別回路と、
Ｖ１からＶ６の電圧分をプラス方向に定電圧出力として出力する定電圧源と、
前記定電圧源の出力を第１の入力とし、前記判別回路の出力を第２の入力として、判別信号が加算ならば前記定電圧出力をそのままオフセット電圧として出力し、判別信号が減算ならば前記定電圧出力を反転してオフセット電圧として出力し、前記判別信号がなければオフセット電圧を零として出力する電圧反転回路と、
を備えることを特徴とする請求項１または２記載の位相差検出回路。 - 基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、
前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、
前記基準位相を位相反転し、反転基準位相を出力する反転回路と、
前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、
前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、
前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、
前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路と、
前記オフセット付加回路の出力を入力とし、前記オフセット付加制御電圧により発振周波数が制御される参照位相を出力するとともに前記第１の位相比較器および第２の位相比較器に入力する従属発振器を備えることを特徴とする位相同期回路。 - 基準位相と参照位相を入力し、両者の差である第１の入力位相差に比例する第１の位相誤差信号を出力する第１の位相比較器と、
前記第１の位相誤差信号を積分し、制御電圧を出力する第１の積分回路と、
前記基準位相を位相反転し、反転基準位相を出力する反転回路と、
前記反転基準位相と前記参照位相を入力し、両者の差である第２の入力位相差に比例する第２の位相誤差信号を出力する第２の位相比較器と、
前記第２の位相誤差信号を積分し、反転制御電圧を出力する第２の積分回路と、
前記制御電圧を第１の入力とし、前記反転制御電圧を第２の入力として、前記第１の入力位相差に応じた制御電圧の値を検出するとともに、前記反転制御電圧の値が零近傍となる第２の入力位相差の区間を検出し、前記制御電圧の値と前記第２の入力位相差の区間からオフセット電圧の出力を判別し、この判別結果に基づいてオフセット電圧を出力する位相差・オフセット変換回路と、
前記制御電圧に前記オフセット電圧を加え、オフセット付加制御電圧を出力するオフセット付加回路と、
変調信号を出力する角度変調用発振器と、
前記オフセット付加制御電圧および前記変調信号を入力し、これらを加算した加算電圧を出力する加算回路と、
前記加算電圧により周波数変調や位相変調の角度変調を受ける前記参照位相を出力するとともに前記第１の位相比較器および第２の位相比較器に入力する従属発振器を備えることを特徴とする角度変調位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27471595A JP3826387B2 (ja) | 1995-09-28 | 1995-09-28 | 位相差検出回路およびこれを用いた位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27471595A JP3826387B2 (ja) | 1995-09-28 | 1995-09-28 | 位相差検出回路およびこれを用いた位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0998028A JPH0998028A (ja) | 1997-04-08 |
| JP3826387B2 true JP3826387B2 (ja) | 2006-09-27 |
Family
ID=17545568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27471595A Expired - Fee Related JP3826387B2 (ja) | 1995-09-28 | 1995-09-28 | 位相差検出回路およびこれを用いた位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826387B2 (ja) |
-
1995
- 1995-09-28 JP JP27471595A patent/JP3826387B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0998028A (ja) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2061524C (en) | Phase/frequency comparator for timing recovering circuit | |
| KR100768878B1 (ko) | 순시전압저하 검출장치 | |
| US5796357A (en) | Digital angle detecting method | |
| US7869554B2 (en) | Phase/frequency estimator-based phase locked loop | |
| EP0205934B1 (en) | Dithered laser angular rate sensor | |
| JPS6338100B2 (ja) | ||
| US5739709A (en) | Phase frequency detecting circuit | |
| JP3826387B2 (ja) | 位相差検出回路およびこれを用いた位相同期回路 | |
| JP3240954B2 (ja) | 位相比較器 | |
| US9344098B1 (en) | Digital frequency-locked loop with reference clock error detection | |
| JP3462786B2 (ja) | デジタル復調装置 | |
| JP7179280B2 (ja) | Ｒ／ｄ変換器 | |
| US7468601B2 (en) | Direct phase and frequency demodulation | |
| JP3263341B2 (ja) | 移相装置及び移相装置を用いた位相変調装置 | |
| JP3262069B2 (ja) | 周波数誤差検出回路 | |
| JPH02162407A (ja) | 制御装置 | |
| JP2000004121A (ja) | 発振変調回路 | |
| JPS60162304A (ja) | デイジタル復調装置 | |
| JP2977457B2 (ja) | 多相ｐｓｋ信号復号装置 | |
| JP3177394B2 (ja) | ディジタルｐｌｌ回路 | |
| JPS61257021A (ja) | 位相同期回路 | |
| SU771890A1 (ru) | Устройство дл приема сигналов с подавленной несущей | |
| JPH01143522A (ja) | 位相制御回路 | |
| JPH03219747A (ja) | 周波数ドリフト検出回路 | |
| JPH0380644A (ja) | デジタル位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |